JP2002093875A - 半導体装置のパターンの危険箇所情報の評価方法 - Google Patents
半導体装置のパターンの危険箇所情報の評価方法Info
- Publication number
- JP2002093875A JP2002093875A JP2000277125A JP2000277125A JP2002093875A JP 2002093875 A JP2002093875 A JP 2002093875A JP 2000277125 A JP2000277125 A JP 2000277125A JP 2000277125 A JP2000277125 A JP 2000277125A JP 2002093875 A JP2002093875 A JP 2002093875A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- information
- dangerous
- spot
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Length Measuring Devices With Unspecified Measuring Means (AREA)
Abstract
ったパターンの特定や解析に有効な情報を提供する 【解決手段】半導体装置のパターンに関しての危険箇所
情報であって、同じパターンについて、危険な箇所がな
い場合に対応した第1のパターンデータと、危険箇があ
る場合に対応した第2のパターンデータとの差を、前記
危険箇所の特徴を示す特徴情報として可視化して表示す
る。パターンずれ箇所を危険箇所として表示する際に、
そのずれの大きさおよび方向を印の向きとして表示す
る。
Description
といった形状を有するパターンの検査に有効な半導体装
置のパターンの危険箇所情報に関する。
析に必要な情報(欠陥情報)の一つとして、欠陥検査装
置等から得られる欠陥座標がある。欠陥1個に1座標が
与えられる。欠陥解析の際は欠陥解析装置にパターンと
それに対応する欠陥座標を入力し、欠陥座標を基にパタ
ーン上の欠陥を検索する。
状況(パターンのオープン/ショート、パーティクル付
着等)が生じているため、異常箇所の特定が容易であ
る。したがって、一般的な欠陥の場合、欠陥画像の取
得、寸法の測定を容易に行え、その結果として欠陥解析
も容易に行える。
を検索しても、部分的太り、細りといったショートニン
グのある配線パターンは、発生状況が極端な場合を除き
目視では、危険箇所の特定および解析が困難であるとい
う問題がある。
ート等の異常欠陥とは異なり、最初から欠陥であると判
断することが困難な箇所であって、実際にパターンを形
成してみないと、欠陥であるか否かの判断が困難な箇所
である。
右側の変形部分的太り、細りといったショートニングの
ある配線パターンは、欠陥座標(欠陥情報)を基に欠陥
を検索しても、危険箇所を容易に特定することができな
いという問題があった。
ので、その目的とするところは、危険箇所の特定や解析
を容易に行うことを可能にする半導体装置のパターンの
危険箇所情報を提供することにある。
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。すなわち、上記目的を達成するため
に、本発明に係る半導体装置のパターンの危険箇所情報
は、半導体装置のパターンに関しての危険箇所情報であ
って、同じパターンについて、危険箇所がない場合に対
応した第1のパターンデータと、危険箇所がある場合に
対応した第2のパターンデータとの差を、前記危険箇所
の特徴を示す特徴情報として有することを特徴とする半
導体装置のパターンの危険箇所情報。
することによって、目視での検出が困難な危険箇所の特
定や解析を容易に行うことが可能となる。
で、従来よりも効果的な定点モニタ方法、パターンの危
険箇所解析方法、危険箇所対策方法等の評価方法を実現
することができるようになる。
な特徴は、本明細書の記載および添付図面によって明ら
かになるであろう。
の実施の形態(以下、実施形態という)を説明する。
の実施形態に係る危険箇所情報の生成方法を示すフロー
チャートである。
線パターンは、欠陥検査装置による検査が困難なパター
ンの一つである。本実施形態では、このようなパターン
から危険箇所情報を抽出するために、形状シミュレーシ
ョンを行う。そのために、まず、モチーフとなるデバイ
スのCADデータ(第1のパターンデータ)と、より実
際の形状に近い形状プロファイルを再現するためのシミ
ュレーションパラメータをシミュレータに入力する(ス
テップS1,S2)。上記CADデータは、理想パター
ン形状に対応したCADデータである。CADデータお
よびシミュレーションパラメータの入力の順序は逆で
も、あるいは同時でも良い。
を指定し(ステップS3)、その後形状シミュレーショ
ンを実行する(ステップS4)。
れたシミュレーションパターンデータ(第2のパターン
データ)とCADデータとを比較し、シミュレーション
パターンデータに対応したパターン(形状シミュレーシ
ョンパターン)の寸法とCADデータに対応した理想パ
ターン(CADパターン)の寸法との差が、規定寸法内
に収まっている否かを判定する(ステップS5)。
定寸法内に収まっていない場合、危険箇所情報として、
識別情報、座標情報、第1および第2の特徴情報を記録
する(ステップS6)。
のCADパターンと識別するための番号である。座標情
報は、規定寸法内に収まっていない部分(危険箇所)が
存在する箇所を示す座標である。第1の特徴情報は、形
状シミュレーションパターンのうち、CADパターンか
らずれた箇所に関しての、そのずれの大きさ(寸法違反
の度合い)である。第2の特徴情報は、形状シミュレー
ションパターンのうち、CADパターンからずれた箇所
に関しての、そのずれの方向である。
法が規定寸法内に収まっている場合には、問題なくパタ
ーンが形成されていることを記録し(ステップS7)、
シミュレーションを終了する。
情報は、危険箇所の座標情報等の他に危険箇所の特徴を
示す特徴情報として、可視化して表現することができ
る、寸法違反の度合いおよび寸法違反を示す方向を含ん
でいる。したがって、上記危険箇所情報を用いれば、シ
ョートニングといった目視での検出が困難な危険箇所を
有する配線パターン等のパターンの特定や解析を視覚的
に容易に行うことが可能となる。このような危険箇所情
報を用いることにより、製造工程のパターン形状モニタ
(定点モニタ)、パターンの危険箇所解析、危険箇所対
策等の評価方法を従来よりも効果的に実施することが可
能になる。
の実施形態に係るパターンの危険箇所対策方法を示すフ
ローチャートである。パターンの危険箇所情報は、第1
の実施形態の危険箇所情報の作成方法によって予め容易
にされているとする。ここでは、配線パターン等の細り
というパターン形状の場合について説明する。
タおよび第1の実施形態で得られた危険箇所情報をディ
スプレイ上に可視化して同時に表示する(ステップS1
1)。図3に、可視化されたCADデータおよび危険箇
所情報(CADデータおよび危険箇所情報の表示方法)
を示す。
ータ(矩形パターン)、2〜5は可視化された座標情
報、6〜9は可視化された危険箇所情報(矢印)を示し
ている。各矢印2〜5の向きはシミュレーションによっ
て示された寸法違反する方向(ここでは、細りの方向)
を示し、方向2〜5の長さは寸法違反の程度(ここでは
細りの程度)を示している。
情報の危険箇所位置に基づき、走査形電子顕微鏡(SE
M:Scanning Electron Microscope)により、実際のサ
ンプルであるウェハ上に形成した実際のパターンの画像
(SEM画像)を収得する(ステップS12)。なお、
ステップS11とステップS12の順序は逆でも良い。
を他のパラメータとのバランスが取れるように重ね合わ
せ(ステップS13)、危険箇所情報の座標情報に対応
した箇所(危険箇所)において、危険箇所情報の寸法違
反を示す方向(ここでは、横方法および縦方向)に関し
て、CADデータとSEM画像との乖離分の寸法(乖離
寸法)を測定し、規定値を超える乖離寸法が存在する否
か、すなわち危険箇所が存在するか否かを判定する(ス
テップS14)。
および危険箇所情報と、SEM画像とを重ね合わせした
状態を示す。図中、10はSEM画像、L1およびL2
はCADデータとSEM画像との横方向の乖離寸法、L
3およびL4はCADデータとSEM画像との縦方向の
乖離寸法を示している。
図4で説明すれば、矢印2〜5の長さを越える乖離があ
る場合、その箇所のCADデータや、実際のパターンを
形成するときに使用したマスクデータのパターン寸法の
見直しを行い、乖離寸法が規定値内に収まるまで、すな
わち危険箇所が無くなるまで、ステップS11〜S14
を繰り返す。
いる場合、すなわち危険個所がない場合、実際のパター
ンを形成するときに使用したマスクデータを採用し(ス
テップS15)、対策を終了する。ここでは、本発明の
危険箇所情報を対策方法に適用したが、同様に定点モニ
タ方法、パターンの危険箇所解析方法にも適用できる。
すなわち、従来用いていた情報の代わりに本発明の危険
箇所情報を用いるか、もしくは併用する。
るものではない。例えば、第2の実施形態では、配線パ
ターン等の細りの場合について説明したが、本発明は、
目視では特定や解析が困難な危険箇所を有する他のパタ
ーン(ショートニングを有するパターン)、例えば部分
的太りなどを有する配線パターン等に対しても効果を発
揮する。
て、図形の大きさ(矢印の大きさ)、図形の向き(矢印
の向き)を用いた場合について説明したが、この組合せ
に限定されるものではなく、例えば図形の大きさ、図形
の向き、図形の色および図形の形からなる表示属性群の
中から選ばれた互いに異なる表示属性であれば良い。具
体的には、ずれの大きさを図形の面積(図形としては例
えば長方形)、ずれの方向を図形の色で可視化する方法
ほうがあげられる。
明が含まれており、開示される複数の構成要件における
適宜な組み合わせにより種々の発明が抽出され得る。例
えば、実施形態に示される全構成要件から幾つかの構成
要件が削除されても、発明が解決しようとする課題を解
決できる場合には、この構成要件が削除された構成が発
明として抽出され得る。その他、本発明の要旨を逸脱し
ない範囲で、種々変形して実施できる。
視での危険箇所の特定が困難である危険箇所の特定や解
析を容易に行うことを可能にする半導体装置のパターン
の危険箇所情報を実現できるようになる。
生成方法を示すフローチャート
箇所対策方法を示すフローチャート
を示す図
とSEM画像とを重ね合わせした状態を示す図
6)
箇所情報の評価方法
といった形状を有するパターンの検査に有効な半導体装
置のパターンの危険箇所情報の評価方法に関する。
ので、その目的とするところは、危険箇所の特定や解析
を容易に行うことを可能にする半導体装置のパターンの
危険箇所情報の評価方法を提供することにある。
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。すなわち、上記目的を達成するため
に、本発明に係る半導体装置のパターンの危険箇所情報
の評価方法は、半導体装置の同じパターンについて、危
険箇所がない場合に対応した第1のパターンデータと、
危険箇所がある場合に対応した第2のパターンデータと
を比較する工程と、第1のパターンデータと第2のパタ
ーンデータとに差がある個所について、当該差を危険箇
所の特徴を示す情報として抽出する工程とを有すること
を特徴とする。
抽出した情報を用いることで、従来よりも効果的な定点
モニタ方法、パターンの危険箇所解析方法、危険箇所対
策方法等の評価方法を実現することができるようにな
る。
視での危険箇所の特定が困難である危険箇所の特定や解
析を容易に行うことを可能にする半導体装置のパターン
の危険箇所情報の評価方法を実現できるようになる。
Claims (6)
- 【請求項1】半導体装置のパターンに関しての危険箇所
情報であって、同じパターンについて、危険箇所がない
場合に対応した第1のパターンデータと、危険箇所があ
る場合に対応した第2のパターンデータとの差を、前記
危険箇所の特徴を示す特徴情報として有することを特徴
とする半導体装置のパターンの危険箇所情報。 - 【請求項2】前記特徴情報は、前記第1のパターンデー
タと前記第2のパターンデータとの差を、可視化して表
示するためのものであることを特徴とする請求項1に記
載の危険箇所情報。 - 【請求項3】前記特徴情報は、前記第2のパターンデー
タに対応したパターンのうち、前記第1のパターンデー
タに対応したパターンからずれた箇所を危険箇所として
表示する際に、そのずれの大きさおよび方向の少なくと
も一方を可視化して表示するためのものであることを特
徴とする請求項1に記載の半導体装置のパターンの危険
箇所情報。 - 【請求項4】前記特徴情報は、前記ずれの大きさを第1
の表示属性により可視化し、前記ずれの方向を第2の表
示属性により可視化して表示するためのものであること
を特徴とする請求項3に記載の半導体装置のパターンの
危険箇所情報。 - 【請求項5】前記第1および第2の表示属性は、図形の
大きさ、図形の向き、図形の色および図形の形からなる
表示属性群の中から選ばれた互いに異なる表示属性であ
ることを特徴とする請求項4に記載の半導体装置のパタ
ーンの危険箇所情報。 - 【請求項6】前記第1の表示属性は印の大きさ、前記第
2の表示属性は印の向きであることを特徴とする請求項
4に記載の半導体装置のパターンの危険箇所情報。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000277125A JP3443083B2 (ja) | 2000-09-12 | 2000-09-12 | 半導体装置のパターンの危険箇所情報の評価方法 |
US09/931,091 US6657735B2 (en) | 2000-09-12 | 2001-08-17 | Method of evaluating critical locations on a semiconductor apparatus pattern |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000277125A JP3443083B2 (ja) | 2000-09-12 | 2000-09-12 | 半導体装置のパターンの危険箇所情報の評価方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002093875A true JP2002093875A (ja) | 2002-03-29 |
JP3443083B2 JP3443083B2 (ja) | 2003-09-02 |
Family
ID=18762504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000277125A Expired - Fee Related JP3443083B2 (ja) | 2000-09-12 | 2000-09-12 | 半導体装置のパターンの危険箇所情報の評価方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6657735B2 (ja) |
JP (1) | JP3443083B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007248087A (ja) * | 2006-03-14 | 2007-09-27 | Hitachi High-Technologies Corp | 試料寸法測定方法、及び試料寸法測定装置 |
JP2008164593A (ja) * | 2006-12-05 | 2008-07-17 | Nano Geometry Kenkyusho:Kk | パターン検査装置および方法 |
US7412671B2 (en) | 2003-09-25 | 2008-08-12 | Kabushiki Kaisha Toshiba | Apparatus and method for verifying an integrated circuit pattern |
JP2009206453A (ja) * | 2008-02-29 | 2009-09-10 | Hitachi High-Technologies Corp | 製造プロセスモニタリングシステム |
WO2015125504A1 (ja) * | 2014-02-21 | 2015-08-27 | 株式会社 日立ハイテクノロジーズ | パターン測定装置、及びコンピュータープログラム |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3881521B2 (ja) * | 2001-03-29 | 2007-02-14 | 株式会社東芝 | 半導体装置の製造プロセス評価方法 |
JP2005172920A (ja) * | 2003-12-08 | 2005-06-30 | Toshiba Corp | 危険パターン抽出方法及び危険パターン抽出プログラム |
JP2005258080A (ja) * | 2004-03-11 | 2005-09-22 | Matsushita Electric Ind Co Ltd | レイアウトデータ検証方法、マスクパターン検証方法および回路動作検証方法 |
CN103063152B (zh) * | 2012-12-28 | 2015-06-17 | 上海烟草集团有限责任公司 | 滤棒香料线中心距的定量检测方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3187827B2 (ja) * | 1989-12-20 | 2001-07-16 | 株式会社日立製作所 | パターン検査方法および装置 |
JP3154802B2 (ja) * | 1992-03-31 | 2001-04-09 | 株式会社東芝 | パターン欠陥検査装置 |
JPH0612249A (ja) | 1992-06-24 | 1994-01-21 | Nec Corp | プログラム情報編集システム |
JP3376082B2 (ja) * | 1994-03-31 | 2003-02-10 | 株式会社東芝 | パターン欠陥検査装置 |
JPH10247245A (ja) * | 1997-03-05 | 1998-09-14 | Toshiba Corp | パターン欠陥検査装置 |
JPH1174326A (ja) | 1997-08-29 | 1999-03-16 | Hitachi Ltd | 半導体断面観察装置 |
JP3913879B2 (ja) | 1998-02-03 | 2007-05-09 | 富士通株式会社 | 移動速度に基づく通信制御装置および方法 |
US6452677B1 (en) * | 1998-02-13 | 2002-09-17 | Micron Technology Inc. | Method and apparatus for detecting defects in the manufacture of an electronic device |
JP2000261411A (ja) | 1999-03-09 | 2000-09-22 | Matsushita Electric Ind Co Ltd | スペクトル拡散受信機、スペクトル拡散受信方法および記録媒体 |
-
2000
- 2000-09-12 JP JP2000277125A patent/JP3443083B2/ja not_active Expired - Fee Related
-
2001
- 2001-08-17 US US09/931,091 patent/US6657735B2/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7412671B2 (en) | 2003-09-25 | 2008-08-12 | Kabushiki Kaisha Toshiba | Apparatus and method for verifying an integrated circuit pattern |
JP2007248087A (ja) * | 2006-03-14 | 2007-09-27 | Hitachi High-Technologies Corp | 試料寸法測定方法、及び試料寸法測定装置 |
US8019161B2 (en) | 2006-03-14 | 2011-09-13 | Hitachi High-Technologies Corporation | Method, device and computer program of length measurement |
JP2008164593A (ja) * | 2006-12-05 | 2008-07-17 | Nano Geometry Kenkyusho:Kk | パターン検査装置および方法 |
JP2009206453A (ja) * | 2008-02-29 | 2009-09-10 | Hitachi High-Technologies Corp | 製造プロセスモニタリングシステム |
US8547429B2 (en) | 2008-02-29 | 2013-10-01 | Hitachi High-Technologies Corporation | Apparatus and method for monitoring semiconductor device manufacturing process |
WO2015125504A1 (ja) * | 2014-02-21 | 2015-08-27 | 株式会社 日立ハイテクノロジーズ | パターン測定装置、及びコンピュータープログラム |
US10180317B2 (en) | 2014-02-21 | 2019-01-15 | Hitachi High-Technologies Corporation | Pattern-measuring device and computer program |
Also Published As
Publication number | Publication date |
---|---|
JP3443083B2 (ja) | 2003-09-02 |
US6657735B2 (en) | 2003-12-02 |
US20020030187A1 (en) | 2002-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7681159B2 (en) | System and method for detecting defects in a semiconductor during manufacturing thereof | |
US20120257041A1 (en) | Method for defect inspection and apparatus for defect inspection | |
JP4950550B2 (ja) | パターン合わせずれ計測方法およびプログラム | |
JP2022508763A (ja) | 部品の検査中における参照位置ずれの補償 | |
KR20020007998A (ko) | 반도체 웨이퍼의 패턴형상 평가방법 및 장치 | |
JP2011197120A (ja) | パターン評価方法及びパターン評価装置 | |
JP2002093875A (ja) | 半導体装置のパターンの危険箇所情報の評価方法 | |
JP4778685B2 (ja) | 半導体デバイスのパターン形状評価方法及びその装置 | |
JP2007294739A (ja) | パターン形状評価方法、プログラムおよび半導体装置の製造方法 | |
JP3699949B2 (ja) | パターン計測方法、このパターン計測方法を用いる半導体装置の製造方法、プログラムおよびコンピュータ読み取り可能な記録媒体、並びにパターン計測装置 | |
JP2011058926A (ja) | 画像検査方法及び画像検査装置 | |
JP2006119927A (ja) | パターンマッチング方法およびプログラム | |
JP2003243470A (ja) | 異常検出システム、プログラムおよび記録媒体 | |
JP2007103645A (ja) | パターン検査方法 | |
KR20160105082A (ko) | 기판 검사 장치 및 그 검사 방법 | |
KR100792687B1 (ko) | 반도체 기판 패턴 결함 검출 방법 및 장치 | |
JP3724851B2 (ja) | 検査方法 | |
JP5391774B2 (ja) | パターン検査装置及びパターン検査方法 | |
US20050065739A1 (en) | Method of qualifying a process tool with wafer defect maps | |
JPH1174326A (ja) | 半導体断面観察装置 | |
TW201018331A (en) | Method, system and computer program product for reference information based evaluation | |
JP4723124B2 (ja) | ポジションデータの生成方法 | |
JP2689298B2 (ja) | Cad測定データ表示装置 | |
JP2987670B2 (ja) | 画像処理による成形品形状誤差判断方法 | |
JPH0786349A (ja) | 電子ビームを用いた検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |