KR20020007998A - 반도체 웨이퍼의 패턴형상 평가방법 및 장치 - Google Patents
반도체 웨이퍼의 패턴형상 평가방법 및 장치 Download PDFInfo
- Publication number
- KR20020007998A KR20020007998A KR1020010041182A KR20010041182A KR20020007998A KR 20020007998 A KR20020007998 A KR 20020007998A KR 1020010041182 A KR1020010041182 A KR 1020010041182A KR 20010041182 A KR20010041182 A KR 20010041182A KR 20020007998 A KR20020007998 A KR 20020007998A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- evaluation
- data
- cad
- target pattern
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
- G06T7/0006—Industrial image inspection using a design-rule based approach
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/70—Determining position or orientation of objects or cameras
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
- Length Measuring Devices With Unspecified Measuring Means (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
Abstract
평가해야 할 대상 패턴의 SEM 화상 데이터(DBL)에 근거하여 대상 패턴의 선분추출을 실행하여 SEM 선분 데이터(DC)를 얻는다. 대상 패턴에 해당하는 CAD 선분 데이터(DD)와 SEM 선분 데이터(DC)에 따라 중첩시켜 어긋난 거리를 구하여 대상 패턴을 2차원적으로 평가하고, 이것에 의해 얻어진 평가치 데이터(DE)를 도표로 표시하도록 하였다.
Description
본 발명은 반도체 웨이퍼의 패턴형상 평가방법 및 장치에 관한 것으로, 보다 상세히는 반도체 웨이퍼 상에 실제로 형성된 패턴과 예정된 패턴형상과의 비교에 의해 패턴형상을 2차원적으로 평가하기 위한 방법 및 장치에 관한 것이다.
반도체 제조공정에서 웨이퍼에 형성된 패턴의 형상이 예정대로의 형상인지 여부를 검사할 필요가 있는 경우, 종래 기술에서는 임계치수 SEM(CDSEM)을 이용하여 패턴의 폭이나 패턴간의 간격의 길이를 측정하고, 마무리된 패턴의 형상을 그 길이 측정결과에 따라 평가하고 있다.
전술한 관련 기술은 웨이퍼 상에 형성된 패턴의 폭이나 간격을 파악하여 1차원 레벨에서의 마무리 제품을 평가하는 기술이지만, 실제로는 원하는 패턴형상의 마무리를 완성된 패턴의 붕괴 정도를 알 수 있게 평가할 수 있는 2차원 형상평가가요청된다.
그러나, 웨이퍼 상에 형성된 패턴의 마무리를 2차원적으로 평가할 수 있는 신뢰성이 높은 기술은 아직 확립되어 있지 않다.
더욱이, 임계치수 SEM(CDSEM)을 이용한 패턴 평가는 웨이퍼 상의 극히 한정된 부분에만 적용할 수 있어 패턴의 마무리 검사를 웨이퍼 상의 임의의 위치에서 할 수 없다.
본 발명의 목적은, 웨이퍼 상에 형성된 패턴의 임의의 위치에서 마무리를 2차원적으로 평가할 수가 있는 반도체 웨이퍼의 패턴형상 평가방법 및 장치를 제공하는 것이다.
상기 과제를 달성하기 위한 본 발명의 특징은, CAD 데이터에 따라 반도체 웨이퍼 상에 형성된 패턴의 형상을 평가하기 위한 웨이퍼 패턴형상 평가장치로서,
평가대상이 되는 대상 패턴을 CAD 데이터를 사용하여 지정하기 위한 지정수단;
상기 지정수단에 응하여 상기 대상 패턴의 SEM 화상 데이터 및 상기 대상 패턴에 해당하는 CAD 선분 데이터를 얻기 위한 수단;
상기 SEM 화상 데이터에 따라 상기 대상 패턴의 선분추출을 하여 SEM 선분 데이터를 얻는 수단;
상기 CAD 선분 데이터와 상기 SEM 선분 데이터에 따라 상기 대상 패턴의 2차원 평가처리를 하는 평가처리수단; 및
상기 평가처리수단으로부터의 평가결과를 표시하는 표시수단을 구비한 반도체 웨이퍼의 패턴형상 평가장치를 제공하는 점에 있다.
평가항목은, 패턴의 끝점, 폭, 간격, 면적 등으로 할 수 있다. 그리고, 2차원 평가처리는 대상 패턴의 주목한 선분에 대해서 CAD 선분 데이터와 SEM 선분 데이터를 중첩시켜 어긋난 거리를 계산하는 처리를 포함한다. 이 경우, 얻어진 중첩시켜 어긋난 거리를 소정의 기준치와 비교하여 그 중첩시켜 어긋난 거리에 해당하는 평가치를 얻도록 할 수 있다.
평가처리수단에 의해 단계가 붙여진 평가치가 얻어진 경우, 각 단계마다 정해진 색깔, 패턴 등을 사용해 그 평가치를 표시수단에 표시할 수 있다. 이 경우, 대상 패턴의 각 위치에 대한 평가치를 웨이퍼 맵 상의 대응위치에 표시할 수 있다. 이 구성에 의하면, 문제위치와 그 평가치를 한번에 알기 쉽게 표시할 수가 있다.
또한, 본 발명에 따르면, CAD 데이터에 따라 반도체 웨이퍼 상에 형성된 패턴의 형상을 평가하기 위한 방법에 있어서, 평가대상이 되는 대상 패턴의 SEM 화상 데이터에 따라 상기 대상 패턴의 선분추출을 하여 SEM 선분 데이터를 얻고, 상기 대상 패턴에 해당하는 CAD 선분 데이터와 상기 SEM 선분 데이터에 따라 상기 대상 패턴을 2차원적으로 평가하는 단계를 포함하는 것을 특징으로 하는 반도체 웨이퍼의 패턴형상 평가방법이 제공된다.
평가항목은, 패턴의 끝점, 폭, 간격, 면적 등으로 할 수 있다. 2차원 평가처리는 대상 패턴의 주목한 선분에 대해서 CAD 선분 데이터와 SEM 선분 데이터를 중첩시켜 어긋난 거리에 따라 평가하는 것으로 할 수 있다. 이 경우, 얻어진 중첩시켜 어긋난 거리를 소정의 기준치와 비교하여 그 중첩시켜 어긋난 거리에 해당하는 평가치를 얻도록 할 수 있다.
상기와 같이 하여 얻어진 평가치에 단계를 붙여 각 단계마다 정해진 색깔, 패턴 등을 사용해 그 평가치를 표시하도록 할 수 있다. 이 경우, 대상 패턴의 각 위치에 대한 평가치를 웨이퍼 맵 상의 대응위치에 표시할 수 있다.
도 1은 본 발명에 의한 반도체 웨이퍼의 패턴형상 평가장치의 실시예의 일례를 나타내는 블록도이다.
도 2는 도 1에 나타낸 네비게이션 프로그램을 나타내는 순서도이다.
도 3은 도 1에 나타낸 평가 연산부의 구성을 나타내는 블록도이다.
도 4는 도 1에 나타낸 표시부에서의 표시형태의 일례를 나타내는 도면이다.
도 5는 도 1에 나타낸 표시부에서의 별도의 표시형태의 일례를 나타내는 도면이다.
<도면의 주요부분에 대한 부호의 설명>
1 패턴형상 평가장치 2 스테이지
3 반도체 웨이퍼 4 입력장치
5 CAD 네비게이션 장치 6 패턴관찰장치
7 위치제어유닛 8 SEM 화상 선분 추출부
9 평가 연산부 10 표시부
51 버퍼 메모리 91 선분 중첩 처리부
92 중첩시켜 어긋난 거리 연산부
93 평가치 연산부 DA 지정 데이터
DBL SEM 화상 데이터 DBS 화상 데이터
DC SEM 선분 데이터 DD CAD 선분 데이터
DE 평가치 데이터 M1 메모리
M2 메모리 S1 위치설정신호
S2 위치보정신호 S3 배율설정신호
S91 중첩 데이터 S92 평가결과 데이터
이하, 도면을 참조하여 본 발명의 실시예의 일례에 관하여 상세히 설명한다.
도 1은 본 발명에 의한 반도체 웨이퍼의 패턴형상 평가장치의 실시예의 일례를 나타내는 블록도이다. 패턴형상 평가장치(1)는, 스테이지(2) 위에 세팅된 반도체 웨이퍼(3) 상에 CAD 데이터에 따라 형성된 패턴(도시 생략)의 형상이 그 CAD 데이터에 따라 정확하게 형성되어 있는지를 평가하기 위한 장치이다.
부호 4로 나타낸 것과 같이 반도체 웨이퍼(3)의 패턴 중 평가 대상이 되는 대상 패턴을 지정하기 위한 지정 데이터를 입력하는 입력장치가 마련되고, 이 입력장치(4)에 의해 입력된 지정 데이터(DA)는 CAD 네비게이션 장치(5)에 보내진다. CAD 네비게이션 장치(5)는 패턴관찰장치(6)의 관찰시야를 지정 데이터(DA)에 의해 지정된 반도체 웨이퍼(3) 상의 대상 패턴의 위치에 맞춰 패턴관찰장치(6)로부터 대상 패턴의 SEM 화상 데이터를 얻기 위한 것이다. 이 CAD 네비게이션 장치(5)는 마이크로컴퓨터를 포함하는 공지된 컴퓨터 장치에 소정의 네비게이션 프로그램을 설치하여 이루어진다. CAD 네비게이션 장치(5)는 이 네비게이션 프로그램에 따라 동작한다.
이것에 의해 반도체 웨이퍼(3) 상에 형성되어 있는 대상 패턴을 고배율로 확대하여 관찰하는 데 필요한 패턴관찰장치(6)의 관찰시야의 자동 위치맞춤이 고정밀도로 실행된다.
도 2는 이 네비게이션 프로그램의 순서도를 나타낸다. 이하, 도 2를 참조하여 CAD 네비게이션 장치(5)에 의한 관찰시야의 자동 위치맞춤을 위한 네비게이션의 동작에 관해 설명한다.
반도체 웨이퍼(3)의 패턴 중 대상 패턴을 입력장치(4)에 의해 지정하면, 이 대상 패턴의 지정에 응하여 CAD 네비게이션 장치(5)로부터 위치설정신호(S1)가 출력된다(단계 11). 단계 12에서는, 위치제어유닛(7)이 위치설정신호(S1)에 응하여 스테이지(2)를 이동시킨다. 이것에 의해, 패턴관찰장치(6)의 관찰시야의 중심이 이때 지정된 대상 패턴의 관찰중심과 일치하도록 반도체 웨이퍼(3)가 패턴관찰장치(6)에 대하여 상대적으로 위치가 결정된다.
다음에, 단계 13에서는 CAD 네비게이션 장치(5)로부터 출력되는 배율설정신호(S3)에 의한 지시에 따라서 패턴관찰장치(6)의 관찰배율이, 지정된 대상 패턴의 관찰중심이 패턴관찰장치(6)의 관찰시야에 들어가도록 적당히 저배율로 설정된다. 이 저배율은, 예컨대, 스테이지(2)의 스테이지 정밀도를 고려하여, 스테이지(2)의 위치 결정에 있어서 예견되는 위치설정오차가 있더라도 지정된 대상 패턴의 관찰중심이 패턴관찰장치(6)의 관찰시야에 들어가도록 하는 배율로 정할 수 있다.
단계 14에서는, CAD 네비게이션 장치(5)에 패턴관찰장치(6)에 의해 전술한 관찰조건 하에서 얻어진 대상 패턴의 저배율 SEM 화상을 나타내는 화상데이터(DBS)를 포착하고, 그 얻어진 화상 데이터(DBS)는 CAD 네비게이션 장치(5) 내의 버퍼 메모리(51)에 저장된다.
단계 15에서는, 버퍼 메모리(51) 내에 저장된 화상 데이터(DBS)를 공지된 방법으로 처리하여 그 에지 추출을 한다. 이것에 의해 화상 데이터(DBS)에 근거하는 대상 패턴의 에지 선분 데이터가 취득된다.
다음에, 단계 16에서는 단계 14에서 얻어진 화상 데이터(DBS)에 해당하는 CAD 도형 데이터를 CAD 데이터가 저장되어 있는 메모리(M1)로부터 독출하여 버퍼 메모리(51)에 저장한다. 이 CAD 도형 데이터는 패턴관찰장치(6)의 관찰중심을 중심점으로 하는 패턴의 설계도형을 나타낸다. 이 독출된 CAD 도형 데이터에 따라 CAD 선분 데이터를 얻는다. 이 CAD 선분 데이터는 CAD 데이터에 따른 패턴의 선분을 나타낸다.
그리고, 단계 17에서 에지 선분 데이터와 CAD 선분 데이터를 비교하는 매칭처리를 한다. 이것에 의해 관찰중심과 패턴관찰장치(6)의 관찰시야의 중심간의 오프셋 량이 연산된다. 이 오프셋 량은 관찰평면 내에서의 이미지 시프트 량으로서 계산된다.
단계 18에서는, 단계 17에서 얻어진 오프셋 량에 따라, 관찰중심과 패턴 관찰장치 본체(3)의 관찰시야의 중심이 일치하도록 스테이지(2)를 이동시키기 위한 위치보정신호(S2)를 출력한다. 그리고, 위치제어유닛(7)을 위치보정신호(S2)에 따라 동작시키고, 이것에 의해 관찰중심과 패턴관찰장치(6)의 관찰시야의 중심이 일치된다.
이상 설명한 대로, CAD 네비게이션 장치(5)에 의해서 우선 저배율 SEM 화상의 관찰중심과 패턴관찰장치(6)의 실제 관찰시야의 중심과의 오프셋 량이 연산되고, 이 오프셋 량을 스테이지 정밀도에 따른 위치결정오차라고 하여 그 오프셋 량만큼 스테이지(2)를 이동시킴으로써, 패턴관찰장치(6)의 관찰시야를 반도체 웨이퍼(3)의 패턴 중 대상 패턴에 정확히 위치를 맞출 수 있다. 또한, 전술한 위치맞춤을 위한 각 동작은 패턴관찰장치(6)를 이동시킴으로써 행해질 수도 있다.
패턴관찰장치(6)의 관찰시야를 반도체 웨이퍼(3)의 패턴 중 대상 패턴에 정확히 위치맞춤 한 뒤, CAD 네비게이션 장치(5)는 배율설정신호(S3)에 의해 패턴관찰장치(6)의 관찰배율을 필요한 고배율로 설정한다. 이 상태로 대상 패턴의 SEM 화상 데이터(DBL)를 패턴관찰장치(6)로부터 출력하여 SEM 화상 데이터(DBL)를 SEM 화상 선분 추출부(8)에 전송한다.
여기서, SEM 화상 선분 추출부(8)에 입력된 SEM 화상 데이터(DBL)는 SEM 화상 데이터(DBL)로 나타낸 대상 패턴의 선분추출처리가 실행되어, 대상 패턴의 선분 데이터인 SEM 선분 데이터(DC)가 출력된다.
CAD 네비게이션 장치(5)는, 또한, 메모리(M1)내에 저장되어 있는 CAD 데이터를 독출하고, 이 CAD 데이터에 따라 대상 패턴에 해당하는 CAD 선분 데이터(DD)를 연산하여 출력한다. SEM 선분 데이터(DC)와 CAD 선분 데이터(DD)는 평가 연산부(9)에 입력되어 대상 패턴을 2차원적으로 평가하기 위한 2차원 평가처리가 실행된다.
도 3은 평가 연산부(9)의 구성을 블록도로 나타내고 있다. 평가 연산부(9)는, CAD 선분 데이터(DD)와 SEM 선분 데이터(DC)를 받아 그것들의 중첩처리를 하는선분 중첩 처리부(91)와, 선분 중첩 처리부(91)로부터의 중첩 데이터(S91)에 근거하여, 대상 패턴의 끝점, 폭, 이웃한 패턴과의 간격을 평가항목으로서 각 항목에 대해 중첩시켜 어긋난 거리를 연산하는 중첩시켜 어긋난 거리 연산부(92)를 갖고 있다.
중첩시켜 어긋난 거리 연산부(92)로부터는 각 평가항목에 대한 평가연산결과를 수치로 나타낸 평가결과 데이터(S92)가 출력되어 평가치 연산부(93)에 입력된다. 메모리(M2)에는, 수치로서 입력된 평가결과 데이터(S92)를 5단계에서 평가하기 위한 어긋난 량 평가치 테이블이 저장된다. 평가 연산부(9)에서는, 입력된 수치를 이 어긋난 량 평가치 테이블을 참조함으로써 대상 패턴의 각 평가항목의 마무리를 5단계로 평가한다. 그 다음, 이 평가결과를 나타내는 평가치 데이터(DE)가 출력된다.
도 1로 돌아가서, 평가 연산부(9)에서 전술한 바와 같이 하여 얻어진 평가치 데이터(DE)는 표시부(10)에 보내진다. 표시부(10)에서는 평가치 데이터(DE)에 따라 반도체 웨이퍼(3)의 패턴평가의 결과가 표시된다.
도 4는 표시부(10)에서의 표시화면의 일례를 나타낸다. 21은 반도체 웨이퍼(3) 표면의 패턴형상을 도식적으로 나타내는 패턴 도식도이다. 패턴 도식도(21)에서는 반도체 웨이퍼(3) 상에 26개의 세그먼트가 구획되어 있는 경우의 예를 나타내고 있다. 각 세그먼트에는 CAD 데이터에 따라 소정의 패턴이 형성되어 있지만, 도 4에서는 이들 패턴의 표시를 생략한다. 반도체 웨이퍼(3)의 각 세그먼트에 형성되어 있는 패턴의 평가결과는, 도 4에 나타낸 5단계의 평가에 대응하여준비된 5종류의 패턴 중 평가결과에 해당하는 패턴이 패턴 도식도(21)내의 해당 위치에 표시되게 되어 있다. 또한, 5종류의 패턴 대신, 5종류의 색깔을 사용한 적당한 형상의 마크에 의해서 표시하는 구성도 가능하다.
도 5에는, 표시부(10)에 있어서의 별도의 표시형태의 일례를 나타내고 있다. 여기서, 대상 패턴(P)의 각 부분(P1∼P4)에 있어서의 평가결과는 도 4의 5단계 표시패턴을 이용하여 각 부분(P1∼P4)에 평가결과를 나타내는 패턴을 붙인 표시형태로 되어있다. 여기서, 선(L)은 CAD 데이터에 따른 설계상의 형상을 나타내고 있다.
도 4 및 도 5의 표시형태에 의하면, 문제위치와 그 평가치를 한번에 알기 쉽게 표시할 수 있다는 이점이 있다. 이 결과, 결함의 간과나 오인을 대폭 감소시킬 수 있다.
패턴형상 평가장치(1)에 의하면, 웨이퍼 상에 형성되어 있는 패턴의 붕괴 등을 정량적으로 평가할 수 있다. 따라서, 생산 공정에서의 품질관리의 신뢰성을 향상시킬 수 있는 것 외에도, 설계, 마스크 제조, 노출장치, 결함검사장치, 프로세스 등의 각 공정에의 개선지시를 할 수 있다.
본 발명에 의하면, 반도체 웨이퍼(3) 상에 형성되어 있는 패턴의 붕괴 등을 정량적으로 평가할 수 있기 때문에, 생산 공정에서의 품질관리의 신뢰성을 향상시킬 수 있는 것 외에도, 설계, 마스크 제조, 노출장치, 결함검사장치, 프로세스 등의 각 공정에의 개선지시를 할 수 있다.
또한, 평가결과를 패턴이나 색깔을 사용하여 알기 쉽게 표시함으로써, 문제위치와 그 평가치를 한번에 이해시킬 수 있기 때문에, 사용이 쉽고 결함의 간과나 오인을 대폭 감소시킬 수 있다.
Claims (16)
- CAD 데이터에 따라 반도체 웨이퍼 상에 형성된 패턴의 형상을 평가하기 위한 웨이퍼 패턴형상 평가장치에 있어서,평가대상이 되는 대상 패턴을 CAD 데이터를 사용하여 지정하기 위한 지정수단;상기 지정수단에 응하여 상기 대상 패턴의 SEM 화상 데이터 및 상기 대상 패턴에 해당하는 CAD 선분 데이터를 얻기 위한 수단;상기 SEM 화상 데이터에 따라 상기 대상 패턴의 선분추출을 하여 SEM 선분 데이터를 얻는 수단;상기 CAD 선분 데이터와 상기 SEM 선분 데이터에 따라 상기 대상 패턴의 2차원 평가처리를 하는 평가처리수단; 및상기 평가처리수단으로부터의 평가결과를 표시하는 표시수단을 구비한 것을 특징으로 하는 반도체 웨이퍼의 패턴형상 평가장치.
- 제1항에 있어서,상기 CAD 선분 데이터가 상기 CAD 데이터의 상기 대상 패턴에 해당하는 데이터에 따라 작성되는 것을 특징으로 하는 반도체 웨이퍼의 패턴형상 평가장치.
- 제1항에 있어서,상기 2차원 평가처리를 할 수 있는 평가항목은, 패턴의 끝점, 폭, 간격 및 면적 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 웨이퍼의 패턴형상 평가장치.
- 제1항에 있어서,상기 2차원 평가처리는 대상 패턴의 주목한 선분에 대해서 CAD 선분 데이터와 SEM 선분 데이터를 중첩시켜 어긋난 거리를 계산하는 처리를 포함하는 것을 특징으로 하는 반도체 웨이퍼의 패턴형상 평가장치.
- 제1항에 있어서,상기 중첩시켜 어긋난 거리를 소정의 기준치와 비교하여 그 중첩시켜 어긋난 거리에 해당하는 평가치를 상기 표시평가결과로 하는 것을 특징으로 하는 반도체 웨이퍼의 패턴형상 평가장치.
- 제1항에 있어서,상기 중첩시켜 어긋난 거리를 소정의 기준치와 비교하여 그 중첩시켜 어긋난 거리에 해당하는 평가치에 단계를 붙여 상기 표시평가결과로 하는 것을 특징으로 하는 반도체 웨이퍼의 패턴형상 평가장치.
- 제1항에 있어서,상기 중첩시켜 어긋난 거리를 소정의 기준치와 비교하여 그 중첩시켜 어긋난 거리에 해당하는 평가치에 단계를 붙이고, 각 단계마다 정해진 색깔, 패턴 등을 사용해 그 평가치를 표시수단에 표시하는 것을 특징으로 하는 반도체 웨이퍼의 패턴형상 평가장치.
- 제7항에 있어서,상기 대상 패턴의 각 위치에 대한 평가치를 웨이퍼 맵 상의 대응위치에 표시하는 것을 특징으로 하는 반도체 웨이퍼의 패턴형상 평가장치.
- CAD 데이터에 따라 반도체 웨이퍼 상에 형성된 패턴의 형상을 평가하기 위한 방법에 있어서,평가대상이 되는 대상 패턴의 SEM 화상 데이터에 따라 상기 대상 패턴의 선분추출을 하여 SEM 선분 데이터를 얻고, 상기 대상 패턴에 해당하는 CAD 선분 데이터와 상기 SEM 선분 데이터에 따라 상기 대상 패턴을 2차원적으로 평가하는 단계를 포함하는 것을 특징으로 하는 반도체 웨이퍼의 패턴형상 평가방법.
- 제9항에 있어서,상기 CAD 선분 데이터가 상기 CAD 데이터의 상기 대상 패턴에 해당하는 데이터에 따라 작성되는 것을 특징으로 하는 반도체 웨이퍼의 패턴형상 평가방법.
- 제10항에 있어서,상기 2차원 평가를 위한 평가항목은, 패턴의 끝점, 폭, 간격 및 면적 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 웨이퍼의 패턴형상 평가방법.
- 제10항에 있어서,상기 2차원 평가처리는 대상 패턴의 주목한 선분에 대해서 CAD 선분 데이터와 SEM 선분 데이터를 중첩시켜 어긋난 거리를 계산하는 처리를 포함하는 것을 특징으로 하는 반도체 웨이퍼의 패턴형상 평가방법.
- 제12항에 있어서,상기 중첩시켜 어긋난 거리를 소정의 기준치와 비교하여 그 중첩시켜 어긋난 거리에 해당하는 평가치를 상기 표시평가결과로 하는 것을 특징으로 하는 반도체 웨이퍼의 패턴형상 평가방법.
- 제12항에 있어서,상기 중첩시켜 어긋난 거리를 소정의 기준치와 비교하여 그 중첩시켜 어긋난 거리에 해당하는 평가치에 단계를 붙여 상기 표시평가결과로 하는 것을 특징으로 하는 반도체 웨이퍼의 패턴형상 평가방법.
- 제1항에 있어서,상기 중첩시켜 어긋난 거리를 소정의 기준치와 비교하여 그 중첩시켜 어긋난 거리에 해당하는 평가치에 단계를 붙이고, 각 단계마다 정해진 색깔, 패턴 등을 사용해 그 평가치를 표시수단에 표시하는 것을 특징으로 하는 반도체 웨이퍼의 패턴형상 평가방법.
- 제9항에 있어서,상기 대상 패턴의 각 위치에 대한 평가치를 웨이퍼 맵 상의 대응위치에 표시하는 것을 특징으로 하는 반도체 웨이퍼의 패턴형상 평가방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000214847A JP2002031525A (ja) | 2000-07-14 | 2000-07-14 | 半導体ウエハのパターン形状評価方法及び装置 |
JPJP-P-2000-00214847 | 2000-07-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20020007998A true KR20020007998A (ko) | 2002-01-29 |
Family
ID=18710359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010041182A KR20020007998A (ko) | 2000-07-14 | 2001-07-10 | 반도체 웨이퍼의 패턴형상 평가방법 및 장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20020015518A1 (ko) |
JP (1) | JP2002031525A (ko) |
KR (1) | KR20020007998A (ko) |
DE (1) | DE10134240A1 (ko) |
TW (1) | TW502280B (ko) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4472305B2 (ja) * | 2002-10-22 | 2010-06-02 | 株式会社ナノジオメトリ研究所 | パターン検査装置および方法 |
JP5037590B2 (ja) * | 2002-10-22 | 2012-09-26 | 株式会社 Ngr | パターン検査装置および方法 |
JP4068596B2 (ja) | 2003-06-27 | 2008-03-26 | 株式会社東芝 | 図形処理方法、図形処理装置およびコンピュータ読取り可能な図形処理プログラム |
EP2579273B8 (en) | 2003-09-05 | 2019-05-22 | Carl Zeiss Microscopy GmbH | Particle-optical systems and arrangements and particle-optical components for such systems and arrangements |
JP4068541B2 (ja) | 2003-09-25 | 2008-03-26 | 株式会社東芝 | 集積回路パターン検証装置と検証方法 |
JP4230980B2 (ja) * | 2004-10-21 | 2009-02-25 | 株式会社東芝 | パターンマッチング方法およびプログラム |
JP4593236B2 (ja) | 2004-10-29 | 2010-12-08 | 株式会社日立ハイテクノロジーズ | 寸法計測走査型電子顕微鏡システム並びに回路パターン形状の評価システム及びその方法 |
WO2006091913A1 (en) * | 2005-02-25 | 2006-08-31 | Nanometrics Incorporated | Apparatus and method for enhanced critical dimension scatterometry |
JP2006234588A (ja) * | 2005-02-25 | 2006-09-07 | Hitachi High-Technologies Corp | パターン測定方法、及びパターン測定装置 |
JP4776259B2 (ja) * | 2005-03-30 | 2011-09-21 | 株式会社東芝 | パターン評価方法、パターン位置合わせ方法およびプログラム |
JP4634289B2 (ja) * | 2005-11-25 | 2011-02-16 | 株式会社日立ハイテクノロジーズ | 半導体パターン形状評価装置および形状評価方法 |
JP4887062B2 (ja) * | 2006-03-14 | 2012-02-29 | 株式会社日立ハイテクノロジーズ | 試料寸法測定方法、及び試料寸法測定装置 |
JP4988274B2 (ja) | 2006-08-31 | 2012-08-01 | 株式会社日立ハイテクノロジーズ | パターンのずれ測定方法、及びパターン測定装置 |
JP4943304B2 (ja) * | 2006-12-05 | 2012-05-30 | 株式会社 Ngr | パターン検査装置および方法 |
JP4974737B2 (ja) | 2007-04-05 | 2012-07-11 | 株式会社日立ハイテクノロジーズ | 荷電粒子システム |
JP4925961B2 (ja) | 2007-07-31 | 2012-05-09 | 株式会社日立ハイテクノロジーズ | パターン測定装置 |
JP5559957B2 (ja) | 2008-03-18 | 2014-07-23 | 株式会社日立ハイテクノロジーズ | パターン測定方法及びパターン測定装置 |
JP5114302B2 (ja) | 2008-06-12 | 2013-01-09 | 株式会社日立ハイテクノロジーズ | パターン検査方法,パターン検査装置及びパターン処理装置 |
JP5221584B2 (ja) * | 2010-03-25 | 2013-06-26 | 株式会社日立ハイテクノロジーズ | 画像処理装置、画像処理方法、画像処理プログラム |
JP5463334B2 (ja) * | 2011-08-23 | 2014-04-09 | 株式会社日立ハイテクノロジーズ | パターン測定方法、及びパターン測定装置 |
US9858658B2 (en) * | 2012-04-19 | 2018-01-02 | Applied Materials Israel Ltd | Defect classification using CAD-based context attributes |
US9595091B2 (en) | 2012-04-19 | 2017-03-14 | Applied Materials Israel, Ltd. | Defect classification using topographical attributes |
JP6133603B2 (ja) * | 2013-01-21 | 2017-05-24 | 株式会社日立ハイテクノロジーズ | 荷電粒子線装置用の検査データ処理装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5600734A (en) * | 1991-10-04 | 1997-02-04 | Fujitsu Limited | Electron beam tester |
US5604819A (en) * | 1993-03-15 | 1997-02-18 | Schlumberger Technologies Inc. | Determining offset between images of an IC |
US5561293A (en) * | 1995-04-20 | 1996-10-01 | Advanced Micro Devices, Inc. | Method of failure analysis with CAD layout navigation and FIB/SEM inspection |
US6246787B1 (en) * | 1996-05-31 | 2001-06-12 | Texas Instruments Incorporated | System and method for knowledgebase generation and management |
JPH11214462A (ja) * | 1998-01-22 | 1999-08-06 | Hitachi Ltd | 回路パターン検査における欠陥致命性判定方法、レビュー対象とする欠陥選択方法、およびそれらに関連する回路パターンの検査システム |
JP3961657B2 (ja) * | 1998-03-03 | 2007-08-22 | 株式会社東芝 | パターン寸法測定方法 |
JP3350477B2 (ja) * | 1999-04-02 | 2002-11-25 | セイコーインスツルメンツ株式会社 | ウエハ検査装置 |
-
2000
- 2000-07-14 JP JP2000214847A patent/JP2002031525A/ja active Pending
-
2001
- 2001-06-29 TW TW090116058A patent/TW502280B/zh not_active IP Right Cessation
- 2001-07-10 KR KR1020010041182A patent/KR20020007998A/ko not_active Application Discontinuation
- 2001-07-12 US US09/903,601 patent/US20020015518A1/en not_active Abandoned
- 2001-07-13 DE DE10134240A patent/DE10134240A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
DE10134240A1 (de) | 2002-01-24 |
US20020015518A1 (en) | 2002-02-07 |
JP2002031525A (ja) | 2002-01-31 |
TW502280B (en) | 2002-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20020007998A (ko) | 반도체 웨이퍼의 패턴형상 평가방법 및 장치 | |
JP5268532B2 (ja) | 試料計測方法、及び計測装置 | |
JP4616120B2 (ja) | 画像処理装置及び検査装置 | |
US9343264B2 (en) | Scanning electron microscope device and pattern dimension measuring method using same | |
JP5604067B2 (ja) | マッチング用テンプレートの作成方法、及びテンプレート作成装置 | |
CN110647012B (zh) | 用于测量多层结构的层之间叠对的技术 | |
KR20020007173A (ko) | 반도체 장치의 패턴 관찰을 위한 네비게이션 방법 및 장치 | |
JP4510327B2 (ja) | Cad情報に基くレイヤ合わせずれ評価方法及び装置 | |
JP2006512582A (ja) | 検出されたウェハ欠陥座標値の変換 | |
JP4860294B2 (ja) | 電子顕微鏡 | |
US6718057B1 (en) | Position error measurement method and device using positioning mark, and machining device for correcting position based on result of measuring position error using positioning mark | |
TWI807442B (zh) | 程序控制之晶粒內度量衡方法及系統 | |
JP2010129599A (ja) | パターン形状の評価方法及びこれを利用したパターン形状の評価装置 | |
KR101545186B1 (ko) | 사전 정의된 목표 영상을 이용한 웨이퍼 패턴 결함 위치 보정 방법 | |
KR20030043108A (ko) | 포토리소그래피 공정의 얼라인 계측방법 | |
JP2007103645A (ja) | パターン検査方法 | |
US20020009219A1 (en) | Wafer pattern observation method and device | |
WO2022180792A1 (ja) | 位置特定方法、位置特定プログラムおよび検査装置 | |
JP2002093875A (ja) | 半導体装置のパターンの危険箇所情報の評価方法 | |
JP2011169835A (ja) | 測定領域検出方法および測定領域検出プログラム | |
JP2009139166A (ja) | 画像欠陥検査方法および画像欠陥検査装置 | |
JP6049101B2 (ja) | 検査装置 | |
JPH11257939A (ja) | パターン寸法測定方法 | |
JP2010283088A (ja) | ウェーハ外観検査装置 | |
KR101647688B1 (ko) | 마스크 내 다이 크기 및 개수 자동 획득 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |