JP4510327B2 - Cad情報に基くレイヤ合わせずれ評価方法及び装置 - Google Patents

Cad情報に基くレイヤ合わせずれ評価方法及び装置 Download PDF

Info

Publication number
JP4510327B2
JP4510327B2 JP2001160755A JP2001160755A JP4510327B2 JP 4510327 B2 JP4510327 B2 JP 4510327B2 JP 2001160755 A JP2001160755 A JP 2001160755A JP 2001160755 A JP2001160755 A JP 2001160755A JP 4510327 B2 JP4510327 B2 JP 4510327B2
Authority
JP
Japan
Prior art keywords
pattern
image
cad
wafer
line segment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001160755A
Other languages
English (en)
Other versions
JP2002353280A (ja
Inventor
良一 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Science Corp
Original Assignee
SII NanoTechnology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SII NanoTechnology Inc filed Critical SII NanoTechnology Inc
Priority to JP2001160755A priority Critical patent/JP4510327B2/ja
Priority to US10/147,417 priority patent/US6757875B2/en
Publication of JP2002353280A publication Critical patent/JP2002353280A/ja
Priority to US10/823,104 priority patent/US7257785B2/en
Application granted granted Critical
Publication of JP4510327B2 publication Critical patent/JP4510327B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/37Measurements
    • G05B2219/37205Compare measured, vision data with computer model, cad data
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/45Nc applications
    • G05B2219/45031Manufacturing semiconductor wafers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体デバイス製造工程におけるレイヤ合わせズレを評価する装置に関する。
【0002】
【従来の技術】
半導体デバイスの製造(以下これを単に半導体製造と略称する。)は、まず、半導体のパターンを設計してこれをCADデータとして記憶蓄積する。これに基いてフォトマスクが作られるが、半導体素子は単体毎に製造されるのではなく、一枚の半導体ウエハ上に多数のデバイスが同時に形成されてゆく。したがって、そのためのフォトマスクには一枚の半導体ウエハ上に作られるデバイスと同じ数のパターンが描き込まれることになるが、同じ画像を単純に配列したマスクでウエハを焼き付けた場合、ウエハの中央部と周縁部では完全に同じ回路パターンが写ることはない。それは光学系の収差等が影響して必然的に歪みを伴うからである。したがって、転写されたウエハ上の全ての領域において回路構成が正常となるように回路パターンには、実際に転写に使われる光学系の歪みを考慮して安全率を見込んだマージンをとったパターン設計がなされる。このパターン転写は一層ではなくウエハの厚さ方向に何層にも亘って重ねられ実行される。そして異なる層のパターンは異なるマスクによって転写され形成されるものであり、個々のデバイスにおいて回路を構成するためにその異なる層のパターン間の結線も必要となる。したがって、この異なるマスク間のパターン形状とその位置関係は半導体デバイスの製造において重要な歩留まり要件となる。しかも上述したようにウエハ上には多数のデバイスが形成されることになるが、その中心部でも周縁部でもそれぞれのパターンの形状とお互いの位置関係が設計規格の許容範囲(マージン内)に収まるようにする必要がある。特にマスクはそれを基に大量の半導体製造がなされるものであるから、その仕上り精度は製品の歩留まりに直接影響する重要事項である。
【0003】
従来、半導体製造工程でのウエハパターン形状依存の歩留まり管理は測長SEM(走査型電子顕微鏡)を用いて行っている。この方法は製造工程におけるその工程毎にパターン形状をSEMによって測長し、パターンの形状をチェックすることで歩留まり管理を行うものである。この方法はその都度その都度のパターン形状はチェックできるのであるが、その後の工程で形成されるパターンとの整合については評価できないため、この点については最終工程終了後に電気的測定等にて工程間に亘るパターン不良を含む綜合評価の中で行っているのが現状である。最終工程まで済ませた後で行うこの評価は、どの工程のどの部分に不良個所ができているのかその特定が困難であるため、必要な修正作業に多大の時間と労力が費やされている状況がある。
【0004】
【発明が解決しようとする課題】
本発明の課題は、半導体デバイスの製造工程において、早期段階での歩留り改善指示をおこなえるようにするために、ウエハ上に形成された半導体デバイスのパターンが後工程のパターンとの相対位置関係を含めて設計許容範囲にあるか否かを判定できる機能を備えたレイヤ合わせずれ評価装置を提供することにある。
【0005】
【課題を解決するための手段】
本発明のCAD情報に基くレイヤ合わせずれ評価装置は、CADデータを蓄積する手段と、ウエハ上に形成された半導体デバイスのパターンの走査顕微鏡画像と前記蓄積手段から読み出した設計CAD画像とを重ねて表示する機能を有し、ウエハ上に形成された半導体デバイスのパターン画像と該パターンの設計CAD画像とを重ねて表示することにより該パターン形成の良否を評価する機能に加え、後工程で形成されるパターンの設計CAD画像を重ねて表示することにより後工程で形成されるパターンとの形状・位置関係についても形成の良否を評価できる機能を備えるようにした。
【0006】
【発明の実施の形態】
パターン形成の良否を評価するウエハパターン観察装置は、ウエハ上に形成されたパターンのうち数〜数十μm角程度の面積内にある観察対象パターン部分を高倍率で拡大して観察するものであるから、ウエハパターン観察装置の観察視野はウエハパターン上の所望の観察位置に高精度に位置合わせされることが必要である。そこで、従来においては、この位置合わせのためのナビゲーション方法としてCAD装置を用いて観察対象を特定する所謂CADナビゲーションが一般的に用いられているところであるが、近年における半導体製造技術の発展によりウエハ上に形成されるパターンの寸法はサブミクロンオーダとなっており、このような超微細パターンを観察するために数万倍の高倍率を有するウエハパターン観察装置が用いられるようになってきている。
【0007】
本発明は、このCADナビゲーション機能を備えたウエハパターン観察装置を用いるものであって、ウエハ上に形成された半導体デバイスのパターンの走査顕微鏡画像と蓄積手段から読み出した設計CAD画像とを重ねて表示する機能を有しており、ウエハ上に形成された半導体デバイスのパターン画像と該パターンの設計CAD画像とを重ねて表示することにより該パターン形成の良否を評価する機能を有しているだけでなく、後工程で形成されるパターンの設計CAD画像を前記蓄積手段から抽出して読出し、現在の顕微鏡画像に重ねて表示することができる機能を備えるようにして、形成された現状パターンと後工程で形成されることになるパターンとの形状・位置関係についてもチェックし評価できるようにするものである。既に形成されたパターンが設計パターンの許容範囲にあるか否かを単にチェックするだけでなく、後工程で形成されることになるパターンとの形状・位置関係についても事前のチェックが行えるようにした点に本発明の特徴がある。形状欠陥を早い時点で把握出来ることで着目パターンの形成工程に改善指示をフィードバックし、以降の欠陥発生を未然に防止することができる。また、この時点で得た形状欠陥情報は後工程におけるパターンの位置修正などの形でフィードフォアし、製品の歩留り向上に反映することも出来るし、パターンの修正加工を行ったり、マスクパターンそのものの設計変更へ反映させることもできる。これらの対処がとれることは何れもデバイスの歩留り向上に寄与することになる。
【0008】
図1のAはウエハ上の1チップ内のあるパターンを特定した高倍率顕微鏡画像であり、BはそのパターンのCAD画像である。この2つの画像をディスプレイ上に重ねて表示したのが図のCである。この例で見るパターン画像は角部が落ちているだけで設計CAD画像とよく整合していることが見て取れる。なお、角部が落ちる現象はフォトリソグラフィの分野では周知の現象であり、当初からこの変形は見込まれている。さて、この観察で形成されたパターンがCAD画像と整合し適正形状であることが判ったが、これが後工程で形成されるパターンとの関係でも適正であるか否かが図2に示す画像で観察される。図2のAは着目パターンに次工程以降に形成されることになっているパターンを重ねて表示したCAD画像であり、Bは現時点の形成パターン上に該AのCAD画像を重ねてディスプレイに表示させた画像である。この図1、図2に採用したパターンはL字形のメタル層の上層に矩形の第2メタル層が形成され両メタル層の端部において両パターンを短絡させるビア層が形成される設計となっているものである。図2のBで観察すると、後工程の第2メタル層のCAD画像は既に形成された第1メタル層の上に重なり、両メタル層を短絡するビア層のCAD画像も両メタル層の重なり領域に位置している。この第1メタル層の形成は後工程のパターンとの位置関係においても適正であることが判る。
【0009】
多数のチップが同時に製造される実際の半導体製造工程においては、パターン形成が不適正であるチップが混在し、不適なパターンに対しては不適性を解消する対応が必要とされる。図3のIに示したものは第1メタル層と第2メタル層とを短絡させるビア層のCADパターンと、異なるチップ(A,B,C)において形成された第1メタル層の観察像から抽出したパターン輪郭線を重ねて表示したものである。Aの第1メタル層パターンは設計どおりに形成されており、ビア層との接触率は100%と良好である。Bの第1メタル層パターンは設計CAD図形に対して小さめに形成されており、ビア層との接触率は50%以下である。Cの第1メタル層パターンとなると設計CAD図形に対してはるかに小さく形成されており、ビア層との接触率は0%となっている。これでは第1メタル層と第2メタル層とは導通をとることができず、このまま製造されればこのチップは欠陥デバイスとなる。デバイスの歩留まりはこの第1メタル層とビア層との接触率と対応関係が認められ、データからは図3のIIにグラフで示したような関係となった。
【0010】
次に本発明の実施の形態と処理フローについて図4を参照しながら説明する。図4は本発明で用いられる装置の基本構成を示すブロック図で、1は所望位置の観察視野を特定するためのナビゲーション装置である。このナビゲーション装置1は、本発明者が先に出願した特願2000-214846号「半導体装置のパターン観察のためのナビゲーション方法と装置」に提示したもの、すなわち、ステージにセットされた半導体装置のパターンの所定箇所をパターン観察装置で高倍率に拡大して観察するため、「所定箇所を指定するための指定手段と、パターンに対応するCADデータを格納しておくためのメモリ手段と、前記指定手段に応答し前記所定箇所の観察中心が観察視野に入るような低倍率にて前記パターン観察装置の観察位置合わせを行って半導体装置の低倍率パターン画像データを得る低倍率パターン画像データ取得手段と、前記低倍率パターン画像データに基づきパターンのエッジ抽出を行ってエッジ線分データを取り出す手段と、前記指定手段と前記メモリ手段とに応答し前記低倍率パターン画像データに対応するCAD線分データを得る手段と、前記CAD線分データと前記エッジ線分データとを比較して前記観察中心と観察視野の中心との間のずれ量を演算する手段と、前記ずれ量に基づいて前記ステージのステージ誤差を補償し前記観察中心と前記観察視野の中心とを一致させるよう位置制御を行う手段とを備えた」ナビゲーション装置を用いる。
【0011】
11はナビゲーションの指示を行うCAD装置であって、12はパターン情報を格納するCAD記憶部である。13は低倍率パターン画像データ取得部で、ナビゲーション指示部となるCAD装置11から観察箇所を指定されると、それにより出力される指示信号S11に応答して位置設定信号S1を出力して、試料ステージ2の位置決めが実行される。一方、倍率設定信号S12に応答してパターン観察装置3が低倍率に設定され、パターン観察装置で得られた低倍率パターン画像データD1がパターン画像データ取得部13に送られ、画像メモリ14に格納される。そして、エッジ抽出部15において画像メモリ14に格納されている低倍率パターン画像データに基づいてエッジ抽出処理が行われ、エッジ線分データD2が出力される。
一方、CAD線分データ切出部16では、ナビゲーション指示部11からの指示信号S11に応答し、指示された観察箇所に相応したCAD線分データD3がCAD記憶部12から読み出され、バッファメモリ17に格納される。比較マッチング部18では、エッジ抽出部15からのエッジ線分データD2とバッファメモリ17からのCAD線分データD3とが比較され、マッチング処理が実行されてずれ量が演算される。比較マッチング部18で得られたずれ量を示すずれ量データD4はステージ位置補正部19に送られ、ここで低倍率パターン画像における観察中心とパターン観察装置3の実際の観察視野の中心とを一致させるようにステージ2を移動させるための位置補正信号S2が作られ、位置制御ユニット7に送られる。以上がステージにセットされた半導体装置4のパターンの所定箇所をパターン観察装置で高倍率に拡大して観察するため半導体装置のパターン観察のためのナビゲーション動作である。この位置決めによって所定箇所の高倍率画像が画面中心に捉えられるので、顕微鏡の倍率を高倍率に変更し、本発明を実行する。
【0012】
高倍率画像を取得してパターン画像データ取得部13に送り、画像メモリ14に格納する。そして、エッジ抽出部15において画像メモリ14に格納されている高倍率パターン画像データに基づいてエッジ抽出処理が行われ、エッジ線分データD2が出力される。他方、所定箇所のCAD線分は切り出されてバッファメモリ17に格納されているので、両線分画像をパターン観察装置3に重ねて表示する。この位置関係は先のナビゲーションにより精確に合わされているので、画面上でズレ量の測定を実行する。そして、例えば、エッジ線分データにあたる第1メタル層の輪郭線が図3に示したようにA,B,Cといった輪郭線で得られたならば、CAD線分画像とのズレ量に応じて着目パターンの評価を行う。また、図2のBに示したようなパターン顕微鏡画像にそのCAD画像と次工程における関係パターンのCAD画像を重ねてパターン観察装置3に表示し位置関係の整合を評価する。これらの評価作業は特定したチップ内の所定パターンに対して、また、ウエハ上の中央部周辺部といった各領域から適宜のサンプルチップを選定して実行する。このサンプルに対して行った評価結果は、図5に示したようなウエハのマップ表示の形態でパターン観察装置3に表示することができる。因みに図5中の矩形は観察評価したパターンの位置とその部分のズレ量を表示している。
【0013】
【発明の効果】
本発明のCAD情報に基くレイヤ合わせずれ評価方法は、設計CADデータを蓄積しておき、ウエハ上に形成された半導体デバイスのパターンの電子顕微鏡画像と前記蓄積された設計CAD画像を読み出して重ねてディスプレイに表示することにより該パターン形成の良否を評価すると共に、後工程で形成される該パターンと関連する他のパターンの設計CAD画像とを重ねて表示することにより後工程で形成される他のパターンとの相対関係についての該パターン形成の良否を評価するようにしたので、半導体の各製造工程においてパターン形成の良否がその都度その都度確認でき、欠陥に対して早期段階での改善指示をおこなうことができるため、歩留り向上に顕著な効果をもたらすものである。この欠陥の早期発見はマスク修正等により着目パターン形成改善に反映できるだけでなく、基礎となるCAD図形の設計変更や、後工程で形成される他のパターンの位置調整にも反映させることができ、半導体デバイスの歩留まり向上に一層の効果を期待できる。
【0014】
本発明のCAD情報に基くレイヤ合わせずれ評価装置は、ウエハ上に形成された半導体デバイスのパターンの電子顕微鏡画像と前記蓄積された設計CAD画像を読み出して重ねてディスプレイに表示して該パターン形成の良否を評価するに際し、顕微鏡画像から輪郭線分を抽出する手段を備え、ウエハ上に形成された半導体デバイスのパターン画像はこの輪郭線分抽出手段によって抽出したパターン輪郭線分を採用するようにしたので、顕微鏡画像そのものとの比較より顕微鏡視野における位置決めやCAD情報に基くレイヤ合わせずれ評価が容易に実行できるものである。
また、所定箇所のパターン画像を高倍率の顕微鏡で視野内中心に捉えるために、位置情報に基くステージ制御で低倍率顕微鏡画像を得る手段と、該低倍率顕微鏡画像上でCAD線分情報とマッチング処理によりズレ量を算出する手段と、該演算されたズレ量に基いてステージの位置決めを実行する手段とからなるナビゲーション装置を備えたことにより、所定箇所の着目パターンを高倍率の顕微鏡画像として容易に捉えることができる。
【図面の簡単な説明】
【図1】着目パターンの高倍率顕微鏡画像であり、Aはウエハ上に形成されたあるパターン画像、BはそのパターンのCAD画像で、Cはこの2つの画像をディスプレイ上に重ねて表示したものである。
【図2】着目パターンの高倍率顕微鏡画像であり、Aは着目パターンに次工程以降に形成されることになっているパターンを重ねて表示したCAD画像であり、Bは現時点の形成パターン上にAに示したCAD画像を重ねてディスプレイに表示させたものである。
【図3】 Iは第1メタル層と第2メタル層とを短絡させるビア層のCADパターンと、異なるチップ(A,B,C)において形成された第1メタル層の観察像から抽出したパターン輪郭線を重ねて表示したものであり、IIは第1メタル層とビア層との接触率とデバイスの歩留まりとの対応関係を示すグラフである。
【図4】本発明で用いられる装置の基本構成を示すブロック図である。
【図5】本発明によって評価した結果を、ウエハマップとして表示した例を示す図である。
【符号の説明】
1 ナビゲーション装置 18 比較マッチング部
11 CAD装置 19 ステージ位置補正部
12 CAD記憶部 2 ステージ
13 パターン画像データ取得部 3 パターン観察装置
14 画像メモリ (ディスプレイ)
15 エッジ抽出部 4 試料(ウエハ)
16 CAD線分データ切出部 7 位置制御ユニット
17 バッファメモリ S1,S11,D1,D2,D3 信号

Claims (4)

  1. 設計CADデータを蓄積しておき、ウエハ上に形成された半導体デバイスのパターンの電子顕微鏡画像と前記蓄積された設計CAD画像を読み出して重ねてディスプレイに表示することにより該パターン形成の良否を評価すると共に、後工程で形成される該パターンと関連する他のパターンの設計CAD画像とを重ねて表示することにより、後工程で形成される他のパターンとの相対関係についての該パターン形成の良否を評価するようにしたCAD情報に基くレイヤ合わせずれ評価方法。
  2. 設計CADデータを蓄積する手段と、ウエハ上に形成された半導体デバイスのパターンの走査顕微鏡画像と前記蓄積手段から読み出した設計CAD画像とをディスプレイに重ねて表示させる手段を有し、ウエハ上に形成された半導体デバイスのパターン画像と該パターンの設計CAD画像とを重ねて表示することにより該パターン形成の良否を評価すると共に、後工程で形成される該パターンと関連する他のパターンの設計CAD画像とを重ねて表示することにより後工程で形成される他のパターンとの相対関係についても該パターン形成の良否を評価できるようにしたCAD情報に基くレイヤ合わせずれ評価装置。
  3. 顕微鏡画像から輪郭線分を抽出する手段を備え、ウエハ上に形成された半導体デバイスのパターン画像は前記輪郭線分抽出手段によって抽出したパターン輪郭線分である請求項2に記載のCAD情報に基くレイヤ合わせずれ評価装置。
  4. 所定箇所のパターン画像を高倍率の顕微鏡で視野内中心に捉えるために、位置情報に基くステージ制御で低倍率顕微鏡画像を得る手段と、該低倍率顕微鏡画像上でCAD線分情報とマッチング処理によりズレ量を算出する手段と、該演算されたズレ量に基いてステージの位置決めを実行する手段とからなるナビゲーション装置を備えた請求項2または3に記載のCAD情報に基くレイヤ合わせずれ評価装置。
JP2001160755A 2001-05-29 2001-05-29 Cad情報に基くレイヤ合わせずれ評価方法及び装置 Expired - Lifetime JP4510327B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001160755A JP4510327B2 (ja) 2001-05-29 2001-05-29 Cad情報に基くレイヤ合わせずれ評価方法及び装置
US10/147,417 US6757875B2 (en) 2001-05-29 2002-05-16 Method and apparatus of evaluating layer matching deviation based on CAD information
US10/823,104 US7257785B2 (en) 2001-05-29 2004-04-13 Method and apparatus of evaluating layer matching deviation based on CAD information

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001160755A JP4510327B2 (ja) 2001-05-29 2001-05-29 Cad情報に基くレイヤ合わせずれ評価方法及び装置

Publications (2)

Publication Number Publication Date
JP2002353280A JP2002353280A (ja) 2002-12-06
JP4510327B2 true JP4510327B2 (ja) 2010-07-21

Family

ID=19004120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001160755A Expired - Lifetime JP4510327B2 (ja) 2001-05-29 2001-05-29 Cad情報に基くレイヤ合わせずれ評価方法及び装置

Country Status (2)

Country Link
US (2) US6757875B2 (ja)
JP (1) JP4510327B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4510327B2 (ja) * 2001-05-29 2010-07-21 エスアイアイ・ナノテクノロジー株式会社 Cad情報に基くレイヤ合わせずれ評価方法及び装置
JP4116333B2 (ja) 2002-06-05 2008-07-09 ミネベア株式会社 超仕上用砥石
JP2004013095A (ja) * 2002-06-11 2004-01-15 Fujitsu Ltd パターン画像比較方法、パターン画像比較装置及びプログラム
JP4472305B2 (ja) * 2002-10-22 2010-06-02 株式会社ナノジオメトリ研究所 パターン検査装置および方法
TWI246138B (en) * 2003-09-08 2005-12-21 Realtek Semiconductor Corp Method for checking via density in IC layout
US7653260B2 (en) * 2004-06-17 2010-01-26 Carl Zeis MicroImaging GmbH System and method of registering field of view
JP4230980B2 (ja) * 2004-10-21 2009-02-25 株式会社東芝 パターンマッチング方法およびプログラム
JP4593236B2 (ja) 2004-10-29 2010-12-08 株式会社日立ハイテクノロジーズ 寸法計測走査型電子顕微鏡システム並びに回路パターン形状の評価システム及びその方法
JP4661512B2 (ja) 2004-11-05 2011-03-30 株式会社日立製作所 遠隔メンテナンスシステム,モニタリングセンター計算機及びメンテナンス指示方法
JP4916116B2 (ja) * 2005-02-01 2012-04-11 株式会社ホロン パターン特定方法およびパターン特定装置
US7530034B2 (en) * 2005-02-25 2009-05-05 Dcg Systems, Inc. Apparatus and method for circuit operation definition
CN101156061A (zh) * 2005-04-14 2008-04-02 株式会社岛津制作所 基板检查装置
JP4585926B2 (ja) * 2005-06-17 2010-11-24 株式会社日立ハイテクノロジーズ パターンレイヤーデータ生成装置、それを用いたパターンレイヤーデータ生成システム、半導体パターン表示装置、パターンレイヤーデータ生成方法、及びコンピュータプログラム
US7320115B2 (en) * 2005-07-12 2008-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method for identifying a physical failure location on an integrated circuit
JP4950550B2 (ja) * 2006-04-21 2012-06-13 株式会社東芝 パターン合わせずれ計測方法およびプログラム
JP2007294739A (ja) 2006-04-26 2007-11-08 Toshiba Corp パターン形状評価方法、プログラムおよび半導体装置の製造方法
JP4943304B2 (ja) * 2006-12-05 2012-05-30 株式会社 Ngr パターン検査装置および方法
JP5604067B2 (ja) * 2009-07-31 2014-10-08 株式会社日立ハイテクノロジーズ マッチング用テンプレートの作成方法、及びテンプレート作成装置
JP4969635B2 (ja) * 2009-10-30 2012-07-04 株式会社日立ハイテクノロジーズ パターンレイヤーデータ生成方法、及びパターンレイヤーデータ生成装置
JP5150675B2 (ja) * 2010-03-25 2013-02-20 株式会社東芝 半導体装置
JP5684550B2 (ja) * 2010-12-03 2015-03-11 株式会社日立ハイテクノロジーズ パターンマッチング装置およびそれを用いた半導体検査システム
US9858379B2 (en) * 2015-02-18 2018-01-02 Toshiba Memory Corporation Mask data generation system, mask data generation method, and recording medium

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61273088A (ja) * 1985-05-29 1986-12-03 Hitachi Ltd 表面パタ−ン検査方法
JPH0634722A (ja) * 1992-07-17 1994-02-10 Fujitsu Ltd 電子ビーム試験装置
JPH10111108A (ja) * 1996-10-02 1998-04-28 Fujitsu Ltd パターン検査方法及び装置
JP2000058410A (ja) * 1998-08-03 2000-02-25 Hitachi Ltd 走査型荷電粒子線応用装置ならびにそれを用いた顕微方法および半導体装置製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530372A (en) * 1994-04-15 1996-06-25 Schlumberger Technologies, Inc. Method of probing a net of an IC at an optimal probe-point
US6078738A (en) * 1997-05-08 2000-06-20 Lsi Logic Corporation Comparing aerial image to SEM of photoresist or substrate pattern for masking process characterization
JPH1167853A (ja) * 1997-08-26 1999-03-09 Mitsubishi Electric Corp ウェーハマップ解析補助システムおよびウェーハマップ解析方法
US6562638B1 (en) * 1999-12-30 2003-05-13 Cypress Semiconductor Corp. Integrated scheme for predicting yield of semiconductor (MOS) devices from designed layout
US6493867B1 (en) * 2000-08-08 2002-12-10 Ball Semiconductor, Inc. Digital photolithography system for making smooth diagonal components
JP4510327B2 (ja) * 2001-05-29 2010-07-21 エスアイアイ・ナノテクノロジー株式会社 Cad情報に基くレイヤ合わせずれ評価方法及び装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61273088A (ja) * 1985-05-29 1986-12-03 Hitachi Ltd 表面パタ−ン検査方法
JPH0634722A (ja) * 1992-07-17 1994-02-10 Fujitsu Ltd 電子ビーム試験装置
JPH10111108A (ja) * 1996-10-02 1998-04-28 Fujitsu Ltd パターン検査方法及び装置
JP2000058410A (ja) * 1998-08-03 2000-02-25 Hitachi Ltd 走査型荷電粒子線応用装置ならびにそれを用いた顕微方法および半導体装置製造方法

Also Published As

Publication number Publication date
US20020184605A1 (en) 2002-12-05
US20040194042A1 (en) 2004-09-30
US6757875B2 (en) 2004-06-29
US7257785B2 (en) 2007-08-14
JP2002353280A (ja) 2002-12-06

Similar Documents

Publication Publication Date Title
JP4510327B2 (ja) Cad情報に基くレイヤ合わせずれ評価方法及び装置
US7787687B2 (en) Pattern shape evaluation apparatus, pattern shape evaluation method, method of manufacturing semiconductor device, and program
JP5604067B2 (ja) マッチング用テンプレートの作成方法、及びテンプレート作成装置
US7835566B2 (en) All surface data for use in substrate inspection
JP5444092B2 (ja) 検査方法およびその装置
JP5783953B2 (ja) パターン評価装置およびパターン評価方法
JP5479782B2 (ja) 欠陥画像処理装置、欠陥画像処理方法、半導体欠陥分類装置および半導体欠陥分類方法
JP2006512582A (ja) 検出されたウェハ欠陥座標値の変換
US8090192B2 (en) Pattern misalignment measurement method, program, and semiconductor device manufacturing method
US6987874B2 (en) Method and apparatus for managing surface image of thin film device, and method and apparatus for manufacturing thin film device using the same
JP2010085138A (ja) 試料計測方法、及び計測装置
KR20020007998A (ko) 반도체 웨이퍼의 패턴형상 평가방법 및 장치
CN113272736A (zh) 用于过程控制的管芯内量测方法和系统
JP4842782B2 (ja) 欠陥レビュー方法および装置
JP5323457B2 (ja) 観察条件決定支援装置および観察条件決定支援方法
JP3572626B2 (ja) 検査システム、解析ユニット及び電子デバイスの製造方法
JP3881521B2 (ja) 半導体装置の製造プロセス評価方法
JP5148564B2 (ja) 外観検査方法およびその方法を用いて検査する外観検査装置
JPH09304032A (ja) パターン検査方法と検査装置
JP3734775B2 (ja) 半導体装置解析方法
JP3175917B2 (ja) 誤配線検査装置および方法
JPH0313945A (ja) 半導体装置製造用マスクとその製造方法、さらにその検査装置と検査方法
JP2009170720A (ja) レイアウトパターン検査装置およびレイアウトパターンの検査方法
JP2005310833A (ja) 基板検査装置および方法
JP2009188280A (ja) レビュー装置,検査領域設定支援システム、および、欠陥の画像得方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040303

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040526

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080212

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091112

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100430

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4510327

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term