JP3881521B2 - 半導体装置の製造プロセス評価方法 - Google Patents
半導体装置の製造プロセス評価方法 Download PDFInfo
- Publication number
- JP3881521B2 JP3881521B2 JP2001095968A JP2001095968A JP3881521B2 JP 3881521 B2 JP3881521 B2 JP 3881521B2 JP 2001095968 A JP2001095968 A JP 2001095968A JP 2001095968 A JP2001095968 A JP 2001095968A JP 3881521 B2 JP3881521 B2 JP 3881521B2
- Authority
- JP
- Japan
- Prior art keywords
- cad data
- pattern
- data
- layer
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
Description
【発明の属する技術分野】
本発明は、半導体装置のレイヤ−レイヤ間におけるパターン合わせずれ評価を行う半導体装置の製造プロセス評価方法に関する。
【0002】
【従来の技術】
半導体製品において、任意レイヤの配線パターンはその前後のレイヤのパターンと電気的に導通させるため、レイヤ−レイヤ間のパターンの重なりがある基準で満足している必要があり、従来から重なり合わせのずれ(以下、合わせずれ)の度合いを定量化して管理している。
【0003】
従来の半導体装置のレイヤ−レイヤ間のパターン合わせずれ評価方法について説明する。
合わせずれ量の測定は、専用のパターンを用いて行う場合が一般的である。図11には合わせずれ測定パターンの上面図を示す。
【0004】
図11(a)に示すように、パターン1,2を下層レイヤ、パターン3,4を上層レイヤに形成する。そして、図11(b)に示すように、パターン1間の中心点5とパターン3間の中心点6の距離を水平方向の合わせずれ量7、同様にパターン2間の中心点8とパターン4間の中心点9の距離を垂直方向の合わせずれ量10を測定している。
【0005】
実際の製品パターンで合わせずれを評価する場合は図12に示すように、パターン11真上から走査型電子顕微鏡(以下、SEM)画像を取得し、パターン11の下からのぞいている下層レイヤパターン12の寸法13、14を測定して評価を行っている。
【0006】
現在、微細化により、専用パターンによる測定で得られた合わせずれ量は設計上では許容出来ていても、実際にはショートニング等により設計寸法とおりに加工されない場合もある。結局、実際の製品パターンでの検証が必要となるが、少なくとも対象となる複数レイヤのパターンを形成する必要があり、測定箇所がパターンレイアウトによっても異なるために寸法測定が煩雑であるという問題があった。
【0007】
【発明が解決しようとする課題】
上述したように、パターンの微細化に伴い、設計寸法と実際に露光を行って形成されたパターンが大きく異なるため、実際の製品パターンを用いて合わせずれの検証を行う必要があった。少なくとも対象となる複数レイヤのパターンを形成する必要があり、測定箇所がパターンレイアウトによっても異なるために寸法測定が煩雑であるという問題があった。
【0008】
本発明の目的は、評価対象となるレイヤを全て形成することなく、レイヤ−レイヤ間の合わせずれを評価することが可能な、半導体装置の製造プロセス評価方法を提供することにある。
【0009】
【課題を解決するための手段】
[構成]
本発明は、上記目的を達成するために以下のように構成されている。
【0010】
(1)本発明に係わる半導体装置の製造プロセス評価方法は、半導体装置中のある層の配線パターンを撮影可能な試料から、配線パターンを撮影して、画像データを取得するステップと、前記配線パターンのCADデータの位置座標と、その他のレイヤのCADデータの位置座標とを相互にずらして、評価用CADデータを形成するステップと、画像データ中の配線パターンと前記評価用CADデータとを合成した合成データを形成するステップと、前記合成データから、前記画像データ中の配線パターンと、前記配線パターン以外のレイヤのCADデータ中のパターンとの重なり度を定量化するステップとを含み、前記合成データを形成するステップでは、配線パターン画像中の配線パターンの位置座標と、前記配線レイヤのCADデータとの位置座標とを一致させることを特徴とする。
【0011】
本発明の好ましい実施態様を以下に記す。
前記配線パターンのCADデータの位置座標と、その他のレイヤのCADデータの位置座標との相対的なずれ量は、実際の半導体製造プロセスにおける合わせずれ量を用いること。
配線パターン画像を取得するステップでは、前記配線レイヤのCADデータの座標位置に対して、座標位置が簡易的に合わされた、前記試料の低倍率画像と高倍率画像とを取得し、合成データを形成するステップでは、前記配線レイヤのCADデータに対して低倍率画像を相対的に移動させて、重ね合わせた二つレイヤ配線パターンが最も相似になる補正値を求めるステップと、求められた補正値に基づいて、該配線レイヤのCADデータに対して前記高倍率画像を相対的に移動させるステップとを含むこと。
【0012】
複数のCADデータは、前記配線レイヤの上層又は下層のCADデータを含むこと。
【0013】
[作用]
本発明は、上記構成によって以下の作用・効果を有する。
【0014】
机上で合わせずれ量を任意に設定することが出来るため、評価サンプルは関連するレイヤ全て作成する必要はなく(単層で可)、評価サンプル作成の手間が軽減出来る。
【0015】
【発明の実施の形態】
本発明の実施の形態を以下に図面を参照して説明する。
【0016】
[第1実施形態]
(第1の実施形態)
本実施例では、CAD・ナビゲーション・ツールとして測長SEM(Chips200:SII社製)とパターン形状評価ソフト(Grade Scope:SII社製)とを用いている。
【0017】
パターン形状評価ソフトは、測長SEMにより取得された製品パターンのSEM画像と、同一箇所のCADデータとを重ね合わせ、SEM画像から抽出したパターンの輪郭を直線に近似した線分と、CADデータの線分とが最も相似となるようにマッチングを行う。
【0018】
マッチング方法を図1のブロック図を用いて説明する。画像Aと画像Bとの2つの同じ画像をマッチングさせる場合、簡易パターンマッチング部17により簡易的なパターンマッチングを行った後、観察箇所指定部18にて観察箇所の位置に移動し、画像A/B間シフト量測定部19により観察箇所の画像A/B間のシフト量を測定する。測定されたシフト量に基づいて最適シフト量決定部20により最適なシフト量を決定し、簡易パターンマッチング補正部21により補正を実行して、パターンマッチングが完了する。
【0019】
次に、本実施形態の半導体装置のレイヤ−レイヤ間のパターン合わせずれ評価システムの構成を図2に示す。図2は、本発明の第1の実施形態に係わるパターン合わせずれ評価装置の概略構成を示すブロック図である。
【0020】
又、図2に示すパターン合わせずれ評価システムの構成を、この装置を用いた評価方法の説明と共に説明を行う。図3は、図2に示すパターン合わせずれ評価システムを用いた評価方法を示すフローチャートである。
【0021】
(ST1)
先ず、データ入力手段102により、対象となる評価サンプルの各レイヤのCADデータ101と、CADデータに対応した位置座標をデータベース103に格納する。
【0022】
(ST2)
レイヤ−レイヤ間の合わせずれを評価するため、測長SEM110により画像取得が行われる配線レイヤと、配線レイヤに対するパターン合わせずれ評価を行うプラグレイヤとが指定されている情報が格納された評価対象レイヤ情報104を評価用CADデータ作成手段105に入力する。
なお、配線レイヤに対してパターン合わせずれ評価を行うレイヤの数は1以上であれば良い。
ここで、画像取得を行うレイヤとしては、リソグラフィ技術によるパターン形成時にショートニングや太り、細りが生じやすく、実際のパターンとCADデータとが異なる配線レイヤを用いることが好ましい。
本実施形態では、配線レイヤに対する、該レイヤの1層上のプラグレイヤのパターン合わせずれ評価を行う場合を説明する。
【0023】
(ST3)
次いで、評価用CADデータ作成手段105では、入力された評価対象レイヤ情報104を参照して、データベース103から合わせずれ評価対象である配線レイヤ及びプラグレイヤのCADデータ読み出す。そして、読み出された二つのCADデータを合成した合わせずれ評価用CADデータを作成する。ここで合わせずれ評価用CADデータとは、図4に示すように、下層の配線レイヤのパターン30a,30bと上層のプラグレイヤのパターン31とを相対的にシフトさせて合成したデータのことである。
下層の配線レイヤのパターン30a,30bと上層のプラグレイヤのパターン31とを、相対的にシフトさせずに合成したCADデータを図5に示す。
【0024】
図4に示すように、合わせずれ評価用CADデータを作成する際、レイヤとレイヤとの垂直方向シフト量32及び水平方向シフト量33は、実際に生じる合わせずれ量のメディアン値や最大合わせずれ量である。これらのシフト量は評価対象レイヤ情報104に含ませておく。
【0025】
(ST4)
次いで、パターン形状評価を行いたいパターン座標データ及び、判定基準106をパターンマッチング部107に入力すると共に、撮影対象となる配線レイヤのCADデータ、及びパターン形状評価を行いたいパターン座標データを測長SEM110に入力する。
【0026】
(ST5)
評価サンプル120を測長SEM110の試料室にセッティングする。評価サンプル120のセッティングは、ST4以前であってもかまわない。尚、評価サンプル120としては、画像取得を行いたい配線が形成されていれば良く、基板上に対象となるレイヤのみを形成したものであっても良い。
【0027】
(ST6)
測長SEM110では、ST4で入力された配線レイヤのCADデータと評価サンプルと表面に観察される配線パターンとのパターンマッチングを簡易的に行う。このステップでの目的は、評価するパターンのSEM画像を取得するため、評価サンプル上の座標位置とCADデータの座標位置を簡易的に合わせ、測長SEMの視野内に、評価対象のパターンが含まれるようにするために行う。また、この簡易的なパターンマッチングにより、測長SEM110の視野内にCADデータに対する位置座標に対応した位置座標を付与する。
【0028】
(ST7)
次いで、測長SEM110により評価を行いたい領域のSEM画像を取得し、取得されたSEM画像のデータと、ST6でSEM画像データに付与された位置座標とをリンクさせて再びデータベース103に格納する。ここで、取得するSEM画像は低倍率SEM画像(約×5k,図6)と高倍率SEM画像(約×30k,図7)との少なくとも2種類の倍率の画像を取得する。ここでのSEM画像のデータとは、SEM画像から抽出した配線パターンの輪郭を直線に近似した線分のデータのことである。図6,7において、34aは配線パターン、34bはアイランドパターンである。
【0029】
(ST8)
次いで、取得された二つの倍率のSEM画像データをパターン形状評価システム100に入力し、パターンマッチング部107により、取得されたSEM画像データと合わせずれ評価用CADデータ中の画像取得レイヤとのパターンマッチングを行い、CADデータの位置座標に対して画像データに対してST6で付与された位置座標を補正する。
【0030】
このパターンマッチングにおいては、図8に示すように、低倍率SEM画像データと等倍の合わせずれ評価用CADデータとを用い、視野内全ての配線パターンが相似的に配置され、CADデータ中のパターンと低倍率画像データ中の配線パターンとが最適なシフト量を計算する。
【0031】
(ST9)
次いで、ST8で求められたシフト量に基づいて、図9に示すように、高倍率のSEM画像データと合わせずれ評価用CADデータとを合成した画像の作成・表示を行う。
【0032】
ST8,9において、2種類の倍率の画像データを用いて合成を行う理由を以下に説明する。観察対象パターン形状にショートニング等が生じており、CADデータのパターンと実際の観察対象パターンとが異なる場合、高倍率のSEM画像データで評価対象パターンのみでパターンマッチングを行うとそのパターンでバランスが良いシフト量が計算されてしまい異常形状認識が困難になるため、マッチングは低倍率の画像で対象以外のパターンも含めてバランスの良いシフト量を計算する必要がある。
【0033】
(ST10)
次いで、形状評価部108では、ST9で合成された画像を用いて、観察箇所の測長を行い、測長結果から形状判定を行う。
例えば、図10では画像取得レイヤのアイランドパターン34bに対し、合わせずれが生じた上層レイヤのパターン31が重なる部分の面積と、水平方向シフト量35及び垂直方向シフト量36を測定し形状の判定を行う。
【0034】
(ST11)
ST10の判定の結果は、結果出力部109から、上層レイヤ−下層レイヤ間の合わせずれ量管理値や上層レイヤのパターン寸法、形状変更などにフィードバックする。
【0035】
なお、本実施形態では、配線レイヤとプラグレイヤとを合成した合わせずれ評価用CADデータを作成した後、SEM画像データと評価用CADデータとを合成したが、配線レイヤのCADデータと配線レイヤのSEM画像データとを合成し、合成したデータに更にプラグレイヤのCADデータを合成しても良い。
【0036】
(第2の実施形態)
本実施形態では、第1の実施形態における、合わせずれ評価用CADデータの作成するステップ(ST3)において、実際の製造プロセスでのデータのバラツキ度合い分布に基づいて、ランダムに発生させた合わせずれ量を載せた合わせずれ評価用CADデータを1観察パターンあたり100〜200データ作成する。そして、各合わせずれ評価用CADデータに対して画像取得された配線レイヤを合成して合わせずれ評価を行う。
【0037】
得られた合わせずれ評価結果から合わせずれを許容出来る確率が得られることから、統計的手法を用いた合わせずれスペックを決定することが出来る
なお、本発明は、上記実施形態に限定されるものではない。例えば、
LSI全部の半導体装置に適用可能。
【0038】
その他、本発明は、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
【0039】
【発明の効果】
以上説明したように本発明によれば、机上で合わせずれ量を任意に設定することが出来るため、評価サンプルは関連するレイヤ全て作成する必要はなく(単層で可)、評価サンプル作成の手間が軽減出来る。
【図面の簡単な説明】
【図1】SEM画像と、同一箇所のCADデータとのマッチング方法を示すブロック図。
【図2】第1の実施形態に係わる半導体装置のレイヤ−レイヤ間のパターン合わせずれ評価システムの構成を示すブロック図。
【図3】図2に示すパターン合わせずれ評価システムを用いた評価方法を示すフローチャート。
【図4】配線レイヤのパターンと上層のプラグレイヤのパターンとを相対的にシフトさせて合成した、合わせずれ評価用CADデータの概略を示す図。
【図5】配線レイヤのパターンと上層のプラグレイヤのパターンとを、相対的にシフトさせずに合成したCADデータを示す図。
【図6】低倍率SEM画像の概略を示す図。
【図7】高倍率SEM画像の概略を示す図。
【図8】低倍率SEM画像データと等倍の合わせずれ評価用CADデータとを重ね合わせて得られる画像の概略を示す図。
【図9】高倍率のSEM画像データと合わせずれ評価用CADデータとを合成して得られる画像の概略を示す図。
【図10】図9に示す画像から合わせずれ評価方法の説明に用いる図。
【図11】合わせずれ測定パターンの概略を示す平面図。
【図12】合わせずれ測定パターンを用いた合わせずれ評価方法の説明に用いる図。
【符号の説明】
100…パターン形状評価システム
101…CADデータ
102…データ入力手段
103…データベース
104…評価対象レイヤ情報
105…CADデータ作成手段
106…判定基準
107…パターンマッチング部
108…形状評価部
109…結果出力部
110…測長SEM
120…評価サンプル
Claims (4)
- 半導体装置中のある層の配線パターンを撮影可能な試料から、配線パターンを撮影して、画像データを取得するステップと、
前記配線パターンのCADデータの位置座標と、その他のレイヤのCADデータの位置座標とを相互にずらして、評価用CADデータを形成するステップと、
画像データ中の配線パターンと前記評価用CADデータとを合成した合成データを形成するステップと、
前記合成データから、前記画像データ中の配線パターンと、前記配線パターン以外のレイヤのCADデータ中のパターンとの重なり度を定量化するステップとを含み、
前記合成データを形成するステップでは、配線パターン画像中の配線パターンの位置座標と、前記配線レイヤのCADデータとの位置座標とを一致させることを特徴とする半導体装置の製造プロセス評価方法。 - 前記配線パターンのCADデータの位置座標と、その他のレイヤのCADデータの位置座標との相対的なずれ量は、実際の半導体製造プロセスにおける合わせずれ量を用いることを特徴とする請求項1に記載の半導体装置の製造プロセス評価方法。
- 配線パターン画像を取得するステップでは、前記配線レイヤのCADデータの座標位置に対して、座標位置が簡易的に合わされた、前記試料の低倍率画像と高倍率画像とを取得し、合成データを形成するステップでは、前記配線レイヤのCADデータに対して低倍率画像を相対的に移動させて、重ね合わせた二つレイヤ配線パターンが最も相似になる補正値を求めるステップと、求められた補正値に基づいて、該配線レイヤのCADデータに対して前記高倍率画像を相対的に移動させるステップとを含むことを特徴とする請求項1に記載の半導体装置の製造プロセス評価方法。
- 複数のCADデータは、前記配線レイヤの上層又は下層のCADデータを含むことを特徴とする請求項1に記載の半導体装置の製造プロセス評価方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001095968A JP3881521B2 (ja) | 2001-03-29 | 2001-03-29 | 半導体装置の製造プロセス評価方法 |
US10/107,426 US6671861B2 (en) | 2001-03-29 | 2002-03-28 | Manufacturing process evaluation method for semiconductor device and pattern shape evaluation apparatus using the evaluation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001095968A JP3881521B2 (ja) | 2001-03-29 | 2001-03-29 | 半導体装置の製造プロセス評価方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002299396A JP2002299396A (ja) | 2002-10-11 |
JP3881521B2 true JP3881521B2 (ja) | 2007-02-14 |
Family
ID=18949954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001095968A Expired - Fee Related JP3881521B2 (ja) | 2001-03-29 | 2001-03-29 | 半導体装置の製造プロセス評価方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6671861B2 (ja) |
JP (1) | JP3881521B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060051687A1 (en) * | 2004-09-07 | 2006-03-09 | Takema Ito | Inspection system and inspection method for pattern profile |
JP4916116B2 (ja) * | 2005-02-01 | 2012-04-11 | 株式会社ホロン | パターン特定方法およびパターン特定装置 |
JP5094033B2 (ja) * | 2006-03-27 | 2012-12-12 | 株式会社日立ハイテクノロジーズ | パターンマッチング方法、及びパターンマッチングを行うためのコンピュータープログラム |
US20110145772A1 (en) * | 2009-05-14 | 2011-06-16 | Pikus Fedor G | Modular Platform For Integrated Circuit Design Analysis And Verification |
JP5684550B2 (ja) * | 2010-12-03 | 2015-03-11 | 株式会社日立ハイテクノロジーズ | パターンマッチング装置およびそれを用いた半導体検査システム |
JP2014187195A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | パターンの重ね合わせずれ計測方法 |
US9530199B1 (en) * | 2015-07-13 | 2016-12-27 | Applied Materials Israel Ltd | Technique for measuring overlay between layers of a multilayer structure |
CN108257166B (zh) * | 2018-01-11 | 2022-03-04 | 上海华虹宏力半导体制造有限公司 | 版图的仿真图像和硅片sem图像自动匹配的方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02148180A (ja) * | 1988-11-29 | 1990-06-07 | Nippon Seiko Kk | パターン検査方法及び装置 |
US6064484A (en) | 1996-03-13 | 2000-05-16 | Fujitsu Limited | Pattern inspection method and system |
US6316163B1 (en) * | 1997-10-01 | 2001-11-13 | Kabushiki Kaisha Toshiba | Pattern forming method |
US6904164B2 (en) * | 2000-05-18 | 2005-06-07 | Jeol Ltd. | Method of inspecting accuracy in stitching pattern elements |
US6470488B1 (en) * | 2000-08-17 | 2002-10-22 | United Microelectronics Corp. | Method for manufacturing a mask |
JP3443083B2 (ja) * | 2000-09-12 | 2003-09-02 | 株式会社東芝 | 半導体装置のパターンの危険箇所情報の評価方法 |
JP2003016988A (ja) * | 2001-06-27 | 2003-01-17 | Fujitsu Ltd | フォーカストイオンビーム装置及びそれを利用したフォーカストイオンビーム加工方法 |
JP4607380B2 (ja) * | 2001-07-23 | 2011-01-05 | 富士通セミコンダクター株式会社 | パターン検出方法、パターン検査方法およびパターン修正、加工方法 |
-
2001
- 2001-03-29 JP JP2001095968A patent/JP3881521B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-28 US US10/107,426 patent/US6671861B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6671861B2 (en) | 2003-12-30 |
JP2002299396A (ja) | 2002-10-11 |
US20020144221A1 (en) | 2002-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5640027B2 (ja) | オーバーレイ計測方法、計測装置、走査型電子顕微鏡およびgui | |
JP4510327B2 (ja) | Cad情報に基くレイヤ合わせずれ評価方法及び装置 | |
JP5604067B2 (ja) | マッチング用テンプレートの作成方法、及びテンプレート作成装置 | |
JP4554691B2 (ja) | 補正パターン画像生成装置、パターン検査装置および補正パターン画像生成方法 | |
US7835566B2 (en) | All surface data for use in substrate inspection | |
US8581187B2 (en) | Method for measuring sample and measurement device | |
KR102380088B1 (ko) | 다층 구조물의 층들 사이의 오버레이를 측정하기 위한 기법 | |
JP5235719B2 (ja) | パターン測定装置 | |
WO2013187343A1 (ja) | オーバーレイ誤差測定装置、及びコンピュータープログラム | |
KR101623135B1 (ko) | 패턴 평가 장치 및 패턴 평가 방법 | |
JP4951496B2 (ja) | 画像生成方法及びその画像生成装置 | |
JP3881521B2 (ja) | 半導体装置の製造プロセス評価方法 | |
DE102015118071B4 (de) | Verfahren und Systeme zum Diagnostizieren eines Halbleiter-Wafers | |
US6987874B2 (en) | Method and apparatus for managing surface image of thin film device, and method and apparatus for manufacturing thin film device using the same | |
KR102278879B1 (ko) | 계측 장치, 방법 및 표시 장치 | |
CN105118046A (zh) | 基于区域的虚拟傅里叶滤波器 | |
JP2007294521A (ja) | パターン合わせずれ計測方法およびプログラム | |
JP2014187195A (ja) | パターンの重ね合わせずれ計測方法 | |
US8139845B2 (en) | Evaluation object pattern determining apparatus, evaluation object pattern determining method, evaluation object pattern determining program and pattern evaluating system | |
TWI239585B (en) | Pattern measurement method, manufacturing method of semiconductor device using the same, and pattern measurement device | |
JP5470008B2 (ja) | 設計データを利用した欠陥レビュー装置および欠陥検査システム | |
JP6147879B2 (ja) | オーバーレイ計測装置 | |
JP5879419B2 (ja) | オーバーレイ計測装置 | |
JP4456613B2 (ja) | 補正パターン画像生成装置及び補正パターン画像生成方法 | |
US20070081742A1 (en) | Method of measuring an area of micro-objects of arbitrary shape in scanning electron microscope |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060623 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060718 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060817 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061110 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |