JP5470008B2 - 設計データを利用した欠陥レビュー装置および欠陥検査システム - Google Patents
設計データを利用した欠陥レビュー装置および欠陥検査システム Download PDFInfo
- Publication number
- JP5470008B2 JP5470008B2 JP2009266921A JP2009266921A JP5470008B2 JP 5470008 B2 JP5470008 B2 JP 5470008B2 JP 2009266921 A JP2009266921 A JP 2009266921A JP 2009266921 A JP2009266921 A JP 2009266921A JP 5470008 B2 JP5470008 B2 JP 5470008B2
- Authority
- JP
- Japan
- Prior art keywords
- defect
- image
- information
- layer
- defect review
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
図15には、本実施例の欠陥レビュー装置の全体構成を示す。撮像部、管理コンソールの機能、動作については、実施例1の構成と同様であるため、説明は省略する。
本実施例の欠陥レビュー装置は、欠陥レビュー機能,ADC機能,致命度判定機能を複数台の情報処理装置で分担処理している。従って、比較的処理速度の遅い情報処理装置(例えば、汎用の画像処理基板など)を使用しても、実用的なスループットを実現できる欠陥レビュー装置を構成することができる。
2 外観検査装置
3 欠陥レビュー装置
4 データベース
5 設計データサーバ
201 撮像部
202 全体制御部
203 画像処理装置
204 管理コンソール
205 プロセッサ
206 メモリ
207 通信インタフェース部
208 通信端子
209 画像形成部
210 欠陥位置検出部
211 ADC実行部
212 設計データ利用可否判定部
213 画像取得部
214 座標マッチング実行部
215 マッチング精度判定部
216 致命度判定部
501,503,511,513,521,523 パターン画像
502,504,512,514,522,524 SEM実画像
Claims (10)
- 複数レイヤのパターンが形成された半導体ウェーハを検査して当該半導体ウェーハ上に存在する欠陥の位置情報を算出する外観検査装置から、通信ネットワークを介して前記位置情報を取得し、かつ前記半導体ウェーハ上の前記位置情報に対応する領域の画像を取得することにより前記欠陥を観察する機能を有する欠陥レビュー装置において、
当該欠陥レビュー装置は、前記半導体ウェーハ上に形成されたパターンのレイアウト情報を前記レイヤ毎に格納した設計データサーバまたは前記複数レイヤの画像を格納した画像記憶装置の少なくともいずれか一つに、前記通信ネットワークを介して接続されることが可能な欠陥レビュー装置であって、
前記画像を撮像し、画像信号として出力する機能を備えた撮像手段と、
前記撮像手段により画像が取得可能な位置に前記欠陥の位置を移動させる試料ステージと、
前記通信ネットワークに接続される通信端子と、
前記画像信号を用いて所定の演算処理を実行する情報処理装置とを備え、
当該情報処理装置は、
前記欠陥の位置を表現する座標系と前記パターンのレイアウト情報が記述された座標系との座標マッチングを実行するマッチング実行部と、
当該座標マッチング結果が妥当かどうかを判断する判定部とを備え、
前記判定部は、前記外観検査装置で算出された欠陥の位置情報と前記座標マッチング後の座標系で表現された当該欠陥の位置情報との差が所定の閾値よりも大きな場合は、前記座標マッチングが妥当でないと判断することを特徴とする欠陥レビュー装置。 - 複数レイヤのパターンが形成された半導体ウェーハを検査して当該半導体ウェーハ上に存在する欠陥の位置情報を算出する外観検査装置から、通信ネットワークを介して前記位置情報を取得し、かつ前記半導体ウェーハ上の前記位置情報に対応する領域の画像を取得することにより前記欠陥を観察する機能を有する欠陥レビュー装置において、
当該欠陥レビュー装置は、前記半導体ウェーハ上に形成されたパターンのレイアウト情報を前記レイヤ毎に格納した設計データサーバまたは前記複数レイヤの画像を格納した画像記憶装置の少なくともいずれか一つに、前記通信ネットワークを介して接続されることが可能な欠陥レビュー装置であって、
前記画像を撮像し、画像信号として出力する機能を備えた撮像手段と、
前記撮像手段により画像が取得可能な位置に前記欠陥の位置を移動させる試料ステージと、
前記通信ネットワークに接続される通信端子と、
前記画像信号を用いて所定の演算処理を実行する情報処理装置とを備え、
当該情報処理装置は、
前記欠陥の位置を表現する座標系と前記パターンのレイアウト情報が記述された座標系との座標マッチングを実行するマッチング実行部と、
当該座標マッチング結果が妥当かどうかを判断する判定部とを備え、
前記判定部は、前記外観検査装置で算出された欠陥の大きさと自装置で撮像した欠陥の大きさの差が所定の閾値よりも大きな場合には、前記座標マッチングが妥当でないと判断することを特徴とする欠陥レビュー装置。 - 請求項1または2に記載の欠陥レビュー装置において、
前記閾値を設定するための設定画面が表示されるモニタを備えたことを特徴とする欠陥レビュー装置。 - 請求項1または2に記載の欠陥レビュー装置において、
前記情報処理装置は、前記座標マッチング結果が妥当で無い場合には、前記欠陥が検出されたレイヤとは異なるレイヤの画像を前記画像記憶装置に対して要求する信号を、前記通信端子に対して出力することを特徴とする欠陥レビュー装置。 - 請求項1または2に記載の欠陥レビュー装置において、
前記情報処理装置は、前記マッチング結果が妥当な場合には、当該欠陥が検出されたレイヤとは異なるレイヤ上に前記欠陥を投影した位置におけるパターンに関する情報と前記欠陥に関する情報に基づき、当該欠陥の致命度を評価することを特徴とする欠陥レビュー装置。 - 請求項5に記載の欠陥レビュー装置において、
前記パターンに関する情報として、前記欠陥の投影位置におけるパターンの位置情報を用い、
前記欠陥に関する情報として、当該欠陥の位置情報を用い、
前記パターンと前記欠陥の位置との相対距離に基づき、前記欠陥の致命度を評価することを特徴とする欠陥レビュー装置。 - 請求項1または2に記載の欠陥レビュー装置において、
前記画像記憶装置は、前記欠陥が存在するレイヤとは異なるレイヤを観察するための第2の欠陥レビュー装置であり、
前記通信端子は、当該第2の欠陥レビュー装置に接続することが可能な端子であることを特徴とする欠陥レビュー装置。 - 複数レイヤのパターンが形成された半導体ウェーハを検査して当該半導体ウェーハ上に存在する欠陥の位置情報を算出する外観検査装置から、通信ネットワークを介して前記位置情報を取得し、かつ前記半導体ウェーハ上の前記位置情報に対応する領域の画像を取得することにより前記欠陥を観察する機能を有する欠陥レビュー装置において、
当該欠陥レビュー装置は、前記半導体ウェーハ上に形成されたパターンのレイアウト情報を前記レイヤ毎に格納した設計データサーバまたは前記複数レイヤの画像情報を格納した画像記憶装置の少なくともいずれか一つに、前記通信ネットワークを介して接続されることが可能な欠陥レビュー装置であって、
前記画像を撮像し、画像信号として出力する機能を備えた撮像手段と、
前記撮像手段により画像が取得可能な位置に前記欠陥の位置を移動させる試料ステージと、
前記通信ネットワークに接続される通信端子と、
前記画像信号を用いて所定の演算処理を実行する情報処理装置とを備え、
当該情報処理装置は、
前記欠陥が存在するレイヤの配線レイアウト情報を前記設計データサーバに対して要求する信号を前記通信端子に出力し、
当該要求信号に対する前記設計データサーバからの応答に含まれる前記配線レイアウト情報の利用可否を示す識別情報を読み取ることで、前記配線レイアウト情報の利用可否を判断することを特徴とする欠陥レビュー装置。 - 請求項8に記載の欠陥レビュー装置において、
前記情報処理装置は、前記配線レイアウト情報が利用できない場合には、前記欠陥が検出されたレイヤとは異なるレイヤの画像を前記画像記憶装置に対して要求する信号を、前記通信端子に対して出力することを特徴とする欠陥レビュー装置。 - 請求項9に記載の欠陥レビュー装置において、
前記情報処理装置は、前記欠陥が検出されたレイヤとは異なるレイヤに形成されたパターンと、前記欠陥との相対位置情報に基づき、当該欠陥の致命度を評価することを特徴とする欠陥レビュー装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009266921A JP5470008B2 (ja) | 2009-11-25 | 2009-11-25 | 設計データを利用した欠陥レビュー装置および欠陥検査システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009266921A JP5470008B2 (ja) | 2009-11-25 | 2009-11-25 | 設計データを利用した欠陥レビュー装置および欠陥検査システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011114043A JP2011114043A (ja) | 2011-06-09 |
JP5470008B2 true JP5470008B2 (ja) | 2014-04-16 |
Family
ID=44236168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009266921A Active JP5470008B2 (ja) | 2009-11-25 | 2009-11-25 | 設計データを利用した欠陥レビュー装置および欠陥検査システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5470008B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11500283B2 (en) | 2019-09-03 | 2022-11-15 | Samsung Electronics Co., Ltd. | Mask layout correction method and a method for fabricating semiconductor devices using the same |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6138460B2 (ja) * | 2012-11-16 | 2017-05-31 | 株式会社日立ハイテクノロジーズ | 荷電粒子線装置 |
JP6771495B2 (ja) * | 2015-08-12 | 2020-10-21 | ケーエルエー コーポレイション | 設計を利用する先行層欠陥箇所の点検 |
CN109906497B (zh) * | 2016-11-22 | 2021-07-20 | 株式会社日立高新技术 | 带电粒子束装置以及试样观察方法 |
CN112444526A (zh) * | 2019-09-05 | 2021-03-05 | 中芯国际集成电路制造(上海)有限公司 | 缺陷检测方法及缺陷检测系统 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005195504A (ja) * | 2004-01-08 | 2005-07-21 | Ebara Corp | 試料の欠陥検査装置 |
-
2009
- 2009-11-25 JP JP2009266921A patent/JP5470008B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11500283B2 (en) | 2019-09-03 | 2022-11-15 | Samsung Electronics Co., Ltd. | Mask layout correction method and a method for fabricating semiconductor devices using the same |
Also Published As
Publication number | Publication date |
---|---|
JP2011114043A (ja) | 2011-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4791267B2 (ja) | 欠陥検査システム | |
KR101623135B1 (ko) | 패턴 평가 장치 및 패턴 평가 방법 | |
JP4887062B2 (ja) | 試料寸法測定方法、及び試料寸法測定装置 | |
TWI475597B (zh) | Pattern evaluation method and pattern evaluation device | |
JP5081590B2 (ja) | 欠陥観察分類方法及びその装置 | |
KR101588367B1 (ko) | 하전 입자선 장치 | |
US8045789B2 (en) | Method and apparatus for inspecting defect of pattern formed on semiconductor device | |
KR101608608B1 (ko) | 오버레이 계측 방법, 계측 장치, 주사형 전자 현미경 및 gui | |
JP2008041940A (ja) | Sem式レビュー装置並びにsem式レビュー装置を用いた欠陥のレビュー方法及び欠陥検査方法 | |
JP5470008B2 (ja) | 設計データを利用した欠陥レビュー装置および欠陥検査システム | |
JP5433631B2 (ja) | 半導体デバイスの欠陥検査方法およびそのシステム | |
US10312164B2 (en) | Method and system for intelligent weak pattern diagnosis, and non-transitory computer-readable storage medium | |
CN110892516B (zh) | 识别晶片上的干扰缺陷的来源 | |
WO2010038859A1 (ja) | パターンマッチング方法、及び画像処理装置 | |
TW201712774A (zh) | 診斷半導體晶圓之方法以及系統 | |
TWI750368B (zh) | 光學檢驗結果之計量導引檢驗樣品成形 | |
US6238940B1 (en) | Intra-tool defect offset system | |
JP2009139166A (ja) | 画像欠陥検査方法および画像欠陥検査装置 | |
JP2009206295A (ja) | 半導体欠陥検査装置、および半導体欠陥検査方法 | |
WO2024100896A1 (ja) | パターン測長・欠陥検査方法、画像データ処理システム、およびコンピュータ読み取り可能な記録媒体 | |
WO2018167965A1 (ja) | 欠陥観察装置及び欠陥観察方法 | |
JP6138460B2 (ja) | 荷電粒子線装置 | |
KR20050036783A (ko) | 다층 배선 구조의 불량 해석 방법 및 불량 해석 장치 | |
JP2005150409A (ja) | 検査データ処理プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5470008 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |