JP2007294739A - パターン形状評価方法、プログラムおよび半導体装置の製造方法 - Google Patents

パターン形状評価方法、プログラムおよび半導体装置の製造方法 Download PDF

Info

Publication number
JP2007294739A
JP2007294739A JP2006122159A JP2006122159A JP2007294739A JP 2007294739 A JP2007294739 A JP 2007294739A JP 2006122159 A JP2006122159 A JP 2006122159A JP 2006122159 A JP2006122159 A JP 2006122159A JP 2007294739 A JP2007294739 A JP 2007294739A
Authority
JP
Japan
Prior art keywords
pattern
contour
evaluation
evaluation target
outputting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006122159A
Other languages
English (en)
Inventor
Tadashi Mitsui
井 正 三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006122159A priority Critical patent/JP2007294739A/ja
Priority to US11/785,781 priority patent/US8160349B2/en
Publication of JP2007294739A publication Critical patent/JP2007294739A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/001Industrial image inspection using an image reference approach
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/10Image acquisition modality
    • G06T2207/10056Microscopic image
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Analysis (AREA)

Abstract

【課題】複数層の構造を有する製造物のパターン形状を簡易なコンピュータ資源で高精度で評価する。
【解決手段】評価対象パターンPtaから検出された輪郭Etaと、基準パターンPr1から検出された輪郭Er1とを相対的に走査して輪郭を重畳し、得られた輪郭Enaから特徴量Sを算出して相対座標に対する特徴量Sを表す特徴量関数を導出し、この特徴量関数を予め設定された値Cと比較する。
【選択図】図8

Description

本発明は、パターン形状評価方法、プログラムおよび半導体装置の製造方法に関し、例えば複数層の構造を有する製造物において一つまたは複数の層に形成されたパターンを対象とする。
パターン形状の評価に際して評価対象パターンの評価基準となるパターンとして基準パターンを準備し、この基準パターンと評価対象パターンとの相違を指標としてパターン形状を評価する方法が様々な工業分野で広く採用されている。例えば、半導体のデバイスパターンの評価には、パターンの評価画像としてSEM画像とその基準パターンとしての設計データとを用いることにより、デバイスパターンの加工形状の良否を判定することが行われている。
特に、複雑なパターン形状に対処するため、CADデータとしてパターンの公差を生成し、それを設計データに重ねて読み込んで測定対象の公差形状パターンを表示し、得られた公差形状パターンと評価対象パターンの輪郭データとを重ねてパターンの良否を判定するという方法も提案されている(例えば特許文献1)。
ここで、特許文献1に記載の方法を実現するためには、公差形状パターンと輪郭データとを正確に重ね合わせる方法の他、パターン形状評価に効果的な公差形状パターンを生成する方法の確立が不可欠である。このため、上記特許文献1では、ターゲットパターンの幅や面積、ターゲットパターンの角からの距離などの他、配線パターンにコンタクトパターンが接続される場合に、コンタクトパターンの少なくとも一辺からこの一辺と前記配線パターンの並行する一辺までの距離、および、配線パターンと隣接してコンタクトパターンが形成される場合に、配線パターンとコンタクトパターンとの距離の内一つに応じた上限値および下限値を公差形状パターンに持たせることも併せて提案されており、これにより、デバイスの特性に応じたきめの細かい公差形状パターンの生成を可能にしている(同文献の図3の公差形状パターン参照)。
しかしながら、特許文献1に記載の方法には、公差形状パターンを生成する手間が大きくなってしまうという欠点がある。また、公差データを入れ込んだCADデータは、そのファイルサイズが通常のCADデータの約3倍になっていしまい、ファイルの保存、展開にかかるコンピュータリソースも増大するという問題がある。さらに、特許文献1に記載の方法では、半導体デバイスのように層状の構造を持った製造物において、評価対象パターンが存在する層内でのパターンの設計データのみでは評価対象パターンの形状を正確に評価することができないという問題もあった。
特開2005−98885号公報
本発明の目的は、複数層の構造を有する製造物であっても、簡易なコンピュータ資源でパターンの形状を高精度で評価できる方法、この評価方法をコンピュータに実行させるプログラムおよび半導体装置の製造方法を提供することにある。
本発明によれば、
評価対象パターンの画像から前記評価対象パターンの輪郭を検出して第1の輪郭として出力する手順と、
基準パターンの画像から前記基準パターンの輪郭を検出して第2の輪郭として出力する手順と、
前記第1の輪郭と前記第2の輪郭とを相対的に走査して輪郭を重畳し、第3の輪郭として出力する手順と、
前記第3の輪郭から前記第3の輪郭の特徴を表す特徴量を算出し、前記相対的な走査における相対座標に対する前記特徴量を与える特徴量関数を導出する手順と、
前記特徴量関数を予め設定された値と比較することにより評価対象パターンの良否を判定する手順と、
を備えるパターン評価方法が提供される。
また、本発明によれば、
評価対象パターンのデータと基準パターンのデータからパターンマッチング用のテンプレートを作成する手順と、
前記評価対象パターンの画像から評価対象パターン輪郭を検出して第1の輪郭として出力する手順と、
前記基準パターンの画像から基準パターン輪郭を検出して第2の輪郭として出力する手順と、
前記テンプレートを介して前記第1の輪郭と前記第2の輪郭とのマッチングを実行して輪郭を重畳し、第3の輪郭として出力する手順と、
前記第3の輪郭から前記第3の輪郭の特徴を表す特徴量を算出する手順と、
前記特徴量を予め設定された値と比較することにより評価対象パターンの良否を判定する手順と、
を備えるパターン形状評価方法が提供される。
本発明によれば、複数層の構造を有する製造物であっても、簡易なコンピュータ資源で、かつ、高い精度でパターンの形状を評価することができる。
また、本発明によれば、パターンの欠陥部分を定量的に評価することができる。
また、本発明によれば、合わせずれ検査におけるスペックを導出することもできる。
さらに、本発明によれば、高い歩留まりで半導体装置を製造することができる。
本発明の実施の形態について図面を参照しながら説明する。以下では、フォトリソグラフィ工程やエッチング工程等の半導体の製造工程で形成される微細パターンの形状検査を取り上げて説明するが、本発明はこの場合に限定されることなく、他の様々な産業分野におけるパターン形状検査工程全般に係わるパターン形状の評価方法およびこれをコンピュータに実行させるプログラムを提案するものである。
(1)第1の実施の形態
本実施形態では、多数の工程を経て複数のパターンを層状に重ね合わせて形成される半導体装置のパターンを評価する場合を具体例として取り上げて説明する。評価対象パターンは上記複数の層のうちの一層に存在する。本実施形態では基準パターンも上記複数の層のうちの一層に存在する。
図1および図2は、本実施形態のパターン形状評価方法を説明するブロックチャートである。図1は、下層に形成されたパターンを基準として上層にある評価対象パターンの形状を評価する場合を示し、また、図2は、上層に形成されたパターンを基準として下層にある評価対象パターンの形状を評価する場合を示す。以下では図2に示す場合について説明する。本実施形態において評価対象パターンは配線パターンPtaであり(図3参照)、基準パターンは配線パターンの上層に形成されるコンタクトホールPr1(図4参照)、とする。
まず、工程1により配線パターンPtaを形成した後に、配線パターンPtaの画像を取得する。取得された画像は、画像データとしてハードディスク(図示せず)等の記録媒体に記録しても良いし、画像に対する輪郭検出処理を経た後に、図3に示すように、配線パターンPtaの輪郭Etaのデータとして記録しても良い。この輪郭Etaは、例えば第1の輪郭に対応する。
配線パターンPtaが形成された後に、工程2によりその上層にコンタクトホールパターンPr1がさらに形成される。次いで、コンタクトホールパターンPr1の画像を取得し、輪郭検出処理を施すことにより、図4に示すように、コンタクトホールパターンPr1の輪郭Er1を形成する。この輪郭Er1は、例えば第2の輪郭に対応する。
次に、図3および図4にそれぞれ示す2つの輪郭Eta,Er1のデータから、図5に示す新たなパターン輪郭Enaを生成し、さらに、配線パターンPtaとコンタクトホールパターンPr1との重なり部分L1を検出し、その部分L1の面積Sを算出する。面積Sの値は、2つのパターンの各輪郭データ相互間の相対的な位置関係に依存して変化するため、本実施形態では、配線パターンPtaとコンタクトホールパターンPr1との間で相対的なスキャンを実行し、全ての相対的位置に対応する面積Sを算出する。算出結果を相対座標値に対する面積値を与える二次元関数として表現する。この二次元関数に対して、与えられた座標範囲内の面積値のうちの最大値をSmとし、Sm>Cであれば、配線パターンPtaを合格と評価する。ここで、Cは、許容値としてパターンの合否を決定するための閾値となる所定の面積値を表し、例えばコンタクトホールパターンPr1の輪郭Er1で囲まれた領域の面積値の90%と設定することができる。図5に示す例では、相対的な走査中で、配線パターンPtaの輪郭EtaがコンタクトホールパターンPr1の輪郭Er1内の領域全てを包含する相対的位置関係が存在するため、配線パターンPtaは合格となる。この一方、図6に示す配線パターンPtbの輪郭Etbの場合には、図7に示すように、重なり部分L2の最大の面積Smがコンタクトホールの輪郭Er1内の面積の90%以下になるため、配線パターンPtbは不合格となる。
重なり部分の面積と相対座標との二次元関数のグラフの一例を図8に示す。ここで、例えば図8に示すような二次元関数のグラフから本実施形態におけるように最大値を読み取り、予め与えられたスペック値Cとの比較によりパターンの良否を判定しても良いし、また、面積として与えられた所定面積値Cを越える値を持つ座標範囲(の面積)を予め設定されたスペックと比較しても良い。なお、上記実施形態では面積Sの最大値Smを判定のための特徴量としたが、これに限ることなく、例えば平均値を用いても良い。
以上説明したとおり、本実施形態によれば、評価対象パターンの輪郭データと基準パターンの輪郭データから新たな輪郭データを生成し、評価指標となる特徴量を算出するので、複数層の構造を有する製造物についても、高い精度で、かつ、多様な値を用いてパターンの形状を評価することができる。また、パターンマッチングを行うことなく、評価対象パターンと基準パターンとの間で相対的なスキャンを実行し、全ての相対的位置に対応する面積Sを、相対座標値に対する面積値を与える二次元関数として表現するので、簡易なコンピュータ資源で高精度の形状評価を実現することができる。また、これとは逆に、相対的なスキャンによる評価対象パターンと基準パターンとの重なり部分の面積の所定値を例えばSsとして予め与え、例えばS>Ssを満たす相対的座標位置の範囲を算出することにより、面積Ssを合わせずれのスペックとして導出することもできる。この合わせずれのスペックは、当該パターン評価に先立って実施される合わせずれ検査の結果と比較することにより、合わせずれの評価指標として用いることができる。
(2)第2の実施の形態
本実施形態では、パターン評価のための特徴量の算出に先立って、パターンマッチングにより評価対象パターンと基準パターンとの相対的位置関係を確定させる場合について説明する。
図9は、本実施形態によるパターン形状評価方法を説明するブロックチャートである。本実施形態の特徴は、評価対象パターンPtcとは別個のパターンPr3を基準パターンとして用いる点にある。図9において、両パターンPtc,Pr3の各画像は、半導体デバイス中の同一座標の領域についてSEM等の装置で得られたものであり、例えば配線パターンやホールパターンのように、それぞれが上層または下層という相対的位置関係にある。本実施形態では、パターンPtcを配線パターン、パターンPr3をホールパターンと想定している。
さらに、両パターンPtc,Pr3の設計データTcadをマッチング用のテンプレートとして準備する。設計データは、通常、GDSというバイナリフォーマットで構成されている。本実施形態では、少なくとも両パターンの近傍領域の各パターンに対応したレイヤを含む設計データが必要である。ここでは、配線パターンPtcのレイヤの設計データをTtcとし、ホールパターンPr3のレイヤの設計データをTr3とする。従って、図9に示す例では、テンプレートTcadはテンプレートTtcとテンプレートTr3で構成されている。
まず、評価対象パターンPtcと基準パターンPr3の画像をそれぞれ取得し、輪郭を検出することにより、それぞれ輪郭Etcおよび輪郭Er3のデータを得る。続いて、評価対象パターンPtcの輪郭Etcと、これに対応するテンプレートTtcとの位置合せを行う。同様にして、基準パターンPr3の輪郭Er3と、これに対応するテンプレートTr3との位置合せを行う。ここで、テンプレートTtcとテンプレートTr3との相対的位置関係は、設計データの一部として予め定まっているので、上述した2つの位置合せの結果から、評価対象パターンPtcの輪郭Etcと基準パターンPr3の輪郭Er3とを同一の座標系で重ね合わせることができる。以上の重ね合わせの結果から評価対象パターンPtcと基準パターンPr3との重なり部分L3の面積Sを算出し、予め与えられたスペック値Cとの比較により評価パターンPtcの良否を定量的に判定する。図9に示す例では、評価対象パターンPtcのうち、符号Hに示す部分が基準パターンPr3からはみ出しており、従って、ホールパターンPtcの面積よりもこの部分Hの面積だけ小さい値がSの値として算出される。このような手順により、評価パターンPtcの欠陥を定量的に判定することができる。実際の半導体製造工程では、相関の位置ずれがあるので、例えば合わせずれ検査装置(図示せず)を用いて実際のパターン製造において発生する位置ずれ量を予め測定し、その測定値で補正すれば、より精度の高い判定を行うことが可能になる。
このように、本実施形態によれば、パターンを高精度で、かつ、定量的に評価することができる。また、基準パターンがCD計測などの別の方法で検証されている場合は、その結果と本実施形態により得られた面積Sとを対比することにより、本実施形態の方法を合わせずれの検査方法として使用することもできる。
本実施形態では、基準パターンPr3を用いる例を説明したが、このような基準パターンそのものは必ずしも必要ではなく、基準パターンに対応した設計データTr3があれば、そのパターン描画線と評価パターンPtcの輪郭であるEtcとの重ね合わせを実施し、その重なり部分の面積を同様に計算することにより、評価パターンPtcを評価することができる。この場合、設計データTr3の描画線からパターンの輪郭を求めても良いし、パターンの角を丸めるなどのCAD加工処理を施した描画線から輪郭を求めても良い。
(3)プログラム
上述したパターン形状評価方法の一連の手順は、コンピュータに実行させるプログラムに組み込み、フレキシブルディスクやCD−ROM等の記録媒体に収納してコンピュータに読込ませて実行させても良い。これにより、本発明にかかるパターン形状評価方法を汎用コンピュータを用いて実現することができる。記録媒体は、磁気ディスクや光ディスク等の携帯可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でも良い。また、上述したパターン形状評価方法の一連の手順を組込んだプログラムをインターネット等の通信回線(無線通信を含む)を介して頒布しても良い。さらに、上述したパターン形状評価方法の一連の手順を組込んだプログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布しても良い。
(4)半導体装置の製造方法
上述したパターン形状評価方法を半導体装置の製造工程に組み込むことにより、高い歩留まりで半導体装置を製造することができる。
以上、本発明の実施の形態のいくつかについて説明したが、本発明は上記形態に限ることなくその技術的範囲内で種々変形して適用できることは勿論である。また、基準パターンとして第1の実施の形態では実際に作成されたパターンの画像データ、第2の実施の形態ではCADデータを取り上げて説明したが、これに限ることなく、例えばシミュレーション結果のデータを使用してもよい。
本発明の第1の実施の形態によるパターン形状評価方法を説明するブロックチャートである。 本発明の第1の実施の形態によるパターン形状評価方法を説明するブロックチャートである。 評価対象パターンの一例の輪郭を示す図である。 基準パターンの一例の輪郭を示す図である。 図3に示す評価対象パターンと図4に示す基準パターンとで構成される新たなパターン輪郭を、評価対象パターンと基準パターンとの重なり部分の面積とともに示す図である。 評価対象パターンの他の例の輪郭を示す図である。 図6に示す評価対象パターンと図4に示す基準パターンとで構成される新たなパターン輪郭を、評価対象パターンと基準パターンとの重なり部分の面積とともに示す図である。 評価対象パターンと基準パターンとの重なり部分の面積と相対座標との関数のグラフの例を示す図である。 本発明の第2の実施の形態によるパターン形状評価方法を説明するブロックチャートである。
符号の説明
Tcad,Tr3,Ttc:テンプレート
Ena,Enb:新たなパターン輪郭
Er1,Er3:基準パターンの輪郭
Eta,Etb,Etc:評価対象パターンの輪郭
Pr1,Pr3:基準パターン
Pta,Ptb,Ptc:評価対象パターン

Claims (5)

  1. 評価対象パターンの画像から前記評価対象パターンの輪郭を検出して第1の輪郭として出力する手順と、
    基準パターンの画像から前記基準パターンの輪郭を検出して第2の輪郭として出力する手順と、
    前記第1の輪郭と前記第2の輪郭とを相対的に走査して輪郭を重畳し、第3の輪郭として出力する手順と、
    前記第3の輪郭から前記第3の輪郭の特徴を表す特徴量を算出し、前記相対的な走査における相対座標に対する前記特徴量を与える特徴量関数を導出する手順と、
    前記特徴量関数を予め設定された値と比較することにより評価対象パターンの良否を判定する手順と、
    を備えるパターン評価方法。
  2. 評価対象パターンのデータと基準パターンのデータからパターンマッチング用のテンプレートを作成する手順と、
    前記評価対象パターンの画像から評価対象パターン輪郭を検出して第1の輪郭として出力する手順と、
    前記基準パターンの画像から基準パターン輪郭を検出して第2の輪郭として出力する手順と、
    前記テンプレートを介して前記第1の輪郭と前記第2の輪郭とのマッチングを実行して輪郭を重畳し、第3の輪郭として出力する手順と、
    前記第3の輪郭から前記第3の輪郭の特徴を表す特徴量を算出する手順と、
    前記特徴量を予め設定された値と比較することにより評価対象パターンの良否を判定する手順と、
    を備えるパターン形状評価方法。
  3. 前記評価対象パターンおよび前記基準パターンは、複数の層構造を有する製造物の互いに異なる層に形成され、
    前記基準パターンは、前記評価対象パターンの上層または下層の一つまたは複数の層に跨って形成される、
    ことを特徴とする請求項1または2に記載のパターン形状評価方法。
  4. 請求項1乃至3のいずれかに記載のパターン形状評価方法をコンピュータに実行させるプログラム。
  5. 請求項1乃至3のいずれかに記載のパターン形状評価方法を備える半導体装置の製造方法。
JP2006122159A 2006-04-26 2006-04-26 パターン形状評価方法、プログラムおよび半導体装置の製造方法 Pending JP2007294739A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006122159A JP2007294739A (ja) 2006-04-26 2006-04-26 パターン形状評価方法、プログラムおよび半導体装置の製造方法
US11/785,781 US8160349B2 (en) 2006-04-26 2007-04-20 Pattern shape evaluation method, program, and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006122159A JP2007294739A (ja) 2006-04-26 2006-04-26 パターン形状評価方法、プログラムおよび半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007294739A true JP2007294739A (ja) 2007-11-08

Family

ID=38765043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006122159A Pending JP2007294739A (ja) 2006-04-26 2006-04-26 パターン形状評価方法、プログラムおよび半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8160349B2 (ja)
JP (1) JP2007294739A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034138A (ja) * 2008-07-25 2010-02-12 Toshiba Corp パターン検査装置、パターン検査方法およびプログラム
CN110704738A (zh) * 2019-09-29 2020-01-17 平安直通咨询有限公司上海分公司 基于法官画像的服务信息推送方法、装置、终端及存储介质

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4230980B2 (ja) * 2004-10-21 2009-02-25 株式会社東芝 パターンマッチング方法およびプログラム
US20080320421A1 (en) * 2007-06-20 2008-12-25 Demaris David L Feature extraction that supports progressively refined search and classification of patterns in a semiconductor layout
JP5268532B2 (ja) * 2008-09-30 2013-08-21 株式会社日立ハイテクノロジーズ 試料計測方法、及び計測装置
JP5063551B2 (ja) * 2008-10-03 2012-10-31 株式会社日立ハイテクノロジーズ パターンマッチング方法、及び画像処理装置
US8269970B2 (en) * 2009-07-02 2012-09-18 Quality Vision International, Inc. Optical comparator with digital gage
JP5417358B2 (ja) * 2011-02-28 2014-02-12 株式会社日立ハイテクノロジーズ 画像処理装置、及び画像処理を行うためのコンピュータープログラム

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01309190A (ja) * 1988-06-07 1989-12-13 Sanyo Electric Co Ltd 検査装置
JPH04179133A (ja) * 1990-11-09 1992-06-25 Kaijo Corp ワイヤボンディング目標点の位置設定方法
JPH09304032A (ja) * 1996-03-13 1997-11-28 Fujitsu Ltd パターン検査方法と検査装置
JPH10111108A (ja) * 1996-10-02 1998-04-28 Fujitsu Ltd パターン検査方法及び装置
JP2000146857A (ja) * 1998-11-13 2000-05-26 Toshiba Corp パターン欠陥検査方法及びその装置
JP2002353280A (ja) * 2001-05-29 2002-12-06 Seiko Instruments Inc Cad情報に基くレイヤ合わせずれ評価方法及び装置
JP2003016463A (ja) * 2001-07-05 2003-01-17 Toshiba Corp 図形の輪郭の抽出方法、パターン検査方法、パターン検査装置、プログラムおよびこれを格納したコンピュータ読み取り可能な記録媒体
JP2005098885A (ja) * 2003-09-25 2005-04-14 Toshiba Corp 集積回路パターン検証装置と検証方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001028060A (ja) * 1999-07-15 2001-01-30 Toshiba Corp 微細パターン測定方法、微細パターン測定装置、及び微細パターン測定プログラムを格納したコンピュータ読み取り可能な記録媒体
US6868175B1 (en) * 1999-08-26 2005-03-15 Nanogeometry Research Pattern inspection apparatus, pattern inspection method, and recording medium
US7817844B2 (en) * 1999-08-26 2010-10-19 Nanogeometry Research Inc. Pattern inspection apparatus and method
US7274820B2 (en) * 2001-09-26 2007-09-25 Kabushiki Kaisha Toshiba Pattern evaluation system, pattern evaluation method and program
US6768958B2 (en) * 2002-11-26 2004-07-27 Lsi Logic Corporation Automatic calibration of a masking process simulator
JP4179133B2 (ja) 2003-10-29 2008-11-12 Jfeスチール株式会社 ステンレスクラッド鋼管の製造方法
JP4085959B2 (ja) * 2003-11-14 2008-05-14 コニカミノルタホールディングス株式会社 物体検出装置、物体検出方法、および記録媒体
JP4593236B2 (ja) * 2004-10-29 2010-12-08 株式会社日立ハイテクノロジーズ 寸法計測走査型電子顕微鏡システム並びに回路パターン形状の評価システム及びその方法
US7702157B2 (en) * 2005-03-30 2010-04-20 Kabushiki Kaisha Toshiba Pattern evaluation method, pattern matching method and computer readable medium

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01309190A (ja) * 1988-06-07 1989-12-13 Sanyo Electric Co Ltd 検査装置
JPH04179133A (ja) * 1990-11-09 1992-06-25 Kaijo Corp ワイヤボンディング目標点の位置設定方法
JPH09304032A (ja) * 1996-03-13 1997-11-28 Fujitsu Ltd パターン検査方法と検査装置
JPH10111108A (ja) * 1996-10-02 1998-04-28 Fujitsu Ltd パターン検査方法及び装置
JP2000146857A (ja) * 1998-11-13 2000-05-26 Toshiba Corp パターン欠陥検査方法及びその装置
JP2002353280A (ja) * 2001-05-29 2002-12-06 Seiko Instruments Inc Cad情報に基くレイヤ合わせずれ評価方法及び装置
JP2003016463A (ja) * 2001-07-05 2003-01-17 Toshiba Corp 図形の輪郭の抽出方法、パターン検査方法、パターン検査装置、プログラムおよびこれを格納したコンピュータ読み取り可能な記録媒体
JP2005098885A (ja) * 2003-09-25 2005-04-14 Toshiba Corp 集積回路パターン検証装置と検証方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034138A (ja) * 2008-07-25 2010-02-12 Toshiba Corp パターン検査装置、パターン検査方法およびプログラム
CN110704738A (zh) * 2019-09-29 2020-01-17 平安直通咨询有限公司上海分公司 基于法官画像的服务信息推送方法、装置、终端及存储介质
CN110704738B (zh) * 2019-09-29 2023-11-07 平安直通咨询有限公司上海分公司 基于法官画像的服务信息推送方法、装置、终端及存储介质

Also Published As

Publication number Publication date
US20080138916A1 (en) 2008-06-12
US8160349B2 (en) 2012-04-17

Similar Documents

Publication Publication Date Title
JP2007294739A (ja) パターン形状評価方法、プログラムおよび半導体装置の製造方法
JP4585926B2 (ja) パターンレイヤーデータ生成装置、それを用いたパターンレイヤーデータ生成システム、半導体パターン表示装置、パターンレイヤーデータ生成方法、及びコンピュータプログラム
JP5075646B2 (ja) 半導体欠陥検査装置ならびにその方法
KR101522804B1 (ko) 패턴 매칭 장치 및 기록 매체
JP5556274B2 (ja) パターン評価方法及びパターン評価装置
US20110096309A1 (en) Method and System for Wafer Inspection
JP5202110B2 (ja) パターン形状評価方法,パターン形状評価装置,パターン形状評価データ生成装置およびそれを用いた半導体形状評価システム
JP2007121147A (ja) パターンマッチング装置およびそれを用いた半導体検査システム
JP4776259B2 (ja) パターン評価方法、パターン位置合わせ方法およびプログラム
WO2017115620A1 (ja) 変形加工支援システムおよび変形加工支援方法
JP2020148625A (ja) 画像処理装置、画像処理方法、及び画像処理プログラム
JP2009042055A (ja) マスク欠陥検査データ生成方法とマスク欠陥検査方法
US8144338B2 (en) Pattern measurement apparatus and pattern measurement method
JP4778685B2 (ja) 半導体デバイスのパターン形状評価方法及びその装置
JP4230980B2 (ja) パターンマッチング方法およびプログラム
US8977034B2 (en) Pattern shape evaluation method and pattern shape evaluation apparatus
JP2011007728A (ja) 欠陥検出方法、欠陥検出装置、および欠陥検出プログラム
JP3699949B2 (ja) パターン計測方法、このパターン計測方法を用いる半導体装置の製造方法、プログラムおよびコンピュータ読み取り可能な記録媒体、並びにパターン計測装置
JP3819828B2 (ja) 微細パターン測定方法
JP4629086B2 (ja) 画像欠陥検査方法および画像欠陥検査装置
JP2006275921A (ja) パターン評価方法およびプログラム
JP5401605B2 (ja) テンプレートマッチング処理装置およびテンプレートマッチング処理プログラム
JP6496159B2 (ja) パターン検査装置およびパターン検査方法
JP2002093875A (ja) 半導体装置のパターンの危険箇所情報の評価方法
JP2013250104A (ja) 寸法測定装置、及びコンピュータープログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110812

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120522