JP2010034138A - パターン検査装置、パターン検査方法およびプログラム - Google Patents

パターン検査装置、パターン検査方法およびプログラム Download PDF

Info

Publication number
JP2010034138A
JP2010034138A JP2008192218A JP2008192218A JP2010034138A JP 2010034138 A JP2010034138 A JP 2010034138A JP 2008192218 A JP2008192218 A JP 2008192218A JP 2008192218 A JP2008192218 A JP 2008192218A JP 2010034138 A JP2010034138 A JP 2010034138A
Authority
JP
Japan
Prior art keywords
inspection
pattern
contour
wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008192218A
Other languages
English (en)
Other versions
JP2010034138A5 (ja
Inventor
Ichirota Nagahama
濱 一郎太 長
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008192218A priority Critical patent/JP2010034138A/ja
Priority to US12/509,101 priority patent/US20100021046A1/en
Publication of JP2010034138A publication Critical patent/JP2010034138A/ja
Publication of JP2010034138A5 publication Critical patent/JP2010034138A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/001Industrial image inspection using an image reference approach
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer

Abstract

【課題】精度および効率に優れたパターン検査装置、パターン検査方法およびプログラムを提供する。
【解決手段】上下方向に互いに隣接する複数層にそれぞれ形成されたパターン同士の相対的位置関係に依存するプロセス上の危険度に応じて欠陥検出のための閾値を変える。
【選択図】図2

Description

本発明は、パターン検査装置、パターン検査方法およびプログラムに関し、例えばダイ・ツー・データベース(Die to Databese)方式の検査を対象とする。
近年、ウェーハ上に形成されたパターンの欠陥を検査する方法として、電子ビームをウェーハ上に走査して得られる二次電子像の輪郭と設計データのパターン輪郭とを比較してこれら相互間の乖離量を検査するダイ・ツー・データベース方式の検査技術が提案されている(例えば特許文献1)。
特許文献1に開示の技術は、ビアコンタクトの設計データの輪郭と、ビアコンタクトの二次電子像の輪郭との乖離量を算出し、一定の乖離量閾値との比較により欠陥の有無を判別するものである。
しかしながら、特許文献1では、欠陥検出のための乖離量閾値として一定の値を採用しているため、デバイスの特性に対して本来影響のない欠陥までも抽出してしまい、抽出される欠陥数が膨大な量になるという問題点がある。また、乖離量閾値の決定は、実際に検査を行ってその結果を確認するというトライ・アンド・エラーの手法によるものであり、検査条件の設定に膨大な時間と労力を要するという問題もあった。
特開2007−149055公報
本発明の目的は、精度および効率に優れたパターン検査装置、パターン検査方法およびプログラムを提供することにある。
本発明の第1の態様によれば、
基板上に積層された複数層のうち検査パターンが形成される検査対象層の設計情報と、前記基板の法線方向で前記検査対象層に隣接する2つの層のいずれか一層である隣接層の設計情報とを参照することにより、前記検査パターンの検査に用いる欠陥検出閾値を設定する検査閾値設定手段と、
前記検査対象層と前記隣接層とを含む画像の供給を受け、前記画像の輪郭を検出し、前記検査パターンの輪郭と前記隣接層のパターンの輪郭との乖離量を算出する乖離量算出手段と、
算出された乖離量と前記欠陥検出閾値とを比較することにより、前記検査パターンに欠陥であるかどうかを判定する欠陥判定手段と、
を備えるパターン検査装置が提供される。
また、本発明の第2の態様によれば、
基板上に積層された複数層のうち検査パターンが形成される検査対象層の設計情報と、前記基板の法線方向で前記検査対象層に隣接する2つの層のいずれか一層である隣接層の設計情報とを参照することにより、検査時の欠陥検出閾値を設定する検査閾値設定過程と、
前記検査対象層と前記隣接層とを含む画像の輪郭を検出し、前記検査パターンの輪郭と前記隣接層のパターンの輪郭との乖離量を算出する過程と、
算出された乖離量と前記欠陥検出閾値とを比較することにより、前記検査パターンに欠陥であるかどうかを判定する過程と、
を備えるパターン検査方法が提供される。
本発明によれば、精度および効率に優れたパターン検査装置、パターン検査方法およびプログラムが提供される。
以下、本発明の実施の形態のいくつかについて図面を参照しながら説明する。以下の各図において、同一の部分には同一の参照番号を付し、必要な場合を除いてその重複説明を省略する。
(1)パターン検査装置の実施の一形態
図1は、本発明にかかるパターン検査装置の実施の一形態の概略構成を示すブロック図である。同図に示すパターン検査装置1は、制御コンピュータ10と、入力装置30と、画像取得装置40と、表示装置50と、記憶装置MR1,MR3とを備える。
制御コンピュータ10は、検査制御部12と、検査設定部14と、検査閾値設定部16と、画像パターン輪郭検出・乖離量算出部18と、欠陥判定部20をと含む。
検査制御部12は、図1に記載の全ての構成要素、即ち、入力装置30、画像取得装置40、表示装置50、記憶装置MR1,MR3、検査設定部14、検査閾値設定部16、画像パターン輪郭検出・乖離量算出部18、および欠陥判定部20に接続され、制御信号を生成してこれらの構成要素を制御する。検査制御部12はまた、記憶装置MR1からレシピファイルを引き出し、そこに記述された手順に従ってパターン検査を実行する。このレシピファイルには、後述する本発明にかかるパターン検査方法の実施の一形態の処理過程が記述されている。
画像取得装置40は、検査制御部12から制御信号の供給を受けて検査パターンの画像を取得する。本実施形態において、検査パターンは、複数層が積層されたウェーハの最上層に形成される。画像取得装置40は、検査パターンの画像が取得できるものであれば種類・方式は問わないが、その解像度の高さからSEM(Scanning Electron Microscope)装置が望ましい。本実施形態においては、ウェーハを載置するX−Yステ−ジに有し、このX−Yステ−ジの駆動によりウェーハの検査領域を移動させるステ−ジ駆動方式のSEM装置が用いられる。しかしながら、画像取得装置として、このような態様に限ることは勿論なく、例えばX線を用いた撮像装置を使用することもできる。
記憶装置MR1は、複数の記憶領域を有し、欠陥判定部による検査パターンの判定結果を格納する他、後述する本発明にかかるパターン検査方法の実施の一形の処理過程を記述したレシピファイルをも格納する。
記憶装置MR3は、検査パターンの設計デ−タを格納する。本実施形態においては、設計デ−タはGDSIIの形式で記述されている。
検査設定部14は、入力装置30を介したデ−タ入力を受けて検査エリアや検査条件等を設定する。検査閾値設定部16は、記憶装置MR3から検査パターンの設計デ−タを引き出し、後述する処理過程(図2参照)により、欠陥検査のための閾値を設定する。画像パターン輪郭検出・乖離量算出部18は、画像取得装置40から検査パターンを含むウェーハ最上層の二次電子像(以下、「二次電子パターン像」という。)の供給を受け、この二次電子パターン像の輪郭を検出するとともに、記憶装置MR3から検査パターンの設計デ−タを引き出して設計パターンの輪郭と二次電子パターン像の輪郭との乖離量を算出する。画像パターン輪郭検出・乖離量算出部18は、本実施形態において、例えば乖離量算出手段に対応する。欠陥判定部20は、画像パターン輪郭検出・乖離量算出部18から乖離量のデ−タの入力を受け、さらに、検査閾値設定部16から閾値のデ−タ入力を受け、これらの比較により、検査パターンに欠陥があるかどうかを判定する。判定結果は、検査制御部12を介して表示装置50により液晶ディスプレイ等に表示される。
本実施形態のパターン検査装置1のより詳細な動作について、本発明にかかるパターン検査方法の実施の一形態として図2乃至図7を参照しながら以下に説明する。
(2)パターン検査方法の実施の一形態
図2および図3は、本実施形態のパターン検査方法の処理過程の概略を示すフローチャートである。以下では、図4に示すように、下層の配線Wに接続されるビアコンタクトC1,C2を例に取り上げて説明する。なお、図4は、これら配線WおよびビアコンタクトC1,C2の設計デ−タ上の輪郭を表したものであり、同図の点線パターンを指示する符号Wdが配線Wの設計デ−タ上での輪郭を示し、実線パターンを指示する符号C1d,C2dがビアコンタクトC1,C2の設計デ−タ上での輪郭を表す。
本実施形態の特徴は、図2のステップS4に示すように、プロセス上の危険度に応じて欠陥検出のための閾値を変動させる点にある。プロセス上の危険度は、検査パターンと、この検査パターンが形成される層の、ウェーハの法線方向に隣接する層のパターンとの間の相対的位置関係に依存する。例えば、図4に示すパターン中、一点鎖線で囲んだ領域Aにおいて、ミスアライメント等によりビアコンタクトC1dが配線Wdの長手方向にシフト、即ち、図4の紙面左右方向にシフトしてもプロセス上の危険度は低い。これとは対照的に、配線Wdの短手方向では、わずかな合わせズレによってコンタクト面積が小さくなり、抵抗値の上昇等により最終製品の特性に悪影響を及ぼすため、プロセスの危険度が大きい。さらに、図4中、一点鎖線で囲んだ領域Bにおいては、ビアコンタクトC2dが配線Wdの終端部に形成されるため、配線Wdの長手方向であっても、合わせズレにより配線Wdから外側へ突出する方向にシフトすると、最終製品の特性に悪影響を及ぼすため、この場合もプロセス上の危険度が大きい。この一方、配線Wdの長手方向のうち、配線Wdの内側へ向かう方向では、合わせズレによるシフトが起こってもプロセス上の危険度は低い。このように、プロセス上の危険度が低い箇所では緩やかな閾値を採用してもかまわないが、この一方、プロセス上の危険度が高い箇所ではより厳しい閾値を設定しなければならない。従来の技術においては、欠陥検出の閾値を一律の値に設定していたため、前述する問題が生じていたが、本実施形態では、このようなパターン同士の相対的位置関係に着目し、これに依存するプロセス上の危険度に応じて欠陥検出の閾値を変動させることにより、閾値設定の自動化を可能にし、さらに、パターン検査の精度と効率の両方を高めることを可能にした。
図2を参照しながら、本実施形態のパターン検査方法のうち、閾値を設定するまでの処理過程を説明する。
まず、入力装置30から検査設定のための信号をオペレータが検査設定部14に入力すると、検査設定部14が記憶装置MR3から検査パターンの設計データを取得する。取得された設計データは検査制御部12を介して表示装置50により表示される。表示された設計データを参照しながら、検査エリアや検査条件等の装置の設定に必要なデータをオペレータが入力装置30から検査設定部14に入力する(ステップS1)。以下では、ウェーハ上の検査エリアがn個(nは自然数)あるものとする。
次に、検査閾値設定部16が記憶装置MR3に格納された設計データベースから、ビアコンタクトの層と、その下層配線の設計パターン輪郭を抽出する(ステップS2)。
図5に示す例を用いてより具体的に説明すると、検査閾値設定部16によりビアコンタクトC1の設計パターン輪郭C1dと、下層配線Wの設計パターン輪郭Wdとが抽出される。
続いて、検査閾値設定部16が設計パターン輪郭C1dと設計パターン輪郭Wdとの距離L(p,q)(p:パターンの番号、q:乖離量の方向)を算出する(図2、ステップS3)。ここで、乖離量の方向は、t(表示画面の上方向),b(表示画面の紙面下方向),l(表示画面の紙面左方向)およびr(表示画面の紙面右方向、以下、単に「t(上),b(下),l(左)およびr(右」という。)の4方向とする。図5の例では、L(a,t)、L(a,b)、L(a,l)およびL(a,r)が示されている。
次に、検査パターンに欠陥があるかどうかを判定するための、設計パターン輪郭と二次電子パターン像の輪郭との乖離量閾値T(p,q)を、手前のステップ3で求めた設計パターン輪郭C1dと設計パターン輪郭Wdとの距離L(p,q)に基づいて検査閾値設定部16が決定する(ステップS4)。より具体的には、Hを配線Wの幅、kを固定値とすると、検査閾値設定部16は、以下の式を満たすように乖離量閾値T(p,q)を設定し、欠陥判定部20へ供給する。
L(p,q)≦Hの場合、T(p,q)=k×L(p,q)
L(p,q)>Hの場合、T(p,q)=H
ここで、kは1に近い値が望ましい。
続いて、このようにして設定された乖離量閾値T(p,q)を用いて検査パターンの欠陥判定を行う過程について図3を参照しながら説明する。
まず、n=1とし(ステップS5)、画像取得装置40によりウェーハ表面の二次電子パターン像を取得する(ステップS6)。
次に、画像パターン輪郭検出・乖離量算出部18が二次電子パターン像の供給を受けて二次電子パターン像の輪郭を抽出する(ステップS7)。続いて、画像パターン輪郭検出・乖離量算出部18は、設計パターンの輪郭と二次電子パターン像の輪郭との間の距離D(p,q)(t(上),b(下),l(左)およびr(右))を算出し、算出結果を欠陥判定部20へ供給する(ステップS8)。このようにして算出された距離D(p,q)(t(上),b(下),l(左)およびr(右))の例を図6に示す。図6は、図4に示す領域Aについて算出された例を示す(p=a)。
次いで、欠陥判定部20は、距離D(p,q)と乖離量閾値T(p,q)とを比較し、距離D(p,q)≧乖離量閾値T(p,q)であれば、検査パターンに欠陥があるものと判定する(図3、ステップS9)。図6において、符号C1iは、二次電子パターン像のうちビアコンタクトC1の輪郭を表し、符号Wiは、二次電子パターン像のうち配線Wの輪郭を表す。また、符号Sotは、ビアコンタクトC1iと配線Wiとで重複していない領域を示す。このように、ビアコンタクトC1と配線Wとの重複領域が小さくなっている箇所では、乖離量閾値T(a,t)が距離L(p,q)とほぼ同一の小さな値で設定されているので、この部分を欠陥箇所と判定することができる。
欠陥と判定した場合、欠陥判定部20は、欠陥の位置、乖離量、設計パターンの輪郭、および、二次電子パターン像の輪郭を、検査制御部12を介して表示装置50により表示し、さらに、記憶装置MR1に格納する(図3、ステップS10)。
パターン検査装置1は、以上の処理過程を検査エリアの全てが検査されるまで行う(図3、ステップS11、S12)。
図4の領域Bについて算出された距離D(p,q)と、設定された乖離量閾値T(p,q)とを図7に示す(p=b)。同図に示す例では、紙面上方の領域S2otにおいて、二次電子パターン像のうちビアコンタクトC2の輪郭C2iが配線Wの輪郭Wiからはみ出ており、この非重複部分を含む箇所が欠陥箇所と判定される。このような領域S2otに加え、図7に示す例では、紙面右側の領域Sorにおいても、二次電子パターン像の輪郭のうちビアコンタクトC2の輪郭C2iが配線Wの輪郭Wiから外側(紙面右側)へはみ出しており、この非重複部分を含む箇所も欠陥箇所と判定される。なお、図7に示す例において、配線Wの終端から紙面右側へ向かう方向が例えば第1の方向に対応し、この第1の方向とは逆に配線Wの終端から紙面左側へ向かう方向が例えば第2の方向に対応する。
(3)プログラム
上述した実施の形態においては、パターン検査方法の一連の処理過程を、レシピファイルとして記憶装置MR1に記憶させてパターン検査装置1の制御コンピュータ10に読み込ませて実行させた。しかしながら、上述したパターン検査方法の一連の処理過程は、これをプログラムに組み込んで汎用のコンピュータに読み込ませて実行させてもよい。これにより、本発明にかかるパターン検査方法を、画像処理可能な汎用コンピュータを用いて実現することができる。また、上述したパターン検査方法の一連の処理過程をコンピュータに実行させるプログラムとしてフレキシブルディスクやCD−ROM等の記録媒体に収納し、画像処理可能な汎用コンピュータに読み込ませて実行させても良い。
記録媒体は、磁気ディスクや光ディスク等の携帯可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でも良い。また、上述したパターン検査方法の一連の処理過程を組込んだプログラムをインターネット等の通信回線(無線通信を含む)を介して頒布しても良い。
(4)半導体装置の製造方法
上述したパターン検査方法を、例えば半導体装置の製造工程中で用いることにより、高い精度および効率でパターンを検査することができるので、より高いスループットおよび歩留まりで半導体装置を製造することができる。
より具体的には、製造ロット単位でウェーハを抜き出し、抜き出されたウェーハに形成されたパターンを上述した検査方法により検査して評価する。評価の結果、良品と判定された場合、検査されたウェーハが属する製造ロット全体について、引き続き残余の製造プロセスを実行する。この一方、評価の結果不良品と判定された場合でリワーク処理が可能な場合には、不良品と判定されたウェーハが属する製造ロットに対してリワーク処理を実行する。リワーク処理が終了すると、その製造ロットからウェーハを抜き取って再度パターンを検査して再評価する。抜き取られたウェーハが再評価により良品と判定されると、リワーク処理を終えたその製造ロットに対し残余の製造プロセスを実行する。また、リワーク処理が不可能な場合には、不良品と判定されたウェーハが属する製造ロットは廃棄し、不良発生原因を解析して設計担当や上流のプロセス担当等へフィードバックする。
(5)その他
以上、本発明の実施の形態について説明したが、本発明は上記形態に限るものでは決して無く、その技術的範囲内において種々変更して適用できることは勿論である。
例えば上記実施形態では、パターン検査装置1が画像取得装置40を備える場合について説明したが、このような画像取得手段は本発明において必須のものでは決してなく、外部の画像取得装置により取得された画像を画像パターン輪郭検出・乖離量算出部18に供給し、その画像の輪郭を検出させることとしてもよい。
また、上記実施形態では、下層が配線層でその上層が検査対象層としてのビアコンタクト層である場合を取り上げたが、検査対象層の上層が配線層である場合にも勿論適用でき、検査対象層および隣接層のいずれもがビアコンタクト層である場合にも適用可能である。さらに、ビアコンタクトと配線との組合せに限ることなく、例えばビアコンタクトが形成された検査対象層の下層にソース・ドレイン棟等の不純物拡散層が形成されている場合にも適用可能である。
本発明にかかるパターン検査装置の実施の一形態の概略構成を示すブロック図である。 本発明にかかるパターン検査方法の実施の一形態の処理過程の概略を示すフローチャートである。 本発明にかかるパターン検査方法の実施の一形態の処理過程の概略を示すフローチャートである。 検査パターンの設計パターンの具体例を示す図である。 図3に示す処理過程の説明図である。 図3に示す処理過程の説明図である。 図3に示す処理過程の説明図である。
符号の説明
1:パターン検査装置
10:制御コンピュータ
12:検査制御部
14:検査設定部
16:検査閾値設定部
18:画像パターン輪郭検出・乖離量算出部
20:欠陥判定部
40:画像取得装置
MR1,MR3:記憶装置

Claims (5)

  1. 基板上に積層された複数層のうち検査パターンが形成される検査対象層の設計情報と、前記基板の法線方向で前記検査対象層に隣接する2つの層のいずれか一層である隣接層の設計情報とを参照することにより、前記検査パターンの検査に用いる欠陥検出閾値を設定する検査閾値設定手段と、
    前記検査対象層と前記隣接層とを含む画像の供給を受け、前記画像の輪郭を検出し、前記検査パターンの輪郭と前記隣接層のパターンの輪郭との乖離量を算出する乖離量算出手段と、
    算出された乖離量と前記欠陥検出閾値とを比較することにより、前記検査パターンに欠陥であるかどうかを判定する欠陥判定手段と、
    を備えるパターン検査装置。
  2. 前記検査対象層はビアコンタクトの層であり、前記隣接層は配線の層であり、
    前記検査閾値設定手段は、前記配線の短軸方向と長軸方向のそれぞれで互いに独立して前記欠陥検出閾値を設定することを特徴とする請求項1に記載のパターン検査装置。
  3. 前記ビアコンタクトは前記配線の終端部に接続するよう設計され、
    前記検査閾値設定手段は、前記配線の長軸方向における前記欠陥検出閾値を、前記配線の終端から前記配線の外側へ向かう第1の方向と、前記配線の終端から前記配線の内側へ向かう第2の方向に分けて欠陥検出閾値を設定することを特徴とする請求項2に記載のパターン検査装置。
  4. 基板上に積層された複数層のうち検査パターンが形成される検査対象層の設計情報と、前記基板の法線方向で前記検査対象層に隣接する2つの層のいずれか一層である隣接層の設計情報とを参照することにより、検査時の欠陥検出閾値を設定する検査閾値設定過程と、
    前記検査対象層と前記隣接層とを含む画像の輪郭を検出し、前記検査パターンの輪郭と前記隣接層のパターンの輪郭との乖離量を算出する過程と、
    算出された乖離量と前記欠陥検出閾値とを比較することにより、前記検査パターンに欠陥であるかどうかを判定する過程と、
    を備えるパターン検査方法。
  5. コンピュータに請求項4に記載のパターン検査方法を実行させるプログラム。
JP2008192218A 2008-07-25 2008-07-25 パターン検査装置、パターン検査方法およびプログラム Pending JP2010034138A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008192218A JP2010034138A (ja) 2008-07-25 2008-07-25 パターン検査装置、パターン検査方法およびプログラム
US12/509,101 US20100021046A1 (en) 2008-07-25 2009-07-24 Pattern inspection apparatus, pattern inspection method and computer readable recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008192218A JP2010034138A (ja) 2008-07-25 2008-07-25 パターン検査装置、パターン検査方法およびプログラム

Publications (2)

Publication Number Publication Date
JP2010034138A true JP2010034138A (ja) 2010-02-12
JP2010034138A5 JP2010034138A5 (ja) 2010-10-28

Family

ID=41568698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008192218A Pending JP2010034138A (ja) 2008-07-25 2008-07-25 パターン検査装置、パターン検査方法およびプログラム

Country Status (2)

Country Link
US (1) US20100021046A1 (ja)
JP (1) JP2010034138A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013164971A1 (ja) * 2012-05-01 2013-11-07 東京エレクトロン株式会社 X線検査方法及びx線検査装置
WO2014061575A1 (ja) * 2012-10-15 2014-04-24 株式会社日立ハイテクノロジーズ パターン検査・計測装置及びプログラム
US8863043B1 (en) 2013-05-30 2014-10-14 Kabushiki Kaisha Toshiba Inspection data generator, inspection data generating method and pattern inspecting method
US8885949B2 (en) 2010-09-24 2014-11-11 Kabushiki Kaisha Toshiba Pattern shape determining method, pattern shape verifying method, and pattern correcting method
CN111919087A (zh) * 2018-03-30 2020-11-10 塔斯米特株式会社 生成表示晶片图案的边缘与基准图案的边缘的偏离量和基准图案的空间宽度的关系的校正线的方法和装置以及计算机可读记录介质

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016204506A1 (de) * 2015-04-20 2016-10-20 Heidelberger Druckmaschinen Ag Fortdruckinspektion mit lokaler Optimierung
CN110504183B (zh) * 2019-08-27 2021-06-15 上海华力集成电路制造有限公司 自动扩展扫描区域的扫描程式建立方法
US11158038B2 (en) * 2020-02-29 2021-10-26 dMACQ Software PVT, Ltd. System for evaluating correctness of gear mesh and automatically updating results on a production system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005098885A (ja) * 2003-09-25 2005-04-14 Toshiba Corp 集積回路パターン検証装置と検証方法
JP2007294739A (ja) * 2006-04-26 2007-11-08 Toshiba Corp パターン形状評価方法、プログラムおよび半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6868175B1 (en) * 1999-08-26 2005-03-15 Nanogeometry Research Pattern inspection apparatus, pattern inspection method, and recording medium
US7149340B2 (en) * 2002-09-20 2006-12-12 Lsi Logic Corporation Mask defect analysis for both horizontal and vertical processing effects
US7794897B2 (en) * 2004-03-02 2010-09-14 Kabushiki Kaisha Toshiba Mask pattern correcting method, mask pattern inspecting method, photo mask manufacturing method, and semiconductor device manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005098885A (ja) * 2003-09-25 2005-04-14 Toshiba Corp 集積回路パターン検証装置と検証方法
JP2007294739A (ja) * 2006-04-26 2007-11-08 Toshiba Corp パターン形状評価方法、プログラムおよび半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8885949B2 (en) 2010-09-24 2014-11-11 Kabushiki Kaisha Toshiba Pattern shape determining method, pattern shape verifying method, and pattern correcting method
WO2013164971A1 (ja) * 2012-05-01 2013-11-07 東京エレクトロン株式会社 X線検査方法及びx線検査装置
JP2013231700A (ja) * 2012-05-01 2013-11-14 Tokyo Electron Ltd X線検査方法及びx線検査装置
WO2014061575A1 (ja) * 2012-10-15 2014-04-24 株式会社日立ハイテクノロジーズ パターン検査・計測装置及びプログラム
JP2014081220A (ja) * 2012-10-15 2014-05-08 Hitachi High-Technologies Corp パターン検査・計測装置及びプログラム
US9858659B2 (en) 2012-10-15 2018-01-02 Hitachi High-Technologies Corporation Pattern inspecting and measuring device and program
US8863043B1 (en) 2013-05-30 2014-10-14 Kabushiki Kaisha Toshiba Inspection data generator, inspection data generating method and pattern inspecting method
CN111919087A (zh) * 2018-03-30 2020-11-10 塔斯米特株式会社 生成表示晶片图案的边缘与基准图案的边缘的偏离量和基准图案的空间宽度的关系的校正线的方法和装置以及计算机可读记录介质
CN111919087B (zh) * 2018-03-30 2022-04-12 塔斯米特株式会社 一种生成校正线的方法和装置以及计算机可读记录介质

Also Published As

Publication number Publication date
US20100021046A1 (en) 2010-01-28

Similar Documents

Publication Publication Date Title
US11295438B2 (en) Method and system for mixed mode wafer inspection
JP5537282B2 (ja) 欠陥検査装置および欠陥検査方法
JP2010034138A (ja) パターン検査装置、パターン検査方法およびプログラム
JP4336672B2 (ja) 試料検査装置、試料検査方法及びプログラム
US7643668B2 (en) Workpiece inspection apparatus, workpiece inspection method and computer-readable recording medium storing program
US11094057B2 (en) Semiconductor wafer measurement method and system
TW201403651A (zh) 圖案評估裝置及圖案評估方法
JP4359601B2 (ja) パターン検査装置、及びパターン検査方法
JP4755833B2 (ja) 試料欠陥検査及び試料検査方法
JP2004251781A (ja) 画像認識による不良検査方法
JP4629086B2 (ja) 画像欠陥検査方法および画像欠陥検査装置
JP4074624B2 (ja) パターン検査方法
JP5318046B2 (ja) 試料検査装置及び試料検査方法
JP2009294123A (ja) パターン識別装置、パターン識別方法及び試料検査装置
JP2008046012A (ja) 欠陥検出装置および欠陥検出方法
US20170309009A1 (en) Computer Assisted Weak Pattern Detection and Quantification System
JP2007072173A (ja) パターン検査装置、パターン検査方法、及びレチクル
JP4664996B2 (ja) 試料検査装置及び試料検査方法
JP4977123B2 (ja) 試料検査装置、試料検査方法及びプログラム
JP6544123B2 (ja) 検出方法、検出装置及び検出プログラム
JP4542175B2 (ja) アシストパターン識別装置及び試料検査装置
JP2006266747A (ja) 画像作成方法、画像作成装置及びパターン検査装置
JP2011187713A (ja) 合わせずれ誤差検査方法およびプログラム

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100914

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120907