JP5075646B2 - 半導体欠陥検査装置ならびにその方法 - Google Patents

半導体欠陥検査装置ならびにその方法 Download PDF

Info

Publication number
JP5075646B2
JP5075646B2 JP2008001762A JP2008001762A JP5075646B2 JP 5075646 B2 JP5075646 B2 JP 5075646B2 JP 2008001762 A JP2008001762 A JP 2008001762A JP 2008001762 A JP2008001762 A JP 2008001762A JP 5075646 B2 JP5075646 B2 JP 5075646B2
Authority
JP
Japan
Prior art keywords
shape
defect
inspection
circuit pattern
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008001762A
Other languages
English (en)
Other versions
JP2009164436A (ja
Inventor
朋史 西浦
敦 宮本
千絵 宍戸
拓路 酢谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Priority to JP2008001762A priority Critical patent/JP5075646B2/ja
Priority to US12/350,260 priority patent/US8045789B2/en
Publication of JP2009164436A publication Critical patent/JP2009164436A/ja
Priority to US13/231,394 priority patent/US8331651B2/en
Application granted granted Critical
Publication of JP5075646B2 publication Critical patent/JP5075646B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/001Industrial image inspection using an image reference approach
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00Pattern recognition
    • G06F18/20Analysing
    • G06F18/28Determining representative reference patterns, e.g. by averaging or distorting; Generating dictionaries
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06VIMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00Arrangements for image or video recognition or understanding
    • G06V10/70Arrangements for image or video recognition or understanding using pattern recognition or machine learning
    • G06V10/77Processing image or video features in feature spaces; using data integration or data reduction, e.g. principal component analysis [PCA] or independent component analysis [ICA] or self-organising maps [SOM]; Blind source separation
    • G06V10/772Determining representative reference patterns, e.g. averaging or distorting patterns; Generating dictionaries
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/10Image acquisition modality
    • G06T2207/10056Microscopic image
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、他の検査装置で検出された半導体ウェーハ上の欠陥を詳細に観察して分類する装置に係り、特に、半導体ウェーハ上に形成された回路パターンの画像から、パターン形成不良を検出し、更に欠陥発生原因に基づいた分類を行う半導体欠陥検査装置ならびにその方法に関するものである。
近年、半導体回路の複雑化・寸法の微細化に伴い、半導体の製造プロセスに起因するパターン形成不良の多発による歩留まり低下が問題となっている。さらに、製造プロセスに潜む不良原因も多様化しているため、半導体ウェーハの開発効率低下が抑えられるよう、半導体ウェーハ上の欠陥を検出し、かつ欠陥原因の特定を行う作業の自動化が望まれている。他の検査装置で検出された半導体ウェハ上に形成された回路パターンの欠陥を再検出する技術は、例えば特開2000‐030652号公報(特許文献1)に記載されている。
この特許文献1に記載されている方法では、検査対象基板を撮像して欠陥を含む検査対象パターンの画像と欠陥を含まない参照パターンの画像を取得し、両方の画像を比較して差のある部分を欠陥として抽出していた。しかし、回路パターンの微細化と高密度化が進むに従って、このような実際のパターンの画像同士の比較では検出できないパターン形状そのものの欠陥(システマティック欠陥)が発生するようになってきた。
この問題を解決する方法として、検査対象の回路パターン形状と予め作成した基準形状とを比較する方法が提案されており、例えば、特開2005−277395号公報(特許文献2)が知られている。
特許文献2には、走査型電子顕微鏡(以降、SEM、Scanning Electron Microscope)によって撮像された検査対象パターン画像と回路設計データの情報を用いて検査するパターン検査装置およびその方法について記載されている。
具体的には、回路設計データにシュリンクやコーナー部分に対する丸みの変形を加えることによって作成した基準パターンと検査対象パターンとを比較して得られるエッジ間乖離ベクトルを用いて欠陥検出を行う手法、前記欠陥に対して画像ベースでADC(Auto Defect Classification)による欠陥分類を行う手法、プロセス管理を目的として、上記欠陥以外の部位における上記エッジ間乖離量から、位置ずれ量、線幅変形量などのパターン変形量を算出する手法について述べられている。
特開2000−030652号公報 特開2005−277395号公報
基準パターンとの比較によって欠陥部位を検出する場合、基準パターンとして、デバイスとして正常と判断される欠陥のない形状(以下、正常形状と呼ぶ)を準備する必要がある。しかしながら、デバイスとして正常とされる形状は、幅や丸み等においてある変動許容範囲がある。このため、特許文献2に記載されているパターン検査方法のように、正常形状を模して基準パターンを一つ作成して比較しても、その形状が欠陥検出に適するとは限らない。また、あるプロセス変動(例えば露光条件)に注目してその変動を反映するように複数の形状を作成し,検査対象パターン画像と順次比較することで欠陥検査を行っても,注目した変動とは別のプロセス変動に起因する欠陥に対しては検出精度が低下する。また,複数のプロセス変動要因が複合して生じている欠陥に対しては,その発生要因を識別することは困難である。
上記課題を解決するために、本発明においては走査型電子顕微鏡(以降SEMと略記)を用いて得られた回路パターンのSEM画像と対応する設計データからウェーハ上の欠陥を検査する装置であって,以下の(1)〜(6)の手段を含むことを特徴とする。
(1)検査対象となる回路パターン周辺の設計データを入力し,前記設計データを複数の形状変形ルールにより変形させて複数の比較用形状(以降,比較形状セットと呼ぶ)を作成する。次に前記比較用形状群と前記検査対象となる回路パターンを実際にSEM観察した画像(以降,検査対象回路パターンと呼ぶ)とを順次比較し,前記比較形状セットから最も検査対象回路パターンと類似した形状を,欠陥検査に使用する比較形状(以降,欠陥検査用比較形状と呼ぶ)として選択することを特徴とする。最後に前記検査対象回路パターンの形状と前記欠陥検査用比較形状との形状の乖離量(以降,形状乖離量と呼ぶ)を算出し,前記欠陥検査用比較形状に加えられた変形の情報(以降,変形量情報と呼ぶ)と,前記形状乖離量の一方または両方を用いて欠陥の検出を行う。
前記形状変形ルールは,想定される欠陥発生要因(以降,想定内欠陥発生要因と呼ぶ)毎に設定することを特徴とし,具体的には形状変形方法や前記形状変形の変形量の範囲およびステップを指す。前記想定内欠陥発生要因は,露光条件の変動(以降この要因で生じる欠陥を異常露光条件欠陥と呼ぶ)や,半導体ウェーハの積層レイヤー間に生じる重ね合わせ位置の誤差(以降この要因で生じる欠陥を重ね位置誤差欠陥と呼ぶ)を含み,任意数の想定内欠陥発生要因について前記形状変形ルールを設定できる。
前記欠陥の検出においては,欠陥検出のために,前記変形量情報または前記形状乖離量にまたはその両方に与える条件(以降,欠陥検出ルールと呼ぶ)に従って欠陥検出が行われることを特徴とする。また,前記欠陥検出ルールに,前記比較形状セットに対して定めた正常形状の範囲(以降,正常形状範囲と呼ぶ)を定め,欠陥検査用比較形状が前記正常形状範囲に含まれているかを判定基準とするルールが含まれることを特徴とする。さらに,前記正常形状範囲は,前記各形状変形ルールによる形状変動によってできる形状バリエーションの空間上に定められた境界で表される。
正常な回路パターンはある程度の許容範囲があり,一つの比較形状との比較により欠陥判定をすることは難しい。更に形状変形の要因は一般的に一つではなく,複数の欠陥発生要因の組み合わせとなるため,単一のルールから形状変動を予想することは困難である。このような問題に対して,想定内欠陥発生要因を考慮した正常形状のバリエーションを作成することによって,複数の要因が複合して生じた欠陥であっても精度良く検出することが可能となる。
(2)前述の(1)において求めた欠陥検査用比較形状と検査対象回路パターンとの比較により前記検査対象回路パターンに生じた欠陥を発生要因別に分類する。
前記分類においては,前記変形量情報と,前記形状乖離量の一方または両方を用いる。また,欠陥分類のための前記変形量情報または前記形状乖離量にまたはその両方に与える条件(以降,欠陥分類ルールと呼ぶ)に従って欠陥分類が行われることを特徴とする。本発明において前記分類は,(a)一つまたは複数の想定内欠陥発生要因,または(b)想定外の欠陥発生要因(以降,想定外欠陥発生要因と呼ぶ)が含まれる。
(a)について,比較形状の作成は一つまたは複数の形状変形ルールに則って行われ,かつ前記形状変形ルールは前記想定内欠陥発生要因とリンクしているので,検査対象回路パターンに対する欠陥検査用比較形状が決定した段階で,検査対象回路パターンの前記想定内欠陥発生要因別の形状変形度合いを推定することができ,前記分類が可能となる。
(b)について,前記形状乖離量が大きい場合,前記検査対象回路パターンには,想定内欠陥発生要因が含まれていると推測することができる。
(3)前記項目(1)(2)に関して,前記形状乖離量として,例えば検査対象回路パターンと欠陥検査用比較形状間の輪郭に沿った乖離ベクトルの列(以降,乖離ベクトルセット)を算出し,前記乖離ベクトルセットを用いて欠陥の検出あるいは分類を行う。
前記欠陥の検出においては欠陥検査用比較形状が前記正常形状範囲に含まれているかを判定基準とするのは勿論のこと,欠陥検査用比較形状が正常形状範囲内であっても乖離ベクトルセットに応じて欠陥と判定することができる。
前記欠陥の分類においては,乖離ベクトルセットを判断基準として,前記項目(2)中の(b)想定外欠陥発生要因に分類された欠陥をさらに詳細クラスに分類することができる。前記詳細クラスには,ユーザが全く想定できなかった欠陥の他に,想定はできるが形状変形ルールとして組み込めない欠陥も含む(例えばランダム発生欠陥や,シミュレーションにより高い精度で推定できなかった光近接効果による形状変形等)
(4)前記項目(1)(2)における前記形状変形は,設計データに対しパターン幅の太りや細り、パターン形状全体に対する等方的あるいは特定方向の拡大や縮小,またはコーナー部における丸みの付加等により行う。
想定内欠陥発生要因により生じる形状変形は,例えば露光条件の変動を欠陥発生要因として比較形状セットを作成するとき,露光シミュレーション等を利用して形状を推定することが考えられるが,一般に処理コストを要する。そのため,前述のコーナー部を丸めるといった簡易な画像処理により実際に形成されうるパターン形状を模すことが有用である。
(5)前記(1)または(2)において,形状変形の変形量の範囲およびステップを,ユーザが指定する。
本発明によれば,前記比較形状セット作成における形状バリエーションの密度をユーザが調節することができ,検査時間と検査精度のトレードオフにおけるユーザのニーズを反映させることが可能となる。
(6)前記(1)または(2)において,前記比較形状セット作成時,露光シミュレーションによって算出される光学的強度分布を用いる。
本発明によれば,露光条件の変動による回路形状の変形をより忠実に再現することができ,欠陥検査の精度向上につながる。
本発明によれば、以下のような効果を奏することができる。
(1)複数の要因が複合した欠陥であっても,欠陥の検出あるいは発生要因別の分類が可能となり、不良対策の迅速化を図ることができる。
(2)想定外の要因による欠陥が混入しても,精度よく抽出された欠陥部位における形状乖離を解析することでより詳細な分類が実施できる。
(3)回路パターン画像と回路設計データを用いて大量のSEM画像を欠陥発生原因別に自動的に分類することが可能となり、不良対策の迅速化を図ることができる。
以下に、本発明の実施の形態について説明する。本発明においては,抽出対象にできる欠陥発生要因は任意数であり,特定の欠陥発生要因に検出または分類の対象が限定されるものではない。本発明では,まず,実施例1として,露光条件の変動を想定内欠陥発生要因とし,異常露光条件欠陥を含む欠陥種に関して検出および分類を行う実施の形態について述べる。次に,実施例2として,露光条件の変動および積層レイヤー間に生じる重ね合わせ位置の誤差を想定内欠陥発生要因とし,異常露光条件欠陥,重ね位置誤差欠陥を含む欠陥種に関して検出および分類を行う実施の形態について述べる。最後に,実施例3として,想定内欠陥発生要因の数を任意とした場合の欠陥検出および分類を行う実施の形態について述べる。
実施例1として,露光条件の変動を想定内欠陥発生要因として欠陥の検出および発生要因別に分類を行う実施例を示す。
[全体パーツ構成]
図1は、本発明の一実施例による半導体ウェーハ上の欠陥を検出、分類するSEMを用いた欠陥検査装置の概略構成図である。
101はSEMで、内部に電子源1011、電子源1011から発射された電子を所望の加速エネルギでビーム状に引き出す引き出し電極1012、引き出し電極1012で所望の加速エネルギでビーム状に引き出された電子線102をX又はY方向に2次元的に走査する走査電極1013,1014、電子線102を基板表面に集束させるように電子線102の集束位置を調整するレンズ電極1015及び試料である半導体ウェハ103を載置して二次元平面又は3次元空間内で移動可能なテーブル1016、電子線102が照射された半導体ウェハ103から発生した2次電子や反射電子などの2次荷電粒子を検出する検出器104及び105を備えている。なお、電子源1011、引き出し電極1012、走査電極1013,1014、レンズ電極1015、テーブル1016は、それぞれ計算機109に接続されて計算機109により制御されるが、図1においては、その接続の状態を図示するのを省略している。
上記した構成を備えたSEM101において、予め他の検査装置で検出された半導体ウェーハ103上の欠陥の位置情報を用いて計算機109で制御して電子線102を半導体ウェーハ103の検査対象欠陥を含む領域の回路パターン上に照射し、照射された電子によって放出される二次電子または反射電子、あるいはその両方を検出器104、105により検出する。検出された電子は電気信号106に変換され、電気信号106はA/D変換器107によってディジタルデータ108に変換される。さらに、ディジタルデータ108は計算機109に入力されて画像情報に変換される(以降、この画像を検査対象回路パターン画像と呼ぶ)検査対象の回路パターンの低倍率のSEM画像が取得される。この取得した低倍率のSEM画像を計算機109において低倍率の参照画像と比較することにより欠陥を検出する。
次に、計算機109でSEM101を制御して撮像するSEM画像の拡大倍率を変え、先に検出した欠陥について高倍率のSEM画像を取得し、この取得した高倍率のSEM画像を計算機113において高倍率の参照画像と比較することにより欠陥部分の拡大画像を抽出し、この抽出した欠陥部分の拡大画像を処理して欠陥を分類する。なお、低倍率のSEM画像を低倍率の参照画像と比較することにより欠陥を検出することを、計算機109ではなく計算機113において実施しても良い。
計算機109は、パーソナルコンピュータやワークステーションなどの情報処理装置であり、少なくとも、ユーザによるマウスやキーボードなどの入力デバイス110の操作によるSEM101の制御、回路パターン画像に対する画像処理、回路パターン画像または処理済み画像のディスプレイ111への表示、を含む複数の処理を行う。
112は記憶装置、113はディスプレイ114を備えた計算機で内部に欠陥検査処理部119を有し、それぞれLAN118を介して計算機109と接続されている。
[欠陥検査処理部の概要]
計算機113に含まれる欠陥検査処理部119は、計算機109にて作成された高倍率のSEM画像により形成された検査対象回路パターン画像115と、記憶装置112に格納された高倍率のSEM画像による撮像部位に対応する回路設計データ116とを入力とし、欠陥の検出および分類を行い、欠陥検出結果または欠陥分類結果または両方からなる欠陥検出・欠陥分類結果117を記憶装置112に格納する。欠陥検査処理部の処理に関わるデータはLAN118を介して計算機および記憶装置間で転送される。
なお、回路設計データ116を格納する記憶装置と欠陥検出・欠陥分類結果117を格納する記憶装置は同一でなくとも差し支えない。さらに、これらの記憶装置の一部または全てが計算機109に内蔵されていても差し支えない。また、検査結果117は、ウィンドウ表示プログラムによってディスプレイ114に表示したり、紙面にプリントアウトしたりできるようにしても良い。更に、計算機109と計算機113とは必ずしも別体である必要はなく、同一の計算機であっても良い。
高倍率のSEM画像と高倍率の参照画像とを用いて欠陥を検出し分類する欠陥検査処理部119は、検査対象回路パターン抽出部1191、比較形状作成部1192、形状比較部1193ならびに欠陥検出・分類部1194を備えて構成される。以下、欠陥検査処理部119の各構成要素について説明する。
[検査対象回路パターン抽出部]
検査対象回路パターン抽出部1191は、図2に示すように、検査対象回路パターン画像115から検査対象回路パターンの形状201(以降、検査対象回路パターン201と呼ぶ)を抽出する。エッジ抽出は、例えば、特開平7−170395号公報や特開平10−13854号公報に記載されているような検査対象回路パターン画像にエッジ抽出フィルタ等の画像フィルタを適用して輪郭を強調し、二値化処理や細線化処理を施すことにより行う。
[比較形状作成部]
比較形状作成部1192は、設計データを複数の形状変形ルールにより変形させて比較形状セットを作成する。正常な回路パターンはある程度の許容範囲があり,一つの比較形状との比較により欠陥判定をすることは難しい。更に形状変形の要因は一般的に一つではなく,複数の欠陥発生要因の組み合わせとなるため,単一のルールから形状変動を予想することは困難である。このような問題に対し,比較形状作成部1192では,想定内欠陥発生要因を考慮した正常形状範囲を作成し,後述する欠陥検出および分類の手法により,複数の要因が複合して生じた欠陥であっても精度良く検出および分類することを可能とするものである。
以下に,露光条件の変動を想定内欠陥発生要因とし,露光条件の変動に基づいて比較形状セットを作成する方法(1-1)〜(1-3)について説明する。
(1−1)設計データに幾何学的変形を加える方法
露光条件の変動を考慮して比較形状を得るには,露光シミュレーション等を利用して比較形状の作成を行うことが考えられるが,一般に処理コストを要する。そのため,前述のコーナー部を丸めるといった簡易な画像処理により実際に形成されうるパターン形状を模すことが有用である。
まず,図3に示すように、回路設計データに基づいて作成した回路パターン形状1160を基に、比較形状作成部1192で処理して比較形状セット302を作成する。ここで,比較形状セット302は,検査対象回路設計データに基づいて作成した回路パターン形状1160に対しパターン幅の太りや細り、パターン形状全体に対する等方的あるいは特定方向の拡大や縮小,またはコーナー部における丸みの付加等により行う。
露光条件の変動にリンクした形状変形ルール(以降,露光条件変動形状変形ルールと呼ぶ)301は、回路設計データに基づいて作成した回路パターン形状1160の形状を基準とした、膨張または収縮、回路パターンの幅と長さの変動、コーナーに加える丸みの曲率およびこれらに類する変形方法303と、変形手段それぞれに対する変形範囲304、変形量ステップ305などの,形状を定めるためのルールからなる。
上記露光条件変動形状変形ルール301をディスプレイ114上でユーザに設定させるためのGUI400の例を図4に示す.ユーザは各変形項目401に対して、変形を加える範囲402、変形量ステップ数403、デバイスとして正常と見なす範囲404を入力する。例えば、パターン幅の設定に関しては、回路設計データに基づいて作成した回路パターン形状116のパターン幅を30nm細くした形状と30nm太くした形状、およびその間を補間する9個の比較形状を作成することを示している。さらに、その中で、正常と見なす形状の下限を、−10nm、上限を10nmと設定している。ここで,ある変形手段に対する上限値または下限値を,他の変形手段による変形量に応じて変動させても良い。このように,比較形状セット302作成における形状バリエーションの変形量の範囲およびステップをユーザが指定することで,検査時間と検査精度のトレードオフにおけるユーザのニーズを反映させることが可能となる。
(1−2)光学シミュレーションによる光強度分布を利用する方法
形成される回路パターンを忠実に再現し,欠陥検査の精度を高めることを重視する場合には,比較形状セット作成時,露光シミュレーションによって算出される光学的強度分布を用いても良い。この方法について図5を用いて説明する。まず、回路設計データ116をもとに、比較形状作成部1192において光学シミュレーション11921により、露光時の光強度分布501を取得する。光強度分布画像5010は、光強度分布501を画像化したものである。次に、光強度分布501を複数の光強度でスライス処理S11921を行うことで、複数の比較形状(比較形状セット302’)を取得することができる。このとき、露光条件変動形状変形ルール301’として、スライスする光強度(図5における値th1、th2、…thN)を記録しておく。このとき、デバイスとして正常と判定される形状を与える光強度の範囲(上限値および下限値)を追加しておくことで、後述する欠陥検出・分類処理において、検査対象回路パターンが異常露光条件欠陥を含んでいるか否かを判定することができる。
(1−3)画像処理によって得た擬似的な光強度分布を利用する方法
上記した(1−2)にて述べた方法において,比較形状セット作成処理を簡便かつ高速に行うため、図18に示すように、回路設計データに基づいて作成した回路パターン形状116に抜き残し情報を付加したマスクデータ1801を画像化し、光学シミュレーションを模擬した画像処理(平滑化処理等)を施して作成した多値画像1802を上記光強度分布画像5010の代わりに使用することもできる。さらに、比較形状をよりSEM画像に近づけるため、スライス処理11922により得た形状を電子線シミュレーションにより変形させたものを比較形状セット302’として用いても良い。
[形状比較部]
形状比較部1193は、前記比較形状セットの各形状と検査対象回路パターンとを順次比較し,前記比較形状セットから最も検査対象回路パターンと類似するものを欠陥検査用比較形状として選択する処理を行う。具体的には,検査対象回路パターンと比較形状とで,特異な形状乖離を起こしている部位以外において両形状ができるだけ一致するよう、適切な比較形状を選択することを特徴とする。例えば、図7において、比較形状セット302の一つの比較形状3021は回路太さが異なり、欠陥部位のみを抽出することができないので、この形状を欠陥検出・分類に用いることはできない。また、比較形状セット302の一つの比較形状3022は、欠陥以外の部位が一致するよう、合わせ位置の調整が必要である。これらに対して、比較形状302の比較形状の一つ3023は、回路太さ・欠陥以外の部位における形状がそれぞれ一致しているため、このときの形状乖離をもって、欠陥部位の解析を行うのが望ましい。
上記のような形状比較処理の実施例について図6の処理フローを用いて説明する。まず、形状比較部1193の位置合せ処理S11931において、乖離ベクトル算出処理S11931a、形状一致度算出処理S11931b、および合わせ位置決定処理S11931cなどの処理が行われ、比較形状セット302の各形状の輪郭上の各点に対し、検査対象回路パターン201との位置合わせ処理を行う。
乖離ベクトル算出処理S11931aは、図8に示すように、比較形状セット302の一つの比較形状3020と検査対象回路パターン201とを対応付け(エッジ対応付け)して得られる乖離ベクトルセット801を算出する処理である。エッジ対応付けの方法として、比較形状3020上の点をベクトル始点とし、該始点における輪郭に対する法線と検査対象回路パターン201との交点をベクトル終点とする方法が挙げられる。
形状一致度算出処理S11931bは、ある合わせ位置の候補における、検査対象回路パターン201と比較形状3020との形状の一致度(以降,形状一致度と呼ぶ)を算出する処理である。その際、形状一致度は、欠陥によって局所的な形状変形を起こしている部位を取り除いて算出されることを特徴とし、除外した部位以外における検査対象回路パターンと比較形状の輪郭線同士の乖離の大きさである。
これを実現する実施例としては、
(1)特異な大きさを持つベクトルを除外し、その上での乖離ベクトルセットの大きさ総和をもって形状一致度とする方法、
(2)図9に示すように、比較形状3020のうち、乖離ベクトルの大きさが所定のしきい値未満となるエッジ部位を形状一致エッジ901として抽出し、形状一致エッジ901が比較形状3020に占める割合の大きさをもって形状一致度とする方法、および
(3)図10に示すように、乖離ベクトルの大きさのヒストグラム1001を作成し、支配的な分布1002に含まれる乖離ベクトルの絶対値平均の逆数をもって形状一致度とする方法
が挙げられる。
合わせ位置決定処理S11931cは、形状一致度算出処理S11931bの(1)〜(3)の何れかの方法で算出した形状一致度が最大となるよう、合わせ位置を決定する処理である。以下、この合わせ位置決定処理S11931cが完了した状態を位置合わせ完了状態と呼ぶ。
上記のように、比較形状セット302の比較形状ごとに検査形状201との位置合わせおよび形状一致度の算出が行われた後、欠陥検査用比較形状決定処理S11932が行われる。この欠陥分類用比較形状決定処理S11932においては、比較形状セット302の複数の比較形状のうち検査形状201との形状一致度が最大となる比較形状が欠陥検査用比較形状として選択される。この選択された検査形状201との形状一致度が最大となる比較形状に対する変形量情報601と,検査対象回路パターン201と欠陥検査用比較形状との乖離ベクトルセット602が出力情報600として欠陥検出・分類部1194へ出力される。
なお、本実施例においては乖離ベクトルセットによって形状比較を行う方法について述べたが、画像情報による比較を行っても良い。例えば、検査対象回路パターンおよび比較形状の輪郭線を多値画像に変換して平滑化を施した上、相関値を計算することによって位置合わせおよび形状一致度の定量化が可能である。
[欠陥検出・分類部]
図1に示した欠陥検出・分類部1194は、形状比較部1193からの出力情報600を受けて検査対象回路パターンと前記欠陥検査用比較形状との形状乖離量を算出し,前記変形量情報と前記形状乖離量の一方または両方を用いて欠陥の検出を行う。欠陥の検出は所定の欠陥検出ルールに従って行われ,前記欠陥検出ルールに,欠陥検査用比較形状が前記正常形状範囲に含まれているかを判定基準とするルールが含まれる。
ここで,(1)前記形状乖離量として,検査対象回路パターンと欠陥検査用比較形状間の輪郭に沿った乖離ベクトルセットを算出すること,(2)前記正常形状範囲は,前記各形状変形ルールによる形状変動によってできる形状バリエーションの空間上に定められた境界で表されることを特徴とする。
前記欠陥の検出においては欠陥検査用比較形状が上記正常形状範囲内にあるかを判定基準とするのは勿論のこと,欠陥検査用比較形状が正常形状範囲内であっても乖離ベクトルセットに応じて欠陥と判定できる。
また,欠陥検出・分類部1194は、前記形状比較部において求めた欠陥検査用比較形状と検査対象回路パターンとの比較により前記検査対象回路パターンに生じた欠陥を発生要因別に分類する処理ステップであり,前記欠陥検査用比較形状に加えられた変形量情報と,前記形状乖離量の一方または両方が用いられ,それらに関する欠陥分類ルールに従って欠陥分類が行われる。また,ここでの分類には,(a)想定される一つまたは複数の想定内欠陥発生要因,または(b)想定外欠陥発生要因が含まれる。
上記(a)について,比較形状の作成は一つまたは複数の形状変形ルールに則って行われ,かつ、前記した形状変形ルールは想定内欠陥発生要因とリンクしているので,検査対象回路パターンに対する欠陥検査用比較形状が決定した段階で,検査対象回路パターンの前記想定内欠陥発生要因別の形状変形度合いを推定することができ,前記分類が可能となる。
また,上記(b)について,前記形状乖離量が大きい場合,前記検査対象回路パターンには,想定内欠陥発生要因が含まれていると推測することができる。また,これらの想定外欠陥発生要因による欠陥は,乖離ベクトルセットを判断基準として,さらに詳細クラスに分類することができる。
上記のような欠陥検出・分類を実現する実施例として、図11に示すように、それぞれ対策内容が異なるA〜Dの4つの欠陥モードを検出・分類する手順を説明する。
モードA1101およびモードB1102は、形状変形が想定される範囲内で,検査対象回路パターンと欠陥検査用比較形状との類似度が所定レベル以上の場合である。このうちモードA1101は、欠陥分類用比較形状302nが正常形状範囲内にある場合で、欠陥無しの状態である。
モードB1102は、欠陥検査用比較形状302n’が正常形状範囲外となる場合で,露光条件の異常によるシステマティック欠陥(異常露光条件欠陥)である。システマティック欠陥とは,プロセス変動やマスク不良により,複数のダイやチップにおいて繰り返し発生する欠陥である。
モードC1103およびD1104は、検査形状201と欠陥分類用比較形状302n’’および302n’’’の一部に特異な形状乖離が生じているモードで、形状変形が想定される範囲外で,検査対象回路パターンと欠陥検査用比較形状との類似度が所定レベル未満の場合である。このような欠陥は想定外欠陥発生要因による欠陥として扱われるが,本実施例では,乖離ベクトルセットを用いて,マスクパターンの不良によるシステマティック欠陥(モードC1103)、のランダム発生欠陥(モードD1104)とに分類する。
マスクパターンの不良は,マスク設計時に行われる光近接効果の予測誤差が主な原因であり,対策としてはマスクOPC(Optical Proximity Correction:光近接効果補正)の修正が行われる.ランダム発生欠陥とは,半導体製造プロセス中の異物等により,マスクパターンやプロセス変動とは無関係に,ランダムな箇所において生じる欠陥である。この種の欠陥への対策として、マスク形成プロセスや露光プロセスにおける異物管理が挙げられる。
次に、上記欠陥モードに基づいた欠陥検出・分類手順を図12を用いて説明する。欠陥分類には、形状比較部1193において出力された、欠陥検査用比較形状を与える変形量情報601と、検査対象回路パターン201と欠陥検査用比較形状との乖離ベクトルセット602が用いられる、
先ず、欠陥分類対象パターン201に対して、第一の判定S11941を実施する。第一の判定S11941は、欠陥検査用比較形状作成時に適用された変形量情報を用いて,欠陥検査用比較形状が、正常形状範囲内にあるか否かを判定するもので,欠陥検査用比較形状が正常形状範囲外と判断された場合(S11941のNoの分岐)には、モードBを有し、範囲内と判断された場合にはモードBを有さない欠陥種に分類される。ここで,前記正常形状範囲は,形状変形ルール毎の形状変形がデバイス特性に与える影響などを考慮し,予め定めておく。
次に、第二の判定S11942を実施する。第二の判定S11942は、検査対象回路パターン201と欠陥検査用比較形状との乖離ベクトルセット602を用いて、特異な形状乖離があるかを判定するものである。特異な形状乖離があると判定された場合には、第三の判定S11943によって、該特異な形状乖離を起こしている部位を欠陥部位として抽出する。欠陥部位を抽出する方法として、乖離ベクトルが一定回数以上連続して一定値以上を示す区間をもって欠陥部位とする方法などが挙げられる。次に、該部位付近の乖離ベクトル列を用いて欠陥モードCまたはDを適用する。以下に第三の判定S11943を行う2つの方法を述べる。
(1)ベクトル長の微分値を用いる手法
図13(a)に示すように、パターンの輪郭方向に乖離ベクトルを並べ、欠陥部位に相当する乖離ベクトル列1301周辺および内部におけるベクトル長の微分値1302を計算する。モードCに属する欠陥は、欠陥部位における形状乖離が滑らかに変化し、微分値の絶対値が小さい範囲に収まる(図13(b))。一方、モードDに属する欠陥は、欠陥部位における乖離ベクトルの大きさの変化が急激な部分があり、微分値の絶対値にしきい値を設けることで急激な変化を検出することができる(図13(c))。このことから、欠陥部位に相当する乖離ベクトル列1301周辺および内部において絶対値があるしきい値以上となる微分値が存在しない場合には、当該の欠陥に欠陥モードCを、そうでない場合にはモードDを適用する。
(2)隣接する乖離ベクトルの関係を用いる手法
図14に示すように、パターンの輪郭方向に乖離ベクトルを並べ、隣接する乖離ベクトルの始点同士を結ぶベクトル1401(以下、始点間ベクトル)、および終点同士を結ぶベクトル1402(以下、終点間ベクトル)を計算する。次に、終点間ベクトル1402の始点間ベクトル1401と平行な成分1403を算出する。モードCは、マスクに対する不適切なOPC(光近接効果補正)によって起こる欠陥を想定した分類であり、これらの欠陥においては、図11のモードCの例に示すように、欠陥部位における輪郭が欠陥のない理想形状とほぼ同じ方向成分を持つ。それに対してモードDにおいては、欠陥部位における輪郭が理想形状とは無関係な方向成分を持つ。このことから、欠陥部位周辺において、平行成分1403と終点間ベクトル1402のスカラー比が常にある値以上となっている場合には、当該の欠陥に欠陥モードCを、そうでない場合にはモードDを適用する。
上記(1)(2)に示した方法にて第三の判定S11943を行う際、乖離ベクトルセットだけでなく、設計データを用いて取得した当該点における属性情報を併用しても良い。属性情報の例を図16に示す。符号1601は、設計形状ラインを属性a(OPCなし)、属性b(OPCあり)に分けた例を表しており、これら属性情報と乖離ベクトルセットを併用することで、モード決定の精度を高めることができる。例えば、図16中の形状乖離例(1)ではOPCがなされている属性bの区間にて乖離ベクトルが大きいため、マスク欠陥による形状乖離(モードC)とすることができる。また、形状乖離例(2)ではOPCがなされていない属性aの区間にて乖離ベクトルが大きいため、ランダム起因による形状乖離(モードD)とすることができる。
以上のように欠陥モードを考慮することで、図12に示すように、欠陥モードA〜Dにそれぞれ対応する分類だけでなく、モードBとモードCが複合した欠陥と、モードBとモードDが複合した欠陥をも分類することができる。
符号S11944の判定は、上記第一の判定S11941、第二の判定S11942および第三の判定S11943において、判定に用いる評価値と判定しきい値に有意な差があるか否かを考慮して算出された分類信頼度を評価し、所定の基準よりも小さい場合には分類結果を「不明」とするものである。このように、分類信頼度の高いケースのみ自動分類し、分類信頼度の低いケースの分類をユーザに委ねることにより、分類ミスによる手戻りを低減することができる。さらに、検出・分類された欠陥を、ダイ間またはウェーハ間で照合することにより、欠陥分類性能を向上させることができる。例えば、大多数のダイまたはウェーハで共通に発生している欠陥か否かによって再分類を行ってもよい。
また、第一の判定S11941において、図19に示すように、比較形状セット302と正常形状範囲の境界値1901および1902を用いて、正常形状と判断される輪郭線の存在範囲1903を作成し、該存在範囲1903に検査対象回路パターン201が含まれるか否かによって検査対象回路パターンが正常か否かを判定しても良い。このように、正常な形状を範囲として定義し、検査対象回路パターンと直接比較することにより、当該判定の振り分け精度が向上する。
以上説明した手順によって行われた検査による,欠陥検出・欠陥分類結果117は、記憶装置112に格納しても良いし、ディスプレイ114に表示するようにしても良い。表示例を図15に示す。GUI画面1501には、回路設計データ1502、検査対象回路パターン画像1503、欠陥検査用比較形状1504、および検査対象回路パターン1506と乖離ベクトルセット1507と欠陥部位1508とを含む形状比較表示1505をグラフィカルに表示する。
また、欠陥種1510、欠陥位置1511、1512からなる、検査対象に含まれる欠陥リスト1509、欠陥リスト1509の欠陥リストを集計した統計情報1513、検査対象のチップを示すチップマップ1514、検査対象チップにおける分類種別の欠陥分布1515も表示する。これらの情報をユーザに表示することで、プロセス対策の迅速化・効率化を図ることができる。
さらに、符号1516に示すように、欠陥リスト1509中のいずれか一つの項目をポイントすると、当該の欠陥部位を表示するようにすれば、欠陥情報把握の助けとなる。
なお、本発明はマスク検査にも適用することができる。例えば、マスク基盤上に形成されたパターンを検査する際、上述実施例と同様に、マスクパターン描画時に生じうるパターン変形を考慮して比較形状セットを作成し、それらと検査対象パターンとを比較することで、欠陥の検出・分類を行うことができ、上述同様の効果が得られる。
上記のように,本実施例によれば,想定した欠陥発生要因に対しては高精度に欠陥の検出・分類が行えるとともに,想定できない欠陥発生要因に対しても詳細な欠陥分類を実施することができる。
実施例2として,露光条件の変動および積層レイヤー間に生じる重ね合わせ位置の誤差を想定内欠陥発生要因とし,異常露光条件欠陥,重ね位置誤差欠陥および複数の想定外欠陥発生要因による欠陥に関して検出および分類を行う実施の形態について述べる。本実施例は,装置構成および処理ステップは実施例1と同様であり,処理内容が異なる点についてのみ記載する。
図20は,本実施例における比較形状作成部の説明図である。ここでは2層からなる設計データを用いて説明する。設計データ2001に対し,比較形状作成部1192により,比較形状セット2004を作成する。このとき,露光条件の変動を考慮した露光条件変動形状変形ルール2002および2層回路の重合せ位置の誤差にリンクした形状変形ルール(以降,重ね位置誤差形状変形ルールと呼ぶ)2003にしたがって形状変形を行い,双方の変動を網羅するよう比較形状セット2004を作成する。
欠陥検査のための正常形状範囲は形状変形ルール毎の形状変形がデバイス特性に与える影響などを考慮し,予め定めておく。図21は,前記正常形状範囲の模式図である。この図において,露光条件変動形状変形ルールによる形状変動を軸2101で,重ね位置誤差形状変形ルールによる形状変動を軸2102で,複数の形状変形ルールにて作成される比較形状の一つを2103で,正常形状範囲の例を2104でそれぞれ表している。
欠陥分類は,想定内欠陥発生要因による欠陥は,変形量情報から欠陥の発生要因別に分類する。図22は,欠陥発生要因別分類の模式図であり,基準となる形状2203を基準として,欠陥検査用比較形状2204に加えられた変形を図示している。ここで,露光条件変動形状変形ルールによる形状変形2206が,重ね位置誤差形状変形ルールによる形状変形2207よりも顕著であるため,検査対象回路パターンの主な欠陥発生要因は露光条件の変動であることがわかる。
なお,想定外欠陥発生要因による欠陥に関しては,実施例1で説明した,マスクパターンの不良によるシステマティック欠陥、ランダム発生欠陥とに分類する方法と同様,乖離ベクトルセットを解析することで詳細な分類を行うことが出来る.
本実施例によれば,想定される欠陥発生要因に対して要因別の形状変形の度合いを把握することができ,対策プロセスの優先度を決定することができる。
実施例3として,想定内欠陥発生要因の数を任意とした場合の欠陥検出および分類を行う実施の形態について,図17を用いて説明する。
まず,比較形状作成部1702にて,設計データ1701を元に,比較形状セット1703が作成される。比較形状セット1703は,予め定められた形状変形ルール1711に従って変形が加えられた,複数の形状群である。形状変形ルール1711は,露光条件の変動,積層レイヤー間に生じる重ね合わせ位置の誤差多層パターンにおける重ね合わせ誤差起因などの想定内欠陥発生要因毎に,設計データの変形方法17111変形バリエーションの情報(例えば,変形範囲17112,変形量ステップ17113など)を定めたものであり,任意数定めることができる。変形量セット1712は,前記形状変形ルール1711毎に変形量を変化させて作成される,変形量の任意の組み合わせであり,作成された比較形状毎に作成される。
次に,形状比較部1704にて,前記比較形状セット1703の各形状と検査対象回路パターン1714とをそれぞれ比較して,形状が検査対象回路パターンに最も近い欠陥検査用比較形状1705を比較形状セット1703の中から選択する。また,検査対象回路パターン1714と,欠陥検査用比較形状1705の形状差である形状乖離量1706を算出する。
欠陥検出部1709は,欠陥検査用比較形状1705に対応する変形量セット1713,形状乖離量1706のいずれか一方または両方を用いて,それらに関する欠陥検出ルール1707に従って欠陥検出を行う。欠陥検出結果1715には,欠陥の有無,欠陥の位置,欠陥サイズ,欠陥分布のうち,いずれか一つまたは複数または全部が含まれる。
欠陥検出ルール1707の例を次の(1)〜(3)に示す。
(1)変形量セットを用いたルール
前記変形量セット1713を用いて,欠陥検査用比較形状1705が比較形状セット1703に対して予め定めた正常形状範囲に含まれるか否かによって欠陥の有無を判定する。ここで,正常形状範囲は形状変形ルール毎の形状変形がデバイス特性に与える影響などを考慮し,予め定めておく。
(2)形状乖離量を用いたルール
前記形状乖離量1706として乖離ベクトルセットを算出し,所定の大きさを超える乖離ベクトルを検出することで欠陥の有無を判定する。また,この方法によれば,欠陥の有無だけでなく,検査対象回路パターンにおける欠陥の部位も特定できる。
(3)変形量セットと形状乖離量の両方を用いたルール
上記(1)(2)のルールを順次適用し,いずれかのルールによって欠陥が検出された場合には,欠陥有りと判定する。
欠陥分類部1706は,前記変形量セット1713,形状乖離量1706のいずれか一方または両方を用いて,それらに関する欠陥分類ルール1708に従って欠陥分類を行う。欠陥分類結果1716には,欠陥クラス,想定内欠陥発生要因および想定外欠陥発生要因毎の欠陥クラス,所定の検査領域内における欠陥クラス別の構成比のうち,いずれか一つまたは複数または全部が含まれる。
欠陥分類ルール1708の例を次の(1)〜(3)に示す。
(1)変形量セットを用いたルール
前記変形量セット1713を用いて,前記想定内欠陥発生要因毎の検査対象回路パターン形成に対する影響の度合いを求め,欠陥発生要因別に,例えば,図11に示す各欠陥モードおよびそれらの組み合わせを含む欠陥種に分類する。
(2)形状乖離量を用いたルール
前記形状乖離量1706として乖離ベクトルセットを算出し,乖離ベクトル列の大きさや分布,または乖離ベクトル列の大きさや分布の検査対象回路パターンの輪郭方向の変化のパターンを用いて分類する。
(3)変形量セットと形状乖離量の両方を用いたルール
まず,前記検査対象回路パターンと欠陥検査用比較形状との類似度を計算する。類似度が所定レベル以上の場合には,想定内欠陥発生要因による欠陥を前記(1)のルールによって分類し,類似度が所定レベルに満たない場合には,想定外欠陥発生要因による欠陥を前記(2)のルールによって分類する。
このように,任意数の形状変形ルールに従って比較用形状を作成することで,検査対象回路パターンの欠陥発生要因の影響の度合いを把握することができ,対策プロセスの優先度を決定することができる。
本実施例によれば,プロセスへの対策項目が整理しやすくなり、この結果不良対策の迅速化を図ることができる。
本発明に係る欠陥検査装置の実施例の概略構成を示すブロック図である。 検査対象回路パターン画像からパターンのエッジを抽出する処理を説明するパターンの画像である。 比較形状作成部における処理の流れを説明するフロー図である。 変形量指定GUIを示す図である。 光学シミュレーションによる比較形状作成処理の流れを説明するフロー図である。 形状比較処理の手順を説明するフロー図である。 マッチング処理を説明する図である。 乖離ベクトル算出処理の説明図である。 形状一致度を算出する処理の説明図である。 形状一致度を算出する処理の説明図である。 欠陥モードの種類を示す表である。 欠陥検出・分類部の処理フローを示す図である。 形状乖離特徴量を算出する処理の説明図である。 形状乖離特徴量を算出する処理の説明図である。 検査結果表示GUIを示す図である。 形状乖離特徴量を算出する処理の説明図である。 欠陥検査処理部の概念図である。 擬似的な光強度分布を簡便に算出する方法を示す図である。 正常変形範囲を定める方法を示す図である。 複数の変動ルールに従って形状を変動させて比較形状セットを作成する処理を表した図である。 正常形状範囲について説明する図である。 欠陥発生要因推定手法の概念を説明する図である。
符号の説明
101・・・SEM 102・・・電子線 103・・・半導体ウェーハ
104・・・反射電子検出器 105・・・二次電子検出器 106・・・電気信号107・・・A/D変換器 108・・・ディジタルデータ 109・・・計算機
110・・・入力デバイス 111・・・ディスプレイ 112・・・記憶装置
113・・・計算機 114・・・ディスプレイ
115・・・検査対象回路パターン画像 116・・・回路設計データ
117・・・欠陥検出・欠陥分類結果 118・・・LAN
119・・・欠陥検査処理部 1191・・・検査対象回路パターン抽出部
1192・・・比較形状作成部 1193・・・形状比較部
1194・・・欠陥検出・分類部 201・・・検査対象回路パターン
401・・・変形量指定GUI 402・・・変形範囲指定GUI
403・・・ステップ数指定GUI 404・・・正常形状範囲指定GUI
701・・・欠陥部位 1301・・・欠陥部位
1501・・・検査結果GUI表示 1502・・・回路設計データ
1503・・・検査パターン画像 1508・・・欠陥部位
1702・・・比較形状作成部 1704・・・形状比較部

Claims (18)

  1. 予め他の検査装置で検出した半導体ウェーハ上の欠陥を走査型電子顕微鏡を用いて検査する装置であって、
    予め他の検査装置で検出した欠陥の位置情報を用いて回路パターンが形成された半導体ウェハ上の前記欠陥を含む検査領域のSEM画像を取得するSEM画像取得手段と、
    該SEM画像取得手段で取得した検査領域のSEM画像を参照画像と比較して前記半導体ウェハ上の所望の検査領域に存在する欠陥のSEM画像を抽出する欠陥画像抽出手段と、
    該欠陥画像抽出手段で抽出した欠陥のSEM画像を分類する欠陥分類手段と、
    該欠陥分類手段で分類した結果を出力する出力手段とを備え、
    前記欠陥画像抽出手段は、
    前記SEM画像取得手段で取得した検査領域のSEM画像から該検査領域内の回路パターンの検査形状を抽出する検査形状抽出部と、
    前記検査領域内の回路パターンに対応する設計データを用いて該回路パターンの形状を複数の形状変形ルールにより変形させて前記検査形状抽出部で抽出した検査形状に対応する複数の比較用形状を作成し該作成した複数の比較用形状の中から前記検査形状抽出部で抽出した回路パターンの検査形状と類似した形状を比較用形状として選択する比較形状作成部と、
    該比較形状作成部で選択した比較用形状と前記検査形状抽出部で抽出した回路パターンの検査形状との情報を用いて該SEM画像の中から欠陥の画像を抽出する欠陥画像抽出部と
    を備えたことを特徴とする欠陥検査装置。
  2. 前記検査形状抽出部において前記検査領域内の回路パターンの検査形状を抽出することを、前記SEM画像取得手段で取得した回路パターンのSEM画像からエッジ抽出を行うことにより前記回路パターンの検査形状を抽出することを特徴とする請求項1記載の欠陥検査装置。
  3. 前記比較形状作成部において、前記複数の形状変形ルールは欠陥発生要因とリンクしていることを特徴とする請求項1記載の欠陥検査装置。
  4. 前記比較形状作成部において回路パターンの形状を変形させることを、設計データに対してパターン幅の太り又は細り、パターン形状全体に対する等方的あるいは特定方向の拡大又は縮小、またはコーナ部における丸み付けの何れかを含んで行うことを特徴とする請求項1記載の欠陥検査装置。
  5. 前記比較形状作成部における回路パターンの形状を変形させる変形量の範囲を入力する入力手段を更に備えることを特徴とする請求項4記載の欠陥検査装置。
  6. 前記比較形状作成部において回路パターンの形状を変形させることを、露光シミュレーションを用いて行うことを特徴とする請求項1記載の欠陥検査装置。
  7. 前記比較形状作成部は、前記回路パターンに対応する設計データに対してパターン幅の変動、画像の拡大縮小の変動、パターンの長さの変動、パターンのコーナーの曲率の変動および平滑化処理の変動を盛り込んで前記複数の比較用形状を作成することを特徴とする請求項1記載の欠陥検査装置。
  8. 前記欠陥画像抽出部で画像を抽出した欠陥を欠陥発生要因ごとに分類する欠陥発生要因分類手段を更に備えたことを特徴とする請求項1乃至3の何れかに記載の欠陥検査装置。
  9. 前記欠陥画像抽出部において、前記回路パターンの形状と前記比較用形状との形状の乖離量を算出し,前記比較用形状に加えられた変形の情報と,前記形状の乖離量の情報の少なくとも何れか一つを用いて前記SEM画像の中から欠陥の画像を抽出することを特徴とする請求項1記載の欠陥検査装置。
  10. 予め他の検査装置で検出した欠陥の位置情報を用いて回路パターンが形成された半導体ウェハ上の前記欠陥を含む検査領域のSEM画像を取得し、
    該取得した検査領域のSEM画像を参照画像と比較して前記半導体ウェハ上の所望の検査領域に存在する欠陥のSEM画像を抽出し、
    該抽出した欠陥のSEM画像を分類し、
    該分類した結果を出力する、
    半導体ウェーハ上の欠陥を検査する方法であって、
    前記欠陥のSEM画像を抽出する工程において、
    前記取得した検査領域のSEM画像から該検査領域内の回路パターンの検査形状を抽出し、
    前記検査領域内の回路パターンに対応する設計データを用いて該回路パターンの形状を複数の形状変形ルールにより変形させて前記抽出した検査形状に対応する複数の比較用形状を作成し該作成した複数の比較用形状の中から前記抽出した回路パターンの検査形状と類似した形状を比較用形状として選択し、
    該選択した比較用形状と抽出した回路パターンの検査形状との情報を用いて該SEM画像の中から欠陥の画像を抽出することを特徴とする欠陥検査方法。
  11. 前記検査形状を抽出する工程は、前記取得した検査領域のSEM画像からエッジ抽出を行うことにより前記回路パターンの検査形状を抽出することを特徴とする請求項10記載の欠陥検査方法。
  12. 前記比較用形状を選択する工程において、前記複数の形状変形ルールは欠陥発生要因とリンクしていることを特徴とする請求項10記載の欠陥検査方法。
  13. 前記比較形状を選択する工程において、前記回路パターンの形状を変形させることを、設計データに対してパターン幅の太り又は細り、パターン形状全体に対する等方的あるいは特定方向の拡大又は縮小、またはコーナ部における丸み付けの何れかを含んで行うことを特徴とする請求項10記載の欠陥検査方法。
  14. 前記比較形状を選択する工程において、前記回路パターンの形状を変形させる変形量の範囲をGUIの画面上で入力することを特徴とする請求項13記載の欠陥検査方法。
  15. 前記比較形状を選択する工程において、前記回路パターンの形状を変形させることを、露光シミュレーションを用いて行うことを特徴とする請求項10記載の欠陥検査方法。
  16. 前記比較形状を選択する工程において、前記回路パターンに対応する設計データに対してパターン幅の変動、画像の拡大縮小の変動、パターンの長さの変動、パターンのコーナーの曲率の変動および平滑化処理の変動を盛り込んで前記複数の比較用形状を作成することを特徴とする請求項10記載の欠陥検査方法。
  17. 前記欠陥の画像を抽出する工程において、前記抽出した欠陥の画像を欠陥発生要因ごとに分類することを特徴とする請求項10乃至12の何れかに記載の欠陥検査方法。
  18. 前記欠陥の画像を抽出する工程において、前記回路パターンの形状と前記比較用形状との形状の乖離量を算出し,前記比較用形状に加えられた変形の情報と,前記形状の乖離量の情報の少なくとも何れか一つを用いて前記SEM画像の中から欠陥の画像を抽出することを特徴とする請求項10記載の欠陥検査方法。
JP2008001762A 2008-01-09 2008-01-09 半導体欠陥検査装置ならびにその方法 Active JP5075646B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008001762A JP5075646B2 (ja) 2008-01-09 2008-01-09 半導体欠陥検査装置ならびにその方法
US12/350,260 US8045789B2 (en) 2008-01-09 2009-01-08 Method and apparatus for inspecting defect of pattern formed on semiconductor device
US13/231,394 US8331651B2 (en) 2008-01-09 2011-09-13 Method and apparatus for inspecting defect of pattern formed on semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008001762A JP5075646B2 (ja) 2008-01-09 2008-01-09 半導体欠陥検査装置ならびにその方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012184768A Division JP5478681B2 (ja) 2012-08-24 2012-08-24 半導体欠陥検査装置ならびにその方法

Publications (2)

Publication Number Publication Date
JP2009164436A JP2009164436A (ja) 2009-07-23
JP5075646B2 true JP5075646B2 (ja) 2012-11-21

Family

ID=40955170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008001762A Active JP5075646B2 (ja) 2008-01-09 2008-01-09 半導体欠陥検査装置ならびにその方法

Country Status (2)

Country Link
US (2) US8045789B2 (ja)
JP (1) JP5075646B2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5075646B2 (ja) * 2008-01-09 2012-11-21 株式会社日立ハイテクノロジーズ 半導体欠陥検査装置ならびにその方法
JP5114302B2 (ja) * 2008-06-12 2013-01-09 株式会社日立ハイテクノロジーズ パターン検査方法,パターン検査装置及びパターン処理装置
US8363922B2 (en) * 2009-02-12 2013-01-29 International Business Machines Corporation IC layout pattern matching and classification system and method
JP2011054859A (ja) * 2009-09-04 2011-03-17 Hitachi High-Technologies Corp 半導体装置用パターン検査装置および検査システム
JP5425601B2 (ja) 2009-12-03 2014-02-26 株式会社日立ハイテクノロジーズ 荷電粒子線装置およびその画質改善方法
KR20110068401A (ko) * 2009-12-16 2011-06-22 삼성전자주식회사 마스크 검사 방법 및 이를 수행하기 위한 장치
JP5564276B2 (ja) * 2010-01-28 2014-07-30 株式会社日立ハイテクノロジーズ パターンマッチング用画像作成装置
JP5722551B2 (ja) * 2010-05-13 2015-05-20 株式会社日立ハイテクノロジーズ 欠陥検査方法及びその装置
JP5604208B2 (ja) * 2010-07-28 2014-10-08 株式会社日立ハイテクノロジーズ 欠陥検出装置及びコンピュータプログラム
JP5578005B2 (ja) * 2010-10-08 2014-08-27 トヨタ自動車株式会社 溶接ビードの検査装置、検査方法、及び、検査用プログラム
US9269135B2 (en) * 2012-03-01 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Defect management systems and methods
JP5957357B2 (ja) * 2012-10-15 2016-07-27 株式会社日立ハイテクノロジーズ パターン検査・計測装置及びプログラム
TW201430336A (zh) * 2013-01-23 2014-08-01 Huang Tian Xing 缺陷檢測方法、裝置及系統
CN105074896B (zh) * 2013-02-20 2018-04-27 株式会社日立高新技术 图案测定装置以及半导体测量系统
JP6221461B2 (ja) * 2013-07-25 2017-11-01 大日本印刷株式会社 欠陥解析方法、凹凸パターン構造体の製造方法及びインプリントシステム
JP2015025758A (ja) * 2013-07-26 2015-02-05 Hoya株式会社 基板検査方法、基板製造方法および基板検査装置
JP6295561B2 (ja) * 2013-09-17 2018-03-20 株式会社リコー 画像検査結果判断装置、画像検査システム及び画像検査結果の判断方法
JP6200253B2 (ja) * 2013-09-26 2017-09-20 株式会社Screenホールディングス 露光装置用のgui装置、露光システム、露光条件設定方法およびプログラム
JP2015118351A (ja) * 2013-12-20 2015-06-25 Ntn株式会社 パターン加工方法
FR3019264B1 (fr) 2014-03-31 2019-04-05 Morpho Optique d'eclairage
JP6334735B2 (ja) 2014-05-06 2018-05-30 ナント・ホールデイングス・アイ・ピー・エル・エル・シー エッジベクトルを利用した画像特徴検出
US9715724B2 (en) * 2014-07-29 2017-07-25 Applied Materials Israel Ltd. Registration of CAD data with SEM images
US10437157B2 (en) 2014-12-09 2019-10-08 Asml Netherlands B.V. Method and apparatus for image analysis
US10607334B2 (en) * 2014-12-09 2020-03-31 Asml Netherlands B.V. Method and apparatus for image analysis
KR102294366B1 (ko) * 2015-06-16 2021-08-27 에이에스엠엘 네델란즈 비.브이. 결함 검증을 위한 방법들
JP6333871B2 (ja) * 2016-02-25 2018-05-30 ファナック株式会社 入力画像から検出した対象物を表示する画像処理装置
US10852646B2 (en) * 2016-05-12 2020-12-01 Asml Netherlands B.V. Displacement based overlay or alignment
KR102195029B1 (ko) 2016-05-24 2020-12-28 주식회사 히타치하이테크 결함 분류 장치 및 결함 분류 방법
US10902576B2 (en) * 2016-08-12 2021-01-26 Texas Instruments Incorporated System and method for electronic die inking after automatic visual defect inspection
US10262831B2 (en) 2016-12-21 2019-04-16 Kla-Tencor Corporation Method and system for weak pattern quantification
US11237119B2 (en) * 2017-01-10 2022-02-01 Kla-Tencor Corporation Diagnostic methods for the classifiers and the defects captured by optical tools
CN112229853B (zh) * 2019-06-26 2022-11-29 长鑫存储技术有限公司 液滴型缺陷的检测方法和检测系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3380065B2 (ja) * 1993-10-08 2003-02-24 松下電器産業株式会社 領域識別装置及び階調変換処理装置
JPH1013854A (ja) * 1996-06-18 1998-01-16 Mitsubishi Electric Corp 映像強調装置
JP2000030652A (ja) * 1998-07-10 2000-01-28 Hitachi Ltd 試料の観察方法およびその装置
JP4771714B2 (ja) * 2004-02-23 2011-09-14 株式会社Ngr パターン検査装置および方法
JP5094033B2 (ja) * 2006-03-27 2012-12-12 株式会社日立ハイテクノロジーズ パターンマッチング方法、及びパターンマッチングを行うためのコンピュータープログラム
JP5401005B2 (ja) * 2006-06-16 2014-01-29 株式会社日立ハイテクノロジーズ テンプレートマッチング方法、および走査電子顕微鏡
JP5075646B2 (ja) * 2008-01-09 2012-11-21 株式会社日立ハイテクノロジーズ 半導体欠陥検査装置ならびにその方法

Also Published As

Publication number Publication date
US20090208090A1 (en) 2009-08-20
US8331651B2 (en) 2012-12-11
US20120002861A1 (en) 2012-01-05
US8045789B2 (en) 2011-10-25
JP2009164436A (ja) 2009-07-23

Similar Documents

Publication Publication Date Title
JP5075646B2 (ja) 半導体欠陥検査装置ならびにその方法
JP5981838B2 (ja) 検査画像内の欠陥を検出するためのシステム、方法及びコンピュータプログラム製品
JP5568277B2 (ja) パターンマッチング方法、及びパターンマッチング装置
JP6009351B2 (ja) 検査画像内の分類のためのシステム、方法、及びコンピュータプログラム製品
US7507961B2 (en) Method and apparatus of pattern inspection and semiconductor inspection system using the same
JP5065943B2 (ja) 製造プロセスモニタリングシステム
JP5639925B2 (ja) パターンマッチング装置、及びコンピュータープログラム
JP2013257304A5 (ja)
TWI475187B (zh) Image processing devices and computer programs
KR20140039075A (ko) 영역 결정 장치, 관찰 장치 또는 검사 장치, 영역 결정 방법 및 영역 결정 방법을 사용한 관찰 방법 또는 검사 방법
TW201351305A (zh) 使用以cad為基礎之環境背景屬性之缺陷分類
JP5647999B2 (ja) パターンマッチング装置、検査システム、及びコンピュータプログラム
JP5478681B2 (ja) 半導体欠陥検査装置ならびにその方法
JP2004185019A (ja) パターン検査装置、パターン検査方法および記録媒体
JP7459007B2 (ja) 欠陥検査装置及び欠陥検査方法
US8014587B2 (en) Pattern test method of testing, in only specific region, defect of pattern on sample formed by charged beam lithography apparatus
JP4969635B2 (ja) パターンレイヤーデータ生成方法、及びパターンレイヤーデータ生成装置
JP2009188099A (ja) 欠陥分類装置、欠陥分類方法およびそのコンピュータ・プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120827

R150 Certificate of patent or registration of utility model

Ref document number: 5075646

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350