JP2009188099A - 欠陥分類装置、欠陥分類方法およびそのコンピュータ・プログラム - Google Patents
欠陥分類装置、欠陥分類方法およびそのコンピュータ・プログラム Download PDFInfo
- Publication number
- JP2009188099A JP2009188099A JP2008025153A JP2008025153A JP2009188099A JP 2009188099 A JP2009188099 A JP 2009188099A JP 2008025153 A JP2008025153 A JP 2008025153A JP 2008025153 A JP2008025153 A JP 2008025153A JP 2009188099 A JP2009188099 A JP 2009188099A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- inspection
- occurrence rate
- defects
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】欠陥検査結果から不良発生率を容易に予測することが可能な欠陥分類装置を提供すること。
【解決手段】データベース24には、欠陥検出回数と不良発生率との関係が予め格納される。欠陥同一判定部21は、複数の検査工程に配置された欠陥検査装置によって検出された欠陥が同一欠陥であるか否かを判定して欠陥検出回数を求める。不良発生率導出部22は、データベース24を参照して、欠陥同一判定部21によって求められた欠陥検出回数から不良発生率を導出する。したがって、欠陥検査結果から不良発生率を容易に予測することが可能となる。
【選択図】図4
【解決手段】データベース24には、欠陥検出回数と不良発生率との関係が予め格納される。欠陥同一判定部21は、複数の検査工程に配置された欠陥検査装置によって検出された欠陥が同一欠陥であるか否かを判定して欠陥検出回数を求める。不良発生率導出部22は、データベース24を参照して、欠陥同一判定部21によって求められた欠陥検出回数から不良発生率を導出する。したがって、欠陥検査結果から不良発生率を容易に予測することが可能となる。
【選択図】図4
Description
本発明は、半導体集積回路の製造工程において発生する欠陥を分類する技術に関し、特に、欠陥検査結果に基づいて不良の発生確率を推定することにより欠陥を分類する欠陥分類装置、欠陥分類方法およびそのコンピュータ・プログラムに関する。
近年、半導体集積回路の高集積化、多機能化が進み、集積される回路規模も大きくなってきている。このような半導体集積回路の製造においては、ウェハに多くの回路パターンや保護膜などが積層される。また、1枚のウェハに複数の半導体集積回路が形成されるのが一般的である。
このような半導体集積回路の製造工程において、ウェハ上に異物が付着すると回路パターンに欠陥が生じ、配線のショートやオープンなどの不良が発生する場合がある。これらの不良は、ウェハを切断して個々の素子に分離しなくても、ウェハ上に検査用のプローブを当て、半導体集積回路の電気的特性を測定することによって検出することができる。
このような不良の発生を早期に検出して対策をとるために、欠陥検査装置を用いた欠陥検査が行われる。また、欠陥検査によって得られた欠陥の位置情報に基づいて、工学顕微鏡による色・形態観察やEPMA(Electron Probe Micro Analyzer:電子線マイクロアナライザ)分析による組成分析などを行ない、欠陥を幾つかのカテゴリに分類して歩留まり対策に利用する場合もある。
歩留まり悪化の原因となる不良は、半導体製造プロセス途中において発生した欠陥に起因している。しかしながら、半導体製造プロセス途中において検出される欠陥は、必ずしも電気的特性の不良につながる訳ではない。たとえば、異物によって検査で異常が検出される場合でも、異物はその後の製造工程途中における洗浄プロセスなどによって除去される場合もある。また、検査装置によって欠陥が検出された場合でも、配線のショートなどには至らずに不良にならない場合もある。
通常、面積が大きい欠陥または根深い欠陥は特性不良か機能不良に至る可能性が高くなる。そのため、不良に至る確率によって欠陥を分類し、不良が発生する確率が高い欠陥に対する対策を行なうことが歩留まり向上において効果的である。これに関連する技術として、下記の文献に開示されたものがある。
非特許文献1においては、ウェハの層毎に歩留まり影響度を算出する技術の1つである致命率算出法について述べられている。
また、特許文献1は、非特許文献1に開示された致命率算出法の問題点を解決するものであり、ウェハの層形成毎に行われる欠陥検査の結果を元に、各検査間の欠陥座標を対応付ける処理を行って、同一欠陥を認識し、さらに、認識した同一欠陥毎に、その欠陥サイズを判定する処理を行って、同一欠陥の検査毎に異なる欠陥サイズを統一する。そして、微小欠陥を除外する処理を行い、欠陥解析の対象とする欠陥データを絞り込む。
また、特許文献2に開示された欠陥検査方法は、被検査対象物に応じて、被検査対象物に照射する照明の角度を最適化し、被検査対象物からの反射散乱光を検出する検出光学系の倍率を最適化した光学系から得られた信号に対し、複数の検出画素サイズで異物または欠陥を検出し、特徴量に基いて異物または欠陥をカテゴリに分類するものである。
特開2002−057195号公報
特開2004−093252号公報
S.Hall他、"Yield Monitoring and Analysis in Semiconductor Manufacturing"、「セミコン関西’97ULSI技術セミナー予稿集」、pp. 4/42-4/47、1997年
本出願人は、半導体集積回路における不良の発生が欠陥の横方向のサイズ(表面の面積)だけでなく、深さ方向(ダメージを与える層の数)にも依存することを研究によって見出した。すなわち、半導体集積回路における欠陥の横方向、深さ方向のサイズによって、その半導体集積回路が不良になる確率が変化するのである。
しかしながら、非特許文献1においては、それらのサイズを考慮しない平均の値で議論されており、製造装置不具合などにより欠陥の種類やサイズが異なる場合には対応できないといった問題点がある。また、特許文献1に開示されているように、その欠陥が成長するか否かが不良発生有無の大きな要因となるが、非特許文献1ではそれが考慮されていない。
また、特許文献1は、不良の発生が欠陥の横方向のサイズに依存するとしており、欠陥をサイズ閾値によって分類している。しかしながら、上述のように不良の発生は深さ方向のサイズにも依存するため、歩留まり影響度を正確に予測することはできない。
また、特許文献2は、複数の検出画素サイズで異物または欠陥を検出し、特徴量に基いて異物または欠陥をカテゴリに分類するものである。しかしながら、微小欠陥は検査条件、特に照明条件に影響されやすいため、分類誤差が生じる可能性が大きくなる。また、欠陥の特徴は様々であり、製造工程によって欠陥の特徴量が予測できない場合もある。
本発明は、上記問題点を解決するためになされたものであり、その目的は、欠陥検査結果から不良発生率を容易に予測することが可能な欠陥分類装置、欠陥分類方法およびそのコンピュータ・プログラムを提供することである。
本発明のある局面に従えば、複数の検査工程において得られた欠陥検査結果に基づいて半導体集積回路の欠陥を分類する欠陥分類装置であって、欠陥検出回数と不良発生率との関係が予め格納されるデータベースと、各検査工程において検出された欠陥が同一欠陥であるか否かを判定して欠陥検出回数を求める判定手段と、データベースを参照して、判定手段によって求められた欠陥検出回数から不良発生率を導出する導出手段とを含む。
導出手段は、データベースを参照して、判定手段によって求められた欠陥検出回数から不良発生率を導出するので、欠陥検査結果から不良発生率を容易に予測することが可能となる。
図1は、本発明の実施の形態における欠陥分類方法が適用される半導体集積回路の製造工程の一例を示す図である。この製造工程においては、ウェハ上に金属膜の成膜を行なう成膜工程(S1)の後、ウェハ上にレジストを均一に塗布するレジストの塗布工程(S2)が行なわれる。
次に、パターンが形成されたホトマスクをウェハ上で位置合わせし、そのマスクパターンをレジストに焼き付ける露光工程(S3)が行なわれる。そして、露光によって形成された潜像を現像液を用いてレジストパターンに変える現像工程(S4)が行なわれる。
次に、レジストで覆われていない基板部分を除去するエッチング工程(S5)が行なわれ、不必要になったレジストを除去するレジスト除去工程(S6)が行なわれて、所望のパターンが形成される。S1〜S6に示す工程を繰り返すことにより、ウェハ上に所望のパターンが順次積層される。
図1に示す半導体集積回路の製造工程において、工程の間に頻繁に洗浄を入れることにより欠陥の低減による歩留まりの向上を図る。また、洗浄を行なった後に欠陥検査を入れることにより異常欠陥を早期に検出して対策を速やかに行なうことにより歩留まりの向上を図る。図1においては、金属膜の成膜工程(S1)の前に洗浄1および検査1(欠陥検査A)が行なわれ、金属膜の成膜工程(S1)の後に洗浄2および検査2(欠陥検査B)が行なわれる。また、レジスト除去工程(S6)の後に洗浄3および検査3(欠陥検査C)が行なわれる。
半導体集積回路の製造工程において、リソグラフィ処理、エッチング処理、その他の処理の良否や、異物発生などは、半導体集積回路の歩留まりに大きな影響を及ぼすため、異常や欠陥の発生を早期に、または事前に検出するために製造工程において半導体ウェハ上に形成されたパターンの検査が実施されている。
欠陥検査工程においては、ウェハ上のパターンに存在する異常箇所を特定し、そのサイズおよび形状を抽出することにより欠陥を検出する。この欠陥の検出方法においては、散乱光検出装置によってウェハ上の予め特定された領域(被検査対象)に散乱光を照射し、結像して得られた特定領域の画像と予め入力された設計画像とを比較し、その差分画像に基づいて欠陥が検出される。
光学画像を用いた検査方法として、たとえば特開平3−167456号公報に開示されているような、基板上の領域に光学照射を行ない、その反射光を時間遅延積分センサに結像して得られた画像と予め入力されている設計特性とを比較することによって欠陥を検出する方法や、特公平6−58220号公報に開示されているような、画像取得時の画質劣化をモニタし、それを用いて画像検出時に補正することによって安定した光学画像による比較検査を行う方法などがある。
また、電子線を用いたパターンの比較検査により欠陥を検出する方法もある。たとえば、SEM(Scanning Electron Microscope)方式は高い分解能を有しており、広い面積の中から微小な欠陥や異物を高速で検出することが可能である。
たとえば、特開平5−258703号公報には、通常のSEMの100倍以上(10nA以上)の電子線電流をもつ電子線を基板に照射し、発生する二次電子、反射電子、透過電子のいずれかを検出し、その検出信号から得られる検査画像と参照画像とを比較することにより欠陥を自動検出する方法が開示されている。この画像比較による検査は、検査対象の画像と参照画像との差分を求め、その差分画像が判定しきい値以上であれば欠陥として判定し、判定しきい値未満であれば正常と判定するものである。
現在、光学方式で欠陥や異物を検出し、次にSEM方式を用いてその欠陥や異物を高分解能で観察するといった方法が用いられており、光学式欠陥検査装置とSEM式欠陥検査装置とを組合わせて検査が行われるのが一般的である。
本実施の形態における欠陥分類装置は、このような従来行なわれている欠陥検査工程から得られる情報を用いて、個々の欠陥が不良の原因となるか否かを精度よく判定し、歩留まり向上のための対策効率を高めるものである。以下、本実施の形態における欠陥の分類方法について説明する。
まず、製造工程における複数の連続検査工程、または欠陥が特性不良に至る確率が高い製造工程部分における複数の連続検査工程で得られた欠陥情報を分類する。欠陥が特性不良になる確率が高い工程は、半導体集積回路の構造、パターンサイズなどによって異なるが、欠陥によって不良になりやすい層はその半導体集積回路の設計段階および製造段階でほぼ把握することができる。一般的には、たとえば金属配線パターンの形成時に発生する欠陥が不良になりやすい。
図2は、本発明の実施の形態における欠陥分類方法を説明するための図である。図2(a)は、図1の検査1(欠陥検査A)における検査結果の一例を示しており、欠陥番号に対応してウェハ上の欠陥の所在チップ位置座標、チップ内位置座標、欠陥サイズなどの情報が得られる。なお、図2(a)〜図2(c)においては、所在チップ位置座標およびチップ内位置座標のみを記載しており、欠陥サイズは省略している。
所在チップ位置座標は、ウェハ上の欠陥がどのチップに含まれるかを示している。チップ内位置座標は、そのチップ内における欠陥の位置座標を示しており、X軸座標およびY軸座標によって表されている。
図2(b)および図2(c)はそれぞれ、図1の検査2(欠陥検査B)およびに検査3(欠陥検査C)における検査結果の一例を示しており、図2(a)と同様に欠陥番号に対応してウェハ上の欠陥の所在チップ位置座標、チップ内位置座標、欠陥サイズなどの情報が得られる。
図2(d)に示すように、図2(a)〜図2(c)に示す検査結果から欠陥同一判定が行なわれる。欠陥の位置座標は、ウェハを装置にセットしたときのずれ、欠陥検査装置の座標位置の再現性のばらつき、欠陥のサイズ変化などにより同一欠陥であっても測定ごとに僅かではあるが値が異なる。そこで、同一欠陥であるか否かの判定においては、欠陥位置のずれが所定値未満であれば同一欠陥であると判定し、所定値以上であれば異なる欠陥であると判定する。
一般的な欠陥検査装置における欠陥位置のずれ量は、X軸およびY軸の方向にそれぞれ50μm以下の精度である。また、X軸およびY軸のそれぞれ50μm以内に偶然他の欠陥が発生する確率は十分に小さいため、上記判定方法で事実上問題はない。
次に、同一の欠陥が検出された回数を計算する。たとえば、図2(a)に示す欠陥検査Aで検出されたNo.1の欠陥は、図2(b)に示す欠陥検査BにおいてNo.1の欠陥として検出され、図2(c)に示す欠陥検査CにおいてNo.2の欠陥として検出されているため、検出回数を3回とする。また、欠陥検査Cで検出されたNo.1の欠陥は、欠陥検査Cのみで検出されているため、検出回数を1回とする。
最後に、検出回数から不良発生率を判定する。検査回数と電気的特性の評価によって不良と判定される確率との関係を予めデータベースに格納しておく。そして、検査回数を用いてデータベースを検索することにより不良発生率を判定する。図2(d)においては、検出回数が1回の場合に不良発生率が3%と判定され、検出回数が2回の場合に不良発生率が35%と判定され、検出回数が3回の場合に不良発生率が80%と判定される。
図3は、本発明の実施の形態における欠陥分類装置の概略構成を示すブロック図である。この欠陥分類装置は、コンピュータ本体1、ディスプレイ装置2、FD(Flexible Disk)4が装着されるFDドライブ3、キーボード5、マウス6、CD−ROM(Compact Disc-Read Only Memory)8が装着されるCD−ROM装置7、およびネットワーク通信装置9を含む。欠陥分類プログラムは、FD4またはCD―ROM8等の記憶媒体によって供給される。欠陥分類プログラムはコンピュータ本体1によって実行され、欠陥の分類を行なう。また、欠陥分類プログラムは他のコンピュータより通信回線を経由し、コンピュータ本体1に供給されてもよい。
また、コンピュータ本体1は、CPU10、ROM(Read Only Memory)11、RAM(Random Access Memory)12およびハードディスク13を含む。CPU10は、ディスプレイ装置2、FDドライブ3、キーボード5、マウス6、CD−ROM装置7、ネットワーク通信装置9、ROM11、RAM12またはハードディスク13との間でデータを入出力しながら処理を行なう。FD4またはCD−ROM8に記録された欠陥分類プログラムは、CPU10によりFDドライブ3またはCD−ROM装置7を介してハードディスク13に格納される。CPU10は、ハードディスク13から適宜欠陥分類プログラムをRAM12にロードして実行することによって欠陥の分類を行なう。
図4は、本発明の実施の形態における欠陥分類装置の機能的構成を示すブロック図である。欠陥分類装置1は、ネットワーク通信装置9を介して複数の欠陥検査装置100に接続され、それぞれの欠陥検査装置100から図2(a)〜図2(c)に示すような欠陥検査結果を取得する。
欠陥分類装置1は、欠陥同一判定部21と、不良発生率導出部22と、結果出力部23と、欠陥検出回数と不良発生率との関係を格納するデータベース24とを含む。欠陥同一判定部21および不良発生率導出部22は、主にCPU10がRAM12にロードした欠陥分類プログラムを実行することによって実現される。結果出力部23は欠陥の分類結果を出力する部分であり、図3に示すディスプレイ装置2などに対応する。また、データベース24は、図3に示すハードディスク13などに設けられる。
図5は、本発明の実施の形態における欠陥分類装置の処理手順を説明するためのフローチャートである。まず、欠陥同一判定部21は、ネットワーク通信装置9を介して欠陥検査装置100のそれぞれから図2(a)〜図2(c)に示すような欠陥検査結果(欠陥情報)を取得することにより、欠陥情報を読み取る(S11)。
次に、欠陥同一判定部21は、検査工程における欠陥情報を1つ抽出して対象欠陥とし、前工程における所在チップ位置座標を参照して同一座標位置(同一チップ内)に欠陥があるか否かを判定する(S12)。同一座標位置に欠陥がなければ(S12,No)、欠陥検出回数を“1”とし(S15)、ステップS16に処理が進む。最初の検査工程の欠陥情報であれば前工程がないため、欠陥検出回数が必ず“1”とされる。
同一座標位置に欠陥があれば(S12,Yes)、欠陥同一判定部21は、対象欠陥の位置座標と前工程における欠陥の位置座標とを比較し、X軸方向およびY軸方向に±50μm内にあるか否かを判定する(S13)。
前工程の欠陥が±50μm内にあれば(S13,Yes)、欠陥同一判定部21は同一欠陥であると判定して欠陥検出回数に“1”を加算し(S14)、ステップS16に処理が進む。また、前工程の欠陥が±50μm内になければ(S13,No)、欠陥同一判定部21は欠陥検出回数を“1”とし(S15)、ステップS16に処理が進む。
ステップS16において、全ての欠陥情報の処理が終了したか否かが判定される。処理していない欠陥情報があれば(S16,No)、ステップS12に戻って以降の処理を繰り返す。全ての欠陥情報の処理が終了すれば(S16,Yes)、欠陥情報の統計をとる(S17)。ここでは、図2(d)に示すように、異なる欠陥であると判定された欠陥のそれぞれについて欠陥検出回数が求められる。
次に、不良発生率導出部22は、データベース24を参照して、それぞれの欠陥に対応する不良発生率を導出する(S18)。最後に、結果出力部23は、不良発生率導出部22によって導出されたそれぞれの欠陥に対応する不良発生率をディスプレイ装置2などに出力して(S19)、処理を終了する。
欠陥の検出回数は、特性不良と直接関係する。すなわち、欠陥の検出回数は欠陥のサイズおよび深さとも表すことができ、検出回数が多いほどより大きいまたはより深い欠陥であるため、不良に至る可能性が高くなる。そのため、チップ、ウェハ、ロットなどについて比較分析する場合、検出回数と頻度とによって歩留まりに対する影響を予測することができる。
図6は、各検査工程で検出された欠陥の一例を示す図である。図6は、検査工程A〜Fにおいて検出された欠陥を示しており、製造工程における多層化によって欠陥の面積、形状および画像の濃淡が異なっていることが分かる。通常、上層の被覆によって再度検出される欠陥部分の2次元観察においては面積がより小さく見える。
また、観察の際に表面の物質反射光による欠陥画像の色および濃淡も異なっている。欠陥による表面の凹凸は、検査工程においては画像の濃淡値で表される。このように、多層工程における欠陥の面積、形状および画像の濃淡値とも異なっている。
また、欠陥の原因や種類によって、検査工程で現れる様子も異なっている。上述の先行技術で開示された欠陥特徴量による分類方法を用いた場合、欠陥のサイズ統一などで複雑な処理工程が必要になる。しかしながら、欠陥の座標位置は画像要素に影響されず、より簡単に同一欠陥が再検出されたか否かを判断することができる。
通常、比較的面積が大きな欠陥は次の工程まで持ち込まれやすく、再検出される回数が多くなる。欠陥が成長していると考えても良い。しかしながら、表面の面積が小さな欠陥であっても再検出される場合には成長した根深い欠陥であり、表面の面積が大きな欠陥と同様に不良に至る可能性がある。したがって、歩留まり影響度について、欠陥の表面の面積だけを考慮して不良に至る可能性を判断するのは適切ではない。
以上の理由により、本実施の形態においては欠陥の再検出回数を求めて欠陥を分類することにより、より簡単に歩留まり影響度を予測することができる。
以上説明したように、本実施の形態における欠陥分類装置によれば、欠陥同一判定部21が各検査工程において検出された欠陥が同一欠陥であるか否かを判定して欠陥検出回数を求め、不良発生率導出部22がデータベース24を参照して欠陥検出回数から不良発生率を求めるようにしたので、欠陥検査結果から不良発生率を容易に予測することができ、不良発生率が高い欠陥について対策をとることにより製造工程における歩留まりの向上を図ることが可能となった。
また、欠陥検査装置による欠陥検出結果から不良発生率を予測するため、既存の欠陥検査装置以外の新たな検査装置が不要であり、検査工程におけるコストを削減することが可能となった。
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 コンピュータ本体、2 ディスプレイ装置、3 FDドライブ、4 FD、5 キーボード、6 マウス、7 CD−ROM装置、8 CD−ROM、9 ネットワーク通信装置、10 CPU、11 ROM、12 RAM、13 ハードディスク、21 欠陥同一判定部、22 不良発生率導出部、23 結果出力部、24 データベース。
Claims (5)
- 複数の検査工程において得られた欠陥検査結果に基づいて半導体集積回路の欠陥を分類する欠陥分類装置であって、
欠陥検出回数と不良発生率との関係が予め格納されるデータベースと、
各検査工程において検出された欠陥が同一欠陥であるか否かを判定して欠陥検出回数を求める判定手段と、
前記データベースを参照して、前記判定手段によって求められた欠陥検出回数から不良発生率を導出する導出手段とを含む、欠陥分類装置。 - 前記判定手段は、ある検査工程で検出された欠陥の座標が前検査工程で検出された欠陥の座標から所定範囲内にある場合に同一欠陥と判定する、請求項1記載の欠陥分類装置。
- 前記欠陥検査結果は、半導体集積回路の製造工程に入れられた複数の洗浄工程の後にそれぞれ配置された複数の欠陥検査装置によって生成される、請求項1または2記載の欠陥分類装置。
- 複数の検査工程において得られた欠陥検査結果に基づいて半導体集積回路の欠陥を分類する欠陥分類方法であって、
各検査工程において検出された欠陥が同一欠陥であるか否かを判定して欠陥検出回数を求めるステップと、
欠陥検出回数と不良発生率との関係が予め格納されるデータベースを参照して、前記求められた欠陥検出回数から不良発生率を導出するステップとを含む、欠陥分類方法。 - 複数の検査工程において得られた欠陥検査結果に基づいて半導体集積回路の欠陥を分類する欠陥分類方法をコンピュータに実行させるためのコンピュータ・プログラムであって、
各検査工程において検出された欠陥が同一欠陥であるか否かを判定して欠陥検出回数を求めるステップと、
欠陥検出回数と不良発生率との関係が予め格納されるデータベースを参照して、前記求められた欠陥検出回数から不良発生率を導出するステップとをコンピュータに実行させる、コンピュータ・プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008025153A JP2009188099A (ja) | 2008-02-05 | 2008-02-05 | 欠陥分類装置、欠陥分類方法およびそのコンピュータ・プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008025153A JP2009188099A (ja) | 2008-02-05 | 2008-02-05 | 欠陥分類装置、欠陥分類方法およびそのコンピュータ・プログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009188099A true JP2009188099A (ja) | 2009-08-20 |
Family
ID=41071069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008025153A Withdrawn JP2009188099A (ja) | 2008-02-05 | 2008-02-05 | 欠陥分類装置、欠陥分類方法およびそのコンピュータ・プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009188099A (ja) |
-
2008
- 2008-02-05 JP JP2008025153A patent/JP2009188099A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI784018B (zh) | 用於使用半導體製造程序中之深度學習預測缺陷及臨界尺寸之系統及方法 | |
CN108463875B (zh) | 使用具有晶片图像数据的设计数据改进半导体晶片检验器的缺陷敏感度 | |
JP5075646B2 (ja) | 半導体欠陥検査装置ならびにその方法 | |
TWI517210B (zh) | Pattern evaluation method and pattern evaluation device | |
US7711177B2 (en) | Methods and systems for detecting defects on a specimen using a combination of bright field channel data and dark field channel data | |
US20070280526A1 (en) | Determining Information about Defects or Binning Defects Detected on a Wafer after an Immersion Lithography Process is Performed on the Wafer | |
US8538130B2 (en) | CD metrology system and method of classifying similar structural elements | |
US20090290784A1 (en) | Methods and systems for binning defects detected on a specimen | |
JP2017523390A (ja) | 検査のための高解像度フルダイイメージデータの使用 | |
JP2011047724A (ja) | 欠陥検査装置およびその方法 | |
US7512501B2 (en) | Defect inspecting apparatus for semiconductor wafer | |
JP5192795B2 (ja) | 電子ビーム測定装置 | |
US10719655B2 (en) | Method and system for quickly diagnosing, classifying, and sampling in-line defects based on CAA pre-diagnosis database | |
US20160217240A1 (en) | Methodology Of Incorporating Wafer Physical Measurement With Digital Simulation For Improving Semiconductor Device Fabrication | |
CN110892516B (zh) | 识别晶片上的干扰缺陷的来源 | |
US9589086B2 (en) | Method for measuring and analyzing surface structure of chip or wafer | |
US20170161888A1 (en) | Reducing registration and design vicinity induced noise for intra-die inspection | |
JP2008047635A (ja) | 欠陥検査方法および欠陥検査装置 | |
JP4982125B2 (ja) | 欠陥検査方法及びパターン抽出方法 | |
JP2005236094A (ja) | 半導体装置の製造方法、不良解析方法および不良解析システム | |
JP2004079593A (ja) | 異物検査方法及び異物検査装置 | |
WO2019006222A1 (en) | SYSTEMS AND METHODS FOR PREDICTING DEFECTS AND CRITICAL DIMENSION USING DEEP LEARNING IN A SEMICONDUCTOR MANUFACTURING PROCESS | |
US20220196580A1 (en) | Defect inspection methods of semiconductor wafers | |
JP5478681B2 (ja) | 半導体欠陥検査装置ならびにその方法 | |
JP2009188099A (ja) | 欠陥分類装置、欠陥分類方法およびそのコンピュータ・プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110405 |