CN105074896B - 图案测定装置以及半导体测量系统 - Google Patents

图案测定装置以及半导体测量系统 Download PDF

Info

Publication number
CN105074896B
CN105074896B CN201480009471.7A CN201480009471A CN105074896B CN 105074896 B CN105074896 B CN 105074896B CN 201480009471 A CN201480009471 A CN 201480009471A CN 105074896 B CN105074896 B CN 105074896B
Authority
CN
China
Prior art keywords
pattern
circuit pattern
measurement
circuit
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480009471.7A
Other languages
English (en)
Other versions
CN105074896A (zh
Inventor
丰田康隆
长谷川升雄
加藤毅
菅原仁志
北条穰
日比野大辅
新藤博之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN105074896A publication Critical patent/CN105074896A/zh
Application granted granted Critical
Publication of CN105074896B publication Critical patent/CN105074896B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G01N23/2251—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/22—Optical or photographic arrangements associated with the tube
    • H01J37/222—Image processing arrangements associated with the tube
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/28—Electron or ion microscopes; Electron or ion diffraction tubes with scanning beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2223/00—Investigating materials by wave or particle radiation
    • G01N2223/60—Specific applications or type of materials
    • G01N2223/611—Specific applications or type of materials patterned objects; electronic devices
    • G01N2223/6113—Specific applications or type of materials patterned objects; electronic devices printed circuit board [PCB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/22—Treatment of data
    • H01J2237/221—Image processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/28—Scanning microscopes
    • H01J2237/2813—Scanning microscopes characterised by the application
    • H01J2237/2817—Pattern inspection

Landscapes

  • Engineering & Computer Science (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Biochemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Theoretical Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

本发明的目的在于提供一种能够求出用于适当地选择针对半导体器件的处理的评价结果的图案测定装置以及半导体测量系统。为了达到上述目的，本发明提出一种图案测定装置，其具备进行电子器件的电路图案和基准图案的比较的运算装置，该运算装置根据上述电路图案和基准图案之间的测量结果与至少2个阈值的比较，以电路图案的处理单位将该电路图案分类。

Description

图案测定装置以及半导体测量系统
技术领域
本发明涉及一种执行电子器件的测量的图案测定装置，特别涉及通过比较电子器件的电路图案和基准图案来判定该电路图案的处理工艺的图案测定装置以及半导体测量系统。
背景技术
近年来的半导体细微化、多层化取得发展，逻辑也复杂化，因此其制造为极其困难的状况。作为其结果，由制造工艺引起的缺陷有多发的倾向，准确地检查该缺陷变得重要。审查(Review)SEM或CD-SEM被用于这些缺陷的详细检查和测量(测定)。这些SEM检查或测量基于光学模拟的对象坐标或基于光学检查装置的检查结果的对象坐标所对应的电路图案。提出了各种检查、测量方法，不过特别在65nm以下的半导体制造工艺中，出于准确地掌握光接近效应造成的缺陷的状态，使用通过与基准图案的形状比较来检测缺陷的方法(专利文献1、专利文献2)。
按照以下顺序进行与基准图案的形状比较。首先，操作员将理想的形状的电路图案定义为基准图案。作为基准图案，使用通过模拟生成设计数据和实际制造的电路图案的电路图案、检查操作员从所制造的电路图案中选择出的金图案(golden pattern)等。接着，使用边缘检测处理等，从摄影图像提取出电路图案。接着，将基准图案和电路图案进行叠加。通过手动调整或基于图案匹配的自动调整进行叠加。电路图案的形状根据半导体的制造条件和电路布局而变形为各种各样的形状。因此，在专利文献2中，以确切地掌握这些变形的程度为目的，在包括检查坐标的二维区域中设定测量区域，以预定的间隔详尽地测量包括在测量区域中的基准图案和电路图案的边缘间的距离。接着，将从测量区域得到的多个测量值进行平均化，将其结果作为测量区域的测定值，通过和预定的阈值进行比较来判定电路图案的正常或缺陷，将包括缺陷的电路图案传递给电路设计或掩模修正的工艺。
现有技术文献
专利文献
专利文献1：日本特开2004-163420号公报(对应美国专利USP7，796，801)
专利文献2：日本特开2007-248087号公报(对应美国专利USP8，019，161)
发明内容
发明要解决的课题
根据专利文献1、专利文献2所公开的测定方法，能够确定设计数据(布局数据)和实际图案数据之间的二维形状差，但当将通过存在于预定测量区域内的基准图案和电路图案的边缘的比较所求出的多个测量值的平均值设为测定值时，根据存在于测量区域内的电路图案的正常部位的比率和异常部位的比率，测定值发生变化。
例如，当密度高的电路图案和密度低的电路图案的双方包括相同尺寸的缺陷时，密度低的电路图案在测量区域内占有的异常部位的比率高，所以与密度高的电路图案的测定值相比，得到表示异常度高的情况的测定值。在根据通过这样的顺序求出的测定值来准确地判定有无在多个不同形状的电路图案中包括的缺陷的情况下，需要针对每个电路图案的形状优化缺陷判定的阈值，或者针对每个电路图案的形状优化测量区域的尺寸，需要非常复杂的步骤。
以下说明图案测定装置以及半导体测量系统，其目的为求出用于适当地选择针对半导体器件的处理的评价结果。
用于解决课题的手段
作为达到上述目的的一个方式，提出一种图案测定装置，其具备一种比较电子器件的电路图案和基准图案的运算装置，该运算装置根据上述电路图案和基准图案之间的测量结果与至少2个阈值的比较，以电路图案的处理单位将该电路图案分类。
另外，作为达到上述目的其他方式，提出一种图案测定装置，其具备一种比较电子器件的电路图案和基准图案的运算装置，该运算装置根据上述电路图案和基准图案之间的测量结果、上述电路图案的测量部分与其他层之间的关系信息，将上述测量部位分类。
进而，作为达到上述目的其他方式，提出一种图案测定装置，其具备一种比较电子器件的电路图案和基准图案的运算装置，该运算装置针对多个图案求出基于通过多个曝光条件得到的图案的测定结果的曝光装置的工艺窗口，选择定义针对多个图案而得到的多个工艺窗口的公共区域的轮廓(工艺窗口内外的边界)的工艺窗口的图案，作为测定对象图案。
另外，提出一种半导体测量系统，通过比较电子器件的电路图案和基准图案，判定该电路图案的处理工艺，该半导体测量系统具备：检测单元，其从该电路图案的摄影图像检测图案边缘；测量单元，其测量存在于预定的测量区域内的该图案边缘和该基准图案的间隔；选拔单元，其从该测量区域内的多个部位的测量值中以包括最大测量值的方式选拔预定的图案长度或面积的量的测量值组；计算单元，其根据上述测量值组计算该电路图案的形状得分；以及判定单元，其比较该形状得分和预定的阈值，判定该电路图案的处理工艺。
发明的效果
根据上述结构，能够适当地选择针对半导体器件的处理或得到用于选择的必要信息。
附图说明
图1是表示通过比较基准图案和图案边缘而进行检查的顺序的流程图。
图2是表示半导体测量系统的结构的图。
图3是表示基准图案和图案边缘的比较的图。
图4是表示形状得分的阈值判定顺序的流程图。
图5是表示确定形状得分计算点的设计坐标的顺序的流程图。
图6是表示通过上下层图案的分析而缩小修正对象电路图案的范围的顺序的流程图。
图7是表示将检查结果登记到热点库中的顺序的流程图。
图8是表示检查结果和上下层图案的比较的图。
图9是表示检查结果和热点库的比较的图。
图10是表示工艺窗口的图。
图11是表示通过PWA缩小监视对象电路图案的范围的顺序的流程图。
图12是表示通过修正履历缩小监视对象电路图案的范围的顺序的流程图。
图13是表示修正履历的数据的图。
图14是表示显示检查信息的GUI的画面的图。
图15是表示检查顺序的流程图。
图16是表示根据测定对象层的测定对象图案和其他层的图案的位置关系设定测定条件的工序的流程图。
图17是表示对测定对象图案设定测量框的例子的图。
图18是表示根据FEM晶片的测定选择测定对象图案的工序的流程图。
图19是表示包括图案测定装置的图案测定系统的一例的图。
具体实施方式
以下所说明的实施例涉及图案测定装置，例如涉及针对多个不同形状的电路图案，通过统一了缺陷有无的阈值进行判定，决定电路图案的处理工艺的图案测定装置。
在本实施例中，说明一种半导体测量系统，通过比较电子器件的电路图案和基准图案，判定该电路图案的处理工艺(process)，该半导体测量系统的特征在于，具备：从该电路图案的摄影图像检测图案边缘的单元；测量存在于预定的测量区域内的该图案边缘和该基准图案的间隔的单元；从该测量区域内的多个部位的测量值中，以包括间隔最大的测量值的方式选择预定的图案长度量的测量值组的单元；根据上述测量值组计算该电路图案的形状得分的单元；以及比较该形状得分和预定的阈值，判定该电路图案的处理工艺的单元。
根据上述结构，通过比较电子器件的电路图案和基准图案，详尽地测量两者的形状误差，根据基于图案长度、面积等不依存于电路图案的形状的制约而选择出的多个测量值计算电路图案的形状得分，由此可以通过进行了统一的阈值对多个不同形状的电路图案进行缺陷判定，能够准确地判定之后的电路图案的处理工艺。
以下说明半导体测量装置，其通过比较基准图案和从摄像图像提取出的图案边缘，将电路图案的形状得分化，使用阈值等判定电路图案的处理工艺。本实施例中，如以下那样执行基准图案和从摄像图像提取出的图案边缘的比较、形状的得分化、以及电路图案的处理工艺的判定。
首先，将通过SEM对怀疑存在系统缺陷的晶片上的电路图案进行摄影而得的图像输入到半导体测量系统中。通过基于光学模拟进行的设计布局的检查和用亮视野检查装置等检测出的缺陷的分析，可以确定晶片上的系统缺陷的坐标。接着使用边缘检测处理等，从摄影图像提取出电路图案的图案边缘。
接着，将基准图案和电路图案叠加来测量基准图案和电路图案的形状误差。通过手动调整和基于图案匹配的自动调整来进行叠加。基准图案是理想形状的电路图案，由检查操作员进行定义。作为基准图案，使用通过光学模拟生成了表示根据设计数据形成的图案的轮廓线的图形或实际制造的电路图案的电路图案、检查操作员从已经制造出的电路图案中选择出的金图案等。作为金图案，也能够使用通过工艺窗口的解析而求出的最佳曝光条件的电路图案。
电路图案的形状根据半导体的制造条件和电路布局而变形为各种形状。以确切地掌握这些变形的程度为目的，在包括检查坐标的二维区域中设定测量区域，按照预定的间隔详尽地测量在测量区域中包括的基准图案和电路图案的边缘间的距离。接着，进行从测量区域得到的多个测量值的平均化等统计处理，将其结果设为测量区域的测定值。
在本实施例中，提出一种半导体测量系统，其通过统一的阈值对多个不同形状的电路图案进行缺陷判定，作为用于决定电路图案的处理工艺的一个方式，通过比较电子器件的电路图案和基准图案，判定该电路图案的处理工艺，该半导体测量系统的特征在于，具备：从该电路图案的摄影图像检测图案边缘的单元；测量存在于预定的测量区域内的该图案边缘和该基准图案的间隔的单元；从该测量区域内的多个部位的测量值中，以包括最大测量值的方式选拔预定的图案长度量的测量值组的单元；根据上述测量值组计算该电路图案的形状得分的单元；以及比较该形状得分和预定的阈值，判定该电路图案的处理工艺的单元。
另外，在以下说明的实施例中说明了半导体测量系统的例子，其通过比较电子器件的电路图案和基准图案，判定该电路图案的处理工艺，该半导体测量系统的特征在于，具备：从该电路图案的摄影图像检测图案边缘的单元；测量存在于预定的测量区域内的该图案边缘和该基准图案的间隔的单元；从该测量区域内的多个部位的测量值中以包括最大测量值的方式选拔预定的面积量的测量值组的单元；根据上述测量值组计算该电路图案的形状得分的单元；以及比较该形状得分和预定的阈值，判定该电路图案的处理工艺的单元。
另外，在以下说明的实施例中说明半导体测量系统的例子，其特征在于，阈值是用于判别该电路图案的异常和正常的阈值。
另外，在以下说明的实施例中说明半导体测量系统的例子，其特征在于，阈值是用于判别该电路图案的正常、标度线/掩模修正对象和量产时的监视对象的2个阈值。
另外，在以下说明的实施例中说明半导体测量系统的例子，其特征在于，具有求出与计算出了该形状得分的该电路图案的部位对应的设计坐标的单元。
另外，在以下说明的实施例中说明半导体测量系统的例子，其特征在于，具备比较计算出了该形状得分的该电路图案的部位和设计信息，计算该电路图案的致命度，选拔标度线/掩模修正对象的单元。
另外，在以下说明的实施例中说明半导体测量系统的例子，其特征在于，具备比较与判定为异常的该电路图案对应的设计信息和危险点的数据库，在该设计信息没有被登记到该数据库中时，将该设计信息登记到该数据库中的单元。
另外，在以下说明的实施例中说明半导体测量系统的例子，其特征在于，具备针对被判定为异常的多个电路图案求出工艺窗口，将限制最大焦距、最小焦距、最大剂量、最小剂量的2个以上的电路图案决定为量产时的监视对象的单元。
另外，在以下说明的实施例中说明半导体测量系统的例子，其特征在于，具备保持被设为标度线/掩模修正对象的电路图案的履历信息，根据上述履历决定量产时的监视对象的电路图案的单元。
另外，在以下说明的实施例中说明半导体测量系统的例子，其包括扫描电子显微镜，该电子显微镜根据通过在电子器件上扫描电子束而得到的电子形成图像数据。
另外，在以下说明的实施例中说明半导体测量系统的例子，其特征在于，具备显示以下数据中的一个以上数据的画面，即计算出该形状得分的该电路图案的部位、计算出该形状得分的该电路图案的部位的设计坐标、该形状得分、该修正履历、该处理程序判定缺陷、该工艺窗口解析结果、成为了标度线/掩模修正对象的电路图案的设计坐标、成为了该标度线/掩模修正对象的电路图案的图、成为量产时的监视对象的电路图案的设计坐标以及成为该量产时的监视对象的电路图案的图。
通过比较电子器件的电路图案和基准图案，详尽地测量两者的形状误差，根据基于图案长度、面积等不依存于电路图案的形状的制约而确定的多个测量值计算电路图案的形状得分，由此能够通过统一的阈值对多个不同形状的电路图案进行缺陷判定，能够准确地判定之后的电路图案的处理工艺。
以下，说明半导体测量装置，其通过比较基准图案和从摄像图像提取出的电路图案将电路图案的形状得分化，使用阈值等判定电路图案的处理工艺。
图2是半导体测量系统的概略结构图。半导体测量系统由取得电路图案的图像数据的扫描型电子显微镜201(Scanning Electron Microscope：以下称为SEM)和通过图像数据的分析检查电路图案的控制装置202构成。SEM201对制造了电子器件的晶片等试样203照射电子束220，通过二次电子检测器204和反射电子检测器205、206捕捉从试样203释放的电子，通过A/D转换器207转换为数字信号。数字信号被输入到控制装置202后存储在存储器208中，通过CPU209、ASIC和FPGA等图像处理硬件210进行与目的对应的图像处理，检查电路图案。
进而，控制装置(运算装置)202与具备输入单元的显示器211连接，具有对用户显示图像和检查结果等的GUI(Graphical User Interface图形用户界面)等功能。另外，也能够将控制装置202的控制的一部分或全部分配给搭载了CPU和能够积累图像的存储器的电子计算机等进行处理和控制。另外，控制装置202经由网络或总线等与摄像配方装置212连接，该摄像配方装置212手动、或者利用电子器件的设计数据213来生成包括检查所需的电子器件的坐标、用于检查定位的图案匹配用的模板、摄影条件等的摄像配方。
图19是表示包括图案测定装置的图案测定系统的一例的图。该系统内主要包括：扫描电子显微镜本体1901；控制装置1902，其控制该扫描电子显微镜本体1901；图案测定装置1903，其传输控制装置1902所需要的信息，并且根据通过扫描电子显微镜本体1901取得的信号，根据在试样上形成的图案的测定和该测定结果，形成曝光装置的工艺窗口；设计数据存储介质1904，其存储半导体器件的设计数据；以及输入装置1905，其用于输入必要的信息。在图19的例子中说明设置与扫描电子显微镜不同的图案测定装置的例子，不过也可以通过设置在扫描电子显微镜上的运算装置执行图案测定。另外，在本实施例中说明了将SEM用作摄像装置的例子，不过不限于此，例如也可以根据例如通过对试样扫描聚焦离子束而得到的信号，将形成该扫描图像的聚焦离子束(Focused Ion Beam)装置作为摄像装置。
在图案测定装置1903内的运算装置1906中包括：测定条件设定部1908，其设定测定所需要的条件；测定值运算部1909，其根据通过扫描电子显微镜本体1901得到的信号，测定边缘间的尺寸；工艺窗口生成部1910，其根据预定的阈值将测定了FEM晶片时的图案测定结果进行分类，并且根据预定的阈值所包括的图案的聚焦条件、剂量条件生成工艺窗口；以及图案选择部1911，其选择成为测定对象的图案。另外，在图案测定装置1903中内置用于将通过测定条件设定部1908设定的测定条件存储为配方的存储器1907。存储器1907中除了存储测定配方以外，还存储通过测定值运算部1906得到的测定结果、通过工艺窗口生成部1910生成的工艺窗口等。
另外，例如通过GDS格式、OASIS格式等表现存储在设计数据存储介质1904中的设计数据，以预定的形式进行存储。另外，如果显示设计数据的软件能够显示其格式形式，并能够作为图形数据进行处理，则不管设计数据的种类。
图15是表示半导体图案的测量工序的流程图。首先，操作员使用配方生成装置212和图案测量装置1903设定检查(测定)条件(步骤1501)。检查条件是SEM201的摄影倍率和电路图案的坐标(以下为检查坐标)、测量区域、检查方法(后述的检查方法和尺寸的测量等)、检查所需要的参数等，是用于通过SEM201取得并检查检查对象的电路图案的摄影图像的信息。检查坐标是预测通过光学模拟求出的缺陷的产生的标度线或晶片的坐标、通过外观检查装置等确认了缺陷的产生的标度线或晶片的坐标。
这样的检查坐标，通过使用光学模拟进行缺陷的预测的装置214和生成基于晶片的外观检查装置的检查坐标的装置215等被提供给摄影配方生成装置212。测量区域是以包围检查坐标的方式设定的二维区域的坐标信息，由检查操作员决定。
接着，生成摄影配方(步骤1502)。摄影配方是用于控制SEM201的数据，定义由检查操作员等设定的检查条件、用于根据摄影图像确定检查点的模板。接着，根据配方通过SEM201拍摄电路图案(步骤1503)。接着，进行图案匹配，确定摄影图像内的检查点(步骤1504)。接着，使用后述的方法进行电路图案的测量(步骤1505)。最后，使用测定值判定电路图案的处理工艺(步骤1506)。通过比较本发明的检查的测定值和由检查操作员决定的预定阈值以及后述的电路图案的分析，进行处理工艺的判定。
图14表示检查结果的GUI画面1400。在显示器211、摄影配方生成装置212、搭载有分配了控制装置202的控制的一部分或全部的CPU和能够累积图像的存储器的电子计算机的画面上使用GUI程序显示该GUI画面1100。GUI程序被存储在半导体测量装置的存储器中，通过半导体测量装置的CPU的处理来执行。
半导体测量装置根据检查结果，在GUI画面1400的电路图案显示窗口1401显示基准图案1402、电路图案1403、测量区域1404。另外，在检查结果窗口1404显示测定值和判定结果。另外，在检查参数窗口1406显示各种检查参数。
使用图1和图3说明更详细的电路图案的处理工艺(正常(什么都不做)，修正设计布局和掩模、在量产时进行监视)的判定顺序。图1是表示处理工艺判定的顺序的流程图。首先，输入通过光学模拟的分析和外观检查装置确定的怀疑存在系统缺陷的电路图案的摄影图像(步骤101)。基准图案是成为制造目标的形状的电路图案，例如是通过模拟设计数据和实际制造的电路图案而生成的电路图案、由操作员从制造出的电路图案中选择出的金图案。基准图案存储在摄影配方、设置在半导体测量装置内的存储器中。
接着，提取摄影图像中包括的图案边缘(步骤102)。为了比较基准图案和摄影的图像所包括的图案边缘的形状，进行两者的叠加，测量基准图案和图案边缘的形状误差。图3表示将基准图案301和图案边缘302进行了叠加的结果。叠加位置可以使用通过在检查前段实施的图案匹配的结果来决定，也可以通过比检查前段更准确的图案匹配算法进行再次实施。
接着，测量位于测量区域300内的基准图案301和图案边缘302的距离306(步骤103)。为了确切地掌握各种形状变形，按照像素单位或子像素单位的间隔将测量点设定在基准图案上(或图案边缘上)，详尽地测量两者的间隔。可以通过专用的硬件执行以上那样的图案匹配和测定处理等，也可以使通用的计算机执行上述或后述的处理。
另外，测量点以预定或任意的间隔而设定，作为从该测量点在预定的方向(例如一定方向、对每个图案部位分配的方向、垂直于基准图案301的边缘的方向等)、离测量点最近的图案边缘302上的点、或者是离测量点最近的图案边缘302上的点，朝向以与连接其他测量点和其对应点间的直线不交叉的方式而设定的对应点设定测定方向。另外，测定方向不限于上述情况，也可以根据与上述不同的预定条件设定测定方向。测定方向的设定也可以根据上述条件等自动进行设定。
另外，测定基准图案和图案边缘之间的距离的目的之一是求出两者的形状差，因此优选求出变形前后的对应点间的距离，因此，优选将离设置在基准图案301上的测量点最近的图案边缘302上的点作为对应点来设定测定方向。但是也能够设置预定的制约(例如设定为测定方向被包括在预定的角度范围内)来设定测定方向，使得不会由于不能预期的电路图案的变形和噪音的影响，而检测错误的对应点。
接着，根据通过测量区域300内的多个部位的距离测量而得到的多个测量值，根据不依存于形状的参数选择多个测量值(步骤104)。不依存于形状的参数是表示图案长度或图案面积的参数。具体地说，从测量区域300内的多个测量值中仅提取出在指定的图案长度304的区间测量到的测量值。例如，在测量区域300内确定与图案边缘的距离最长的基准图案上的边缘点303，设定图案长度304的区间使得包括该边缘点303，选择多个测量值。由此，能够选择在与基准图案的形状差异大的电路图案的部位进行了聚焦的多个测量值。另外，选择测量值的区间不一定必须是连续的。也可以从在测量区域300内求出的多个测量值中按照从大到小的顺序选择所指定的图案长度的区间量的测量值。
或者，选择存在于区域305的测量值，该区域305基于在测量区域300内将与图案边缘的距离最长的基准图案上的边缘点303设定为中心的面积参数。接着，根据选择出的测量值计算形状得分(步骤105)。通过所提取出的测量值的平均、标准偏差等的统计运算求出形状得分。通过最后计算出的形状得分的阈值判定，决定电路图案的处理工艺(步骤106)。
图4是表示形状得分的阈值判定顺序的流程图。在本实施例中说明以下的例子，即主要根据上述电路图案和基准图案之间的测量结果与至少2个阈值的比较，以电路图案的处理单位将该电路图案进行分类(例如是作为设计数据的修正处理对象还是虽然不修正但作为之后的监视对象(测定对象)的分类)。以下，作为异常的电路图案>正常的电路图案说明形状得分。首先，比较形状得分和阈值TH1(步骤401)。将比阈值TH1小的形状得分的电路图案判定为正常(步骤402)。比较形状得分和TH2(步骤403)，将TH2以上的电路图案判定为设计布局或掩模的修正对象(步骤404)。将比阈值TH1大且在阈值TH2以下的形状得分的电路图案判定为量产时的监视对象(步骤405)。将这些判定结果保存在存储器208中。另外，阈值TH1、TH2是根据设计公差或经验决定的。
关于成为设计布局或掩模修正以及量产时的监视对象的电路图案，为了进行各自的处理，需要修正部位和监视部位的准确的设计坐标。因此，通过将图5所示的顺序加到图1所示的流程图上，能够求出与计算出形状得分的电路图案的部位对应的设计坐标。首先，进行用于电路图案的摄影图像和该电路图案的制造的设计图案的图案匹配，求出设计图案和图像的对应关系(步骤501)。另外，在图像摄影时将设计图案作为模板进行图案匹配的情况下，使用因此求出的设计图案的图像的对应关系。接着，确定求出了用于形状得分的计算的测量值的基准图案的部位(步骤502)。这在根据不依存于形状的参数提取测量值时，通过将求出该测量值的边缘的图像坐标登记在存储器208中而能够容易求出。接着，通过由图案匹配求出的设计图案和电路图案的对应关系，求出与基准图案的部位对应的设计坐标(步骤503)。
另外，还可以从通过形状得分的阈值比较判定为设计布局或掩模修正的对象的电路图案中，确定致命度高的电路图案。图6表示顺序。首先，进行在电路图案的摄影图像和该电路图案的制造中所使用的设计图案的图案匹配，求出设计图案和图像的对应关系(步骤601)。另外，在图像摄影时将设计图案作为模板进行图案匹配的情况下，使用因此求出的设计图案的图像的对应关系。接着，确定求出了用于形状得分的计算的测量值的电路图案的部位(步骤602)。这在根据不依存于形状的参数提取测量值时，通过将求出该测量值的边缘的图像坐标登记在存储器208中而能够容易求出。接着，根据由图案匹配求出的图像和设计图案的对应关系，求出设计图案和电路图案的部位的位置关系。
说明如图8(a)(b)那样，成为检查对象的配线层的设计图案801是同型，与该配线层的下部合作的导通孔层的导通孔位置802、805分别不同的例子。在本实施例中，说明根据电路图案和基准图案之间的测量结果、电路图案的测量部分与其他层的关系信息，将测量部位进行分类的例子。在图8(a)的例子中，相对于基准图案804，不存在导通孔的电路图案803的配线部位后退。在图8(b)的例子中，相对于基准图案804，存在导通孔的电路图案803的配线部位后退。在这样的情况下，图8(b)的致命度高。即使相对于基准图案的电路图案的配线后退量相同，致命度根据设计布局而不同。因此，例如关于和电路图案的部位对应的设计坐标，通过检测其上下的导通孔的有无，可以从修正对象中排除虽然与基准图案的形状差较大，不过不需要修正的电路图案。
如上所述，即使例如是相同形状的图案，也根据与其他的层的图案的位置关系，分为某种程度容许图案的变形的图案、需要将图案的变形严格管理的图案。例如图17(a)是表示图案1701的端部和导通孔1702连接的图案的布局数据的图，图17(b)是表示示出没有连接导通孔的图案1701的端部的布局数据的图。如上所述，图17(b)的情况下，即使线端有些后退，也不会发展到电路的一部分被间断等缺陷。另一方面，在图17(a)的情况下，如果线端后退，则与导通孔1702的连接有可能间断。因此，与图17(b)的图案相比，通过将图17(a)的图案判定为布局/掩模修正对象部位或监视对象部位，能够迅速地提高半导体器件的成品率。
图16是表示设定测定条件的工序的流程图，该测定条件用于根据阈值判断求出设计数据和实际的图案边缘(例如SEM图像内的边缘和将该边缘轮廓线化了的轮廓线数据)的背离程度。首先，测定条件设定部1908从设计数据存储介质1904等读出成为测定对象的层的布局数据，在读出的布局数据上设定测量框1703(步骤1601、1602)。测量框1703定义基准图案和SEM图像的边缘或从SEM图像得到的轮廓线数据之间的尺寸的测定区域。进而，在本实施例中，作为测量框1703的附带信息，设定了重叠图案判定区域1704。
接着，读出包括与测量对象层的图案连接的图案的层的布局数据(步骤1603)。图案选择部1911判定在重叠图案判定区域1704内是否包括测定对象层以外的图案(例如导通孔1702)(步骤1604)，在如图17(b)所例示那样没有包括的情况下，例如不进行测定，或选择为通常的监视对象。另外，如图17(a)所示，当其他的层的图案包括在重叠图案判定区域中时，与通常的监视对象进行比较，选择低的阈值，或者作为重点管理部位，选择测定条件(步骤1605、1606)。
如上所述，将选择出的测定条件作为SEM的动作程序即配方，登记在存储器1907等中，由此能够设定与其他层的图案连接状态对应的适当的测定条件。
图17中说明了使用布局数据设定测定条件的工序，不过也可以根据从实际的SEM图像得到的边缘信息，在进行量产工序中的半导体评价部位的决定时使用上述方法。具体地说，即使是判定为正常的部位，对于具有和其他层的图案的关系的图案，也考虑作为监视评价对象。另外，关于原来作为监视对象部位而选择出的图案，考虑为了根据更严格的评价基准进行图案评价而设定测定条件的情况。与通常的监视对象图案相比，设定更低的阈值作为测定条件，由此能够对有可能断线的部分进行严格的尺寸管理。
另外，图案的变形考虑了图案面积增加的扩张、和图案面积减少的后退两种，不过有可能与其他层的导通孔的断线主要是后退的情况，因此不是简单的阈值判定，而进行扩张或后退的判定，在后退的情况下选择性地将该图案选择为监视对象或者基于更严格的评价基准的图案。
另外，被判定为修正对象的电路图案的信息成为电路设计的有益信息。在电路设计中，使用通过过去的设计而积累的、被称为热点库(Hot Spot Library，以下称为HSL)的电路图案的危险点信息，进行自动生成的电路布局的修正。因此，当作为修正对象的电路图案的布局没有登记到HSL中时，进行HSL的DB登记。图7表示顺序。
首先，进行电路图案的摄影图像和该电路图案的制造中所使用的设计图案的图案匹配，求出设计图案和图像的对应关系(步骤701)。另外，在图像摄影时将设计图案作为模板进行图案匹配的情况下，使用因此求出的设计图案的图像的对应关系。接着，确定求出了用于形状得分的计算的测量值的基准图案的部位(步骤702)。将基准图案的部位的坐标设为中心，根据通过图案匹配求出的图像和设计图案的对应关系，确定并剪下与HSL的图案大小相同的设计布局，与HSL的数据库进行比较(步骤703)。
图9表示HSL(a)(b)(c)(d)与检查对象电路图案对应的设计布局(e)(f)的例子。以求出了形状得分的测量点901、902为中心，剪下与HSL的大小相同的设计布局的区域903、904，将其分别与HSL(a)(b)(c)(d)进行比较。通过图案匹配，比较剪下的设计布局和登记在HSL中的HS的设计布局。剪下的设计布局903与HSL(a)的类似度高。另一方面，剪下的设计布局904和哪个HSL都不类似。当和剪下的设计布局的类似性在预定的数值以下时，作为新的HSL登记在HSL的数据库中(步骤704)。图9的例子中将剪下的设计布局(e)登记到HSL的数据库中。
另外，从通过形状得分的阈值判定而判定为监视对象的多个电路图案中进一步限定适合监视的电路图案，由此能够抑制监视相关的检查时间。使用图10和图11的流程图说明顺序。在本实施例中主要说明以下例子，即关于多个图案，求出基于通过多个曝光条件得到的图案的测定结果的曝光装置的工艺窗口，将定义关于多个图案而得到的多个工艺窗口的公共区域的轮廓(工艺窗口内外的边界)的工艺窗口的图案选择作为测定对象图案。
图10是表示通过形状得分的分析判定为监视对象的5个电路图案的工艺窗口的图。工艺窗口表示能够制造良品的曝光装置的焦距量、剂量这2个参数的范围。工艺窗口是在晶片上制造芯片，通过各芯片的电路图案的测定和规格判定而确定的，其中，上述芯片是通过使上述2个参数的值阶段性地变化而制造的。工艺窗口越宽，越能够进行对曝光条件的变动鲁棒的半导体制造，因此在半导体开发阶段，尽可能采用用于扩大工艺窗口的对策。因此，在量产时，进行有可能成为缩小这些工艺窗口的因素的电路图案的监视。将用于确定上述工艺窗口的晶片作为FEM(Focus-Exposure-Matrix聚焦曝光矩阵)晶片进行说明，将确定工艺窗口的顺序作为PWA(Process Window Analusis工艺窗口分析)进行说明。另外，使用图案的尺寸值、图3所示的基准图案和电路图案的形状误差值进行电路图案的测定和规格判定。
首先，输入判定为监视对象的电路图案的FEM图像(步骤1101)。图像张数是判定为监视对象的电路图案数×进行PWA的曝光条件数(焦距步进数×剂量步进数)。使用这些图像进行PWA，求出各电路图案的工艺窗口1000、1001、1002、1003、1004(1102)。着眼于各电路图案的工艺窗口1000、1001、1002、1003、1004的公共区域1009，确定4个限制焦距量的最小/最大点以及剂量的最大/最小点的电路图案(步骤1103)。在着眼于剂量的情况下，公共区域1009的限制点为1007、1008，1004和1002的工艺窗口分别成为缩小公共区域1009的原因。另外，在着眼于焦距量的情况下，公共区域的限制点是1005、1006，1001和1003的工艺窗口分别成为缩小公共区域1009的原因。将这些成为缩小工艺窗口的公共区域1009的要因的工艺窗口1001、1002、1003、1004所对应的4个电路图案、或者包括这4个的电路图案决定为监视图案(步骤1104)。
图18是更详细地表示根据FEM晶片的测定选择测定对象图案的工序的流程图。在将FEM晶片导入到SEM的试样室(步骤1801)后，按照多个曝光条件的每一个执行多个不同图案的测定(步骤1802)。FEM晶片是为了得出曝光装置的条件，依次变更曝光装置的聚焦和剂量条件后通过图案化而得到的，因此通过阈值判定等，至少执行知晓可以判断为良品的芯片和不是这样的芯片的边界的程度的芯片的测定。基本上在配置在不同芯片上的设计数据上，将相同的图案设为测定对象。另外，在本实施例中为了形成多个工艺窗口，执行不同种类的图案的测定。
接着，根据多个测定对象图案的每个芯片的测定结果，生成每个测定对象图案的工艺窗口(步骤1804)。将这样生成的多个工艺窗口如图10那样进行重叠，提取出各工艺窗口的公共区域(步骤1804)。图案选择部1911选择形成该公共区域的轮廓的工艺窗口的图案、或者形成公共区域的焦距和剂量的上下限的图案(步骤1805)，在测定条件设定部1908中，将选择出的图案或者包括这些图案的多个图案设定为测定对象，登记为配方(步骤1806)。这时，可以将选择出的图案作为测定对象候补，在输入装置1905的显示装置中显示对象图案，使操作员选择测定对象图案。
根据图18所例示的方法，对于以下情况特别有效，即例如存在20个测定对象候补并且想将其缩小到10个的情况，或者想从随机决定的测定对象候补中选择用于进行适当的评价的图案的情况。
另外，关于通过形状得分的判定而设为量产时的监视对象的多个电路图案，也可以结合设计布局或掩模的修正次数判定为量产时的监视对象。使用图12表示顺序。设计布局或掩模的修正次数多的电路图案是制造困难的电路图案的可能性较高，因此通过优先地选择监视这样的电路图案，能够防止成品率的下降。
首先，关于通过形状得分的判定而判定为量产时的监视对象的所有电路图案，参照设计布局或掩模的修正次数，按照修正次数从多到少的顺序排列(步骤1201)。修正次数的履历作为能够确定图13所示的进行了检查的电路图案的数据，在图1所说明的处理工艺判定106执行时保存在存储器208中。接着，从修正次数多的电路图案起将预定数量的电路图案判定为监视对象(步骤1202)。
符号的说明
201：SEM、220：电子束、203：试样、204：二次电子检测器、205：反射电子检测器1、206：反射电子检测器2、207：A/D转换器、208：存储器、209：CPU、210：硬件、211：显示单元、212：配方生成系统、213：设计数据、214：EDA系统、215：外观检查装置、301：基准图案、302：电路图案的图案边缘、303：测量代表点、304：图案区间、305：将测量代表点作为中心的测量区域、306：基准图案和图案边缘的间隔、801：设计图案、802：导通孔、803：电路图案的图案边缘、804：基准图案、805：导通孔、806：电路图案的图案边缘、901：形状得分计算点、902：形状得分计算点、903：设计布局的剪下区域、904：设计布局的剪下区域、1000～1004：电路图案的工艺窗口、1005～1008：工艺窗口的公共区域限制点、1009：工艺窗口的公共区域、1400：检查参数指定用GUI、1401：基准图案显示窗口、1402：基准图案、1403：电路图案的图案边缘、1404：测量区域、1405：检查结果窗口、1406：检查参数设定窗口。

Claims (5)

1.一种图案测定装置，具备进行电子器件的电路图案和基准图案的比较的运算装置，该图案测定装置的特征在于，
该运算装置根据上述电路图案和基准图案之间的测量结果与至少2个阈值的比较，对该电路图案分类为：设为修正该电路图案的布局数据或掩模的对象，或是设为测定装置进行监视的对象；
对于设为修正该电路图案的布局数据或掩模或者测定装置进行监视的对象的电路图案，该图案测定装置还配置为：
进行用于上述电路图案的摄影图像和上述电路图案的制造的设计图案的图案匹配，求出设计图案和摄影图像的对应关系；
确定求出了用于形状得分的计算的测量值的基准图案的部位；
通过由图案匹配求出的设计图案和电路图案的对应关系，求出与基准图案的部位对应的设计坐标。
2.根据权利要求1所述的图案测定装置，其特征在于，
上述运算装置针对成为测定对象的层的测定对象图案，根据是否存在与该测定对象图案连接的其他层的判定，执行上述分类。
3.根据权利要求1所述的图案测定装置，其特征在于，
上述运算装置根据上述电路图案和基准图案之间的测量结果、上述电路图案的测量部分与其他层之间的关系信息，对上述测量部位进行分类。
4.一种计算机程序，其通过进行电子器件的电路图案和基准图案的比较，来进行所述电路图案的测定，该计算机程序的特征在于，
该程序在计算机中进行上述电路图案和基准图案之间的测量结果与至少2个阈值的比较，并基于该比较，对该电路图案分类为：设为修正该电路图案的布局数据或掩模的对象，或是设为测定装置进行监视的对象；
对于设为修正该电路图案的布局数据或掩模或者测定装置进行监视的对象的电路图案，该程序还执行以下步骤：
进行用于上述电路图案的摄影图像和上述电路图案的制造的设计图案的图案匹配，求出设计图案和摄影图像的对应关系；
确定求出了用于形状得分的计算的测量值的基准图案的部位；
通过由图案匹配求出的设计图案和电路图案的对应关系，求出与基准图案的部位对应的设计坐标。
5.一种图案测定方法，其通过进行电子器件的电路图案和基准图案的比较，来测定所述电路图案，该图案测定方法的特征在于，
该测定方法根据上述电路图案和基准图案之间的测量结果与至少2个阈值的比较，对该电路图案分类为：设为修正该电路图案的布局数据或掩模的对象，或是设为测定装置进行监视的对象；
对于设为修正该电路图案的布局数据或掩模或者测定装置进行监视的对象的电路图案，该图案测定方法还包括：
进行用于上述电路图案的摄影图像和上述电路图案的制造的设计图案的图案匹配，求出设计图案和摄影图像的对应关系；
确定求出了用于形状得分的计算的测量值的基准图案的部位；
通过由图案匹配求出的设计图案和电路图案的对应关系，求出与基准图案的部位对应的设计坐标。
CN201480009471.7A 2013-02-20 2014-02-05 图案测定装置以及半导体测量系统 Active CN105074896B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013030547 2013-02-20
JP2013-030547 2013-02-20
PCT/JP2014/052611 WO2014129307A1 (ja) 2013-02-20 2014-02-05 パターン測定装置、及び半導体計測システム

Publications (2)

Publication Number Publication Date
CN105074896A CN105074896A (zh) 2015-11-18
CN105074896B true CN105074896B (zh) 2018-04-27

Family

ID=51391104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480009471.7A Active CN105074896B (zh) 2013-02-20 2014-02-05 图案测定装置以及半导体测量系统

Country Status (6)

Country Link
US (2) US9990708B2 (zh)
JP (1) JP6106743B2 (zh)
KR (1) KR101749440B1 (zh)
CN (1) CN105074896B (zh)
TW (3) TWI644099B (zh)
WO (1) WO2014129307A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8984450B2 (en) * 2013-03-14 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for extracting systematic defects
JP2016058465A (ja) 2014-09-08 2016-04-21 株式会社日立ハイテクノロジーズ 欠陥定量化方法、欠陥定量化装置、および欠陥評価値表示装置
US9846934B2 (en) 2015-04-13 2017-12-19 Anchor Semiconductor Inc. Pattern weakness and strength detection and tracking during a semiconductor device fabrication process
JP6581835B2 (ja) * 2015-07-31 2019-09-25 株式会社日立ハイテクノロジーズ 半導体デバイスの評価条件設定方法、及び評価条件設定装置
JP6750937B2 (ja) * 2015-11-02 2020-09-02 株式会社ニューフレアテクノロジー パターン検査装置
US10679909B2 (en) * 2016-11-21 2020-06-09 Kla-Tencor Corporation System, method and non-transitory computer readable medium for tuning sensitivies of, and determining a process window for, a modulated wafer
JP2018151202A (ja) * 2017-03-10 2018-09-27 株式会社ニューフレアテクノロジー 電子ビーム検査装置および電子ビーム検査方法
EP3454128B1 (en) * 2017-09-12 2020-01-29 IMEC vzw A method and system for detecting defects of a lithographic pattern
CN111344851A (zh) 2017-10-02 2020-06-26 应用材料以色列公司 判定图样的临界尺寸变化
KR102538024B1 (ko) * 2018-01-19 2023-05-30 삼성전자주식회사 웨이퍼 측정 설비, 웨이퍼 측정 시스템 및 이를 이용한 반도체 장치의 제조 방법
JP7072844B2 (ja) * 2018-03-30 2022-05-23 東レエンジニアリング先端半導体Ｍｉテクノロジー株式会社 ウェハパターンのエッジと基準パターンのエッジとの乖離量と基準パターンのスペース幅との関係を示す補正線を生成する方法および装置、並びにコンピュータ読み取り可能な記録媒体
US10733723B2 (en) * 2018-05-22 2020-08-04 Midea Group Co., Ltd. Methods and system for improved quality inspection
JP7119688B2 (ja) * 2018-07-18 2022-08-17 株式会社ニューフレアテクノロジー 描画データ生成方法、プログラム、及びマルチ荷電粒子ビーム描画装置
US10762618B1 (en) * 2019-02-14 2020-09-01 United Microelectronics Corp. Mask weak pattern recognition apparatus and mask weak pattern recognition method
WO2020190318A1 (en) * 2019-03-21 2020-09-24 Kla Corporation Parameter-stable misregistration measurement amelioration in semiconductor devices
KR102577500B1 (ko) * 2019-08-23 2023-09-12 주식회사 히타치하이테크 오버레이 계측 시스템 및 오버레이 계측 장치
KR102602005B1 (ko) * 2019-09-04 2023-11-15 주식회사 히타치하이테크 하전 입자선 장치
DE102019214444A1 (de) * 2019-09-23 2021-03-25 Robert Bosch Gmbh Verfahren zur Beurteilung der Kontaktierfähigkeit einer mit einer Metallisierung versehenen Oberfläche
US11087449B2 (en) * 2019-10-24 2021-08-10 KLA Corp. Deep learning networks for nuisance filtering
CN117348334B (zh) * 2023-12-04 2024-04-16 华芯程(杭州)科技有限公司 一种光学临近效应修正方法、装置、设备及介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101038670A (zh) * 2006-03-14 2007-09-19 株式会社日立高新技术 试样尺寸测定方法及试样尺寸测定装置
TW201017795A (en) * 2008-08-22 2010-05-01 Hitachi Int Electric Inc Substrate processing apparatus and method of manufacturing semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0560533A (ja) * 1991-09-04 1993-03-09 Nikon Corp パターン検査装置
JPH10247245A (ja) 1997-03-05 1998-09-14 Toshiba Corp パターン欠陥検査装置
US7093229B2 (en) * 1997-09-17 2006-08-15 Synopsys, Inc. System and method for providing defect printability analysis of photolithographic masks with job-based automation
US7796801B2 (en) 1999-08-26 2010-09-14 Nanogeometry Research Inc. Pattern inspection apparatus and method
US6873720B2 (en) * 2001-03-20 2005-03-29 Synopsys, Inc. System and method of providing mask defect printability analysis
JP2003031477A (ja) * 2001-07-17 2003-01-31 Hitachi Ltd 半導体装置の製造方法およびシステム
JP4472305B2 (ja) 2002-10-22 2010-06-02 株式会社ナノジオメトリ研究所 パターン検査装置および方法
JP4078280B2 (ja) * 2003-10-08 2008-04-23 株式会社日立ハイテクノロジーズ 回路パターンの検査方法および検査装置
JP2006318978A (ja) * 2005-05-10 2006-11-24 Toshiba Corp パターン設計方法
JP5194800B2 (ja) 2006-01-26 2013-05-08 株式会社ニコン 重ね合わせ管理方法及び装置、処理装置、測定装置及び露光装置、デバイス製造システム及びデバイス製造方法、並びにプログラム及び情報記録媒体
US7673278B2 (en) * 2007-11-29 2010-03-02 Tokyo Electron Limited Enhanced process yield using a hot-spot library
JP5075646B2 (ja) * 2008-01-09 2012-11-21 株式会社日立ハイテクノロジーズ 半導体欠陥検査装置ならびにその方法
JP5021503B2 (ja) 2008-01-15 2012-09-12 株式会社日立ハイテクノロジーズ パターン欠陥解析装置、パターン欠陥解析方法およびパターン欠陥解析プログラム
JP5103219B2 (ja) * 2008-02-22 2012-12-19 株式会社日立ハイテクノロジーズ パターン寸法計測方法
JP5065943B2 (ja) * 2008-02-29 2012-11-07 株式会社日立ハイテクノロジーズ 製造プロセスモニタリングシステム
JP5388703B2 (ja) 2009-06-03 2014-01-15 株式会社日立ハイテクノロジーズ 表面観察装置および表面観察方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101038670A (zh) * 2006-03-14 2007-09-19 株式会社日立高新技术 试样尺寸测定方法及试样尺寸测定装置
TW201017795A (en) * 2008-08-22 2010-05-01 Hitachi Int Electric Inc Substrate processing apparatus and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JPWO2014129307A1 (ja) 2017-02-02
US9990708B2 (en) 2018-06-05
TWI713874B (zh) 2020-12-21
TW201842329A (zh) 2018-12-01
KR101749440B1 (ko) 2017-06-20
TWI644099B (zh) 2018-12-11
US10445875B2 (en) 2019-10-15
JP6106743B2 (ja) 2017-04-05
TWI654438B (zh) 2019-03-21
US20180247400A1 (en) 2018-08-30
WO2014129307A1 (ja) 2014-08-28
CN105074896A (zh) 2015-11-18
KR20150109426A (ko) 2015-10-01
TW201842347A (zh) 2018-12-01
US20160005157A1 (en) 2016-01-07
TW201504622A (zh) 2015-02-01

Similar Documents

Publication Publication Date Title
CN105074896B (zh) 图案测定装置以及半导体测量系统
TWI725534B (zh) 在半導體元件的製造流程中利用適應性機器學習的自動缺陷篩選
US8045789B2 (en) Method and apparatus for inspecting defect of pattern formed on semiconductor device
US7681159B2 (en) System and method for detecting defects in a semiconductor during manufacturing thereof
US8150140B2 (en) System and method for a semiconductor lithographic process control using statistical information in defect identification
TWI597689B (zh) 使用表面形貌屬性之缺陷分類
JP6759034B2 (ja) パターン評価装置及びコンピュータープログラム
TWI475187B (zh) Image processing devices and computer programs
TW201351305A (zh) 使用以ｃａｄ為基礎之環境背景屬性之缺陷分類
CN110892516B (zh) 识别晶片上的干扰缺陷的来源
KR101743083B1 (ko) 패턴 계측 장치 및 반도체 계측 시스템
CN109558620A (zh) 产生检查方案的方法和其系统
CN106407490A (zh) 在芯片设计布局中发现未知问题图案的系统与方法
KR101615843B1 (ko) 반도체 계측 장치 및 기록 매체
JP2004177139A (ja) 検査条件データ作成支援プログラム及び検査装置及び検査条件データ作成方法
JP6900252B2 (ja) パターン検査装置の検査結果の度数分布形状に関する情報を活用する方法
JP5647999B2 (ja) パターンマッチング装置、検査システム、及びコンピュータプログラム
KR101945167B1 (ko) 패턴 측정 장치 및 컴퓨터 프로그램
JP5323457B2 (ja) 観察条件決定支援装置および観察条件決定支援方法
TW201925804A (zh) 診斷半導體晶圓的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant