WO2014129307A1 - パターン測定装置、及び半導体計測システム - Google Patents

パターン測定装置、及び半導体計測システム Download PDF

Info

Publication number
WO2014129307A1
WO2014129307A1 PCT/JP2014/052611 JP2014052611W WO2014129307A1 WO 2014129307 A1 WO2014129307 A1 WO 2014129307A1 JP 2014052611 W JP2014052611 W JP 2014052611W WO 2014129307 A1 WO2014129307 A1 WO 2014129307A1
Authority
WO
WIPO (PCT)
Prior art keywords
pattern
circuit pattern
measurement
circuit
semiconductor
Prior art date
Application number
PCT/JP2014/052611
Other languages
English (en)
French (fr)
Inventor
康隆 豊田
昇雄 長谷川
加藤　毅
仁志 菅原
穣 北條
大輔 日比野
新藤　博之
Original Assignee
株式会社 日立ハイテクノロジーズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 日立ハイテクノロジーズ filed Critical 株式会社 日立ハイテクノロジーズ
Priority to KR1020157022391A priority Critical patent/KR101749440B1/ko
Priority to US14/768,600 priority patent/US9990708B2/en
Priority to CN201480009471.7A priority patent/CN105074896B/zh
Priority to JP2015501388A priority patent/JP6106743B2/ja
Publication of WO2014129307A1 publication Critical patent/WO2014129307A1/ja
Priority to US15/964,559 priority patent/US10445875B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G01N23/2251—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/22—Optical or photographic arrangements associated with the tube
    • H01J37/222—Image processing arrangements associated with the tube
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/28—Electron or ion microscopes; Electron or ion diffraction tubes with scanning beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2223/00—Investigating materials by wave or particle radiation
    • G01N2223/60—Specific applications or type of materials
    • G01N2223/611—Specific applications or type of materials patterned objects; electronic devices
    • G01N2223/6113—Specific applications or type of materials patterned objects; electronic devices printed circuit board [PCB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/22—Treatment of data
    • H01J2237/221—Image processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/28—Scanning microscopes
    • H01J2237/2813—Scanning microscopes characterised by the application
    • H01J2237/2817—Pattern inspection

Definitions

  • the present invention relates to a pattern measurement apparatus that performs measurement of an electronic device, and more particularly to a pattern measurement apparatus and a semiconductor measurement system that determine a processing process of the circuit pattern by comparing the circuit pattern of the electronic device with a reference pattern. is there.
  • the shape comparison with the reference pattern is performed according to the following procedure.
  • the operator defines a circuit pattern having a preferable shape as a reference pattern.
  • a design pattern a circuit pattern generated by simulation of a circuit pattern actually manufactured, a golden pattern selected by the inspection operator from the manufactured circuit pattern, or the like is used.
  • a circuit pattern is extracted from the photographed image using edge detection processing or the like.
  • the reference pattern and the circuit pattern are overlaid. Superposition is performed by manual adjustment or automatic adjustment by pattern matching.
  • the shape of the circuit pattern changes into various shapes depending on the semiconductor manufacturing conditions and circuit layout.
  • Patent Document 2 a measurement region is set in a two-dimensional region including the inspection coordinates in order to accurately grasp the degree of the deformation, and the reference pattern included in the measurement region and the edge of the circuit pattern are set. The distance is comprehensively measured at a predetermined interval. Next, the measurement values obtained from the measurement area are averaged, and the result is used as the measurement value in the measurement area. The result is compared with a predetermined threshold value to determine whether the circuit pattern is normal or defective. To the circuit design and mask correction process.
  • the low-density circuit pattern has a higher proportion of abnormal parts in the measurement region, so the density is high.
  • a measurement value indicating that the degree of abnormality is higher than the measurement value of the circuit pattern is obtained.
  • a pattern measuring apparatus including an arithmetic device that compares a circuit pattern of an electronic device with a reference pattern, the arithmetic device being between the circuit pattern and the reference pattern.
  • a pattern measuring device is proposed that classifies the circuit pattern by a processing unit of the circuit pattern based on a comparison between the measurement result and at least two threshold values.
  • a pattern measuring apparatus including an arithmetic device that compares a circuit pattern of an electronic device with a reference pattern, the arithmetic device including the circuit pattern and the reference pattern.
  • a pattern measuring device for classifying the measurement site is proposed based on the relationship information between the measurement result between the measurement pattern and another layer of the measurement part of the circuit pattern.
  • a pattern measuring apparatus including an arithmetic device that compares a circuit pattern of an electronic device with a reference pattern, and the arithmetic device includes a plurality of patterns for a plurality of patterns.
  • the process window of the exposure apparatus is obtained based on the pattern measurement results obtained under the exposure conditions, and the outline of the common area (boundary inside and outside the process window) of the plurality of process windows obtained for the plurality of patterns is defined.
  • a pattern measuring apparatus for selecting a pattern as a measurement target pattern is proposed.
  • a semiconductor measurement system for determining a processing process of a circuit pattern by comparing a circuit pattern of an electronic device with a reference pattern, the unit detecting a pattern edge from a photographed image of the circuit pattern, and a predetermined measurement area A group of measurement values for a predetermined pattern length or area so as to include the largest measurement value from the measurement values at a plurality of locations in the measurement region A means for selecting the circuit pattern, a means for calculating the shape score of the circuit pattern from the measurement value group, and a means for comparing the shape score with a predetermined threshold to determine the processing process of the circuit pattern.
  • the figure which shows the example which sets a measurement box to a measurement object pattern The flowchart which shows the process of selecting a measurement object pattern based on the measurement of a FEM wafer.
  • Embodiments described below relate to a pattern measuring apparatus, for example, a pattern measuring apparatus that determines the presence / absence of a defect with a unified threshold for a plurality of irregularly shaped circuit patterns and determines a circuit pattern processing process. .
  • a semiconductor measurement system for determining a processing process of a circuit pattern by comparing a circuit pattern of an electronic device with a reference pattern, a unit for detecting a pattern edge from a captured image of the circuit pattern, Measurement for a predetermined pattern length so as to include the measurement value having the largest interval from the measurement values of the plurality of locations in the measurement area, the means for measuring the interval between the pattern edge and the reference pattern existing in the measurement area Means for selecting a value group, means for calculating a shape score of the circuit pattern from the measurement value group, and means for comparing the shape score with a predetermined threshold and determining a processing process of the circuit pattern.
  • a semiconductor measurement system characterized by this will be described.
  • the shape error between the two is comprehensively measured, and a plurality of measurements selected based on the constraints independent of the shape of the circuit pattern such as the pattern length and area
  • comparison between the reference pattern and the pattern edge extracted from the captured image, scoring of the shape, and determination of the processing process of the circuit pattern are executed as follows.
  • an image obtained by photographing a circuit pattern on a wafer suspected of having a systematic defect with an SEM is input to a semiconductor measurement system.
  • the coordinates of the systematic defect on the wafer can be specified by inspection of the design layout by optical simulation or analysis of the defect detected by a bright field inspection apparatus or the like.
  • a pattern edge of the circuit pattern is extracted from the photographed image using edge detection processing or the like.
  • the reference pattern is a circuit pattern having a preferred shape and is defined by the inspection operator.
  • the inspection operator selects a figure that shows the outline of the pattern that is formed based on the design data, a circuit pattern that is actually manufactured by optical simulation, or a circuit pattern that has already been manufactured.
  • Use the golden pattern As the golden pattern, a circuit pattern under the best exposure condition obtained by analyzing the process window can be used.
  • the shape of the circuit pattern changes into various shapes depending on the semiconductor manufacturing conditions and circuit layout.
  • a measurement area is set in a two-dimensional area including the inspection coordinates, and the distance between the reference pattern and the edge of the circuit pattern included in the measurement area is comprehensive at a predetermined interval.
  • statistical processing such as averaging of a plurality of measurement values obtained from the measurement region is performed, and the result is used as a measurement value in the measurement region.
  • the circuit pattern of the electronic device is compared with a reference pattern.
  • a semiconductor measurement system that determines a processing process of the circuit pattern, a unit that detects a pattern edge from a captured image of the circuit pattern, and a unit that measures an interval between the pattern edge existing in a predetermined measurement region and the reference pattern
  • a semiconductor measurement system for determining a processing process of a circuit pattern by comparing a circuit pattern of an electronic device with a reference pattern, and means for detecting a pattern edge from a photographed image of the circuit pattern And a means for measuring the interval between the pattern edge and the reference pattern existing in the predetermined measurement area, and a predetermined area corresponding to the largest measurement value from the measurement values at a plurality of locations in the measurement area.
  • the threshold value is a threshold value for determining whether the circuit pattern is abnormal or normal.
  • the threshold values are two threshold values for determining whether the circuit pattern is normal, a reticle / mask correction target, and a monitor target in mass production. explain.
  • the design information corresponding to the circuit pattern determined to be abnormal is compared with the risk point database, and the design information is stored when the design information is not registered in the database.
  • An example of a semiconductor measurement system having means for registering in the database will be described.
  • a process window is obtained for a plurality of circuit patterns determined to be abnormal, and two or more circuit patterns that limit the maximum focus, the minimum focus, the maximum dose, and the minimum dose are obtained at the time of mass production.
  • the part of the circuit pattern for which the shape score is calculated the design coordinates of the part of the circuit pattern for which the shape score is calculated, the shape score, the correction history, , Processing process judgment defects, process window analysis results, design coordinates of circuit patterns targeted for reticle / mask correction, diagrams of circuit patterns targeted for reticle / mask correction, and monitoring targets during mass production
  • An example of a semiconductor measuring system having a screen for displaying one or more data among the design coordinates of the circuit pattern and the figure of the circuit pattern to be monitored at the time of mass production will be described.
  • the shape error of both is comprehensively measured, and the shape of the circuit pattern is determined from a plurality of measured values specified based on constraints that do not depend on the shape of the circuit pattern, such as pattern length and area.
  • the score it becomes possible to determine a defect with a plurality of irregularly shaped circuit patterns with a unified threshold value, and it is possible to accurately determine a subsequent process process of the circuit pattern.
  • FIG. 2 is a schematic configuration diagram of a semiconductor measurement system.
  • a semiconductor measurement system inspects a circuit pattern by scanning electron microscope 201 (Scanning Electron Microscope: SEM) that acquires circuit pattern image data and analysis of the image data.
  • the controller 202 is configured.
  • the SEM 201 irradiates a sample 203 such as a wafer on which an electronic device is manufactured with an electron beam 202, captures electrons emitted from the sample 203 with the secondary electron detector 204 and the backscattered electron detectors 205 and 206, and performs A / D
  • the converter 207 converts it into a digital signal.
  • the digital signal is input to the control device 202 and stored in the memory 208.
  • Image processing hardware 210 such as the CPU 209, ASIC, or FPGA performs image processing according to the purpose, and the circuit pattern is inspected.
  • control device (arithmetic device) 202 is connected to a display 211 having an input means, and has a function such as a GUI (Graphical User Interface) that displays images, inspection results, and the like to the user. It should be noted that a part or all of the control in the control device 202 can be assigned to a CPU or an electronic computer equipped with a memory capable of storing images and processed and controlled.
  • control apparatus 202 manually captures an imaging recipe including coordinates of an electronic device required for inspection, a pattern matching template used for inspection positioning, imaging conditions, or the like, or utilizes design data 213 of the electronic device.
  • the imaging recipe creation device 212 to be created is connected via a network or a bus.
  • FIG. 19 is a diagram showing an example of a pattern measuring system including a pattern measuring device.
  • the system mainly includes a scanning electron microscope main body 1901, a control device 1902 that controls the scanning electron microscope main body 1901, and necessary information is transmitted to the control device 1902, and based on a signal acquired by the scanning electron microscope main body 1901. Then, based on the measurement of the pattern formed on the sample and the measurement result, the pattern measurement apparatus 1903 that forms the process window of the exposure apparatus, the design data storage medium 1904 that stores the design data of the semiconductor device, and the necessary An input device 1905 for inputting information is included.
  • FIG. 19 an example in which a pattern measuring device is provided separately from the scanning electron microscope will be described.
  • pattern measurement may be performed by an arithmetic device provided in the scanning electron microscope.
  • an arithmetic device provided in the scanning electron microscope.
  • an example in which the SEM is applied as an imaging device will be described.
  • the present invention is not limited to this.
  • a scanned image is formed based on a signal obtained by scanning a sample with a focused ion beam.
  • a focused ion beam (Focused Ion Beam) device can also be used as an imaging device.
  • the arithmetic unit 1906 in the pattern measuring apparatus 1903 has a measurement value for measuring a dimension between edges based on a measurement condition setting unit 1908 for setting a condition necessary for measurement and a signal obtained by the scanning electron microscope main body 1901.
  • Arithmetic unit 1909 a process window creation unit that classifies pattern measurement results when measuring an FEM wafer based on a predetermined threshold and generates a process window based on a focus condition and a dose condition of a pattern included in the predetermined threshold 1910 and a pattern selection unit 1911 for selecting a pattern to be measured are included.
  • the pattern measuring apparatus 1903 includes a memory 1907 for storing the measurement conditions set by the measurement condition setting unit 1908 as a recipe. In addition to the measurement recipe, the memory 1907 stores the measurement result obtained by the measurement value calculation unit 1906, the process window created by the process window creation unit 1910, and the like.
  • the design data stored in the design data storage medium 1904 is expressed in, for example, the GDS format or the OASIS format, and is stored in a predetermined format.
  • the design data can be of any type as long as the software that displays the design data can display the format and can handle the data as graphic data.
  • FIG. 15 is a flowchart showing a semiconductor pattern measurement process.
  • an operator sets inspection (measurement) conditions using the recipe creation device 212 and the pattern measurement device 1903 (step 1501).
  • the inspection conditions are the imaging magnification of the SEM 201, the coordinates of the circuit pattern (hereinafter referred to as inspection coordinates), the measurement area, the inspection method (inspection method to be described later, measurement of dimensions, etc.), parameters necessary for the inspection, etc.
  • This is information for acquiring and inspecting a captured image of a circuit pattern to be inspected by the SEM 201.
  • the inspection coordinates are the coordinates of the reticle and wafer that are predicted to generate defects determined by optical simulation, and the coordinates of the reticle and wafer that are recognized to generate defects by an appearance inspection apparatus or the like.
  • Such inspection coordinates are supplied to the imaging recipe creation device 212 from a device 214 that predicts defects using optical simulation, a device 215 that generates inspection coordinates based on a wafer appearance inspection device, and the like.
  • the measurement area is coordinate information of a two-dimensional area set so as to surround the inspection coordinates, and is determined by the inspection operator.
  • a shooting recipe is generated (step 1502).
  • the imaging recipe is data for controlling the SEM 201, and an inspection condition set by an inspection operator or a template for specifying an inspection point from the captured image is defined.
  • a circuit pattern is photographed by the SEM 201 based on the recipe (step 1503).
  • pattern matching is performed to specify inspection points in the captured image (step 1504).
  • a circuit pattern is measured using a method described later (step 1505).
  • the circuit pattern processing process is determined using the measured values (step 1506). The determination of the processing process is performed by comparing a measurement value obtained by the inspection of the present invention with a predetermined threshold value determined by the inspection operator and analyzing a circuit pattern described later.
  • FIG. 14 shows an inspection result GUI screen 1400.
  • This GUI screen 1100 displays a GUI program on the screen of an electronic computer equipped with a display 211, a photographing recipe generation device 212, a CPU to which a part or all of the control in the control device 202 is allocated, and a memory capable of storing images. Displayed.
  • the GUI program is stored in the memory of the semiconductor measuring device, and is executed by processing by the CPU of the semiconductor measuring device.
  • the semiconductor measuring device displays the reference pattern 1402, the circuit pattern 1403, and the measurement area 1404 in the circuit pattern display window 1401 of the GUI screen 1400 based on the inspection result. Further, the measurement value and the determination result are displayed in the inspection result window 1404. Various inspection parameters are displayed in the inspection parameter window 1406.
  • FIG. 1 is a flowchart showing a procedure of processing process determination.
  • a captured image of a circuit pattern that is suspected of the presence of a systematic defect specified by an optical simulation analysis or an appearance inspection apparatus is input (step 101).
  • the reference pattern is a circuit pattern having a shape to be manufactured, for example, design data, a circuit pattern generated by simulation of an actually manufactured circuit pattern, or a golden pattern selected by the inspection operator from the manufactured circuit pattern It is. It is assumed that the reference pattern is stored in a shooting recipe or a memory provided in the semiconductor measuring device.
  • a pattern edge included in the photographed image is extracted (step 102).
  • the shape of the pattern edge included in the captured image are overlapped, and the shape error between the reference pattern and the pattern edge is measured.
  • FIG. 3 shows the result of superposing the reference pattern 301 and the pattern edge 302.
  • the overlay position may be determined using the result of pattern matching performed in the pre-inspection stage, or may be performed again with a pattern matching algorithm that is more accurate than in the pre-inspection stage.
  • the distance 306 between the reference pattern 301 and the pattern edge 302 located in the measurement area 300 is measured (step 103).
  • measurement points are set on the reference pattern (or on the pattern edge) at intervals of pixel units or sub-pixel units, and the intervals between them are comprehensively measured.
  • the above pattern matching, measurement processing, and the like may be executed by dedicated hardware, or a general-purpose computer may execute the processing described above or below.
  • the measurement points are set at predetermined or arbitrary intervals, and from the measurement points in a predetermined direction (for example, a fixed direction, a direction assigned to each part of the pattern, a direction perpendicular to the edge of the reference pattern 301) Etc.) or a point on the pattern edge 302 closest to the measurement point or a point on the pattern edge 302 closest to the measurement point, and set so as not to intersect with a straight line connecting another measurement point and its corresponding point.
  • a predetermined direction for example, a fixed direction, a direction assigned to each part of the pattern, a direction perpendicular to the edge of the reference pattern 301) Etc.
  • a point on the pattern edge 302 closest to the measurement point or a point on the pattern edge 302 closest to the measurement point and set so as not to intersect with a straight line connecting another measurement point and its corresponding point.
  • Set the measurement direction toward the corresponding point is not limited to the above, and the measurement direction may be set according to a predetermined condition different from the above.
  • the distance between the reference pattern and the pattern edge Since one of the purposes of measuring the distance between the reference pattern and the pattern edge is to obtain the shape difference between the two, it is desirable to obtain the distance between corresponding points before and after the deformation. It is desirable to set the measurement direction with the point on the pattern edge 302 closest to the measurement point provided in 301 as the corresponding point. However, there are certain restrictions (for example, set so that the measurement direction is included in the predetermined angle range) so that incorrect corresponding points are not detected due to unexpected circuit pattern deformation or noise. You can also set the measurement direction.
  • a plurality of measurement values are selected from a plurality of measurement values obtained by distance measurement at a plurality of locations in the measurement region 300 based on parameters independent of the shape (step 104).
  • the parameter independent of the shape is a parameter indicating the pattern length or the pattern area. Specifically, only the measurement values measured in the specified pattern length 304 section are extracted from the plurality of measurement values in the measurement region 300. For example, the edge point 303 on the reference pattern having the longest distance from the pattern edge in the measurement region 300 is specified, the section of the pattern length 304 is set so as to include the edge point 303, and a plurality of measurement values are selected. .
  • the intervals for selecting the measurement values do not necessarily have to be continuous.
  • the measurement values for the section of the specified pattern length may be selected in descending order from a plurality of measurement values obtained in the measurement region 300.
  • the measurement value existing in the area 305 based on the area parameter set around the edge point 303 on the reference pattern having the longest distance from the pattern edge in the measurement region 300 is selected.
  • a shape score is calculated from the selected measurement value (step 105).
  • the shape score is obtained by statistical calculation such as the average of the extracted measurement values and the standard deviation.
  • the circuit pattern processing process is determined by determining the threshold value of the finally calculated shape score (step 106).
  • FIG. 4 is a flowchart showing a shape score threshold determination procedure.
  • the circuit pattern is classified by the processing unit of the circuit pattern based on the comparison between the measurement result between the circuit pattern and the reference pattern and at least two threshold values (for example, design data correction processing target). An example of classifying whether to be monitored later (measurement target) without modification is described.
  • the shape score will be described as abnormal circuit pattern> normal circuit pattern.
  • the shape score is compared with the threshold value TH1 (step 401).
  • a circuit pattern having a shape score smaller than the threshold value TH1 is determined to be normal (step 402).
  • the shape score and TH2 are compared (step 403), and a circuit pattern equal to or higher than TH2 is determined as a design layout or mask correction target (step 404).
  • a circuit pattern having a shape score larger than the threshold value TH1 and equal to or smaller than the threshold value TH2 is determined as a monitoring target at the time of mass production (step 405).
  • the correct design coordinates of the corrected part and the monitor part are required to perform each processing. For this reason, by adding the procedure shown in FIG. 5 to the flowchart shown in FIG. 1, the design coordinates corresponding to the part of the circuit pattern for which the shape score is calculated can be obtained.
  • pattern matching is performed between the captured image of the circuit pattern and the design pattern used to manufacture the circuit pattern, and the correspondence between the design pattern and the image is obtained (step 501).
  • the correspondence between the images of the design pattern obtained there is used.
  • the part of the reference pattern from which the measurement value used for calculation of the shape score is obtained is specified (step 502). This can be easily obtained by registering, in the memory 208, the image coordinates of the edge for which the measurement value is obtained when the measurement value is extracted based on the shape-independent parameter.
  • the design coordinates corresponding to the part of the reference pattern are obtained from the correspondence between the design pattern obtained by pattern matching and the circuit pattern (step 503).
  • step 601 pattern matching between a captured image of a circuit pattern and a design pattern used for manufacturing the circuit pattern is performed to obtain a correspondence relationship between the design pattern and the image (step 601).
  • step 602 the correspondence between the images of the design pattern obtained there is used.
  • step 602 the part of the circuit pattern from which the measurement value used for calculation of the shape score is obtained is specified (step 602).
  • the wiring layer design pattern 801 to be inspected is the same type as shown in FIGS. 8A and 8B and the via positions 802 and 805 of the via layer linked to the lower part of the wiring layer are different will be described as an example. .
  • an example will be described in which measurement sites are classified based on measurement results between a circuit pattern and a reference pattern and relationship information between other layers of the measurement portion of the circuit pattern.
  • the wiring portion of the circuit pattern 803 that does not have a via is retracted from the reference pattern 804.
  • the wiring part of the circuit pattern 803 in which the via exists is set back with respect to the reference pattern 804. In such a case, the fatality degree in FIG.
  • FIG. 17A is a diagram showing layout data of a pattern in which an end portion of the pattern 1701 and the via 1702 are connected
  • FIG. 17B is layout data showing an end portion of the pattern 1701 in which the via is not connected.
  • the pattern of FIG. 17A when the line end is retracted, the connection with the via 1702 may be interrupted. Therefore, compared with the pattern of FIG. 17B, the pattern of FIG. 17A is determined as the layout / mask correction target part or the monitor target part, thereby improving the yield of the semiconductor device promptly. Can do.
  • FIG. 16 shows a step of setting measurement conditions for obtaining the degree of deviation between the design data and the actual pattern edge (for example, an edge in the SEM image or outline data obtained by contouring the edge) based on threshold judgment.
  • the measurement condition setting unit 1908 reads the layout data of the layer to be measured from the design data storage medium 1904 and sets the measurement box 1703 on the read layout data (steps 1601 and 1602).
  • the measurement box 1703 defines a measurement region of a dimension between the reference pattern and the edge data of the SEM image or the contour line data obtained from the SEM image.
  • a superimposition pattern determination area 1704 is set as incidental information of the measurement box 1703.
  • the layout data of the layer including the pattern connected to the pattern of the measurement target layer is read (step 1603).
  • the pattern selection unit 1911 determines whether or not a pattern (for example, a via 1702) other than the measurement target layer is included in the superimposed pattern determination area 1704 (step 1604), and is included as illustrated in FIG. If not, for example, the measurement is not performed or is selected as a normal monitoring target.
  • a pattern of another layer is included in the overlapping pattern determination region, measurement is performed as a lower threshold value or a priority management part compared to a normal monitoring target.
  • a condition is selected (steps 1605 and 1606).
  • FIG. 17 the process of setting measurement conditions using layout data has been described.
  • Various methods may be used. Specifically, even if it is a portion determined to be normal, a pattern having a relationship with a pattern of another layer can be considered as a monitor evaluation target. Also, it is conceivable to set measurement conditions so that pattern evaluation is performed based on a stricter evaluation criterion for a pattern that is originally selected as a monitor target portion. By setting a lower threshold value as a measurement condition compared to a normal monitor target pattern, it becomes possible to perform strict dimension management for a portion where there is a risk of disconnection.
  • pattern deformation There are two types of pattern deformation: expansion that increases the area of the pattern and receding that decreases the area of the pattern, but disconnection from vias in other layers is mainly concerned with receding. For this reason, it may be determined whether it is expansion or retraction instead of simple threshold determination, and in the case of retreat, the pattern may be selectively selected as a monitor target or a pattern based on a stricter evaluation criterion.
  • the circuit pattern information determined as the correction target can be useful information for circuit design.
  • the automatically generated circuit layout is corrected by using the information on the dangerous points of the circuit pattern called “Hot Spot Library [hereinafter HSL]” accumulated in the past design. For this reason, if the layout of the circuit pattern to be corrected is not registered in the HSL, the DB registration of the HSL is performed.
  • HSL Hot Spot Library
  • FIG. 1 pattern matching between a captured image of a circuit pattern and a design pattern used for manufacturing the circuit pattern is performed to obtain a correspondence relationship between the design pattern and the image (step 701).
  • pattern matching is performed using a design pattern as a template at the time of image shooting, the correspondence between the images of the design pattern obtained there is used.
  • step 702 the part of the reference pattern from which the measurement value used for calculation of the shape score is obtained is specified (step 702).
  • a design layout having the same size as the HSL pattern size is identified based on the correspondence between the image obtained by pattern matching and the design pattern, centered on the coordinates of the part of the reference pattern, cut out, and compared with the HSL database (step 703). .
  • FIG. 9 shows examples of design layouts (e) and (f) corresponding to the circuit patterns to be inspected and HSL (a), (b), (c), and (d).
  • the design layout regions 903 and 904 having the same size as the HSL size are cut out centering on the measurement points 901 and 902 for which the shape score is obtained, and each is compared with HSL (a) (b) (c) (d).
  • the cut-out design layout and the HS design layout registered in the HSL are compared by pattern matching.
  • the cut-out design layout 903 has a high similarity with HSL (a).
  • the cut out design layout 904 is not similar to any HSL.
  • the similarity with the cut out design layout is less than or equal to a predetermined numerical value, it is registered in the HSL database as a new HS (step 704).
  • the cut out design layout (e) is registered in the HSL database.
  • the process window of the exposure apparatus is obtained based on the measurement result of the pattern obtained under a plurality of exposure conditions mainly for a plurality of patterns, and the contour of the common area of the plurality of process windows obtained for the plurality of patterns ( An example of selecting a process window pattern that defines a boundary between inside and outside the process window as a measurement target pattern will be described.
  • FIG. 10 is a diagram showing process windows of five circuit patterns determined to be monitored by analysis of the shape score.
  • the process window indicates a range of two parameters of a focus amount and a dose amount of an exposure apparatus that can manufacture a non-defective product.
  • the process window is specified by manufacturing a chip manufactured by changing the values of the two parameters stepwise on a wafer and measuring the circuit pattern of each chip and determining the specifications. As the process window becomes wider, it becomes possible to manufacture a semiconductor that is more robust to variations in exposure conditions. Therefore, measures are taken to expand the process window as much as possible at the stage of semiconductor development. For this reason, at the time of mass production, circuit patterns that can cause the process window to be narrowed are monitored.
  • the wafer used for specifying the process window will be described as an FEM (Focus-Exposure-Matrix) wafer, and the procedure for specifying the process window will be described as a PWA (Process Window Analysis). Note that the measurement of the circuit pattern and the specification determination are performed using the dimension value of the pattern and the shape error value of the reference pattern and the circuit pattern as shown in FIG.
  • an FEM image of a circuit pattern determined to be monitored is input (step 1101).
  • the number of images is the number of circuit patterns determined to be monitored ⁇ the number of exposure conditions for performing PWA (the number of focus steps ⁇ the number of dose steps).
  • PWA is performed using these images, and process windows 1000, 1001, 1002, 1003, and 1004 of each circuit pattern are obtained (1102). Focusing on the common area 1009 of the process windows 1000, 1001, 1002, 1003, and 1004 of each circuit pattern, four circuit patterns that limit the minimum / maximum point of the focus amount and the maximum / minimum point of the dose amount are specified (step) 1103).
  • the limit points of the common area 1009 are 1007 and 1008, and the process windows of 1004 and 1002 respectively cause the common area 1009 to narrow. Further, when focusing on the focus amount, the limit points of the common area are 1005 and 1006, and the process windows of 1001 and 1003 are factors for narrowing the common area 1009, respectively.
  • Four circuit patterns corresponding to the process windows 1001, 1002, 1003, and 1004, which are factors that narrow the common area 1009 of these process windows, or a circuit pattern including these four are determined as monitor patterns (step 1104). ).
  • FIG. 18 is a flowchart showing in more detail the process of selecting the measurement target pattern based on the measurement of the FEM wafer.
  • a plurality of different patterns are measured for a plurality of exposure conditions (step 1802). Since the FEM wafer is obtained by sequentially changing the focus and dose conditions of the exposure apparatus in order to determine the conditions of the exposure apparatus, the FEM wafer is not a chip that can be determined as a non-defective product by threshold determination or the like. Perform chip measurements to the extent that the chip boundaries are known. Basically, the same pattern is set as a measurement target in design data arranged on different chips. In this embodiment, different types of patterns are measured in order to form a plurality of process windows.
  • a process window for each measurement target pattern is created based on the measurement results for each chip of the plurality of measurement target patterns (step 1804).
  • a plurality of process windows created in this way are overlapped as shown in FIG. 10, and a common area of each process window is extracted (step 1804).
  • the pattern selection unit 1911 selects the pattern of the process window that forms the contour of the common region, or the pattern that forms the upper and lower limits of the focus and dose of the common region (step 1805), and the measurement condition setting unit 1908 selects them.
  • a plurality of patterns including these patterns are set as measurement targets and registered as recipes (step 1806).
  • the selected pattern may be used as a measurement target candidate, and the target pattern may be displayed on the display device of the input device 1905 so that the operator can select the measurement target pattern.
  • a plurality of circuit patterns that are targeted for monitoring at the time of mass production by determining the shape score can be determined to be monitored at the time of mass production in consideration of the design layout and the number of mask corrections.
  • the procedure is shown using FIG. Since circuit patterns with a large number of design layout and mask corrections are likely to be difficult to manufacture, it is possible to prevent a decrease in yield by preferentially selecting and monitoring such circuit patterns. .
  • the design layout and the number of mask corrections are referred to and arranged in the order of the highest number of corrections (step 1201).
  • the history of the number of corrections is stored in the memory 208 when the process determination 106 described with reference to FIG. 1 is executed as data that can identify the inspected circuit pattern as shown in FIG.
  • a predetermined number of circuit patterns are determined as monitoring targets from the top of the correction count (step 1202).

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Biochemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

　本発明は、半導体デバイスに対する処理を適正に選択するための評価結果を求めることが可能なパターン測定装置及び半導体計測システムの提供を目的とする。　上記目的を達成するために本発明では、電子デバイスの回路パターンと基準パターンの比較を行う演算装置を備えたパターン測定装置であって、当該演算装置は、前記回路パターンと基準パターンとの間の計測結果と、少なくとも２つの閾値との比較に基づいて、当該回路パターンを回路パターンの処理単位で分類するパターン測定装置を提案する。

Description

パターン測定装置、及び半導体計測システム
　本発明は，電子デバイスの計測を実行するパターン測定装置に係り、特に電子デバイスの回路パターンと基準パターンの比較によって、当該回路パターンの処理プロセスを判定するパターン測定装置、及び半導体計測システムに関するものである。
　近年の半導体は微細化，多層化が進み，論理も煩雑化しているため，その製造が極めて困難な状況にある。その結果として，製造プロセスに起因する欠陥が多発する傾向にあり，その欠陥を正確に検査することが重要になっている。レビューＳＥＭやＣＤ－ＳＥＭはこれら欠陥の詳細な検査や計測（測定）に用いられる。これらのＳＥＭは、光学シミュレーションに基づく対象座標や、光学検査装置の検査結果に基づく対象座標に対応する回路パターンを検査、或いは計測する。検査、計測手法は様々提案されているが、特に６５ｎｍ以降の半導体製造プロセスでは、光近接効果による欠陥の状態を正確に把握する目的で、基準パターンとの形状比較によって欠陥を検出する手法（特許文献１、特許文献２）が用いられている。
　基準パターンとの形状比較は以下の手順で行われる。まず、オペレータが好ましい形状の回路パターンを基準パターンとして定義する。基準パターンとしては、設計データや実際に製造される回路パターンをシミュレーションによって生成した回路パターンや、製造した回路パターンの中から検査オペレータが選択したゴールデンパターン等が利用される。次にエッジ検出処理等を用いて、撮影画像から回路パターンを抽出する。次に基準パターンと回路パターンを重ね合わせる。重ね合わせは手動調整やパターンマッチングによる自動調整で行われる。回路パターンの形状は、半導体の製造条件や回路レイアウトによって様々な形に変形する。特許文献２では、このため、それらの変形の程度を的確に捉える目的で、検査座標を含む２次元の領域に計測領域を設定し、計測領域に含まれた基準パターンと回路パターンのエッジ間の距離を所定の間隔で網羅的に計測する。次に計測領域から得た複数の計測値の平均化を行って、その結果を計測領域の測定値とし、所定の閾値との比較によって回路パターンの正常もしくは欠陥を判定し、欠陥を含む回路パターンを回路設計やマスク修正のプロセスに渡す。
特開２００４－１６３４２０号公報（対応米国特許ＵＳＰ７，７９６，８０１） 特開２００７－２４８０８７号公報（対応米国特許ＵＳＰ８，０１９，１６１）
　特許文献１、特許文献２に開示されているような測定法によれば、設計データ（レイアウトデータ）と実パターンデータとの二次元的な形状差を特定することができるが、所定の計測領域内に存在する基準パターンと回路パターンのエッジの比較によって求められた複数の計測値の平均値を測定値とする場合、計測領域内に存在する回路パターンの正常部位の比率と異常部位の比率によって測定値が変化する。
　例えば、密度の高い回路パターンと密度の低い回路パターンの双方に同サイズの欠陥が含まれていた場合、密度の低い回路パターンのほうが計測領域内に占める異常部位の比率が高いので、密度の高い回路パターンの測定値よりも異常度が高いことを示す測定値が得られる。このような手順で求めた測定値から複数の異形状の回路パターンに含まれた欠陥の有無を正確に判定する場合、欠陥判定の閾値を回路パターンの形状毎に最適化するか、計測領域のサイズを回路パターンの形状毎に最適化する必要があるが、非常に複雑な手順が必要になる。
　以下に、半導体デバイスに対する処理を適正に選択するための評価結果を求めることを目的とするパターン測定装置及び半導体計測システムについて説明する。
　上記目的を達成するための一態様として、電子デバイスの回路パターンと基準パターンの比較を行う演算装置を備えたパターン測定装置であって、当該演算装置は、前記回路パターンと基準パターンとの間の計測結果と、少なくとも２つの閾値との比較に基づいて、当該回路パターンを回路パターンの処理単位で分類するパターン測定装置を提案する。
　また、上記目的を達成するための他の態様として、電子デバイスの回路パターンと基準パターンの比較を行う演算装置を備えたパターン測定装置であって、当該演算装置は、前記回路パターンと基準パターンとの間の計測結果と、前記回路パターンの計測部分の他の層との関係情報に基づいて、前記計測部位を分類するパターン測定装置を提案する。
　更に、上記目的を達成するための更に他の態様として、電子デバイスの回路パターンと基準パターンの比較を行う演算装置を備えたパターン測定装置であって、当該演算装置は、複数のパターンについて、複数の露光条件によって得られたパターンの測定結果に基づく露光装置のプロセスウィンドウを求め、複数のパターンについて得られた複数のプロセスウィンドウの共通領域の輪郭（プロセスウィンドウ内外の境界）を定義するプロセスウィンドウのパターンを測定対象パターンとして選択するパターン測定装置を提案する。
　また、電子デバイスの回路パターンと基準パターンの比較によって、当該回路パターンの処理プロセスを判定する半導体計測システムであって、当該回路パターンの撮影画像からパターンエッジを検出する手段と、所定の計測領域内に存在する当該パターンエッジと当該基準パターンの間隔を計測する手段と、当該計測領域内の複数箇所の計測値から、最も大きい計測値を含むように所定のパターン長、或いは面積分の計測値群を選抜する手段と、前記計測値群から当該回路パターンの形状スコアを算出する手段と、当該形状スコアと所定の閾値を比較し、当該回路パターンの処理プロセスを判定する手段と、を有することを特徴とした半導体計測システムを提案する。
　上記構成によれば、半導体デバイスに対する処理を適正に選択する、或いは選択のための必要な情報を得ることが可能となる。
基準パターンとパターンエッジの比較によって検査する手順を示すフローチャートである。 半導体計測システムの構成を示す図である。 基準パターンとパターンエッジの比較を示す図である。 形状スコアの閾値判定手順を示すフローチャートである。 形状スコア算出ポイントの設計座標を特定する手順を示すフローチャートである。 上下層パターンの分析によって修正対象の回路パターンを絞り込む手順を示すフローチャートである。 検査結果をホットスポットライブラリに登録する手順を示すフローチャートである。 検査結果と上下層パターンとの比較を示す図である。 検査結果とホットスポットライブラリとの比較を示す図である。 プロセスウィンドウを示す図である。 ＰＷＡによってモニタ対象の回路パターンを絞り込む手順を示すフローチャートである。 修正履歴によってモニタ対象の回路パターンを絞り込む手順を示すフローチャートである。 修正履歴のデータを示す図である。 検査情報を表示するＧＵＩの画面を示す図である。 検査手順を示すフローチャートである。 測定対象レイヤの測定対象パターンと他のレイヤのパターンの位置関係に応じて測定条件を設定する工程を示すフローチャート。 測定対象パターンに計測ボックスを設定する例を示す図。 ＦＥＭウェハの測定に基づいて、測定対象パターンを選択する工程を示すフローチャート。 パターン測定装置を含むパターン測定システムの一例を示す図。
　以下に説明する実施例はパターン測定装置に係り、例えば複数の異形状の回路パターンについて、欠陥の有無を統一された閾値で判定し、回路パターンの処理プロセスを決定するパターン測定装置に関するものである。
　本実施例では、電子デバイスの回路パターンと基準パターンの比較によって、当該回路パターンの処理プロセスを判定する半導体計測システムであって、当該回路パターンの撮影画像からパターンエッジを検出する手段と、所定の計測領域内に存在する当該パターンエッジと当該基準パターンの間隔を計測する手段と、当該計測領域内の複数箇所の計測値から、最も間隔が大きい計測値を含むように所定のパターン長分の計測値群を選択する手段と、前記計測値群から当該回路パターンの形状スコアを算出する手段と、当該形状スコアと所定の閾値を比較し、当該回路パターンの処理プロセスを判定する手段と、を有することを特徴とした半導体計測システムについて説明する。
　上記構成によれば、電子デバイスの回路パターンと基準パターンの比較によって、両者の形状誤差を網羅的に計測し、パターン長や、面積といった回路パターンの形状に依存しない制約に基づき選択した複数の計測値から回路パターンの形状スコアを算出することによって、複数の異形状の回路パターンを統一された閾値で欠陥判定できるようになり、その後の回路パターンの処理プロセスを正確に判定することができる。
　以下、基準パターンと撮像画像より抽出されるパターンエッジとの比較によって回路パターンの形状をスコア化し、閾値等を用いて回路パターンの処理プロセスを判定する半導体計測装置について、説明する。本実施例では、基準パターンと撮像画像より抽出されるパターンエッジとの比較、形状のスコア化、回路パターンの処理プロセスの判定を以下のようにして実行する。
　まず、システマティック欠陥の存在が疑われるウエハ上の回路パターンをＳＥＭで撮影した画像を半導体計測システムに入力する。ウエハ上のシステマティック欠陥の座標は、光学シミュレーションによる設計レイアウトの検査や明視野検査装置等で検出された欠陥の分析によって特定することができる。次にエッジ検出処理等を用いて、撮影画像から回路パターンのパターンエッジを抽出する。
　次に基準パターンと回路パターンを重ね合わせて基準パターンと回路パターンの形状誤差を計測する。重ね合わせは手動調整やパターンマッチングによる自動調整で行う。基準パターンは好ましい形状の回路パターンであり、検査オペレータが定義する。基準パターンとしては、設計データに基づいて形成されるパターンの輪郭線を示す図形や実際に製造される回路パターンを光学シミュレーションによって生成した回路パターンや、既に製造した回路パターンの中から検査オペレータが選択したゴールデンパターン等を利用する。ゴールデンパターンとして、プロセスウィンドウの解析によって求められたベスト露光条件の回路パターンを利用することもできる。
　回路パターンの形状は、半導体の製造条件や回路レイアウトによって様々な形に変形する。それらの変形の程度を的確に捉える目的で、検査座標を含む２次元の領域に計測領域を設定し、計測領域に含まれた基準パターンと回路パターンのエッジ間の距離を所定の間隔で網羅的に計測する。次に計測領域から得た複数の計測値の平均化等の統計処理を行って、その結果を計測領域の測定値とする。
　本実施例では、複数の異形状の回路パターンを統一された閾値で欠陥判定し、回路パターンの処理プロセスを決定するための一態様として電子デバイスの回路パターンと基準パターンの比較によって、当該回路パターンの処理プロセスを判定する半導体計測システムであって、当該回路パターンの撮影画像からパターンエッジを検出する手段と、所定の計測領域内に存在する当該パターンエッジと当該基準パターンの間隔を計測する手段と、当該計測領域内の複数箇所の計測値から、最も大きい計測値を含むように所定のパターン長分の計測値群を選抜する手段と、前記計測値群から当該回路パターンの形状スコアを算出する手段と、当該形状スコアと所定の閾値を比較し、当該回路パターンの処理プロセスを判定する手段と、を有することを特徴とした半導体計測システムを提案する。
　また、以下に説明する実施例では電子デバイスの回路パターンと基準パターンの比較によって、当該回路パターンの処理プロセスを判定する半導体計測システムであって、当該回路パターンの撮影画像からパターンエッジを検出する手段と、所定の計測領域内に存在する当該パターンエッジと当該基準パターンの間隔を計測する手段と、当該計測領域内の複数箇所の計測値から、最も大きい計測値を含むように所定の面積分の計測値群を選抜する手段と、前記計測値群から当該回路パターンの形状スコアを算出する手段と、当該形状スコアと所定の閾値を比較し、当該回路パターンの処理プロセスを判定する手段と、を有することを特徴とした半導体計測システムの例についても説明する。
　また、以下に説明する実施例では、閾値が、当該回路パターンの異常と正常を判別するための閾値であることを特徴とした半導体計測システムの例についても説明する。
　また、以下に説明する実施例では閾値が、当該回路パターンの正常とレチクル／マスク修正対象と量産時のモニタ対象を判別するための２つの閾値であることを特徴とした半導体計測システムの例について説明する。
　また、以下に説明する実施例では当該形状スコアが算出された当該回路パターンの部位に対応する設計座標を求める手段を有することを特徴とした半導体計測システムの例について説明する。
　また、以下に説明する実施例では、当該形状スコアが算出された当該回路パターンの部位と設計情報を比較し、当該回路パターンの致命度を算出し、レチクル／マスク修正対象を選抜する手段を有することを特徴とした半導体計測システムの例を説明する。
　また、以下に説明する実施例では、異常と判定された当該回路パターンに対応する設計情報と危険点のデータベースを比較し、当該設計情報が当該データベースに登録されていない場合に、当該設計情報を当該データベースに登録する手段を有することを特徴とした半導体計測システムの例を説明する。
　また、以下に説明する実施例では、異常と判定された複数の回路パターンについて、プロセスウィンドウを求め、最大フォーカス、最小フォーカス、最大ドーズ、最小ドーズを制限する２つ以上の回路パターンを量産時のモニタ対象として決定する手段を有することを特徴とした、半導体計測システムの例を説明する。
　また、以下に説明する実施例では、レチクル／マスク修正対象とされた回路パターンの履歴情報を保持し、前記履歴に基づき、量産時のモニタ対象の回路パターンを決定する手段を有することを特徴とした、半導体計測システムの例を説明する。
　また、以下に説明する実施例では、電子ビームを電子デバイス上に走査することによって得られる電子に基づいて、画像データを形成する走査電子顕微鏡を含む半導体計測システムの例を説明する。
　また、以下に説明する実施例では、当該形状スコアが算出された当該回路パターンの部位や、当該形状スコアが算出された当該回路パターンの部位の設計座標や、当該形状スコアや、当該修正履歴や、当該処理プロセス判定欠陥や、当該プロセスウィンドウ解析結果や、レチクル/マスク修正対象とされた回路パターンの設計座標や、当該レチクル/マスク修正対象とされた回路パターンの図や、量産時のモニタ対象とされた回路パターンの設計座標や、当該量産時のモニタ対象とされた回路パターンの図のうち一つ以上のデータを表示する画面を有することを特徴とした半導体計測システムの例を説明する。
　電子デバイスの回路パターンと基準パターンの比較によって、両者の形状誤差を網羅的に計測し、パターン長や、面積といった回路パターンの形状に依存しない制約に基づき特定した複数の計測値から回路パターンの形状スコアを算出することによって、複数の異形状の回路パターンを統一された閾値で欠陥判定できるようになり、その後の回路パターンの処理プロセスを正確に判定することができる。
　以下、基準パターンと撮像画像より抽出される回路パターンとの比較によって回路パターンの形状をスコア化し、閾値等を用いて回路パターンの処理プロセスを判定する半導体計測装置について説明する。
　図２は、半導体計測システムの概略構成図である半導体計測システムは回路パターンの画像データを取得する走査型電子顕微鏡２０１（Ｓｃａｎｎｉｎｇ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ：以下，ＳＥＭ）と画像データの分析によって回路パターンを検査する制御装置２０２で構成されている。ＳＥＭ２０１は電子デバイスが製造されたウエハ等の試料２０３に電子線２０２を照射し，試料２０３から放出された電子を二次電子検出器２０４や反射電子検出器２０５，２０６で捕捉し，Ａ／Ｄ変換器２０７でデジタル信号に変換する。デジタル信号は制御装置２０２に入力されてメモリ２０８に格納され，ＣＰＵ２０９やＡＳＩＣやＦＰＧＡ等の画像処理ハードウェア２１０で目的に応じた画像処理が行われ，回路パターンが検査される。
　更に制御装置（演算装置）２０２は，入力手段を備えたディスプレイ２１１と接続され，ユーザに対して画像や検査結果等を表示するＧＵＩ（Ｇｒａｐｈｉｃａｌ　Ｕｓｅｒ　Ｉｎｔｅｒｆａｃｅ） 等の機能を有する。なお，制御装置２０２における制御の一部又は全てを，ＣＰＵや画像の蓄積が可能なメモリを搭載した電子計算機等に割り振って処理・制御することも可能である。また，制御装置２０２は，検査に必要とされる電子デバイスの座標，検査位置決めに利用するパターンマッチング用のテンプレート，撮影条件等を含む撮像レシピを手動もしくは，電子デバイスの設計データ２１３を活用して作成する撮像レシピ作成装置２１２とネットワークまたはバス等を介して接続される。
　図１９はパターン測定装置を含むパターン測定システムの一例を示す図である。このシステム内には主に走査電子顕微鏡本体１９０１、当該走査電子顕微鏡本体１９０１を制御する制御装置１９０２、制御装置１９０２に必要な情報を伝達すると共に、走査電子顕微鏡本体１９０１によって取得された信号に基づいて、試料上に形成されたパターンの測定や当該測定結果に基づいて、露光装置のプロセスウィンドウを形成するパターン測定装置１９０３、半導体デバイスの設計データが記憶された設計データ記憶媒体１９０４、及び必要な情報を入力するための入力装置１９０５が含まれている。図１９の例では走査電子顕微鏡とは別にパターン測定装置を設ける例を説明するが、走査電子顕微鏡に設けられた演算装置によって、パターン測定を実行するようにしても良い。なお、本実施例ではＳＥＭを撮像装置として適用した例を説明するが、これに限られることはなく例えば集束イオンビームを試料に走査することによって得られる信号に基づいて、その走査像を形成する集束イオンビーム(Ｆｏｃｕｓｅｄ　Ｉｏｎ　Ｂｅａｍ)装置を撮像装置とすることもできる。
　パターン測定装置１９０３内の演算装置１９０６には、測定に必要な条件を設定する測定条件設定部１９０８、走査電子顕微鏡本体１９０１にて得られた信号に基づいて、エッジ間の寸法を測定する測定値演算部１９０９、ＦＥＭウェハを測定したときのパターン測定結果を所定の閾値に基づいて分類すると共に、所定の閾値に含まれるパターンのフォーカス条件、ドーズ条件に基づいてプロセスウィンドウを生成するプロセスウィンドウ作成部１９１０、及び測定対象となるパターンを選択するパターン選択部１９１１が含まれている。また、パターン測定装置１９０３には、測定条件設定部１９０８で設定された測定条件をレシピとして記憶するためのメモリ１９０７が内蔵されている。メモリ１９０７には測定レシピ以外にも、測定値演算部１９０６で得られた測定結果や、プロセスウィンドウ作成部１９１０で作成されたプロセスウィンドウ等が記憶される。
　また、設計データ記憶媒体１９０４に記憶される設計データは例えばＧＤＳフォーマットやＯＡＳＩＳフォーマットなどで表現されており、所定の形式にて記憶されている。なお、設計データは、設計データを表示するソフトウェアがそのフォーマット形式を表示でき、図形データとして取り扱うことができれば、その種類は問わない。
　図１５は、半導体パターンの計測工程を示すフローチャートである。まず，オペレータがレシピ作成装置２１２やパターン測定装置１９０３を利用して検査（測定）条件を設定する（ステップ１５０１）。検査条件とは，ＳＥＭ２０１の撮影倍率や回路パターンの座標（以下、検査座標とする）、計測領域、検査方法（後述する検査法や、寸法の計測など）、検査に必要なパラメータ等であり、検査対象の回路パターンの撮影画像をＳＥＭ２０１で取得し、検査するための情報である。検査座標とは、光学シミュレーションによって求めた欠陥の発生が予測されるレチクルやウエハの座標や、外観検査装置等で欠陥の発生が認められたレチクルやウエハの座標である。
　このような検査座標は、光学シミュレーションを用いて欠陥の予測を行う装置２１４やウエハの外観検査装置に基づく検査座標を生成する装置２１５などから撮影レシピ作成装置２１２に供給される。計測領域は検査座標を取り囲むように設定された二次元領域の座標情報であり、検査オペレータが決定する。
　次に撮影レシピを生成する（ステップ１５０２）。撮影レシピはＳＥＭ２０１を制御するためのデータであり，検査オペレータ等が設定した検査条件や，撮影画像から検査ポイントを特定するためのテンプレートが定義される。次にレシピに基づき，ＳＥＭ２０１で回路パターンを撮影する（ステップ１５０３）。次にパターンマッチングを行って，撮影画像内の検査ポイントを特定する（ステップ１５０４）。次に後述する手法を用いて回路パターンの計測を行う（ステップ１５０５）。最後に測定値を用いて回路パターンの処理プロセスを判定する（ステップ１５０６）。処理プロセスの判定は、本発明の検査による測定値と検査オペレータが決定した所定の閾値の比較および後述する回路パターンの分析によって行われる。
　図１４に検査結果のＧＵＩ画面１４００を示す。このＧＵＩ画面１１００はディスプレイ２１１や、撮影レシピ生成装置２１２や、制御装置２０２における制御の一部又は全てが割り振られたＣＰＵや画像の蓄積が可能なメモリを搭載した電子計算機の画面にＧＵＩプログラムを用いて表示される。ＧＵＩプログラムは半導体計測装置のメモリに格納されており、半導体計測装置のＣＰＵによる処理で実行される。
　半導体計測装置は検査結果に基づき、ＧＵＩ画面１４００の回路パターン表示ウィンドウ１４０１に基準パターン１４０２、回路パターン１４０３、計測領域１４０４を表示する。また、検査結果ウィンドウ１４０４に測定値や判定結果を表示する。また、検査パラメータウィンドウ１４０６に各種検査パラメータを表示する。
　図１および図３を用いてより詳細な回路パターンの処理プロセス（正常（何もしない）、設計レイアウトやマスクを修正する、量産時にモニタする）の判定手順を説明する。図１は処理プロセス判定の手順を示すフローチャートである。まず、光学シミュレーションの分析や外観検査装置によって特定したシステマティック欠陥の存在が疑われる回路パターンの撮影画像を入力する（ステップ１０１）。基準パターンは製造目標となる形状の回路パターンであり、例えば、設計データや、実際に製造される回路パターンをシミュレーションによって生成した回路パターンや、製造した回路パターンの中から検査オペレータが選択したゴールデンパターンである。基準パターンは、撮影レシピや、半導体計測装置内に設けられたメモリに格納されているものとする。
　次に撮影画像に含まれたパターンエッジを抽出する（ステップ１０２）。基準パターンと撮影された画像に含まれるパターンエッジの形状を比較するため、両者の重ね合わせを行い、基準パターンとパターンエッジの形状誤差を計測する。図３に基準パターン３０１とパターンエッジ３０２を重ね合わせた結果を示す。重ね合わせ位置は検査前段で実施したパターンマッチングの結果を利用して決定してもよいし、検査前段よりも正確なパターンマッチングアルゴリズムで再度実施してもよい。
　次に、計測領域３００内に位置する基準パターン３０１とパターンエッジ３０２の距離３０６を計測する（ステップ１０３）。様々な形状変形を的確に捉えるため、ピクセル単位やサブピクセル単位の間隔で計測点を基準パターン上（もしくはパターンエッジ上）に設定し、両者の間隔を網羅的に計測する。以上のようなパターンマッチングや測定処理等は、専用のハードウェアによって実行するようにしても良いし、汎用のコンピューターに上述、或いは後述するような処理を実行させるようにしても良い。
　なお、計測点は所定、或いは任意の間隔で設定されており、当該計測点から所定の方向（例えば一定方向、パターンの部位毎に割り当てられた方向、基準パターン３０１のエッジに対して垂直な方向等）や、計測点に最も近いパターンエッジ３０２上の点、又は計測点から最も近いパターンエッジ３０２上の点であって、他の計測点とその対応点間を結ぶ直線に交差しないように設定される対応点に向かって測定方向を設定する。また、測定方向は上記のものに限らず、上記とは異なる所定の条件に従って測定方向を設定するようにしても良い。測定方向の設定は上記条件等に従って自動的に設定することができる。
　なお、基準パターンとパターンエッジ間の距離を測定する目的の１つは、両者の形状差を求めることにあるため、変形前後の対応点間の距離を求めることが望ましく、そのためには、基準パターン３０１に設けられた計測点に最も近いパターンエッジ３０２上の点を対応点として測定方向を設定することが望ましい。但し、予期し得ない回路パターンの変形やノイズの影響によって、誤った対応点を検出することのないよう、所定の制約（例えば測定方向が所定の角度範囲内に含まれるように設定）を設けて測定方向を設定することもできる。
　次に計測領域３００内の複数個所の距離計測によって得られた複数の計測値から、形状に依存しないパラメータに基づいて複数の計測値を選択する（ステップ１０４）。形状に依存しないパラメータとは、パターン長やパターン面積を示すパラメータである。具体的には計測領域３００内の複数の計測値から、指定されたパターン長３０４の区間で計測された計測値のみを抽出する。例えば、計測領域３００内で最もパターンエッジとの距離が長い基準パターン上のエッジ点３０３を特定し、そのエッジ点３０３を含むようにパターン長３０４の区間を設定し、複数の計測値を選択する。これにより、基準パターンとの形状差の大きな回路パターンの部位にフォーカスした複数の計測値を選択できる。なお、計測値を選択する区間は必ずしも連続している必要はない。指定されたパターン長の区間分の計測値を、計測領域３００内で求められた複数の計測値から大きい順に選択してもよい。
　または、計測領域３００内で最もパターンエッジとの距離が長い基準パターン上のエッジ点３０３を中心に設定した面積パラメータに基づくエリア３０５に存在する計測値を選択する。次に選択された計測値から形状スコアを算出する（ステップ１０５）。形状スコアは抽出された計測値の平均、標準偏差等の統計演算によって求める。最後に算出された形状スコアの閾値判定によって回路パターンの処理プロセスを決定する（ステップ１０６）。
　図４は形状スコアの閾値判定手順を示すフローチャートである。本実施例では主に前記回路パターンと基準パターンとの間の計測結果と、少なくとも２つの閾値との比較に基づいて、当該回路パターンを回路パターンの処理単位で分類（例えば設計データの修正処理対象とするか、修正はしないけれども後のモニタ対象（測定対象）とするかの分類）する例について説明する。以下より、形状スコアは異常の回路パターン＞正常な回路パターンとして説明する。まず、形状スコアと閾値ＴＨ１を比較する（ステップ４０１）。閾値ＴＨ１より小さい形状スコアの回路パターンを正常と判定する（ステップ４０２）。形状スコアとＴＨ２を比較し（ステップ４０３）、ＴＨ２以上の回路パターンを設計レイアウトやマスクの修正対象として判定する（ステップ４０４）。閾値ＴＨ１よりも大きく、閾値ＴＨ２以下の形状スコアの回路パターンを量産時のモニタ対象として判定する（ステップ４０５）。これらの判定結果をメモリ２０８に保存する。なお、閾値ＴＨ１，ＴＨ２は設計公差や経験的に決定されるものである。
　設計レイアウトやマスク修正及び量産時のモニタ対象になった回路パターンについては、それぞれの処理を行うために修正部位およびモニタ部位の正確な設計座標が必要とされる。このため、図１で示したフローチャートに図５に示した手順を加えることによって、形状スコアが算出された回路パターンの部位に対応する設計座標を求めることができる。　まず、回路パターンの撮影画像とその回路パターンの製造に用いた設計パターンのパターンマッチングを行い、設計パターンと画像の対応関係を求める（ステップ５０１）。なお、画像撮影の際に設計パターンをテンプレートとしてパターンマッチングを行っている場合は、そこで求めた設計パターンの画像の対応関係を利用する。次に形状スコアの算出に利用した計測値を求めた基準パターンの部位を特定する（ステップ５０２）。これは、形状非依存パラメータに基づき計測値を抽出する際に、その計測値を求めたエッジの画像座標をメモリ２０８に登録しておくことで容易に求めることができる。次に基準パターンの部位に対応する設計座標をパターンマッチングによって求めた設計パターンと回路パターンの対応関係によって求める（ステップ５０３）。
　また、形状スコアの閾値比較によって設計レイアウトやマスク修正の対象として判定された回路パターンの中から、致命度が高い回路パターンを特定することもできる。図６に手順を示す。まず、回路パターンの撮影画像とその回路パターンの製造に用いた設計パターンのパターンマッチングを行い、設計パターンと画像の対応関係を求める（ステップ６０１）。なお、画像撮影の際に設計パターンをテンプレートとしてパターンマッチングを行っている場合は、そこで求めた設計パターンの画像の対応関係を利用する。次に形状スコアの算出に利用した計測値を求めた回路パターンの部位を特定する（ステップ６０２）。これは、形状非依存パラメータに基づき計測値を抽出する際に、その計測値を求めたエッジの画像座標をメモリ２０８に登録しておくことで容易に求めることができる。次に、設計パターンと回路パターンの部位の位置関係をパターンマッチングで求めた画像と設計パターンの対応関係に基づき求める。
　図８（ａ）（ｂ）のように検査対象となる配線レイヤーの設計パターン８０１は同型で、その配線レイヤーの下部に連携するビアレイヤーのビア位置８０２，８０５がそれぞれ異なる場合を例に説明する。本実施例では、回路パターンと基準パターンとの間の計測結果と、回路パターンの計測部分の他の層との関係情報に基づいて、計測部位を分類する例について説明する。図８（ａ）の例では、基準パターン８０４に対し、ビアが存在しない方の回路パターン８０３配線部位が後退している。図８（ｂ）の例では、基準パターン８０４に対し、ビアが存在する方の回路パターン８０３の配線部位が後退している。このようなケースでは図８（ｂ）のほうの致命度が高い。基準パターンに対する回路パターンの配線の後退量は同じでも、設計レイアウトによって致命度は異なる。このため、例えば、回路パターンの部位に対応する設計座標について、その上下のビアの有無を検出することで、基準パターンとの形状差は大きいが、修正が不要な回路パターンを修正対象から除外することができる。
　上述したように、例えば同じ形状のパターンであったとしても、他のレイヤのパターンとの位置関係によっては、パターンの変形がある程度許容されるパターンと、パターンの変形をシビアに管理する必要があるパターンに分かれることになる。例えば図１７（ａ）は、パターン１７０１の端部と、ビア１７０２が接続されるパターンのレイアウトデータを示す図であり、図１７（ｂ）はビアが接続されないパターン１７０１の端部を示すレイアウトデータを示す図である。上述したように、図１７（ｂ）の場合は、多少ライン端が後退しても、回路の一部が途切れる等の欠陥には至らない。一方で、図１７（ａ）の場合は、ライン端が後退すると、ビア１７０２との接続が途切れる可能性がある。よって、図１７（ｂ）のパターンに比べて、図１７（ａ）のパターンを、レイアウト／マスク修正対象個所、或いはモニタ対象個所と判定することによって、半導体デバイスの歩留まり向上を、速やかに行うことができる。
　図１６は、設計データと実際のパターンエッジ（例えばＳＥＭ画像内のエッジや当該エッジを輪郭線化した輪郭線データ）との乖離の度合いを閾値判断に基づいて求めるための測定条件を設定する工程を示すフローチャートである。まず、測定条件設定部１９０８は、測定対象となるレイヤのレイアウトデータを、設計データ記憶媒体１９０４等から読み出し、読み出したレイアウトデータ上で計測ボックス１７０３を設定する（ステップ１６０１、１６０２）。計測ボックス１７０３は、基準パターンと、ＳＥＭ画像のエッジやＳＥＭ画像から得られる輪郭線データとの間の寸法の測定領域を定義するものである。更に、本実施例においては、計測ボックス１７０３の付帯情報として、重畳パターン判定領域１７０４が設定されている。
　次に、計測対象レイヤのパターンに接続するパターンを含むレイヤのレイアウトデータを読み出す（ステップ１６０３）。パターン選択部１９１１は、重畳パターン判定領域１７０４内に、測定対象レイヤ以外のパターン（例えばビア１７０２）が含まれるか否かを判定し（ステップ１６０４）、図１７（ｂ）に例示するように含まれない場合には、例えば、測定をしない、或いは通常のモニタ対象として選択する。また、図１７（ａ）に例示するように、他のレイヤのパターンが、重畳パターン判定領域に含まれる場合には、通常のモニタ対象と比較して、低い閾値、或いは重点管理部位として、測定条件を選択する（ステップ１６０５、１６０６）。
　以上のようにして選択された測定条件をＳＥＭの動作プログラムであるレシピとしてメモリ１９０７等に登録することによって、他のレイヤのパターンの接続状態に応じた適切な測定条件を設定することが可能となる。
　図１７では、レイアウトデータを用いて、測定条件を設定する工程について説明したが、実際のＳＥＭ画像から得られたエッジ情報に基づいて、量産工程における半導体評価個所の決定を行う際に上記のような手法を用いるようにしても良い。具体的には、正常と判定された個所であっても、他のレイヤのパターンとの関係があるパターンについては、モニタ評価対象とすることが考えられる。また、もともとモニタ対象個所として選択されたパターンについて、より厳しい評価基準に基づいてパターン評価を行うように測定条件を設定することが考えられる。通常のモニタ対象パターンと比べてより低い閾値を測定条件として設定することによって、断線の恐れがある部分について厳しい寸法管理を行うことが可能となる。
　なお、パターンの変形はパターンの面積が増加する拡張と、パターンの面積が減少する後退の２つが考えられるが、他のレイヤのビアとの断線が懸念されるのは主に後退の場合であるため、単なる閾値判定ではなく拡張か後退かの判定を行い、後退の場合に選択的に当該パターンをモニタ対象、或いはより厳しい評価基準に基づくパターンとして選択するようにしても良い。
　また、修正対象として判定された回路パターンの情報は回路設計の有益な情報になりうる。回路設計では、過去の設計で蓄積されたＨｏｔ　Ｓｐｏｔ　Ｌｉｂｒａｒｙ〔以下ＨＳＬ〕と呼ばれる回路パターンの危険点の情報を利用し、自動生成された回路レイアウトの修正を行う。このため、修正対象とされた回路パターンのレイアウトがＨＳＬに登録されていない場合は、ＨＳＬのＤＢ登録を行う。手順を図７に示す。　
　まず、回路パターンの撮影画像とその回路パターンの製造に用いた設計パターンのパターンマッチングを行い、設計パターンと画像の対応関係を求める（ステップ７０１）。なお、画像撮影の際に設計パターンをテンプレートとしてパターンマッチングを行っている場合は、そこで求めた設計パターンの画像の対応関係を利用する。次に形状スコアの算出に利用した計測値を求めた基準パターンの部位を特定する（ステップ７０２）。基準パターンの部位の座標を中心とし、ＨＳＬのパターンサイズと同サイズの設計レイアウトをパターンマッチングによって求めた画像と設計パターンの対応関係に基づき特定し、切り出し、ＨＳＬのデータベースと比較する（ステップ７０３）。
　図９にＨＳＬ（ａ）（ｂ）（ｃ）（ｄ）と検査対象の回路パターンに対応した設計レイアウト（ｅ）（ｆ）の例を示す。形状スコアを求めた計測点９０１、９０２を中心にＨＳＬのサイズと同等の設計レイアウトの領域９０３，９０４を切り出し、それぞれをＨＳＬ（ａ）（ｂ）（ｃ）（ｄ）と比較する。比較は切り出した設計レイアウトとＨＳＬに登録されているＨＳの設計レイアウトをパターンマッチングで比較する。切り出した設計レイアウト９０３はＨＳＬ（ａ）との類似度が高い。一方で切り出した設計レイアウト９０４はいずれのＨＳＬとも類似していない。切り出した設計レイアウトとの類似性が所定の数値以下の場合、新たなＨＳとしてＨＳＬのデータベースに登録する（ステップ７０４）。図９の例では切り出した設計レイアウト（ｅ）をＨＳＬのデータベースに登録する。
　また、形状スコアの閾値判定によってモニタ対象と判定された複数の回路パターンの中から更にモニタに適切な回路パターンを限定することで、モニタに関わる検査時間を抑制することができる。図１０と図１１のフローチャートを用いて手順を説明する。本実施例では主に複数のパターンについて、複数の露光条件によって得られたパターンの測定結果に基づく露光装置のプロセスウィンドウを求め、複数のパターンについて得られた複数のプロセスウィンドウの共通領域の輪郭（プロセスウィンドウ内外の境界）を定義するプロセスウィンドウのパターンを測定対象パターンとして選択する例について説明する。
　図１０は形状スコアの分析によってモニタ対象と判定された５つの回路パターンのプロセスウィンドウを示す図である。プロセスウィンドウとは、良品が製造できる露光装置のフォーカス量、ドーズ量の２つのパラメータの範囲を示すものである。プロセスウィンドウは、上記２つのパラメータの値を段階的に変化させて製造したチップをウエハ上に製造し、各チップの回路パターンの測定とスペック判定によって特定されるものである。プロセスウィンドウが広いほど、露光条件の変動に頑健な半導体の製造が可能になるため、半導体の開発の段階では、可能な限りプロセスウィンドウを拡大するための施策がとられる。このため、量産時には、これらプロセスウィンドウを狭める要因になりうる回路パターンのモニタが行われる。上記プロセスウィンドウの特定に用いるウエハをＦＥＭ（Ｆｏｃｕｓ－Ｅｘｐｏｓｕｒｅ－Ｍａｔｒｉｘ）ウエハ、プロセスウィンドウを特定する手順をＰＷＡ（Ｐｒｏｃｅｓｓ　Ｗｉｎｄｏｗ　Ａｎａｌｕｓｉｓ）として説明する。なお、回路パターンの測定とスペック判定は、パターンの寸法値や、図３で示したような基準パターンと回路パターンの形状誤差値を用いて行う。
　まず、モニタ対象として判定された回路パターンのＦＥＭ画像を入力する（ステップ１１０１）。画像枚数はモニタ対象として判定された回路パターン数×ＰＷＡを行う露光条件数（フォーカスステップ数×ドーズステップ数）である。これら画像を用いてＰＷＡを行い、各回路パターンのプロセスウィンドウ１０００、１００１、１００２、１００３、１００４を求める（１１０２）。各回路パターンのプロセスウィンドウ１０００、１００１、１００２、１００３、１００４の共通領域１００９に着目し、フォーカス量の最小／最大ポイントおよびドーズ量の最大／最小ポイントを制限する回路パターンを４つ特定する（ステップ１１０３）。ドーズ量に着目した場合、共通領域１００９の制限ポイントは１００７、１００８であり、それぞれ、１００４と１００２のプロセスウィンドウが共通領域１００９を狭める要因となっている。また、フォーカス量に着目した場合、共通領域の制限ポイントは１００５、１００６であり、それぞれ、１００１と１００３のプロセスウィンドウが共通領域１００９を狭める要因となっている。これらプロセスウィンドウの共通領域１００９を狭める要因となっているプロセスウィンドウ１００１、１００２、１００３、１００４に対応する４つの回路パターン、もしくはこの４つを含むような回路パターンをモニタパターンとして決定する（ステップ１１０４）。
　図１８は、測定対象パターンをＦＥＭウェハの測定に基づいて、測定対象パターンを選択する工程をより詳細に示すフローチャートである。ＦＥＭウェハをＳＥＭの試料室に導入（ステップ１８０１）した後、複数の露光条件ごとに複数の異なるパターンの測定を実行する（ステップ１８０２）。ＦＥＭウェハは露光装置の条件出しを行うために、露光装置のフォーカスとドーズの条件を順次変更してパターニングすることによって得られるものであるため、閾値判定等によって少なくとも良品と判断できるチップとそうでないチップの境界が分かる程度のチップの測定を実行する。基本的には異なるチップに配置された設計データ上、同一パターンを測定対象とする。また、本実施例においては複数のプロセスウィンドウを形成するために、異なる種類のパターンの測定を実行する。
　次に、複数の測定対象パターンのチップごとの測定結果に基づいて、測定対象パターンごとのプロセスウィンドウを作成する（ステップ１８０４）。このように作成された複数のプロセスウィンドウを図１０のように重ねて、各プロセスウィンドウの共通領域を抽出する（ステップ１８０４）。パターン選択部１９１１は、この共通領域の輪郭を形成するプロセスウィンドウのパターン、或いは共通領域のフォーカス、ドーズの上下限を形成するパターンを選択し（ステップ１８０５）、測定条件設定部１９０８では、選択されたパターン、或いはこれらのパターンを含む複数のパターンを測定対象として設定し、レシピとして登録する（ステップ１８０６）。この際、選択されたパターンを測定対象候補として、入力装置１９０５の表示装置に対象パターンを表示し、オペレーターに測定対象パターンを選択させるようにしても良い。
　図１８に例示した手法によれば、例えば２０の測定対象候補が存在し、それを１０まで絞りたいような場合や、ランダムに決定した測定対象候補の中から適切な評価を行うためのパターンを選択したいような場合に特に有効である。
　また、形状スコアの判定によって量産時のモニタ対象とされた複数の回路パターンについて、設計レイアウトやマスクの修正回数を加味して量産時のモニタ対象と判定することもできる。図１２を用いて手順を示す。設計レイアウトやマスクの修正回数が多い回路パターンは、製造が難しい回路パターンである可能性が高いため、このような回路パターンを優先的に選択しモニタすることで、歩留まりの低下を防ぐことができる。
　まず、形状スコアの判定によって量産時のモニタ対象として判定された全ての回路パターンについて、設計レイアウトやマスクの修正回数を参照し、修正回数が多い順番に並べる（ステップ１２０１）。修正回数の履歴は図１３に示すような検査した回路パターンが特定できるようなデータとして、図１で説明した処理プロセス判定１０６の実行時にメモリ２０８に保存しておく。次に修正回数上位のものから所定の回路パターン数分をモニタ対象として判定する（ステップ１２０２）。
　２０１・・・ＳＥＭ，２０２・・・電子線，２０３・・・試料，２０４・・・二次電子検出器，２０５・・・反射電子検出器１，２０６・・・反射電子検出器２，２０７・・・Ａ／Ｄ変換器，２０８・・・メモリ，２０９・・・ＣＰＵ，２１０・・・ハードウェア，２１１・・・表示手段，２１２・・・レシピ生成システム，２１３・・・設計データ、２１４・・・ＥＤＡシステム、２１５・・・外観検査装置、３０１・・・基準パターン、３０２・・・回路パターンのパターンエッジ、３０３・・・計測代表点、３０４・・・パターン区間、３０５・・・計測代表点を中心とした計測エリア、３０６…基準パターンとパターンエッジの間隔、８０１…設計パターン、８０２…ビア、８０３…回路パターンのパターンエッジ、８０４…基準パターン、８０５…ビア、８０６…回路パターンのパターンエッジ、９０１…形状スコア算出ポイント、９０２…形状スコア算出ポイント、９０３…設計レイアウトの切り出しエリア、９０４…設計レイアウトの切り出しエリア、１０００～１００４…回路パターンのプロセスウィンドウ、１００５～１００８…プロセスウィンドウの共通領域制限点、１００９…プロセスウィンドウの共通領域、１４００・・・検査パラメータ指定用ＧＵＩ、１４０１・・・基準パターン表示ウィンドウ、１４０２・・・基準パターン、１４０３・・・回路パターンのパターンエッジ、１４０４…計測領域、１４０５・・・検査結果ウィンドウ、１４０６・・・検査パラメータ設定ウィンドウ

Claims (15)

  1. 　電子デバイスの回路パターンと基準パターンの比較を行う演算装置を備えたパターン測定装置において、
    　当該演算装置は、前記回路パターンと基準パターンとの間の計測結果と、少なくとも２つの閾値との比較に基づいて、当該回路パターンを回路パターンの処理単位で分類することを特徴とするパターン測定装置。
  2. 　請求項１において、
    　前記演算装置は、前記回路パターンを、当該回路パターンのレイアウトデータ、或いはマスクを修正する対象とするか、測定装置によるモニタの対象とするかの分類を行うことを特徴とするパターン測定装置。
  3. 　請求項１において、
    　前記演算装置は、測定対象となるレイヤの測定対象パターンについて、当該測定対象パターンに接続される他のレイヤのパターンが存在するか否かの判定に応じて、前記分類を実行することを特徴とするパターン測定装置。
  4. 　請求項１において、
    　前記演算装置は、前記回路パターンと基準パターンとの間の計測結果と、前記回路パターンの計測部分の他の層との関係情報に基づいて、前記計測部位を分類するパターン測定装置。
  5. 　電子デバイスの回路パターンと基準パターンの比較を行う演算装置を備えたパターン測定装置において、
    　当該演算装置は、複数のパターンについて、複数の露光条件によって得られたパターンの測定結果に基づく露光装置のプロセスウィンドウを求め、複数のパターンについて得られた複数のプロセスウィンドウの共通領域内外の境界を定義するプロセスウィンドウのパターンを測定対象パターンとして選択することを特徴とするパターン測定装置。
  6. 　電子デバイスの回路パターンと基準パターンの比較によって、当該回路パターンの処理プロセスを判定する半導体計測システムであって、
    　当該回路パターンの撮影画像からパターンエッジを検出する手段と、
    　所定の計測領域内に存在する当該パターンエッジと当該基準パターンの間隔を計測する手段と、
    　当該計測領域内の複数箇所の計測値から、最も大きい計測値を含むように所定のパターン長、或いは面積分の計測値群を選抜する手段と、
    　前記計測値群から当該回路パターンの形状スコアを算出する手段と、
    　当該形状スコアと所定の閾値を比較し、当該回路パターンの処理プロセスを判定する手段と、を有することを特徴とした半導体計測システム。
  7. 　請求項６において、
    　前記所定の閾値は、当該回路パターンの異常と正常を判別するための閾値であることを特徴とした半導体計測システム。
  8. 　請求項７において、
    　異常と判定された当該回路パターンに対応する設計情報と危険点のデータベースを比較し、当該設計情報が当該データベースに登録されていない場合に、当該設計情報を当該データベースに登録する手段を有することを特徴とした半導体計測システム。
  9. 　請求項７において、
    　異常と判定された複数の回路パターンについて、プロセスウィンドウを求め、最大フォーカス、最小フォーカス、最大ドーズ、最小ドーズを制限する２つ以上の回路パターンを量産時のモニタ対象として決定する手段を有することを特徴とした、半導体計測システム。
  10. 　請求項６において、
    　前記所定の閾値は、当該回路パターンの正常とレチクル/マスク修正対象と量産時のモニタ対象を判別するための２つの閾値であることを特徴とした半導体計測システム。
  11. 　請求項６において、
    　前記半導体計測システムは当該形状スコアが算出された当該回路パターンの部位に対応する設計座標を求める手段を有することを特徴とした半導体計測システム。
  12. 　請求項６において、
    　前記半導体計測システムは当該形状スコアが算出された当該回路パターンの部位と設計情報を比較し、当該回路パターンの致命度を算出し、レチクル/マスク修正対象を選抜する手段を有することを特徴とした半導体計測システム。
  13. 　請求項６において、
    　前記半導体計測システムは、レチクル/マスク修正対象とされた回路パターンの履歴情報を保持し、前記履歴に基づき、量産時のモニタ対象の回路パターンを決定する手段を有することを特徴とした、半導体計測システム。
  14. 　請求項６において、
    　電子ビームを電子デバイス上に走査することによって得られる電子に基づいて、画像データを形成する走査電子顕微鏡を備えたことを特徴とする半導体計測システム。
  15. 　請求項１４において、
    　前記形状スコアが算出された当該回路パターンの部位や、当該形状スコアが算出された当該回路パターンの部位の設計座標や、当該形状スコア、当該修正履歴や、当該処理プロセス判定欠陥や、当該プロセスウィンドウ解析結果、レチクル／マスク修正対象とされた回路パターンの設計座標、当該レチクル／マスク修正対象とされた回路パターンの図、量産時のモニタ対象とされた回路パターンの設計座標、及び当該量産時のモニタ対象とされた回路パターンの図のうち、少なくとも一つ以上のデータを表示する画面を有することを特徴とした半導体計測システム。
PCT/JP2014/052611 2013-02-20 2014-02-05 パターン測定装置、及び半導体計測システム WO2014129307A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020157022391A KR101749440B1 (ko) 2013-02-20 2014-02-05 패턴 측정 장치 및 반도체 계측 시스템
US14/768,600 US9990708B2 (en) 2013-02-20 2014-02-05 Pattern-measuring apparatus and semiconductor-measuring system
CN201480009471.7A CN105074896B (zh) 2013-02-20 2014-02-05 图案测定装置以及半导体测量系统
JP2015501388A JP6106743B2 (ja) 2013-02-20 2014-02-05 パターン測定装置、及び半導体計測システム
US15/964,559 US10445875B2 (en) 2013-02-20 2018-04-27 Pattern-measuring apparatus and semiconductor-measuring system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-030547 2013-02-20
JP2013030547 2013-02-20

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/768,600 A-371-Of-International US9990708B2 (en) 2013-02-20 2014-02-05 Pattern-measuring apparatus and semiconductor-measuring system
US15/964,559 Continuation US10445875B2 (en) 2013-02-20 2018-04-27 Pattern-measuring apparatus and semiconductor-measuring system

Publications (1)

Publication Number Publication Date
WO2014129307A1 true WO2014129307A1 (ja) 2014-08-28

Family

ID=51391104

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/052611 WO2014129307A1 (ja) 2013-02-20 2014-02-05 パターン測定装置、及び半導体計測システム

Country Status (6)

Country Link
US (2) US9990708B2 (ja)
JP (1) JP6106743B2 (ja)
KR (1) KR101749440B1 (ja)
CN (1) CN105074896B (ja)
TW (3) TWI713874B (ja)
WO (1) WO2014129307A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017032733A (ja) * 2015-07-31 2017-02-09 株式会社日立ハイテクノロジーズ 半導体デバイスの評価条件設定方法、及び評価条件設定装置
KR20170024024A (ko) * 2014-09-08 2017-03-06 가부시키가이샤 히다치 하이테크놀로지즈 결함 정량화 방법, 결함 정량화 장치 및 결함 평가값 표시 장치

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8984450B2 (en) * 2013-03-14 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for extracting systematic defects
US9846934B2 (en) 2015-04-13 2017-12-19 Anchor Semiconductor Inc. Pattern weakness and strength detection and tracking during a semiconductor device fabrication process
JP6750937B2 (ja) * 2015-11-02 2020-09-02 株式会社ニューフレアテクノロジー パターン検査装置
US10679909B2 (en) * 2016-11-21 2020-06-09 Kla-Tencor Corporation System, method and non-transitory computer readable medium for tuning sensitivies of, and determining a process window for, a modulated wafer
JP2018151202A (ja) * 2017-03-10 2018-09-27 株式会社ニューフレアテクノロジー 電子ビーム検査装置および電子ビーム検査方法
EP3454128B1 (en) * 2017-09-12 2020-01-29 IMEC vzw A method and system for detecting defects of a lithographic pattern
KR102611427B1 (ko) * 2017-10-02 2023-12-07 어플라이드 머티리얼즈 이스라엘 리미티드 패턴의 임계 치수 변동의 결정
KR102538024B1 (ko) * 2018-01-19 2023-05-30 삼성전자주식회사 웨이퍼 측정 설비, 웨이퍼 측정 시스템 및 이를 이용한 반도체 장치의 제조 방법
JP7072844B2 (ja) * 2018-03-30 2022-05-23 東レエンジニアリング先端半導体Ｍｉテクノロジー株式会社 ウェハパターンのエッジと基準パターンのエッジとの乖離量と基準パターンのスペース幅との関係を示す補正線を生成する方法および装置、並びにコンピュータ読み取り可能な記録媒体
US10733723B2 (en) 2018-05-22 2020-08-04 Midea Group Co., Ltd. Methods and system for improved quality inspection
JP7119688B2 (ja) * 2018-07-18 2022-08-17 株式会社ニューフレアテクノロジー 描画データ生成方法、プログラム、及びマルチ荷電粒子ビーム描画装置
US10762618B1 (en) * 2019-02-14 2020-09-01 United Microelectronics Corp. Mask weak pattern recognition apparatus and mask weak pattern recognition method
CN113574643A (zh) * 2019-03-21 2021-10-29 科磊股份有限公司 半导体装置中参数稳定的错位测量改善
US20220319804A1 (en) * 2019-08-23 2022-10-06 Hitachi High-Tech Corporation Overlay Measurement System and Overlay Measurement Device
KR102602005B1 (ko) * 2019-09-04 2023-11-15 주식회사 히타치하이테크 하전 입자선 장치
DE102019214444A1 (de) * 2019-09-23 2021-03-25 Robert Bosch Gmbh Verfahren zur Beurteilung der Kontaktierfähigkeit einer mit einer Metallisierung versehenen Oberfläche
US11087449B2 (en) * 2019-10-24 2021-08-10 KLA Corp. Deep learning networks for nuisance filtering
CN117348334B (zh) * 2023-12-04 2024-04-16 华芯程(杭州)科技有限公司 一种光学临近效应修正方法、装置、设备及介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0560533A (ja) * 1991-09-04 1993-03-09 Nikon Corp パターン検査装置
JPH10247245A (ja) * 1997-03-05 1998-09-14 Toshiba Corp パターン欠陥検査装置
WO2007086316A1 (ja) * 2006-01-26 2007-08-02 Nikon Corporation 重ね合わせ管理方法及び装置、処理装置、測定装置及び露光装置、デバイス製造システム及びデバイス製造方法、並びにプログラム及び情報記録媒体
JP2009170606A (ja) * 2008-01-15 2009-07-30 Hitachi High-Technologies Corp パターン欠陥解析装置、パターン欠陥解析方法およびパターン欠陥解析プログラム

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7093229B2 (en) * 1997-09-17 2006-08-15 Synopsys, Inc. System and method for providing defect printability analysis of photolithographic masks with job-based automation
US7796801B2 (en) 1999-08-26 2010-09-14 Nanogeometry Research Inc. Pattern inspection apparatus and method
US6873720B2 (en) * 2001-03-20 2005-03-29 Synopsys, Inc. System and method of providing mask defect printability analysis
JP2003031477A (ja) * 2001-07-17 2003-01-31 Hitachi Ltd 半導体装置の製造方法およびシステム
JP4472305B2 (ja) 2002-10-22 2010-06-02 株式会社ナノジオメトリ研究所 パターン検査装置および方法
JP4078280B2 (ja) * 2003-10-08 2008-04-23 株式会社日立ハイテクノロジーズ 回路パターンの検査方法および検査装置
JP2006318978A (ja) * 2005-05-10 2006-11-24 Toshiba Corp パターン設計方法
JP4887062B2 (ja) 2006-03-14 2012-02-29 株式会社日立ハイテクノロジーズ 試料寸法測定方法、及び試料寸法測定装置
US7673278B2 (en) * 2007-11-29 2010-03-02 Tokyo Electron Limited Enhanced process yield using a hot-spot library
JP5075646B2 (ja) * 2008-01-09 2012-11-21 株式会社日立ハイテクノロジーズ 半導体欠陥検査装置ならびにその方法
JP5103219B2 (ja) * 2008-02-22 2012-12-19 株式会社日立ハイテクノロジーズ パターン寸法計測方法
JP5065943B2 (ja) * 2008-02-29 2012-11-07 株式会社日立ハイテクノロジーズ 製造プロセスモニタリングシステム
JP4672073B2 (ja) * 2008-08-22 2011-04-20 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び基板処理装置の運用方法
JP5388703B2 (ja) 2009-06-03 2014-01-15 株式会社日立ハイテクノロジーズ 表面観察装置および表面観察方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0560533A (ja) * 1991-09-04 1993-03-09 Nikon Corp パターン検査装置
JPH10247245A (ja) * 1997-03-05 1998-09-14 Toshiba Corp パターン欠陥検査装置
WO2007086316A1 (ja) * 2006-01-26 2007-08-02 Nikon Corporation 重ね合わせ管理方法及び装置、処理装置、測定装置及び露光装置、デバイス製造システム及びデバイス製造方法、並びにプログラム及び情報記録媒体
JP2009170606A (ja) * 2008-01-15 2009-07-30 Hitachi High-Technologies Corp パターン欠陥解析装置、パターン欠陥解析方法およびパターン欠陥解析プログラム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170024024A (ko) * 2014-09-08 2017-03-06 가부시키가이샤 히다치 하이테크놀로지즈 결함 정량화 방법, 결함 정량화 장치 및 결함 평가값 표시 장치
US10297021B2 (en) 2014-09-08 2019-05-21 Hitachi High-Technologies Corporation Defect quantification method, defect quantification device, and defect evaluation value display device
KR102062433B1 (ko) * 2014-09-08 2020-01-03 가부시키가이샤 히다치 하이테크놀로지즈 결함 정량화 방법, 결함 정량화 장치 및 결함 평가값 표시 장치
JP2017032733A (ja) * 2015-07-31 2017-02-09 株式会社日立ハイテクノロジーズ 半導体デバイスの評価条件設定方法、及び評価条件設定装置

Also Published As

Publication number Publication date
JPWO2014129307A1 (ja) 2017-02-02
US9990708B2 (en) 2018-06-05
US20160005157A1 (en) 2016-01-07
US10445875B2 (en) 2019-10-15
US20180247400A1 (en) 2018-08-30
CN105074896B (zh) 2018-04-27
TWI644099B (zh) 2018-12-11
CN105074896A (zh) 2015-11-18
JP6106743B2 (ja) 2017-04-05
TWI654438B (zh) 2019-03-21
TWI713874B (zh) 2020-12-21
TW201504622A (zh) 2015-02-01
TW201842329A (zh) 2018-12-01
TW201842347A (zh) 2018-12-01
KR20150109426A (ko) 2015-10-01
KR101749440B1 (ko) 2017-06-20

Similar Documents

Publication Publication Date Title
JP6106743B2 (ja) パターン測定装置、及び半導体計測システム
JP5081590B2 (ja) 欠陥観察分類方法及びその装置
US9311697B2 (en) Inspection method and device therefor
JP6759034B2 (ja) パターン評価装置及びコンピュータープログラム
US9342878B2 (en) Charged particle beam apparatus
JP6134366B2 (ja) 画像処理装置およびコンピュータプログラム
JP6063630B2 (ja) パターン計測装置、及び半導体計測システム
WO2013153891A1 (ja) 荷電粒子線装置
JP2016058465A (ja) 欠陥定量化方法、欠陥定量化装置、および欠陥評価値表示装置
WO2012160945A1 (ja) 半導体デバイスの欠陥検査方法およびそのシステム
US10643326B2 (en) Semiconductor measurement apparatus and computer program
KR101889833B1 (ko) 패턴 측정 장치 및 컴퓨터 프로그램

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480009471.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14754275

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14768600

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2015501388

Country of ref document: JP

Kind code of ref document: A

Ref document number: 20157022391

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14754275

Country of ref document: EP

Kind code of ref document: A1