KR101889833B1 - 패턴 측정 장치 및 컴퓨터 프로그램 - Google Patents

패턴 측정 장치 및 컴퓨터 프로그램 Download PDF

Info

Publication number
KR101889833B1
KR101889833B1 KR1020167022026A KR20167022026A KR101889833B1 KR 101889833 B1 KR101889833 B1 KR 101889833B1 KR 1020167022026 A KR1020167022026 A KR 1020167022026A KR 20167022026 A KR20167022026 A KR 20167022026A KR 101889833 B1 KR101889833 B1 KR 101889833B1
Authority
KR
South Korea
Prior art keywords
edge
pattern
circuit
score
interval
Prior art date
Application number
KR1020167022026A
Other languages
English (en)
Other versions
KR20160106744A (ko
Inventor
야스따까 도요다
히로유끼 신도
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Publication of KR20160106744A publication Critical patent/KR20160106744A/ko
Application granted granted Critical
Publication of KR101889833B1 publication Critical patent/KR101889833B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B15/00—Measuring arrangements characterised by the use of electromagnetic waves or particle radiation, e.g. by the use of microwaves, X-rays, gamma rays or electrons
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/20—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by using diffraction of the radiation by the materials, e.g. for investigating crystal structure; by using scattering of the radiation by the materials, e.g. for investigating non-crystalline materials; by using reflection of the radiation by the materials
    • G01N23/203—Measuring back scattering
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G01N23/2251—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B2210/00—Aspects not specifically covered by any group under G01B, e.g. of wheel alignment, caliper-like sensors
    • G01B2210/56—Measuring geometric parameters of semiconductor structures, e.g. profile, critical dimensions or trench depth
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2223/00—Investigating materials by wave or particle radiation
    • G01N2223/60—Specific applications or type of materials
    • G01N2223/611—Specific applications or type of materials patterned objects; electronic devices
    • G01N2223/6116—Specific applications or type of materials patterned objects; electronic devices semiconductor wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Immunology (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Pathology (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은, 회로 상에 존재하는 패턴 변형의 존재가 초래하는 영향을 정량적으로 평가하는 패턴 측정 장치 및 컴퓨터 프로그램의 제공을 목적으로 한다. 상기 목적을 달성하기 위하여, 측정 대상 패턴 데이터의 제1 에지와, 당해 측정 대상 패턴에 대응하는 기준 패턴의 상기 제1 에지에 대응하는 제2 에지와의 사이의 제1 간격의 치수 측정을 실행하는 패턴 측정 장치이며, 상기 제1 에지 및 상기 제2 에지에 인접함과 함께, 당해 제1 에지 및 제2 에지와는 상이한 제3 에지와, 상기 제1 에지 및 제2 에지 중 적어도 한쪽과의 사이의 제2 간격의 치수와, 상기 제1 간격의 치수에 기초하여, 상기 제1 에지 또는 상기 측정 대상 패턴의 스코어를 산출하는 패턴 측정 장치를 제안한다.

Description

패턴 측정 장치 및 컴퓨터 프로그램{PATTERN-MEASURING DEVICE AND COMPUTER PROGRAM}
본 발명은 패턴 측정 장치 및 컴퓨터 프로그램에 관한 것이며, 특히 전자 디바이스의 회로 패턴과 기준 패턴의 비교에 의하여 당해 회로 패턴의 품질을 평가하는 패턴 측정 장치, 컴퓨터 프로그램 및 반도체 계측 시스템에 관한 것이다.
최근의 반도체는, 미세화, 다층화가 진행되고, 논리도 복번잡화되어 있기 때문에, 그 제조가 극히 곤란한 상황에 있다. 그 결과, 제조 프로세스에 기인하는 결함이 다발하는 경향이 있어, 그 결함을 정확히 검사하는 것이 중요해지고 있다.
광학식 검사 장치 등에 의해 검출된 결함의 좌표 정보에 기초하여 결함을 리뷰하는 리뷰 SEM(Scanning Electron Microscope)이나, 검출된 신호에 기초하여 형성되는 파형 정보에 기초하여 패턴의 치수를 측정하는 CD-SEM(Critical Dimension-SEM)은, 이들 결함의 상세한 검사나 측정에 사용된다. 이들 SEM 검사 장치는, 반도체 제조 프로세스의 시뮬레이션에 기초한 검사 좌표나, 광학 검사 장치의 검사 결과에 기초한 검사 좌표에 대응하는 회로 패턴을 검사한다. 검사 방법은 다양하게 제안되어 있는데, 특히 65㎚ 이하의 폭을 갖는 패턴을 형성하기 위한 반도체 제조 프로세스에서는, 광 근접 효과에 의한 결함의 상태를 정확히 파악할 목적으로, 기준 패턴과의 형상 비교에 의하여 결함을 검출하는 방법(특허문헌 1, 특허문헌 2)이나 회로 패턴의 분석에 의하여 결함을 검출하는 방법(특허문헌 3)이 제안되어 있다.
일본 특허 공개 제2004-163420호 공보(대응 미국 특허 USP8,045,785) 일본 특허 공개 제2007-248087호 공보(대응 미국 특허 USP8,019,161) 일본 특허 공개 제2002-148031호 공보
미세화에 의하여, 설계 데이터대로 회로 패턴을 웨이퍼에 전사하는 것이 곤란해지고 있다. 이 때문에, 반도체 디바이스의 동작에 영향이 없는 부위의 형상 변형은 허용하되, 문제 있는 형상 변형을 결함으로서 엄격히 검사하는 것이 앞으로 요구될 것으로 생각된다. 특히 회로 패턴의 밀도가 높은 부위와 낮은 부위에서 검사 기준을 변경할 것이 요구된다. 특허문헌 1, 2에 설명되어 있는 바와 같은 비교 검사를 행하면, 회로 패턴의 어떠한 부위도 마찬가지의 기준으로 검사해 버리기 때문에, 특히 반도체 디바이스의 동작에 영향이 없는 부위의 형상 변형을 결함으로서 오판정해 버릴 가능성이 있다.
또한 특허문헌 3에서는 회로 패턴의 에지 간격을 검사에 이용할 수 있지만, 기준 패턴과의 비교가 행해지지 않기 때문에, 반도체 제조 장치의 문제에 의하여 일률적으로 회로 패턴의 간격이 크게 되어 있거나, 또는 작게 되어 있다는 결함을 검출할 수 없는 경우가 있다.
이하에, 결함의 존재가 초래하는 영향을 정량적으로 평가, 또는 결함의 존재가 초래하는 영향에 따라 고효율로 측정이나 검사를 행하는 것을 목적으로 하는 패턴 측정 장치 및 컴퓨터 프로그램을 제안한다.
상기 목적을 달성하기 위한 일 형태로서, 하전 입자선 장치에서 얻어진 측정 대상 패턴 데이터의 제1 에지와, 당해 측정 대상 패턴에 대응하는 기준 패턴의 상기 제1 에지에 대응하는 제2 에지와의 사이의 제1 간격의 치수 측정을 실행하는 연산 장치를 구비한 패턴 측정 장치이며, 연산 장치는, 상기 제1 에지 및 상기 제2 에지에 인접함과 함께, 당해 제1 에지 및 제2 에지와는 상이한 제3 에지와, 상기 제1 에지 및 제2 에지 중 적어도 한쪽과의 사이의 제2 간격의 치수와, 상기 제1 간격의 치수에 기초하여, 상기 제1 에지 또는 상기 측정 대상 패턴의 스코어를 산출하는 패턴 측정 장치, 및 상기 처리를 컴퓨터에 실행시키는 컴퓨터 프로그램을 제안한다.
상기 구성에 의하면, 패턴에 발생하는 결함이 회로에 미치는 영향에 따른 정량적인 평가 결과의 출력이 가능해진다.
도 1은 기준 패턴과 패턴 에지의 비교에 의하여 회로 패턴을 검사하는 수순을 도시하는 흐름도이다.
도 2는 반도체 계측 시스템의 구성을 도시하는 도면이다.
도 3은 기준 패턴과 형상 변형을 포함하는 회로 패턴을 중첩시킨 도면이다.
도 4는 계측 수순을 설명하기 위한 도면이다.
도 5는 반도체 계측 시스템의 상세 구성을 도시하는 도면이다.
도 6은 계측 수순을 도시하는 흐름도이다.
도 7은 검사 결과의 화면을 도시하는 도면이다.
도 8은 윤곽선의 추출 수순을 도시하는 흐름도이다.
도 9는 윤곽선의 추출 수순을 설명하기 위한 도면이다.
도 10은 에지 스코어를 구하는 수순을 도시하는 흐름도이다.
도 11은 형상 스코어를 구하는 수순을 도시하는 흐름도이다.
도 12는 회로 패턴의 불량 판정 수순을 도시하는 흐름도이다.
도 13은 기준 패턴의 분석 수순을 도시하는 흐름도이다.
도 14는 회로 내외의 간격과 스코어 계산에 이용하는 가중값의 관계를 나타낸 도면이다.
도 15는 패턴 간의 단락의 가능성을 지표값화하는 방법을 설명하는 도면.
도 16은 패턴의 단선의 가능성을 지표값화하는 방법을 설명하는 도면.
도 17은 설계 데이터와 윤곽선 데이터의 비교에 기초하여 결함 상태를 스코어화하는 공정을 도시하는 흐름도.
도 18은 측정 대상 패턴의 스코어를 산출하는 공정을 도시하는 흐름도.
도 19는 기준 패턴 데이터와 윤곽선 데이터(측정 대상 패턴 데이터)를 이용하여 최소 패턴 간격 또는 최소 공간 간격을 구하는 예를 설명하는 도면.
이하에, 기준 패턴에 포함된 회로의 크기나 인접한 회로와의 간격에 기초하여, 기준 패턴과 회로 패턴의 비교에 의하여 얻어진 패턴 간 오차를 평가함으로써, 회로의 배치 상태에 적합한 회로 패턴의 불량 판정을 행하는 반도체 계측 장치(패턴 측정 장치)를 설명한다.
이하에 설명하는 실시예는, 주로 에지 정보와 기준 패턴과의 형상 비교에 의하여 결함 검출을 행하는 패턴 측정 장치에 관한 것이다. 결함 검출의 수순은, 먼저 검사 오퍼레이터가 바람직한 형상의 회로 패턴을 기준 패턴으로서 정의한다. 기준 패턴으로서는, 설계 데이터나 실제로 제조되는 회로 패턴을 시뮬레이션에 의하여 생성한 회로 패턴이나, 제조한 회로 패턴 중에서 검사 오퍼레이터가 선택한 골든 패턴 등을 이용한다. 다음으로, 에지 검출 처리 등을 이용하여 촬영 화상으로부터 회로 패턴의 에지를 추출한다. 다음으로, 기준 패턴과 회로 패턴의 에지를 중첩시킨다. 중첩은 수동 조정이나 패턴 매칭에 의한 자동 조정법을 이용한다.
회로 패턴의 형상은 반도체의 제조 조건이나 회로 레이아웃에 따라 다양한 형태로 변형된다. 이 때문에, 그들 변형의 정도를 적확하게 파악할 목적으로, 검사 좌표를 포함하는 2차원의 영역에 계측 영역을 설정하고, 계측 영역에 포함된 기준 패턴과 회로 패턴의 에지 간격(이하, 에지 오차라 함)을, 회로 패턴 상에 소정의 간격으로 설정된 점마다 망라적으로 계측한다. 다음으로, 계측 영역으로부터 얻은 복수의 에지 오차의 대표값이나 평균값을 그 계측 영역의 측정값으로 하고, 소정의 역치와의 비교에 의하여 회로 패턴의 정상 또는 결함을 판정한다.
또한 기준 패턴을 이용하지 않는 결함 검출은 이하의 수순으로 행한다. 먼저 회로 패턴의 촬영 화상으로부터 패턴 에지를 추출하고, 화상 내에 포함되는 패턴 에지의 간격을 망라적으로 계측한다. 다음으로, 그 간격값에 따라 촬영 화상의 영역을 분할한다. 다음으로, 분할된 영역마다 그 간격값에 대응한 검사 파라미터를 이용하여 결함을 검출한다. 회로 패턴은 밀도가 높아지면 결함이 발생하기 쉬워지기 때문에, 패턴 에지의 간격에 따라 검사 방법을 변경함으로써 검사의 정확성을 높이는 것이다.
한편, 상술한 바와 같이 계측법을 거쳐 구해진 측정 결과는 패턴의 변형의 정도를 나타내는 지표값인데, 패턴 변형의 지표값이 갖는 의미는 그 변형이 존재하는 주위의 상황에 따라 변화된다. 예를 들어 패턴 변형은 동일하더라도, 주위의 패턴 배열 등에 따라, 회로에 미치는 영향이 변화된다. 따라서 이하에 설명하는 실시예에서는, 그러한 회로에 미치는 영향을 정량 평가하는 지표값을 산출하는 패턴 측정 장치에 대하여 설명한다.
본 실시예에서는, 주로 전자 디바이스의 회로 패턴과 기준 패턴의 비교에 의하여 기준 패턴에 대한 에지 위치의 오차를 계측하고, 기준 패턴에 포함된 회로의 크기나 인접한 회로와의 간격에 기초하여 에지 위치의 오차를 평가함으로써, 회로의 배치 상태에 따른 적절한 회로 패턴의 불량 판정을 가능하게 하는 패턴 측정 장치에 대하여 설명한다. 보다 구체적으로는, 기준 패턴의 회로 크기와 회로 간격을 이용하여, 촬상 화상과 기준 패턴의 비교에 의하여 구해진 에지 오차를 스코어화하고, 그 스코어를 소정의 역치와 비교하여 결함의 유무를 판정하는 반도체 계측 장치에 대하여 설명한다.
실시예 1
이하, 도면을 이용하여 패턴 계측 장치 및 반도체 계측 시스템의 구체예에 대하여 설명한다.
도 2는 반도체 계측 시스템의 개요를 도시하는 도면이다. 반도체 계측 시스템은, 회로 패턴의 화상 데이터를 취득하는 주사형 전자 현미경(201)(SCANNING ELECTRON MICROSCOPE: 이하, SEM)과, 화상 데이터의 분석에 의하여 회로 패턴을 검사하는 제어 장치(214)로 구성되어 있다. SEM(201)은, 전자 디바이스가 제조된 웨이퍼 등의 시료(203)에 전자선(202)을 조사하여, 시료(203)로부터 방출된 전자를 2차 전자 검출기(204)나 반사 전자 검출기(205, 206)에서 포착하고, A/D 변환기(207)에서 디지털 신호로 변환한다. 디지털 신호는 제어 장치(214)에 입력되어 메모리(208)에 저장되고, CPU(209)나 ASIC이나 FPGA 등의 화상 처리 하드웨어(210)에서 목적에 따른 화상 처리가 행해지고, 회로 패턴이 검사된다.
또한 제어 장치(214)는, 입력 수단을 구비한 디스플레이(211)와 접속되어 유저에 대하여 화상이나 검사 결과 등을 표시하는 GUI(GRAPHICAL USER INTERFACE) 등의 기능을 갖는다. 또한 제어 장치(214)에 있어서의 제어의 일부 또는 모두를, CPU나, 화상의 축적이 가능한 메모리를 탑재한 전자 계산기 등에 할당하여 처리·제어하는 것도 가능하다. 또한 제어 장치(214)는, 검사에 필요로 하는 전자 디바이스의 좌표, 검사 위치 결정에 이용하는 패턴 매칭용의 템플릿, 촬영 조건 등을 포함하는 촬상 레시피를 수동, 또는 전자 디바이스의 설계 데이터(213)를 활용하여 작성하는 촬상 레시피 작성 장치(212)와 네트워크 또는 버스 등을 통하여 접속된다.
도 5는, 제어부(214)에 내장되는 연산 처리 장치를 보다 상세히 도시한 도면이다. 도 5에 예시하는 반도체 계측 시스템은, 주사 전자현미경 본체(501), 주사 전자현미경 본체를 제어하는 제어 장치(504), 제어 장치(504)에 소정의 동작 프로그램(레시피)에 기초하여 제어 신호를 전달함과 함께, 주사 전자현미경에 의하여 얻어진 신호(2차 전자나 후방 산란 전자 등)로부터 패턴의 형상 평가를 실행하는 연산 처리 장치(505), 반도체 디바이스의 설계 데이터가 저장된 설계 데이터 기억 매체(515), 설계 데이터의 작성이나 시뮬레이션을 이용한 설계 데이터의 수정 등을 행하는 설계 장치(516), 및 소정의 반도체 평가 조건을 입력하거나, 측정 결과나 결함 판정 결과를 출력하거나 하는 입출력 장치(517)가 포함되어 있다.
연산 처리 장치(505)는, 얻어진 화상으로부터 패턴의 형상을 평가하기 위한 데이터 처리 장치로서 기능한다. 제어 장치(504)는, 레시피 실행부(506)로부터의 지시에 기초하여 주사 전자현미경 본체(501) 내의 시료 스테이지나 편향기를 제어하여, 원하는 위치에의 주사 영역(시야)의 위치 지정을 실행한다. 제어 장치(504)로부터는, 설정 배율이나 시야의 크기에 따른 주사 신호가 주사 편향기(502)에 공급된다. 주사 편향기(502)는, 공급되는 신호에 따라 원하는 크기로 시야의 크기(배율)를 변화시킨다.
연산 처리 장치(505)에 포함되는 화상 처리부(507)는, 주사 편향기(502)의 주사와 동기하여 검출기(503)에 의한 검출 신호를 배열함으로써 얻어지는 화상을 처리하는 화상 처리부(507)를 구비하고 있다. 또한 연산 처리 장치(505)에는, 필요한 동작 프로그램이나 화상 데이터, 측정 결과 등이 기억되는 메모리(509)가 내장되어 있다.
또한 연산 처리 장치(505)에는, 미리 기억된 템플릿을 이용하여 화상 내의 평가 대상을 특정하기 위한 매칭 처리부(510), 후술하는 바와 같이 화상 데이터로부터 윤곽선을 추출하는 윤곽선 추출부(511), 기준 패턴에 포함되는 회로 간의 간격과 회로 크기를 계측하는 기준 패턴 측정부(512), 윤곽선 추출부(511)로부터 얻어진 윤곽선과 기준 패턴과, 기준 패턴 측정부(512)로부터의 회로 패턴의 크기나 간격의 값을 이용하여, 회로 패턴의 형상 스코어를 구하는 형상 평가부(513), 형상 평가부(513)로부터의 스코어에 기초하여 결함의 유무를 판정하는 결함 판정부가 포함되어 있다.
시료로부터 방출된 전자는 검출기(503)에서 포착되어, 제어 장치(504)에 내장된 A/D 변환기에서 디지털 신호로 변환된다. 화상 처리부(207)에 내장되는 CPU, ASIC, FPGA 등의 화상 처리 하드웨어에 의하여, 목적에 따른 화상 처리가 행해진다.
연산 처리 장치(505)는, 입출력 장치(517)과 접속되어, 당해 입출력 장치(517)에 설치된 표시 장치에, 조작자에 대하여 화상이나 검사 결과 등을 표시하는 GUI(GRAPHICAL USER INTERFACE) 등의 기능을 갖는다.
또한 입출력 장치(517)는, 측정, 검사 등에 필요로 하는 전자 디바이스의 좌표, 위치 결정에 이용하는 패턴 매칭용의 템플릿, 촬영 조건 등을 포함하는 촬상 레시피를 수동, 또는 전자 디바이스의 설계 데이터 기억 매체(515)에 기억된 설계 데이터를 활용하여 작성하는 촬상 레시피 작성 장치로서도 기능한다.
입출력 장치(517)는, 설계 데이터에 기초하여 형성되는 선도(線圖) 화상의 일부를 잘라내어 템플릿으로 하는 템플릿 작성부를 구비하고 있으며, 매칭 처리부(510)에 있어서의 템플릿 매칭의 템플릿으로서 메모리(509)에 등록된다. 템플릿 매칭은, 위치 정렬의 대상으로 되는 촬상 화상과 템플릿이 일치하는 개소를, 정규화 상관법 등을 이용한 일치도 판정에 기초하여 특정하는 방법이며, 매칭 처리부(510)는 일치도 판정에 기초하여 촬상 화상의 원하는 위치를 특정한다. 또한 본 실시예에서는, 템플릿과 화상의 일치의 정도를 일치도나 유사도라는 단어로 표현하는데, 양자의 일치의 정도를 나타내는 지표라는 의미에서는 동일한 것이다. 또한 불일치도나 비유사도도 일치도나 유사도의 일 형태이다.
또한 화상 처리부(507)에는, SEM에 의하여 얻어진 신호를 적산하여 적산 화상을 형성하는 화상 적산부(508)가 내장되어 있다. 전자를 보충하는 검출기(503)가 복수 있는 사례에서는, 복수의 검출기에 의하여 얻어진 복수의 신호를 조합한 화상을 작성한다. 이것에 의하여, 검사의 목적에 따른 상을 생성할 수 있다. 또한 하나의 검출기에서 얻어진 복수의 화상을 적산함으로써, 개개의 화상에 포함되는 노이즈를 억제한 화상을 생성할 수 있다.
윤곽선 추출부(511)는, 예를 들어 도 8에 예시하는 흐름도를 따라 화상 데이터로부터 윤곽선을 추출한다. 도 9는 그 윤곽선 추출의 개요를 도시하는 도면이다.
먼저, SEM 화상을 취득한다(스텝 801). 다음으로, 화이트 밴드의 휘도 분포에 기초하여 제1 윤곽선을 형성한다(스텝 802). 여기서는, 화이트 밴드법 등을 이용하여 에지 검출을 행한다. 다음으로, 형성된 제1 윤곽선에 대하여 소정의 방향으로 휘도 분포를 구하고, 소정의 휘도값을 갖는 부분을 추출한다(스텝 803). 여기서 말하는 바인 소정의 방향이란, 제1 윤곽선에 대하여 수직인 방향인 것이 바람직하다. 도 9에 예시한 바와 같이, 라인 패턴(901)의 화이트 밴드(902)에 기초하여 제1 윤곽선(903)을 형성하고, 당해 제1 윤곽선(903)에 대하여 휘도 분포 취득 영역(904 내지 906)을 설정함으로써, 제1 윤곽선에 대하여 수직인 방향의 휘도 분포(907 내지 909)를 취득한다.
제1 윤곽선(903)은 개략 윤곽선이며, 패턴의 대략의 형상을 나타내고 있기 때문에, 이 윤곽선을 기준으로 하여 보다 고정밀도의 윤곽선을 형성하기 위하여, 당해 윤곽선을 기준으로 하여 휘도 분포를 검출한다. 윤곽선에 대하여 수직 방향으로 휘도 분포를 검출함으로써 프로파일의 피크 폭을 좁힐 수 있으며, 그 결과, 정확한 피크 위치 등을 검출하는 것이 가능해진다. 예를 들어 피크 톱의 위치를 서로 연결하도록 하면, 고정밀도의 윤곽선(제2 윤곽선)을 형성하는 것(스텝 905)이 가능해진다. 또한 피크 톱을 검출하는 것이 아니라, 소정의 밝기 부분을 서로 연결하도록 하여 윤곽선을 형성하도록 해도 된다.
또한 제2 윤곽선을 작성하기 위하여, 제1 윤곽선(903)에 대하여 수직인 방향으로 전자 빔을 주사함으로써 프로파일을 형성하고(스텝 904), 당해 프로파일에 기초하여 제2 윤곽선을 형성하는 것도 가능하다.
도 6은 반도체 패턴의 검사 수순을 도시하는 흐름도이다. 본 실시예에서는, 외관 검사 장치나 반도체의 프로세스 시뮬레이션 평가 등에서 미리 특정된 웨이퍼 상의 결함 가능성 부위의 검사에 반도체 계측을 적용하는 예를 설명한다. 결함 가능성 부위란, 결함의 발생이 예측되는 부위이다.
처음에, 오퍼레이터가 레시피 작성 장치(212)를 이용하여 웨이퍼 상의 회로 패턴을 촬영, 계측하기 위한 검사 조건을 설정한다(스텝 601). 검사 조건이란, SEM(201)의 촬영 배율이나 검사 대상으로 되는 회로 패턴의 좌표(이하, 검사 좌표라 함) 등이다.
다음으로, 설정된 검사 조건에 기초하여 촬영 레시피를 생성한다(스텝 602). 촬영 레시피는 SEM(201)을 제어하기 위한 데이터이며, 검사 오퍼레이터가 설정한 검사 조건이나, 촬영 화상으로부터 검사 위치를 특정하기 위한 템플릿이 정의된다. 다음으로, 레시피에 기초하여 SEM(201)으로 회로 패턴을 촬영하고, 위치 결정용의 템플릿을 이용하여 패턴 매칭을 행하여, 촬영 화상 내의 검사 포인트를 특정한다(스텝 603).
다음으로, 회로 패턴을 계측한다(스텝 604). 계측의 대상으로 되는 화상은, 상술한 바와 같이 복수의 검출기로부터 얻어진 신호의 조합에 의하여 생성된 화상이어도 되고, 하나의 검출기로부터 얻어진 화상의 적산에 의하여 생성된 화상이어도 된다. 끝으로, 회로 패턴의 계측값을 이용하여 회로 패턴의 불량을 판정한다(스텝 605).
이하, 회로 패턴의 계측 수순(스텝 604)의 상세를 설명한다. 도 1은 반도체 패턴의 계측 수순을 도시하는 흐름도이며, 형상 평가부(513)에서 실행된다. 도 3 및 도 4의 회로 패턴의 예를 이용하여 계측 수순을 설명한다.
도 3은, 검사 대상의 회로 패턴(302)의 촬영 화상에 기준 패턴(301)을 중첩시킨 도면이다. 도 3의 (A), (B)의 촬영 화상에는 각각 2개의 인접한 회로가 포함되어 있다. 기준 패턴(301)과의 비교에서 알 수 있는 바와 같이, 도 3의 (A)의 회로에는 볼록 변형(305, 306)이 포함되어 있고, 도 3의 (B)에는 오목 변형(307, 308)이 포함되어 있다. 볼록 변형은 회로부(303)가 비회로부(304)로 돌출된 변형이며, 회로의 단락 결함으로 이어진다. 또한 오목 변형은 회로부(303)가 오목해진 변형이며, 회로의 단선 결함으로 이어지는 것이다. 설명의 편의상, 결함(305 내지 308)은 동일한 크기의 결함이라 한다. 도 3의 (A)에는 동일한 크기의 볼록 변형이 2개 포함되어 있는데, 그 변형이 회로에 미치는 영향은 상이하다. 볼록 변형은, 인접하는 회로와의 간격이 좁은 부위에 발생할수록 그 변형이 회로에 악영향을 미친다.
이 때문에, 도 3의 (A)의 예에서는, 볼록 변형(306)보다도 인접하는 회로 패턴이 있는 볼록 변형(305)의 결함도가 높다. 한편, 오목 변형은, 회로 크기가 작은 부위에 발생할수록 그 변형이 회로에 악영향을 미친다. 이 때문에, 도 3의 (B)의 예에서는, 오목 변형(308)보다도 오목 변형(307)의 결함도가 높다.
이러한 회로 크기나 인접한 회로 패턴에 따라 변화되는 결함도를 회로 패턴과 기준 패턴의 비교에 의하여 도출하기 위하여, 도 1의 수순에 따라 회로 패턴을 계측한다. 도 4를 이용하여 상세를 설명한다.
도 4는 회로 패턴(404)과 기준 패턴(403)을 중첩시킨 도면이다. 또한 회로부는 도면 부호 (401)이며, 비회로부는 도면 부호 (402)이다. 중첩 위치는 매칭 처리부(510)에서 기준 패턴(403)과 회로 패턴(404)의 매칭에 의하여 구한다. 또한 계측에 이용하는 기준 패턴과 화상 촬영 시에 실시한 매칭용의 템플릿이 상이한 경우에는, 다시 기준 패턴(403)과 회로 패턴(404)의 매칭을 행함으로써, 계측에 유효한 중첩 위치를 특정할 수 있다. 도 1의 계측 수순에서는, 처음에, 기준 패턴(403)을 구성하는 에지(이하, 기준 에지(405)라 함)와 회로 패턴(404)을 구성하는 에지(이하, 검사 에지(406)라 함)의 간격(409)(이하, 형상 오차값이라 함)을 측정한다(스텝 101).
다음으로, 간격(409)의 측정값에 대하여, 간격값(407)과 간격값(408)을 참조한다(스텝 102). 간격값(407)은, 좌측의 패턴의 우측의 기준 에지(405)와, 우측의 패턴의 좌측의 기준 에지(410)의 간격(회로 외 간격값)이다. 간격값(407)은 비회로부(비패턴부)의 치수에 상당한다. 또한 간격값(408)은, 우측의 패턴의 좌측의 기준 에지(410)와, 우측의 패턴의 우측의 기준 에지(411) 사이의 치수에 상당한다.
간격값(407)과 간격값(408)은, 어느 것도 우측의 패턴의 좌측 에지의 위치에 따른 값이다. 좌측 패턴의 우측 에지의 기준 에지와 검사 에지 사이의 측정값(검사 에지의 기준 에지에 대한 괴리의 정도)은, 인접하는 에지의 위치에 따라 그 가중값이 변화된다. 본 실시예에서는, 기준 패턴과의 괴리를 측정하는 검사 에지에 인접하는 에지에 관한 기준 데이터를 참조하여 스코어를 산출함으로써(스텝 103), 검사 에지의 결함의 정도(정상인 정도)의 지표값을 구하는 방법을 제안한다. 이러한 스코어 산출법에 의하면, 패턴의 단선이나 단락과 같은 결함으로 될 가능성을 수치화하는 것이 가능해진다. 스코어의 산출법에 대하여는 후술한다.
또한 회로 외 간격값은, 예를 들어 기준 에지와, 기준 에지 위치의 비회로부의 치수나, 치수에 기초한 수치이며, 회로 내 간격값은, 예를 들어 기준 에지와, 기준 에지 위치의 회로부의 치수나, 치수에 기초한 수치이다. 단, 회로 패턴이 복잡하게 변형되는 회로 패턴에서는, 그 변형에 맞추어 적절히 측정된 값이 바람직하되, 이에 한정되는 것은 아니다.
회로 외 간격값과 회로 내 간격값의 참조는, 예를 들어 검사 전에 미리 기준 패턴에 포함되는 기준 에지에 대하여 회로 내 간격과 회로 외 간격을 계측하며, 메모리(509)에 저장하고 있었던 것을 참조해도 되고, 기준 패턴이 설정될 때마다 계측한 것을 참조해도 된다. 회로 내 간격과 회로 외 간격은, 예를 들어 도 13에 도시하는 수순으로 계측 가능하며, 기준 패턴 측정부(512)에서 실행된다.
도 13의 기준 패턴의 측정 수순을 설명한다. 처음에, 기준 패턴을 입력한다(스텝 1301). 다음으로, 기준 패턴을 구성하는 기준 에지점을 설정한다. 기준 패턴의 데이터가 화상인 경우에는, 도 8에 도시된 바와 같은 수순으로 기준 패턴의 에지를 검출하고, 그 에지 상에 기준 에지점을 설정한다(스텝 1302). 기준 패턴이 GDS 등의 벡터 데이터인 경우에는, 회로를 구성하는 선분 상에, 예를 들어 1㎚씩 간격을 둔다는 등의 규칙을 정하여 기준 에지점을 설정한다. 다음으로, 기준 에지점 주위에 존재하는 기준 패턴의 에지를 참조하여 회로 내 간격을 측정한다(스텝 1303). 다음으로, 기준 에지점 주위에 존재하는 기준 패턴의 에지를 참조하여 회로 외 간격을 측정한다(스텝 1304).
기준 패턴이 GDS 등의 설계 데이터 또는 프로세스 시뮬레이션에 의한 데이터인 경우에는, 그 데이터에 회로부, 비회로부의 정보가 정의되어 있기 때문에, 기준 패턴이 구성하는 영역이 회로부인지 비회로부인지를 용이하게 판별할 수 있다. 그러나 기준 패턴이 화상 데이터인 경우에는, 화상으로부터 얻어진 정보만으로 회로부와 비회로부를 판별하는 것은 어렵다. 이러한 경우에는, 매칭 처리부(510)에서 회로부와 비회로부가 정의된 설계 데이터와의 매칭을 행하고, 매칭 결과에 기초하여 설계 데이터의 도형과 화상의 도형의 대응을 구하여, 설계 데이터의 회로부와 비회로부의 정보를 기준 패턴의 화상 영역에 대응 짓는다.
예를 들어 화상 좌표의 에지점 A(X1, Y1)에서 에지점 B(X2, Y2)까지 연속된 에지로 둘러싸인 영역은 회로부라는 등의 화상의 부대 정보를 생성하고, 그 부대 정보에 기초하여 회로 내 간격값, 회로 외 간격값을 결정할 수 있다.
또한 회로부, 비회로부의 변형을 개별적으로 평가할 필요가 없는 경우에는 회로부, 비회로부의 정보는 불필요하며, 단순히 근접하는 기준 에지 간의 간격값을 측정하면 된다.
기준 패턴을 구성하는 각 에지점에 대하여 회로 내 간격과 회로 외 간격의 계측이 완료되었는지를 확인하고(스텝 1305), 회로 내 간격값과 회로 외 간격값을 메모리(509)에 저장한다(스텝 1306). 다음으로, 형상 오차와 회로 내 간격값과 회로 외 간격값으로부터, 검사 에지를 평가하기 위한 지표(이하, 에지 스코어라 함)를 산출한다. 에지 스코어의 산출은, 예를 들어 수학식 1 내지 3과 같이 계산된다.
에지 스코어 1=W*E/P … 〔수학식 1〕
에지 스코어 2=W*E/S … 〔수학식 2〕
에지 스코어 3=W*E/R … 〔수학식 3〕
E: 기준 에지와 검사 에지의 간격(PIXEL, ㎚ 등)
W: 계수
P: 기준 에지 위치의 회로 내 간격(PIXEL, ㎚ 등), 또는 회로 내 간격에 기초한 값
S: 기준 에지 위치의 회로 외 간격(PIXEL, ㎚ 등), 또는 회로 외 간격에 기초한 값
R: 기준 에지 위치에 근접한 에지와의 간격(PIXEL, ㎚ 등), 또는 간격에 기초한 값
수학식 1은, 검사 에지가 기준 패턴의 회로 내부측에 존재하는 경우에 이용된다. 검사 에지가 회로 외부측에 존재했을 경우에는 0으로 한다. 즉, 형상 오차를 회로 내 간격값이나 회로 내 간격값에 기초한 값으로 나눔으로써, 회로 내 간격이 작을수록 에지 스코어가 커진다. 한편, 수학식 2는, 검사 에지가 기준 패턴의 회로 외부에 존재하는 경우에 이용된다. 검사 에지가 회로 내부에 존재했을 경우에는 0으로 한다. 즉, 형상 오차를 회로 외 간격값이나 회로 외 간격값에 기초한 값으로 나눔으로써, 회로 외 간격이 작을수록 에지 스코어가 커진다. 수학식 3은 회로 내 간격, 회로 외 간격의 정보가 없이, 단순한 회로 간격만의 정보를 이용하여 에지 스코어를 구하는 계산식이다. R은 기준 에지와 근접한 에지 사이의 간격이다.
W는 계수이다. 회로 내 간격, 회로 외 간격에 따른 W의 설정예를 도 14에 나타낸다. 그래프 a는, W=1.0이며, 회로 내 간격, 회로 외 간격에 대하여 항시 일정값을 취한다. 그래프 b는, W가 회로 내 간격, 회로 외 간격이 어느 수치를 초과했을 경우에 W의 값이 전환되는 예이다. 회로 패턴의 간격이나 크기가 어느 수치 이하인 부위에 발생한 형상 변형을 특히 엄격히 평가하는 경우에 이용한다. 그래프 c는, W를 회로 내 간격, 회로 외 간격에 따라 단계적으로 변경하는 예이다. 이와 같이 W를 이용함으로써, 다양한 검사 용도에 맞춘 불량 판정이 가능해진다.
이상과 같이 구한 에지 스코어와 소정의 역치를 비교하여 검사 패턴의 불량을 판정한다(스텝 605). 결함 판정은 결함 판정부(514)에서 행한다. 구체적으로는, 수학식 1이나 수학식 2의 에지 스코어와 각각 개별적으로 설정된 역치를 비교하여, 역치 이상이면 결함, 역치보다도 작은 경우에는 정상으로 판정하는 처리를 행하고, 결과를 메모리(509)에 저장한다.
이상과 같이, 하전 입자선 장치에서 얻어진 측정 대상 패턴 데이터의 제1 에지와, 당해 측정 대상 패턴에 대응하는 기준 패턴의 상기 제1 에지에 대응하는 제2 에지와의 사이의 제1 간격의 치수 측정을 실행할 때, 제1 에지 및 상기 제2 에지에 인접함과 함께, 당해 제1 에지 및 제2 에지와는 상이한 제3 에지와, 제1 에지 및 제2 에지 중 적어도 한쪽과의 사이의 제2 간격의 치수와, 제1 간격의 치수에 기초하여, 상기 제1 에지 또는 상기 측정 대상 패턴의 스코어를 산출함으로써, 결함으로 될 수 있는 패턴 형상을 정량 평가하는 것이 가능해진다.
또한 도 10에 도시한 계측 흐름에서도 결함 판정이 가능하다. 처음에, 기준 에지와 검사 에지의 간격을 계측한다(스텝 1001). 다음으로, 회로 외 간격과 회로 내 간격을 참조한다(스텝 1002). 끝으로, 에지 간격, 회로 외 간격, 회로 내 간격에 대하여 각각 설정된 소정의 역치와 비교하여 결함을 판정한다(스텝 1003). 예를 들어 회로 외 간격과 회로 내 간격이 각각 10화소 이하인 경우에는, 에지 간격이 5화소 이상인 검사 에지를 결함으로 판정하고, 에지 간격이 10화소보다도 큰 경우에는, 에지 간격이 10화소 이상인 검사 에지를 결함으로 판정한다.
다음으로, 기준 에지 정보뿐만 아니라, 측정 대상 에지에 인접하는 실제의 패턴과 측정 대상 에지의 관계에 기초하여 스코어를 구하는 방법에 대하여 설명한다. 본 실시예에서는, 전자 현미경의 시야(Field Of View: FOV) 내의 패턴 간격, 공간 간격을 망라적으로 계측하여, 「최소 패턴 간격」, 「최소 공간 간격」이라는 지표를 산출하고, 상술한 지표(가중값 부여 스코어)와의 조합 평가에서 최종적으로 결함을 특정한다. 이 최소 패턴 간격, 최소 공간 간격을 스코어 산출에 반영하기 위하여, 검사 패턴의 에지 간의 측정값이 작을수록 스코어가 높아지는 계산식을 미리 메모리(509) 등에 기억시켜 두고, 형상 평가부(513)에서, 기억된 계산식을 이용한 연산을 실행한다. 형상 평가부(513)에서는, 예를 들어 이하의 연산식에 기초하여 스코어를 산출한다.
에지 스코어 4=W*E/(P-Din) … 〔수학식 4〕
에지 스코어 5=W*E/(S-Dout) … 〔수학식 5〕
E: 기준 에지와 검사 에지의 간격(PIXEL, ㎚ 등)
W: 계수
P: 기준 에지 위치의 회로 내 간격(PIXEL, ㎚ 등), 또는 회로 내 간격에 기초한 값
S: 기준 에지 위치의 회로 외 간격(PIXEL, ㎚ 등), 또는 회로 외 간격에 기초한 값
Din: 회로를 구성하는 검사 에지의 간격
Dout: 회로 간(공간)을 구성하는 검사 에지의 간격
도 18, 도 19을 이용하여, 연산 처리 장치(505)에 의한 에지 스코어 산출의 구체예를 설명한다. 먼저, 주사 전자현미경을 사용하여 SEM 화상을 취득하고(스텝 1801), 그 SEM 화상의 에지 부분에 상당하는 윤곽선을 추출한다(스텝 1802). 그리고 윤곽선 데이터와 기준 패턴 데이터(기준 에지) 사이에서 위치 정렬 처리를 실행한다(스텝 1803). 위치 정렬 처리는, 예를 들어 기준 에지와 윤곽선 사이의 거리가 가장 작아지도록, 윤곽선 데이터 및 기준 패턴 데이터 중 적어도 하나의 위치를 조정함으로써 실행하도록 하면 된다. 도 19는, 기준 패턴 데이터와 윤곽선 데이터 사이에서 위치 정렬을 행함으로써 양자를 중첩시킨 예를 나타내는 도면이다. 선분(1901)은 측정 대상으로 되는 에지의 기준 에지이다. 또한 선분(1902)은 측정 대상 에지(검사 에지)의 윤곽선, 선분(1903)은, 측정 대상 에지가 속하는 패턴의 다른 쪽 에지의 윤곽선이다. 선분(1902)과 선분(1903)은 각각 하나의 라인 패턴의 우측 에지와 좌측 에지에 상당한다. 선분(1904)은, 선분(1902)과 선분(1903)에 의하여 형성되는 라인 패턴에 인접하는 패턴의 좌측 에지의 윤곽선이다. 또한 선분(1903)과 선분(1904)에 대응하는 기준 에지는 도시를 생략하였다.
도 19와 같이 위치 정렬된 기준 패턴과 윤곽선 사이에서 치수 측정을 실행한다(스텝 1804). 본 예의 경우, 측정점 1 내지 9에 대하여 선분(1901)과 선분(1902) 사이의 치수 측정을 실시하여 E1 내지 E9를 구한다. 또한 측정 대상으로 되는 에지(윤곽선)와 인접하는 에지(윤곽선) 사이의 치수 측정을 실시한다(스텝 1805). 본 예의 경우, 선분(1902)이 측정 대상으로 되는 에지이기 때문에, 선분(1902)과 선분(1903) 사이의 치수(Din1 내지 Din9) 및 선분(1902)과 선분(1904) 사이의 치수(Dout1 내지 Dout9)를 구한다.
다음으로, Din-E, Dout-E를 각각의 측정점에서 구하고, 그 중에서 최소의 값을 나타내는 것을 각각 「최소 패턴 간격」, 「최소 공간 간격」으로 한다. 「Din-E」를 연산하는 경우, 선분(1902)이 선분(1901)에 대하여 패턴 내부측(도면 좌측)에 있는 경우에는 E는 플러스이고, 외부측에 있는 경우에는 마이너스로 된다. 또한 「Dout-E」를 연산하는 경우, 선분(1902)이 선분(1901)에 대하여 패턴 외부측(도면 우측)에 있는 경우에는 E는 플러스이고, 내부측에 있는 경우에는 마이너스로 된다.
본 예의 경우, 「최소 패턴 간격」은 「Din4-E4」이고 「최소 공간 간격」은 「Dout8-E8」이기 때문에, 이들 값과 수학식 4, 5에 기초하여 스코어를 산출한다(스텝 1806).
이상과 같이 하여 구해진 스코어는, 측정 대상으로 되는 에지의 형상과, 인접하는 에지의 관계를 반영한 것이기 때문에, 단선이나 단락의 가능성을 적확하게 나타내는 지표값으로 된다. 또한 실제 패턴의 에지 간의 거리(절대 치수)뿐만 아니라, 기준 패턴과의 괴리의 정도에 따른 지표값도 산출함으로써, 결함의 리스크를 정량적으로 평가하는 것이 가능해진다.
다음으로, 또 다른 스코어 산출법에 대하여 설명한다. 도 15는, SEM의 시야내에 적어도 2개의 패턴이 있으며, 한쪽 패턴에 변형이 있는 경우의 패턴 평가예를 나타내는 도면이다. 도 15는, 가는 패턴(1501)과 굵은 패턴(1502)이 배열 형성되어 있는 예를 나타내고 있다. 또한 점선(1504)은 설계 데이터를 나타내고 있다. 도 15에서는, 패턴마다 각각의 2개의 에지(점선)이 나타나 있으며, 또한 설계 데이터(레이아웃 데이터나 설계 데이터에 기초한 시뮬레이션 데이터)와, SEM 화상으로부터 얻어진 윤곽선 데이터와의 사이에서 위치 정렬이 행해진 예를 나타내고 있다.
도 15의 (a)에서는, 가는 패턴(1501)의 좌측 에지(1505)와 우측 에지(1506), 및 굵은 패턴(1502)의 좌측 에지(1507)과 우측 에지(1508)가 나타나 있다. 1점 쇄선(예를 들어 1점 쇄선(1503))은, 설계 데이터의 에지를 나타내는 점선으로부터 소정 거리에 배치되어 있으며, 본 예에서는, 에지가 이 1점 쇄선을 넘어서 형성되어 있는 경우에, 그 넘은 에지 부분을 결함 후보로 정의한다. 도 15의 (a)에서는, 우측 에지(1506)의 일부가, 소정의 역치를 초과한 볼록부 형상으로 형성되는 예를 나타내고 있다.
이하에, 소정값 이상의 변형이 확인된 부위와, 인접하는 에지(도 15의 경우, 인접하는 패턴의 좌측 에지)를 선택적으로 측정함으로써, 측정의 효율화와, 패턴 변형의 회로에 부여하는 위험도의 정량 평가를 행하는 예에 대하여 설명한다. 도 15의 (a)의 예에서는, 우측 에지(1506)의 볼록부와 좌측 에지(1507)가 어느 정도 이격되어 있는 것에 비하여, 도 15의 (b)의 예에서는, 우측 에지(1506)의 볼록부와 좌측 에지(1509)가 근접해 있다(D1>D2). 이는, 좌측 에지(1509)가 우측 에지(1507)에 비하여 상대적으로 가는 패턴(1501)에 근접하여 형성되어 있기 때문에다.
이와 같이, 가는 패턴의 변형의 정도가 동일하더라도, 굵은 패턴의 에지의 형상에 따라서는 패턴 간이 단락될 가능성이 변화된다. 따라서 패턴의 변형이 회로에 미치는 영향을 평가하기 위하여, 소정의 변형이 확인된 부위에 대하여, 그 변형의 방향을 향하여 인접하는 에지와의 거리를 평가함으로써, 그 지표값을 구한다. 이 지표값은 단락의 가능성을 나타내는 지표값이며, 결함의 가능성을 정량값화하는 것이 가능해진다.
도 16의 예는, 가는 패턴(1501)의 우측 에지(1601)가 내측을 향하여 패어 있는 예를 나타내고 있다. 이와 같이 에지에 오목부가 형성되어 있는 경우, 도 16의 (a)에 예시한 바와 같이, 가는 패턴(1501)의 반대측의 에지인 좌측 에지(1505)와의 거리(D3)가 충분히 이격되어 있으면 되지만, 도 16의 (b)에 예시한 바와 같이, 우측 에지(1601)와 좌측 에지(1602)의 거리(D4)가 짧은 경우, 가는 패턴(1501)의 단선의 가능성이 증대된다. 따라서 오목부가 소정값 이상의 크기를 갖는 경우(1점 쇄선으로 표현하는 역치를 초과하여 돌출되어 있는 경우), 당해 부분의 돌출 방향을 향하여 에지 간의 거리를 측정하고, 당해 측정 결과에 기초하여 단선의 가능성의 지표값을 구한다.
이상과 같은 구성에 의하면, 패턴의 변형에 기초한 회로 결함의 가능성을 지표값화할 수 있어, 결함의 가능성에 따른 효율적인 회로 평가를 행하는 것이 가능해진다.
또한 지표값은, 에지 간의 거리, 설계 데이터상의 에지 간의 간격과 실제의 패턴 에지 간의 간격의 비율, 또는 거리의 정도를 나타내는 스코어여도 된다. 특히 패턴의 단락이나 단선은, 에지 간의 거리가 0으로 된 상태이기 때문에, 거리가 짧아질수록 커지는(또는 작아지는) 스코어를 출력하도록 프로그램하고, 스코어가 소정값 이상(또는 소정값 이하)으로 되었을 때, 단락이나 단선의 가능성이 높은 것을 나타내는 경고를 발생시키도록 해도 된다.
도 17은, 도 15, 도 16을 이용하여 설명한 지표값(스코어)을 구하는 공정을 도시하는 흐름도이다. 도 17의 스텝 1701 내지 1704는 상술한 도 18의 스텝 1801 내지 1804와 동일하다. 도 17의 예에서는, 윤곽선 데이터의 에지와 기준 패턴 데이터의 에지의 괴리가 소정값 이상인 측정점에 대하여, 선택적으로 스코어를 산출하는 예에 대하여 설명한다. 예를 들어 도 15의 예에서는, 점선으로 표기한 기준 패턴의 에지에 대하여, 소정 거리 이격된 위치에 1점 쇄선으로 표기한 역치를 설정하고, 당해 역치를 초과한 부분에 대하여 선택적으로 다른 에지와의 관계를 평가한다. 도 15의 예에서는, 우측 에지(1506)의 일부는 도면 우측(플러스측)으로 돌출되어 있기 때문에, 돌출측에 다른 에지가 존재하는지의 여부의 판정을 행한다. 근접한 위치에 다른 에지가 없는 경우에는, 에지 간의 접촉에 의한 단선이나 단락의 가능성이 낮다고 생각된다.
에지의 일부가 돌출된 방향으로 다른 에지(인접하는 패턴의 에지, 또는 측정 대상 패턴의 에지와 함께 하나의 폐쇄 도형을 형성하는 다른 에지)가 존재하는 경우에는, 그 측정 대상 에지와 다른 에지 사이의 치수 측정을 실행한다(스텝 1706). 도 15의 경우, 우측 에지(1506)의 돌출부와, 우측 에지(1507, 1509) 사이의 치수 측정을 실행한다. 이 측정 결과에 기초하여 스코어를 산출한다(스텝 1707). 도 15의 (a)에 비하여, 에지 간의 간격이 좁은 도 15의 (b)의 상태 쪽이 결함(단락)으로 될 가능성이 높다. 따라서 D가 작을수록, 결함의 가능성을 나타내는 스코어가 커지는 연산식을 이용하여 스코어를 산출한다. 본 예의 경우, 예를 들어 수학식 6에 기초하여 스코어를 산출한다.
에지 스코어 6=G-D … 〔수학식 6〕
G: 설계 데이터상의 에지 간의 거리(패턴 간의 갭)
D: 돌출부와 인접하는 에지 간의 거리(측정값)
또한 도 16에 예시한 바와 같이, 패턴의 단락 가능성을 나타내는 스코어를 구하는 경우에는, 예를 들어 수학식 7에 기초하여 스코어를 산출한다.
에지 스코어 7=W-D … 〔수학식 7〕
W: 설계 데이터상의 에지 간의 거리(패턴 폭)
D: 돌출부와 인접하는 에지 간의 거리(측정값)
이상과 같이, 측정 대상으로 되는 에지의 기준 데이터와의 괴리의 정도와, 측정 대상으로 되는 에지에 인접하는 에지에 관한 치수값에 기초하여 스코어를 산출함으로써, 패턴의 변형부의 결함의 가능성을 정량화하는 것이 가능해진다.
실시예 2
도 12는, 에지 스코어로부터 구한 형상 스코어를 이용하여 결함을 판정하는 흐름도이다. 구체적으로 설명한다. 먼저 기준 패턴과 검사 패턴을 입력한다(스텝 1201). 기준 패턴이 화상인 경우에는 기준 패턴의 에지를 추출한다(스텝 1202). 다음으로, 기준 패턴의 에지 간격을 측정하고, 각 에지점에 있어서의 회로 내 간격과 회로 외 간격을 구한다(스텝 1203). 다음으로, 기준 패턴과 검사 패턴의 중첩 위치를 패턴 매칭 등에 의하여 특정한다(스텝 1204). 검사 패턴이 화상인 경우에는 검사 패턴의 에지를 추출한다(스텝 1205). 다음으로, 검사 패턴을 구성하는 검사 에지점과, 검사 에지점에 대응하는 기준 패턴의 기준 에지점 사이의 거리를 모두 계측하고, 실시예 1에 나타낸 수순으로 각 검사 에지점의 에지점 스코어를 구한다(스텝 1208). 다음으로, 검사 에지 스코어 군으로부터 형상 스코어를 구한다(스텝 1209).
검사 패턴의 에지 데이터로부터 형상 스코어를 구하는 수순을 도 11의 흐름도에 나타낸다. 처음에, 검사 패턴의 에지 데이터를 입력한다(스텝 1101). 다음으로, 검사 패턴을 구성하는 각 에지점에 대하여, 기준 에지와 검사 에지의 간격의 측정(스텝 1102), 기준 에지점에 있어서의 회로 내 간격, 회로 외 간격의 참조하여(스텝 1103), 에지의 간격, 회로 내 간격, 회로 외 간격을 이용한 에지 스코어의 생성(스텝 1104)을 행한다. 계측 대상으로 되는 검사 에지의 에지 스코어가 모두 생성된(스텝 1105) 후, 그 에지 스코어 군을 이용하여 형상 스코어를 산출한다(스텝 1106). 형상 스코어란, 에지 스코어로부터 추출된 수치이다. 예를 들어 에지 스코어 군의 최댓값, 최솟값, 평균값, 분산값, 표준 편차 등이다. 또한 에지 스코어를 내림차순으로 늘어세워 배열하여, 상위 N개 분의 에지 스코어의 평균값을 형상 스코어로 해도 된다.
이들 형상 스코어는, 기준 패턴에 대한 검사 패턴의 2차원적인 형상 변형을 나타내며, 이 형상 스코어를 결함 판정에 이용함으로써, 2차원적인 형상 변형에 기초한 결함 판정이 가능해진다.
끝으로, 형상 스코어를 소정의 역치와 비교하여 검사 패턴의 불량을 판정한다(스텝 1210). 결함 판정은, 예를 들어 에지 스코어 군으로부터 산출된 평균값과 표준 편차 등 복수의 지표를, 개별적으로 설정된 역치로 비교하여 종합 판정할 수도 있다.
이상과 같은 회로 패턴의 측정, 결함 판정 등은 전용의 하드웨어에 의하여 실행하도록 해도 되며, 범용의 컴퓨터에 상술 또는 후술하는 바와 같은 처리를 실행시키도록 해도 된다.
201: SEM
202: 전자선
203: 시료
204: 2차 전자 검출기
205: 반사 전자 검출기 1
206: 반사 전자 검출기 2
207: A/D 변환기
208: 메모리
209: CPU
210: 하드웨어
211: 표시 수단
212: 레시피 생성 시스템
213: 설계 데이터
214: 제어 장치
300: 계측 영역
301: 기준 패턴
302: 검사 대상의 회로 패턴
303: 회로부
304: 비회로부
305 내지 308: 형상 변형부
401: 회로부
402: 비회로부
403: 기준 패턴
404: 검사 대상의 회로 패턴
405: 기준 에지
406: 검사 에지
407: 회로 외 간격
408: 회로 내 간격
409: 검사 에지와 기준 에지의 간격
501: 주사 전자현미경 본체
502: 주사 편향기
503: 검출기
504: 제어 장치
505: 연산 처리 장치
506: 레시피 실행부
507: 화상 처리부
508: 화상 적산부
509: 메모리
510: 매칭 처리부
511: 윤곽선 추출부
512: 기준 패턴 측정부
513: 형상 평가부
514: 결함 판정부
515: 설계 데이터 기억 매체
516: 설계 장치
517: 입출력 장치
700: 디스플레이
701: 검사 윈도우
702: 기준 패턴
703: 검사 패턴
704: 형상 변형부
705: 검사 결과창
901: 라인 패턴
902: 화이트 밴드
903: 제1 윤곽선
904 내지 906: 휘도 분포 취득 영역
907 내지 909: 제1 윤곽선에 대하여 수직인 방향의 휘도 분포

Claims (7)

  1. 하전 입자선 장치에서 얻어진 측정 대상 패턴 데이터의 제1 에지와, 당해 측정 대상 패턴에 대응하는 기준 패턴의 상기 제1 에지에 대응하는 제2 에지와의 사이의 제1 간격의 치수 측정을 실행하는 연산 장치를 구비한 패턴 측정 장치로서,
    상기 연산 장치는, 상기 제1 에지 및 상기 제2 에지에 인접함과 함께, 당해 제1 에지 및 제2 에지와는 상이한 제3 에지와 - 상기 제3 에지는 상기 측정 대상 패턴이 아닌 다른 패턴의 에지 또는 상기 측정 대상 패턴의 제1 에지가 아닌 다른 에지임 -, 상기 제1 에지 및 제2 에지 중 적어도 한쪽과의 사이의 제2 간격의 치수와, 상기 제1 간격의 치수에 기초하여, 상기 제1 에지 또는 상기 측정 대상 패턴의 스코어를 산출하는 것을 특징으로 하는 패턴 측정 장치.
  2. 제1항에 있어서,
    상기 연산 장치는 이하의 연산식을 이용하여 상기 스코어를 산출하는 것을 특징으로 하는 패턴 측정 장치.
    스코어=계수×제1 간격의 치수/제2 간격의 치수
  3. 제2항에 있어서,
    상기 연산 장치는 이하의 연산식 중 적어도 하나를 이용하여 상기 스코어를 산출하는 것을 특징으로 하는 패턴 측정 장치.
    스코어 1=W*E/P
    스코어 2=W*E/S
    E: 제1 간격의 치수
    W: 계수
    P: 제2 간격의 치수(기준 패턴 폭)
    S: 제2 간격의 치수(기준 패턴 간 간격)
  4. 제1항에 있어서,
    상기 연산 장치는 이하의 연산식을 이용하여 상기 스코어를 산출하는 것을 특징으로 하는 패턴 측정 장치.
    스코어=계수×제1 간격의 치수/(기준 패턴의 에지 간 간격-측정 대상 패턴의 에지 간 간격)
  5. 제4항에 있어서,
    상기 연산 장치는 이하의 연산식 중 적어도 하나를 이용하여 상기 스코어를 산출하는 것을 특징으로 하는 패턴 측정 장치.
    스코어 1=W*E/(P-Din)
    스코어 2=W*E/(S-Dout)
    E: 제1 간격의 치수
    W: 계수
    P: 제2 간격의 치수(기준 패턴 폭)
    S: 제2 간격의 치수(기준 패턴 간 간격)
    Din: 측정 대상 패턴 폭
    Dout: 측정 대상 패턴 간 간격
  6. 제1항에 있어서,
    상기 연산 장치는 상기 스코어를 복수 구하고, 당해 복수의 스코어의 통계값을 산출하는 것을 특징으로 하는 패턴 측정 장치.
  7. 하전 입자선 장치에서 얻어진 측정 대상 패턴 데이터의 제1 에지와, 당해 측정 대상 패턴에 대응하는 기준 패턴의 상기 제1 에지에 대응하는 제2 에지와의 사이의 제1 간격의 치수 측정을 컴퓨터에 실행시키는, 컴퓨터 판독가능한 기록 매체에 기록된 컴퓨터 프로그램으로서,
    당해 프로그램은 상기 컴퓨터에, 상기 제1 에지 및 상기 제2 에지에 인접함과 함께, 당해 제1 에지 및 제2 에지와는 상이한 제3 에지와 - 상기 제3 에지는 상기 측정 대상 패턴이 아닌 다른 패턴의 에지 또는 상기 측정 대상 패턴의 제1 에지가 아닌 다른 에지임 -, 상기 제1 에지 및 제2 에지 중 적어도 한쪽과의 사이의 제2 간격의 치수와, 상기 제1 간격의 치수에 기초하여, 상기 제1 에지 또는 상기 측정 대상 패턴의 스코어를 산출시키는 것을 특징으로 하는, 컴퓨터 판독가능한 기록 매체에 기록된 컴퓨터 프로그램.
KR1020167022026A 2014-02-21 2015-01-07 패턴 측정 장치 및 컴퓨터 프로그램 KR101889833B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014031203A JP2017096625A (ja) 2014-02-21 2014-02-21 パターン測定装置、及びコンピュータープログラム
JPJP-P-2014-031203 2014-02-21
PCT/JP2015/050195 WO2015125504A1 (ja) 2014-02-21 2015-01-07 パターン測定装置、及びコンピュータープログラム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020187022989A Division KR101945167B1 (ko) 2014-02-21 2015-01-07 패턴 측정 장치 및 컴퓨터 프로그램

Publications (2)

Publication Number Publication Date
KR20160106744A KR20160106744A (ko) 2016-09-12
KR101889833B1 true KR101889833B1 (ko) 2018-08-21

Family

ID=53878020

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020167022026A KR101889833B1 (ko) 2014-02-21 2015-01-07 패턴 측정 장치 및 컴퓨터 프로그램
KR1020187022989A KR101945167B1 (ko) 2014-02-21 2015-01-07 패턴 측정 장치 및 컴퓨터 프로그램

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020187022989A KR101945167B1 (ko) 2014-02-21 2015-01-07 패턴 측정 장치 및 컴퓨터 프로그램

Country Status (5)

Country Link
US (1) US10180317B2 (ko)
JP (1) JP2017096625A (ko)
KR (2) KR101889833B1 (ko)
TW (1) TWI553309B (ko)
WO (1) WO2015125504A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102453077B1 (ko) * 2018-11-12 2022-10-11 주식회사 히타치하이테크 결함의 발생을 추정하는 시스템, 및 컴퓨터 가독 매체
WO2020191121A1 (en) * 2019-03-20 2020-09-24 Carl Zeiss Smt Inc. Method for imaging a region of interest of a sample using a tomographic x-ray microscope, microscope, system and computer program
JP7165633B2 (ja) * 2019-08-27 2022-11-04 株式会社日立ハイテク 荷電粒子ビーム制御装置
JP2021093336A (ja) * 2019-12-12 2021-06-17 株式会社日立ハイテク 画像調整方法および荷電粒子ビームシステム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013140179A (ja) * 2013-03-29 2013-07-18 Hitachi High-Technologies Corp パターン生成装置およびパターン形状評価装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7796801B2 (en) 1999-08-26 2010-09-14 Nanogeometry Research Inc. Pattern inspection apparatus and method
JP3443083B2 (ja) 2000-09-12 2003-09-02 株式会社東芝 半導体装置のパターンの危険箇所情報の評価方法
JP2002148031A (ja) 2000-10-20 2002-05-22 Applied Materials Inc パターン検査方法及び装置
JP4472305B2 (ja) 2002-10-22 2010-06-02 株式会社ナノジオメトリ研究所 パターン検査装置および方法
JP2005258080A (ja) * 2004-03-11 2005-09-22 Matsushita Electric Ind Co Ltd レイアウトデータ検証方法、マスクパターン検証方法および回路動作検証方法
JP4787673B2 (ja) 2005-05-19 2011-10-05 株式会社Ｎｇｒ パターン検査装置および方法
JP4887062B2 (ja) 2006-03-14 2012-02-29 株式会社日立ハイテクノロジーズ 試料寸法測定方法、及び試料寸法測定装置
WO2008032387A1 (fr) * 2006-09-14 2008-03-20 Advantest Corporation Dispositif de mesure de dimension de motif et procédé de mesure de superficie de motif
US8355562B2 (en) 2007-08-23 2013-01-15 Hitachi High-Technologies Corporation Pattern shape evaluation method
JP5202110B2 (ja) 2007-08-23 2013-06-05 株式会社日立ハイテクノロジーズ パターン形状評価方法，パターン形状評価装置，パターン形状評価データ生成装置およびそれを用いた半導体形状評価システム
JP5235719B2 (ja) * 2009-02-27 2013-07-10 株式会社日立ハイテクノロジーズ パターン測定装置
US8299431B2 (en) * 2009-06-24 2012-10-30 Hermes Microvision, Inc. Method for examining a sample by using a charged particle beam
JP2012068051A (ja) * 2010-09-21 2012-04-05 Toshiba Corp パターン欠陥検査装置およびパターン欠陥検査方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013140179A (ja) * 2013-03-29 2013-07-18 Hitachi High-Technologies Corp パターン生成装置およびパターン形状評価装置

Also Published As

Publication number Publication date
KR20160106744A (ko) 2016-09-12
US20160356598A1 (en) 2016-12-08
WO2015125504A1 (ja) 2015-08-27
KR101945167B1 (ko) 2019-02-01
TW201546447A (zh) 2015-12-16
US10180317B2 (en) 2019-01-15
JP2017096625A (ja) 2017-06-01
TWI553309B (zh) 2016-10-11
KR20180093106A (ko) 2018-08-20

Similar Documents

Publication Publication Date Title
US10445875B2 (en) Pattern-measuring apparatus and semiconductor-measuring system
JP6759034B2 (ja) パターン評価装置及びコンピュータープログラム
US9846931B2 (en) Pattern sensing device and semiconductor sensing system
WO2012001876A1 (ja) パターンマッチング方法，画像処理装置、及びコンピュータプログラム
JP5988615B2 (ja) 半導体評価装置、及びコンピュータープログラム
KR101615843B1 (ko) 반도체 계측 장치 및 기록 매체
KR101889833B1 (ko) 패턴 측정 장치 및 컴퓨터 프로그램
JP5647999B2 (ja) パターンマッチング装置、検査システム、及びコンピュータプログラム
US10317203B2 (en) Dimension measuring apparatus and computer readable medium

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant