JP2003031477A - 半導体装置の製造方法およびシステム - Google Patents

半導体装置の製造方法およびシステム

Info

Publication number
JP2003031477A
JP2003031477A JP2001216130A JP2001216130A JP2003031477A JP 2003031477 A JP2003031477 A JP 2003031477A JP 2001216130 A JP2001216130 A JP 2001216130A JP 2001216130 A JP2001216130 A JP 2001216130A JP 2003031477 A JP2003031477 A JP 2003031477A
Authority
JP
Japan
Prior art keywords
circuit pattern
alignment mark
alignment
exposure apparatus
positional deviation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001216130A
Other languages
English (en)
Inventor
Yasuhiro Yoshitake
康裕 吉武
Shunichi Matsumoto
俊一 松本
Toshiharu Miwa
俊晴 三輪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001216130A priority Critical patent/JP2003031477A/ja
Priority to US10/198,394 priority patent/US6697698B2/en
Priority to US10/268,716 priority patent/US6801827B2/en
Publication of JP2003031477A publication Critical patent/JP2003031477A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058—Mask illumination systems
    • G03F7/70125—Use of illumination settings tailored to particular mask patterns
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70525—Controlling normal operating mode, e.g. matching different apparatus, remote control or prediction of failure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70591—Testing optical components
    • G03F7/706—Aberration measurement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Abstract

(57)【要約】 【課題】従来，半導体装置の露光工程の合わせずれ管理
は，ショット４隅に配置された合わせマークのずれを計
測することで行ってきた。しかし，微細な先端デバイス
での合わせ管理においては，合わせマークのずれと実際
に歩留まり低下を引き起こす回路パターン部でのずれの
差が無視できず，このことが高精度な合わせ管理の隘路
となっていた。 【解決手段】回路パターンと合わせマークのずれの差
を，パターン寸法，照明条件，露光レンズの波面収差か
ら予測し，これを用いて露光装置の補正値のフィードバ
ックおよび合わせ検査データ管理値の修正を行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し，特に露光工程における合わせずれを高精度
に検出し，補正する方法およびシステムに関する。
【０００２】
【従来の技術】半導体装置の製造は，ウエハ上に導電膜
または絶縁膜を成膜する成膜工程と，この膜上に感光剤
であるレジストを塗布，レチクル上の回路パターンをレ
ジストに露光，現像した後，残存するレジストをマスク
として膜をエッチングすることによってウエハ上に回路
パターンを生成するリソグラフィ工程を各層で繰り返す
ことによって行われている。この時，下地層パターンに
対し，露光時の回路パターンの位置ずれがあると回路は
断線またはショートし，半導体デバイスの不良となる。
このため，露光装置は回路パターンの露光に先だって下
地層の回路パターン外周にあるアライメントマークを光
学的に検出し，下地層の位置を計測，転写位置を補正す
ることによって下地層と露光層の位置合わせを行ってい
る。
【０００３】また，実際に転写露光した後（エッチング
を行う前に），合わせ検査装置により下地層合わせマー
クと露光層合わせマークの相対的位置ずれを計測し，位
置ずれ量を次回露光時の補正量として露光装置にフィー
ドバックしている。また，位置ずれ量が許容値を越える
場合は，レジスト剥離後，再塗布，露光，現像を行う。
このような作業をリワークと呼ぶ。すなわち，合わせ検
査は露光装置へのフィードバックとリワーク要否の判定
を行うことが目的の検査である。
【０００４】上述の合わせ検査は，合わせマークで計測
される位置ずれが回路パターンの位置ずれを表すことを
前提としている。しかし，回路パターンの微細化に伴い
合わせずれ許容値が小さくなった現在，このことが成立
しない場合があることが分かってきている。これは露光
レンズの波面収差に依存する。以下このことを図１８を
参照し説明する。
【０００５】露光レンズ３０は例えば，波面収差として
コマ収差３００をもつ。これは，例えば，露光レンズ３
０組立時の要素レンズの偏心やチルトおよびレンズ面の
面精度誤差に起因する非対称な収差である。コマ収差３
００は露光レンズ３０の周辺付近で傾きが大きい。露光
レンズ３０を通る光線はコマ収差３００の傾きに比例し
た量だけ曲げられる。一方，転写パターンの空間周波数
によってレチクルで回折される回折光の角度が異なる。
従って，転写パターンの空間周波数が異なると，露光レ
ンズ３０内を通る光線の位置が異なるため，位置ずれ量
も異なる。図１８は粗いパターン２１０と微細パターン
２２０に露光光２００３が入射した場合を示す。（ｂ）
の回折角の大きい微細パターン２２０の回折光２００５
の方が（ａ）の粗いパターン２１０の場合と比べて，露
光レンズ３０の周辺を通るので，（ａ）の位置ずれ量Δ
x'よりも（ｂ）の位置ずれ量Δx'より大きくなる。この
ことは，回路パターンと合わせマークとでは空間周波数
が異なるため，転写時の位置ずれも異なることを示して
おり，前述の合わせ検査の前提が崩れることを意味して
いる。
【０００６】さらに，露光に際しては，図１９(a)に示
す通常照明の他に，「光アライアンス１９９８年１月号
第４頁」に記載されているような輪帯照明が適用される
場合がある。輪帯照明での露光を図１９(b)に示す。輪
帯照明では，照明光束２００２の断面が輪帯状であり，
転写パターンのコントラストを向上させる効果がある。
図１９(b)に示すように光束が周辺に拡がる輪帯照明の
転写パターン位置ずれΔX'は，通常照明での位置ずれΔ
Xよりも大きくなる。このことは，照明条件も回路パタ
ーンと合わせマークの位置ずれの差に影響を及ぼすこと
を示す。
【０００７】以上のことを解決するために，回路パター
ンと同等な空間周波数をもつパターンで構成された合わ
せマークを用いて合わせ検査を行う方法が特開平１０−
３１２９５８に公開されている。
【０００８】
【発明が解決しようとする課題】上記公知技術に関して
は次のような課題がある。すなわち，回路パターンの空
間周波数と合わせるため，合わせマーク２１４は図２０
に示すような数条のラインパターン２１５で構成される
が，微細で長いパターンであるため，合わせマーク端付
近のラインパターンが倒れたり，隣接部４１からのハレ
ーションや波面収差の影響で非対称になったりし易い。
下地層に対する位置ずれは，ラインパターン全体の光学
像２１４０の波形処理によって行うため，片側の端のラ
インパターンが非対称になると計測される位置ずれに誤
差ΔERが発生する。
【０００９】本発明の目的は、合わせマークを微細なラ
インパターンに変更することなく，回路パターンと合わ
せマークの位置ずれ量の差を補正する半導体製造方法を
与えることである。本発明の新規な特徴は、本明細書の
記述および添付図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、以下の
とおりである。
【００１１】すなわち，第１の工程の回路パターン上に
第２の工程の回路パターンを露光する半導体製造方法で
あって，前記第１の工程の回路パターン寸法を読み込む
ステップと，前記第１の工程の合わせマーク寸法を読み
込むステップと，前記第１の工程の露光装置における照
明条件を読み込むステップと，前記第１の工程の露光装
置における前記回路パターン部相当の波面収差を読み込
むステップと，前記第１の工程の露光装置における前記
合わせマーク部相当の波面収差を読み込むステップと，
前記第１の工程の前記回路パターンおよび前記合わせマ
ークの転写像を算出するステップと，前記第２の工程の
回路パターン寸法を読み込むステップと，前記第２の工
程の合わせマーク寸法を読み込むステップと，前記第２
の工程の露光装置における照明条件を読み込むステップ
と，前記第２の工程の露光装置における前記回路パター
ン部相当の波面収差を読み込むステップと，前記第２の
工程の露光装置における前記合わせマーク部相当の波面
収差を読み込むステップと，前記第２の工程の前記回路
パターンおよび前記合わせマークの転写像を算出するス
テップと，前記第１の回路パターンの転写像と前記第２
の回路パターンの転写像間の位置ずれと前記第１の合わ
せマークの転写像と前記第２の合わせマークの転写像間
の位置ずれを算出するステップと，前記回路パターンの
転写像の位置ずれと前記合わせマークの転写像の位置ず
れの関係を求めるステップと，実測した合わせマークの
位置ずれから実際の回路パターンの位置ずれ量を予測す
るステップと，前記実際の回路パターンの位置ずれ量を
前記第２の工程の露光装置へ補正値としてフィードバッ
クするステップを有することを特徴とする。
【００１２】これにより，回路パターンの位置ずれを合
わせマークの位置ずれ計測値から正確に予測し，露光装
置への適正な補正値の設定することがが可能になり，半
導体装置の歩留まりを向上させることができる。
【００１３】また，前記回路パターンは，合わせ規格が
最も厳しい領域の回路パターンであることを特徴とす
る。合わせ規格が最も厳しい領域の回路パターンに対す
る補正値が設定することができるので，他の領域の回路
パターンを用いる場合と比べて歩留まりを向上させるこ
とができる。
【００１４】さらに，第１の工程の回路パターン上に第
２の工程の回路パターンを露光する半導体製造における
合わせ管理方法であって，予め求めた回路パターン位置
ずれと合わせマーク位置ずれの関係から合わせずれ中心
管理値と上限管理値と下限管理値を算出することを特徴
とする。
【００１５】これにより，合わせ検査データの管理のみ
で，回路パターンの合わせずれ異常発生の検知が可能と
なり，この結果，異常解明，対策の着手を早めることが
できる。
【００１６】また，第１の工程の回路パターン上に第２
の工程の回路パターンを露光する半導体製造システムで
あって，被露光基板の製造に用いた露光装置と照明条件
およびレチクルの来歴を記憶する来歴記憶手段と，レチ
クルの回路パターン寸法と合わせマーク寸法と該回路パ
ターンの座標と該合わせマークの座標を記憶するレチク
ルデータ記憶手段と，露光装置および工程毎の照明条件
を記憶する照明条件記憶手段と，露光装置毎および座標
毎の波面収差データを記憶する波面収差データ記憶手段
と，前記照明条件と前記回路パターン寸法と前記合わせ
マーク寸法および前記各座標毎の波面収差から第１の工
程に対する第２の工程の回路パターンの位置ずれ量と第
１の工程に対する第２の工程の合わせマークの位置ずれ
量を算出する位置ずれ量算出手段と，前記回路パターン
位置ずれ量と前記合わせマーク位置ずれ量の関係を算出
する位置ずれ関係算出手段と前記位置ずれ関係と第１の
工程名，第２の工程名，第１および第２の工程で使用さ
れた露光装置，照明条件，レチクルを記憶する位置ずれ
関係記憶手段と，製品，工程毎の合わせ管理値を記憶す
る合わせ管理値記憶手段と，前記位置ずれ関係から合わ
せ管理値を変換する合わせ管理値変換手段と，合わせ検
査データを記憶する合わせ検査データ記憶手段と，前記
位置ずれ関係と前記合わせ検査データから，前記第２の
工程における露光装置の補正量を算出する補正量算出手
段と，半導体製造装置全体の制御および情報授受を行う
ホストコンピュータと，前記複数の記憶手段と複数の算
出手段，選択手段および判断手段の情報の授受および前
記着工装置判断手段で出力される着工装置と前記補正値
算出手段で算出された補正値または，前記組み合わせ情
報記憶手段から出力される補正値を前記ホストコンピュ
ータに送信する入出力制御手段と，露光装置と合わせ検
査装置を具備することを特徴とする。
【００１７】本システムにより，半導体装置製造におい
て，第１の工程と第２の工程の回路パターン位置ずれと
合わせマーク位置ずれの関係を，被露光基板の来歴から
瞬時に取り出すことができ，合わせ検査の異常検出およ
び露光装置への補正量フィードバックを迅速に行うこと
ができる。
【００１８】
【発明の実施の形態】以下，本発明の実施形態について
図面を基に説明する。図１は本発明の一実施形態である
半導体製造方法の処理フローを示す。
【００１９】まず，ステップ９１０１で第１の工程にお
けるレチクル上の回路パターンの寸法データを読み込
む。次にステップ９１０２で第１の工程におけるレチク
ルの合わせマーク寸法を読み込む。上記寸法には回路パ
ターンおよび合わせマークの幅とピッチを含む。さら
に，ステップ９１０３で第１の工程における露光装置の
照明条件を読み込む。照明条件の例および定義方法につ
いては後述する。また，ステップ９１０４では第１の工
程の露光装置における上記回路パターン部像高の波面収
差データを読み込む。波面収差データの測定方法は後述
する。次にステップ９１０５により，第１の工程の露光
装置における上記合わせマーク部像高の波面収差データ
を読み込む。次にステップ９１０６により，回路パター
ン寸法，合わせマーク寸法，照明条件，回路パターン部
像高の波面収差および合わせマーク部像高の波面収差か
ら回路パターンと合わせマークの転写像の算出を行う。
転写像の算出方法は後述する。
【００２０】また，ステップ９２０１から９２０６で，
第２の工程において，第１の工程に対するステップ９１
０１から９１０６と同様な処理を行う。
【００２１】次にステップ９３０１で第１の工程と第２
の工程の回路パターン転写像の位置ずれと合わせマーク
の位置ずれを算出する。位置ずれ算出方法は後述する。
さらにステップ９３０２で回路パターン転写像位置ずれ
と合わせマーク転写像位置ずれの関係を求める。次にス
テップ９３０３で上記位置ずれの関係によって，実測し
た合わせマーク位置ずれから実際の回路パターンの位置
ずれを予測し，ステップ９３０４で位置ずれ量に応じた
補正量を第２の工程の露光装置へフィードバックする。
【００２２】ここで，図２により転写像の計算方法につ
いて説明する。まず、対象となる回路パターンの被露光
基板４への転写像の計算を行うためには、照明条件２０
００、レチクル２上の回路パターン２００および露光レ
ンズ３０の波面収差３００のデータが必要となる。これ
らのデータを用いた像計算の方法については、例えば、
上述の'Y.Yoshitake et al, SPIE Vol.1463，pp678-67
9，1991'に開示されている。
【００２３】ここで、図３により，照明条件２０００の
具体例について説明する。図３（ａ）は一般的な照明で
あり、パラメータとしては照明光源像２０１０の直径D1
および露光レンズ３０の絞り３１の像３１'の直径Depで
表すことができる。図３（ｂ）は、回路パターン２００
として白黒情報以外に位相情報をもつ場合、いわゆる位
相シフトレチクルを用いる場合に使われる照明条件であ
り、Depに対する照明光源像の直径D2の比が図３（ａ）
に比べて小さい。図３（ｃ）は輪帯照明と呼ばれるもの
で、照明光源像２０３０の外径D4および内径D3とDepで
表すことができる。
【００２４】次に図２の回路パターン２００の具体例を
図４により説明する。まず、図４（ａ）はライン＆スペ
ースパターンであり、透明部２０２と遮光部２０２で構
成される。ライン＆スペースパターンのパラメータとし
ては、遮光部２０２であるラインの幅L1とライン＆スペ
ースのピッチP1で表すことができる。また、図４（ｂ）
はホールパターンの例であり、遮光部２０４と開口部２
０３で構成される。ｘ方向の開口幅Sx，ピッチPx，ｙ方
向の開口幅Sy，ピッチPyとして表すことができる。
【００２５】ここで，パターンの座標で波面収差が異な
る理由を図５を用いて説明する。図５（ａ）のレチクル
２の点２９１から出た光２００６は露光レンズ３０を介
して被露光基板４に結像される。点２９１はレンズ中心
３３からh1の座標位置にある。図５（ｂ）のレチクル２
の点２９２から出た光２００７は露光レンズ３０を介し
て被露光基板４に結像される。点２９２はレンズ中心３
３からh2の座標位置にある。光線２００６と光線２００
７では露光レンズ３０内のエレメントレンズ３４への入
射角が異なるため，発生する波面収差３０１，３０２は
異なったものになる。
【００２６】次に図６に図２の波面収差３００の例を示
す。波面収差３０１はｘ方向に非対称なコマ収差の例で
あり，３次元的なデータである。波面収差３０１は，例
えば'N.R.Farrar et al, SPIE Vol.4000，pp19-22，200
0'に記載の方法で露光レンズ中心からの座標毎に計測す
ることができる。
【００２７】次に図７，８によりレチクル２上での回路
パターンと合わせマークの配置について説明する。図７
は第１の工程のレチクルの例である。回路パターン２０
２の中心座標は（x202, y202）であり，合わせマーク２
１２の中心座標は（x212，y212）である。図８は第２の
工程のレチクルである回路パターン２０３と合わせマー
ク２１３の中心座標はそれぞれ回路パターン２０２およ
び合わせマーク２１２と同じである。
【００２８】ここで，回路パターンおよび合わせマーク
転写像シフト量の算出方法を図９により説明する。光強
度分布２０２１はレチクル２上の回路パターンの光強度
分布であり，像強度分布２０２２は，上述の方法で算出
した転写像の像強度分布である。像強度分布２０２２
は，レチクル直後の光強度分布２０２１に対し，波面収
差のため，ΔＰだけシフトする。
【００２９】ここで，シフトΔＰの算出方法を説明す
る。回路パターンの光強度分布２０２１を表す式をF
(x)，像強度分布２０２２を表す式をG(x)とすると，そ
れらの畳み込み積分H(τ)は，
【００３０】
【数１】 となる。ここで，τは像強度分布G(x)のシフト量であ
る。H(τ)はG(X)をτずらした時のF(x)との不一致度を
示すもので，H(τ)が最小の時が最も一致する時で，像
シフトがない状態であると考えられる。図１０のように
H(τ)の最小値を与えるτの値が図９の像シフトΔＰと
なる。
【００３１】ここで，図１１に第１の工程と第２の工程
の回路パターン２０２，２０３の位置ずれΔＸ，ΔＹ
と，合わせマーク２１２，２１３の位置ずれΔξ，Δη
を示す。位置ずれΔＸ，ΔＹ，Δξ，Δηは，上述の転
写像シフト量ΔＰを第１および第２の工程の回路パター
ンと合わせマークについて算出し，第１と第２の工程の
差分を取ることによって得られる。
【００３２】次に，合わせマークと回路パターンの位置
ずれの関係の求め方について説明する。Ｘ方向に関して
は下式によってオフセットExを求める。
【００３３】
【数２】 図１２にΔＸとΔξの関係を示す。ΔＸとΔξが１μｍ
以下と微小範囲なので波面収差は変化せず，位置ずれ関
係はオフセットだけで決まる。Ｙ方向に関してもＸ方向
と同様である。
【００３４】合わせ検査の結果を露光装置にフィードバ
ックする場合の補正量算出法について図１３を用いて説
明する。まず，過去の合わせ検査データの平均値αを算
出する。次に下式により回路パターン位置ずれの補正量
βを求める。
【００３５】
【数３】 また，合わせ検査結果から位置ずれ異常を検出するため
の管理値の変換方法を説明する。設計に基づいてホスト
コンピュータに登録されている合わせ上限管理値UCL，
下限管理値LCLおよび中心管理値CLL(=0）は，回路パタ
ーン部の位置ずれ異常を検出するため，下式により変換
される。
【００３６】
【数４】
【数５】
【数６】 変換後の上限，下限管理値，中心管理値UCL'，LCL'，CC
L'を図１４に示す。Y方向に関しても同様である。
【００３７】ここで，回路パターンと合わせマーク位置
ずれ関係の記憶方法とそれを利用した合わせ管理値の修
正方法を図１５，図１６により説明する。
【００３８】まず，図１５では，第１の工程および第２
の工程に対するデータの読み込みから合わせマーク転写
像算出は図１のステップ９１０１から９１０６，ステッ
プ９２０１から９２０６と同じであり，転写像の位置ず
れ算出法と回路パターンと合わせマークの位置ずれ関係
算出法もステップ９３０１，９３０２と同じである。ス
テップ９４０１で，算出した位置ずれ関係を後で検索で
きるように，第１の工程と第２の工程の露光装置，照明
条件，レチクルと関連づけて記憶する。この位置ずれ関
係は具体的には上述したＸ方向，Ｙ方向のオフセット
（Ｘ方向はEx）である。
【００３９】次に図１６を用いて合わせ管理値の修正方
法について処理フローを説明する。まず，ステップ９５
０１において，第２の工程における露光装置，レチク
ル，照明条件の選択を行う。この選択は半導体装置製造
全体を管理するホストコンピュータが行う。次以降のス
テップ９５０２から９５０６は後述の本発明の半導体装
置製造システムが行う。ステップ９５０２では，ホスト
コンピュータ内の被露光基板の来歴データから，第１の
工程における露光装置，レチクル，照明条件を検索す
る。次にステップ９５０３で，図１５で記憶した位置ず
れ関係を露光装置，レチクル，照明条件によって検索す
る。
【００４０】次に，ステップ９５０４で第２の工程の合
わせ管理値を読み込む。設計に基づいた合わせ管理値は
ホストコンピュータに記憶されているので，ここから工
程名で検索する。次にステップ９５０５で，ステップ９
５０３で得た位置ずれ関係から上述の「式４」「式５」
「式６」を用い合わせ管理値を修正，記憶し，ステップ
９５０６で修正後の管理値を用いて合わせ異常を検知す
る。
【００４１】ステップ９５０５の記憶先はホストコンピ
ュータ内の合わせ管理値を修正しても良く，ステップ９
５０６の異常検知もホストコンピュータが行っても良
い。最後にステップ９５０７でスタッフが異常検知に基
づいてその原因解析，対策を行う。
【００４２】次に本発明の実施例である半導体装置の製
造システムに関して，図１７を参照して説明する。
【００４３】半導体装置は成膜装置５１によって被露光
基板４が成膜され，CMP(Chemical Mechanical Polishin
g)装置５２によって膜が平坦化された後，塗布現像装置
５３により感光剤であるレジストが塗布される。次に露
光装置５によって回路パターンが被露光基板４上の感光
剤に転写され，再び塗布現像装置５３によって感光剤の
現像が行われた後，合わせ検査装置６によって合わせ検
査が行われる。次にエッチング装置５４によってエッチ
ングが施された後，レジスト除去装置５５によってレジ
ストが除去され，再び次の層の膜が成膜装置５１によっ
て生成される。このようなプロセスを繰り返すことによ
って半導体装置は製造される。
【００４４】ホストコンピュータ８にはネットワーク８
１を介して上述の製造装置から被露光基板の処理の来歴
データが送られている。例えば，露光装置５からは被露
光基板４の品種，工程，ロット番号と処理に使われた号
機，照明条件等のレシピデータ，レチクル名等が送信さ
れ，ホストコンピュータ８の来歴記憶部８０１に保存さ
れる。合わせ管理値は手入力または図示しない別のコン
ピュータから取り込まれ，ホストコンピュータ８の合わ
せ管理値記憶部に８０２記憶されている。また，合わせ
検査装置６の合わせ検査データも通常は，ホストコンピ
ュータ８に送信され，合わせ検査データ記憶部８０３に
登録される。
【００４５】次に本発明の半導体装置製造システム７に
関して説明する。まず，回路パターン，合わせマークの
幅やピッチといった寸法や座標のデータはレチクル名と
ともにレチクルデータ記憶手段７１１に登録される。手
動かまたは図示しない別なコンピュータからデータを入
力することができる。登録する回路パターンを同一レチ
クル内で一番合わせ裕度の厳しい部分を選択することに
より，異常検知の精度を向上させることができる。ま
た，露光時の照明条件はホストコンピュータ８の来歴記
憶部８０１からデータを得，照明条件記憶手段７１２に
記憶する。また，波面収差データは上述した方法で測定
し，波面収差データ記憶手段７１２に露光装置５毎，レ
チクル上の座標毎に登録しおく。これらのデータが新規
に登録されたタイミングで制御手段７００は，位置ずれ
量算出指示を位置ずれ量算出手段７１０に対して行う。
【００４６】位置ずれ量算出手段７１０は，レチクルデ
ータ記憶手段７１１から回路パターンと合わせマークの
寸法，座標データを，照明条件記憶手段７１２から照明
条件を，波面収差データ記憶手段７１３から対象となる
回路パターン，合わせマークの座標に相当する波面収差
データを入手し，上述した方法により回路パターンと合
わせマークの位置ずれ量を算出する。次に位置ずれ関係
算出手段７０２が算出した位置ずれ量から回路パターン
と合わせマークの位置ずれ関係を算出し，位置ずれ関係
記憶手段７１３に登録する。
【００４７】次に合わせ管理値変換手段７０３が位置ず
れ関係から，合わせ管理値記憶手段７１５に登録されて
いる管理値を修正し，修正値を合わせ管理値記憶手段７
１２に登録する。ここまでの処理が被露光基板４の処理
による移動に対して予め行われる。
【００４８】次に、被露光基板４が第２の工程において
露光され，合わせ検査装置６から合わせ検査データが制
御手段７００に送信された時の処理を説明する。まず制
御手段７００は，ホストコンピュータ８に問い合わせを
行い，来歴記憶部８０１に登録されている第１の工程お
よび第２の工程における露光装置，レチクル，照明条件
を得る。
【００４９】第１の工程と第２の工程の露光装置，照明
条件，レチクルの来歴情報から，該当する位置ずれ関係
を位置ずれ関係記憶手段７１４から読み出す。尚，制御
手段７００は合わせ検査データを検査対象の被露光基板
毎に仕分けし，合わせ検査データ記憶手段７１６に登録
する。補正量算出手段７０４は上述の位置ずれ関係を用
いて補正量を算出し，ホストコンピュータ８に送信し，
ホストコンピュータ８は次回露光時に露光装置５に，こ
の補正量を送信する。ここで，補正量算出手段７０４は
合わせ検査データ記憶手段７１６に照会し，該当する過
去のデータに対して，例えば平均値算出のような処理を
施して求めても良い。このような処理によって，合わせ
検査データのノイズ成分に影響されない高精度な補正量
を算出することができる。
【００５０】また，制御手段７００は合わせ管理値記憶
手段７１６から該当する合わせ管理修正値を適用し，送
信されてきた合わせ検査データが管理値内かどうかを判
定し，管理値を越える場合はホストコンピュータ８にそ
の旨送信する。尚，制御部は合わせ管理値の修正値をホ
ストコンピュータ８に送り，ホストコンピュータ８で異
常値の判定を行っても良い。
【００５１】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。 （１）回路パターンの位置ずれを合わせマークの位置ず
れ計測値から正確に予測し，露光装置への適正な補正値
の設定することがが可能になり，半導体装置の歩留まり
を向上させることができる。 （２）合わせ規格が最も厳しい領域の回路パターンに対
する補正値が設定することができるので，さらに歩留ま
りを向上させることができる。 （３）合わせ検査データの管理のみで，回路パターンの
合わせずれ異常発生の検知が可能となり，この結果，異
常解明，対策の着手を早めることができる。 （４）回路パターンと合わせマーク位置ずれの関係を，
被露光基板の来歴から瞬時に取り出すことができ，合わ
せ検査の異常検出および露光装置への補正量フィードバ
ックを迅速に行うことができる。
【図面の簡単な説明】
【図１】本発明の実施例である，回路パターンでの位置
ずれを予測して露光装置を補正するフローを説明する
図。
【図２】転写像算出に必要なパラメータを説明する図。
【図３】図２のパラメータのうち照明条件を説明する
図。
【図４】図２のパラメータのうち回路パターンを説明す
る図。
【図５】レチクル上の座標による波面収差発生の違いを
説明する図。
【図６】図２のパラメータのうち波面収差を説明する
図。
【図７】第１の工程のレチクルパターン例を説明する
図。
【図８】第２の工程のレチクルパターン例を説明する
図。
【図９】転写像シフトを説明する図。
【図１０】像ずらし量τおよび回路パターン光強度変化
と像光強度変化の畳み込み積分の関係を説明する図。
【図１１】回路パターンと合わせマークの第１の工程に
対する第２の工程の位置ずれを説明する図。
【図１２】合わせマーク位置ずれΔξと回路パターン位
置ずれΔＸの関係を説明する図。
【図１３】過去の合わせ検査データの平均を説明する
図。
【図１４】修正前後の合わせ管理値を説明する図。
【図１５】回路パターンと合わせマークの位置ずれの関
係を記憶するフローを説明する図。
【図１６】合わせ管理値の修正とその利用のフローを説
明する図。
【図１７】本発明の実施例の半導体装置製造システムを
説明する図。
【図１８】パターン空間周波数と転写像位置ずれの関係
を説明する図。
【図１９】照明条件と転写像位置ずれの関係を説明する
図。
【図２０】従来例の複数条からなる合わせマークを説明
する図。
【図２１】従来例の合わせマークの課題を説明する図。
【符号の説明】
２…レチクル ２００…パターン ２０２…第１の
工程の回路パターン ２０３…第２の工程の回路パターン ２１２…第１の
工程の合わせマーク ２１３…第２の工程の合わせマーク ２１０…空間周
波数の低いパターン ２２０…空間周波数の高いパターン ２０００…照明
条件 ２０１０…通常照明条件での瞳上光源像 ２０２０…
小σ照明での瞳上光源像 ２０３０…輪帯照明での瞳上光源像 ２１４…複数条
パターンからなる合わせマーク ２１５…複数条パタ
ーン ２０２１…レチクル直後の光強度分布 ２０２２…転写像強度分布 ３０…露光レンズ ３
１…瞳 ３４…エレメントレンズ ３００〜３０３
…波面収差 ４…被露光基板 ５…露光装置 ５１…成膜装置 ５２…CMP装置 ５３…塗布現像
装置 ５４…エッチング装置 ５５…レジスト除去
装置 ６…合わせ検査装置 ７…半導体装置製造シ
ステム ７０…制御部 ７００…制御手段 ７０
１…位置ずれ量算出手段 ７０２…位置ずれ関係算出
手段 ７０３…合わせ管理値変換手段 ７０４…補
正量算出手段 ７１１…レチクルデータ記憶手段
７１２…照明条件記憶手段 ７１３…波面収差データ
記憶手段 ７１４…位置ずれ関係記憶手段 ７１５
…合わせ管理値記憶手段 ７１６…合わせ検査データ
記憶手段 ８…ホストコンピュータ ８１…ネット
ワーク ８０１…ホストコンピュータ来歴記憶部
８０２…ホストコンピュータ合わせ管理値記憶部 ８０３…ホストコンピュータ合わせ検査データ記憶部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三輪 俊晴 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Ｆターム(参考） 5F046 DB05 FC04 FC10

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 第１の工程の回路パターン上に第２の工
    程の回路パターンを露光する半導体製造方法において，
    前記第１の工程の回路パターン寸法を読み込むステップ
    と，前記第１の工程の合わせマーク寸法を読み込むステ
    ップと，前記第１の工程の露光装置における照明条件を
    読み込むステップと，前記第１の工程の露光装置におけ
    る前記回路パターン部相当の波面収差を読み込むステッ
    プと，前記第１の工程の露光装置における前記合わせマ
    ーク部相当の波面収差を読み込むステップと，前記第１
    の工程の前記回路パターンおよび前記合わせマークの転
    写像を算出するステップと，前記第２の工程の回路パタ
    ーン寸法を読み込むステップと，前記第２の工程の合わ
    せマーク寸法を読み込むステップと，前記第２の工程の
    露光装置における照明条件を読み込むステップと，前記
    第２の工程の露光装置における前記回路パターン部相当
    の波面収差を読み込むステップと，前記第２の工程の露
    光装置における前記合わせマーク部相当の波面収差を読
    み込むステップと，前記第２の工程の前記回路パターン
    および前記合わせマークの転写像を算出するステップ
    と，前記第１の回路パターンの転写像と前記第２の回路
    パターンの転写像間の位置ずれと前記第１の合わせマー
    クの転写像と前記第２の合わせマークの転写像間の位置
    ずれを算出するステップと，前記回路パターンの転写像
    の位置ずれと前記合わせマークの転写像の位置ずれの関
    係を求めるステップと，実測した合わせマークの位置ず
    れから実際の回路パターンの位置ずれ量を予測するステ
    ップと，前記実際の回路パターンの位置ずれ量を前記第
    ２の工程の露光装置へ補正値としてフィードバックする
    ステップを有することを特徴とする半導体装置の製造方
    法。
  2. 【請求項２】前記回路パターンは，合わせ規格が最も厳
    しい領域の回路パターンであることを特徴とする特許請
    求第１項記載の半導体装置の製造方法。
  3. 【請求項３】第１の工程の回路パターン上に第２の工程
    の回路パターンを露光する半導体製造における合わせ管
    理方法であって，予め求めた回路パターン位置ずれと合
    わせマーク位置ずれの関係から合わせずれ中心管理値と
    上限管理値と下限管理値を算出することを特徴とする合
    わせ管理方法。
  4. 【請求項４】 第１の工程の回路パターン上に第２の工
    程の回路パターンを露光する半導体製造システムであっ
    て，被露光基板の製造に用いた露光装置と照明条件およ
    びレチクルの来歴を記憶する来歴記憶手段と，レチクル
    の回路パターン寸法と合わせマーク寸法と該回路パター
    ンの座標と該合わせマークの座標を記憶するレチクルデ
    ータ記憶手段と，露光装置および工程毎の照明条件を記
    憶する照明条件記憶手段と，露光装置毎およびパターン
    座標毎の波面収差データを記憶する波面収差データ記憶
    手段と，前記照明条件と前記回路パターン寸法と前記合
    わせマーク寸法および前記座標毎の波面収差から第１の
    工程に対する第２の工程の回路パターンの位置ずれ量と
    第１の工程に対する第２の工程の合わせマークの位置ず
    れ量を算出する位置ずれ量算出手段と，前記回路パター
    ン位置ずれ量と前記合わせマーク位置ずれ量の関係を算
    出する位置ずれ関係算出手段と前記位置ずれ関係と第１
    の工程名，第２の工程名，第１および第２の工程で使用
    された露光装置，照明条件，レチクルを記憶する位置ず
    れ関係記憶手段と，製品，工程毎の合わせ管理値を記憶
    する合わせ管理値記憶手段と，前記位置ずれ関係から合
    わせ管理値を変換する合わせ管理値変換手段と，合わせ
    検査データを記憶する合わせ検査データ記憶手段と，前
    記位置ずれ関係と前記合わせ検査データから，前記第２
    の工程における露光装置の補正量を算出する補正量算出
    手段と，半導体製造装置全体の制御および情報授受を行
    うホストコンピュータと，前記複数の記憶手段と複数の
    算出手段，選択手段および判断手段の情報の授受および
    前記着工装置判断手段で出力される着工装置と前記補正
    値算出手段で算出された補正値または，前記組み合わせ
    情報記憶手段から出力される補正値を前記ホストコンピ
    ュータに送信する入出力制御手段と，露光装置と合わせ
    検査装置を具備することを特徴とする半導体製造システ
    ム。
JP2001216130A 2001-07-17 2001-07-17 半導体装置の製造方法およびシステム Pending JP2003031477A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001216130A JP2003031477A (ja) 2001-07-17 2001-07-17 半導体装置の製造方法およびシステム
US10/198,394 US6697698B2 (en) 2001-07-17 2002-07-17 Overlay inspection apparatus for semiconductor substrate and method thereof
US10/268,716 US6801827B2 (en) 2001-07-17 2002-10-09 Overlay inspection apparatus for semiconductor substrate and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001216130A JP2003031477A (ja) 2001-07-17 2001-07-17 半導体装置の製造方法およびシステム

Publications (1)

Publication Number Publication Date
JP2003031477A true JP2003031477A (ja) 2003-01-31

Family

ID=19050644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001216130A Pending JP2003031477A (ja) 2001-07-17 2001-07-17 半導体装置の製造方法およびシステム

Country Status (2)

Country Link
US (2) US6697698B2 (ja)
JP (1) JP2003031477A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003105202A1 (ja) * 2002-06-06 2003-12-18 株式会社日立製作所 波面収差測定装置、露光装置並びに半導体装置の製造システムおよびその製造方法
JPWO2004070811A1 (ja) * 2003-02-06 2006-05-25 株式会社半導体エネルギー研究所 半導体製造装置
JP2006278767A (ja) * 2005-03-29 2006-10-12 Toshiba Corp オーバーレイ制御システム及びオーバーレイ制御方法
JP2018523152A (ja) * 2015-06-23 2018-08-16 エーエスエムエル ネザーランズ ビー．ブイ． リソグラフィ装置及び方法
JP2019028377A (ja) * 2017-08-03 2019-02-21 東京エレクトロン株式会社 基板処理方法、コンピュータ記憶媒体及び基板処理システム
US11294294B2 (en) * 2018-02-27 2022-04-05 Asml Netherlands B.V. Alignment mark positioning in a lithographic process

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399597B1 (ko) * 2001-03-08 2003-09-26 삼성전자주식회사 오버레이 키 및 그의 제조방법과 이를 이용한 오버레이측정방법
JP3626448B2 (ja) * 2001-11-28 2005-03-09 株式会社東芝 露光方法
JP3875158B2 (ja) * 2002-08-09 2007-01-31 株式会社東芝 露光装置判定システム、露光装置判定方法、露光装置判定プログラム及び半導体装置の製造方法
US6957119B2 (en) * 2002-09-09 2005-10-18 Macronix International Co., Ltd. Method for monitoring matched machine overlay
JP3999649B2 (ja) * 2002-12-19 2007-10-31 大日本スクリーン製造株式会社 基板処理装置とその動作方法、およびプログラム
JP2004311584A (ja) * 2003-04-03 2004-11-04 Renesas Technology Corp 重ね合わせ補正量算出装置
WO2005073807A1 (en) * 2004-01-29 2005-08-11 Kla-Tencor Technologies Corporation Computer-implemented methods for detecting defects in reticle design data
US7349752B1 (en) 2004-02-06 2008-03-25 Integrated Device Technology, Inc. Dynamically coupled metrology and lithography
US9188974B1 (en) 2004-02-13 2015-11-17 Kla-Tencor Technologies Corp. Methods for improved monitor and control of lithography processes
US7333173B2 (en) * 2004-04-06 2008-02-19 Taiwan Semiconductor Manufacturing Company Method to simplify twin stage scanner OVL machine matching
EP2484374A1 (en) 2004-07-18 2012-08-08 CSL Limited Immuno stimulating complex and oligonucleotide formulations for inducing enhanced interferon-gamma responses
JP4904034B2 (ja) 2004-09-14 2012-03-28 ケーエルエー−テンカー コーポレイション レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体
TWI266154B (en) * 2004-09-21 2006-11-11 Promos Technologies Inc Method and system for determining lithography overlay offsets
US7769225B2 (en) * 2005-08-02 2010-08-03 Kla-Tencor Technologies Corp. Methods and systems for detecting defects in a reticle design pattern
DE102005050209A1 (de) * 2005-10-20 2007-04-26 Ott, Reinhold, Waterloo Vorrichtung zur Einspeisung eines Videosignals in eine Anzeigevorrichtung und Betriebsverfahren hierfür
US8041103B2 (en) * 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
US7570796B2 (en) 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7676077B2 (en) 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7449792B2 (en) * 2006-04-25 2008-11-11 Macronix International Co., Ltd. Pattern registration mark designs for use in photolithography and methods of using the same
WO2008077100A2 (en) * 2006-12-19 2008-06-26 Kla-Tencor Corporation Systems and methods for creating inspection recipes
US8194968B2 (en) 2007-01-05 2012-06-05 Kla-Tencor Corp. Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions
US7962863B2 (en) * 2007-05-07 2011-06-14 Kla-Tencor Corp. Computer-implemented methods, systems, and computer-readable media for determining a model for predicting printability of reticle features on a wafer
US7738093B2 (en) 2007-05-07 2010-06-15 Kla-Tencor Corp. Methods for detecting and classifying defects on a reticle
US8213704B2 (en) * 2007-05-09 2012-07-03 Kla-Tencor Corp. Methods and systems for detecting defects in a reticle design pattern
US7796804B2 (en) * 2007-07-20 2010-09-14 Kla-Tencor Corp. Methods for generating a standard reference die for use in a die to standard reference die inspection and methods for inspecting a wafer
US7711514B2 (en) * 2007-08-10 2010-05-04 Kla-Tencor Technologies Corp. Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan
WO2009026358A1 (en) * 2007-08-20 2009-02-26 Kla-Tencor Corporation Computer-implemented methods for determining if actual defects are potentially systematic defects or potentially random defects
US8139844B2 (en) * 2008-04-14 2012-03-20 Kla-Tencor Corp. Methods and systems for determining a defect criticality index for defects on wafers
KR101841897B1 (ko) 2008-07-28 2018-03-23 케이엘에이-텐코어 코오포레이션 웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법들, 컴퓨터-판독 가능 매체, 및 시스템들
US8775101B2 (en) 2009-02-13 2014-07-08 Kla-Tencor Corp. Detecting defects on a wafer
US8204297B1 (en) 2009-02-27 2012-06-19 Kla-Tencor Corp. Methods and systems for classifying defects detected on a reticle
US8112241B2 (en) * 2009-03-13 2012-02-07 Kla-Tencor Corp. Methods and systems for generating an inspection process for a wafer
US8781781B2 (en) 2010-07-30 2014-07-15 Kla-Tencor Corp. Dynamic care areas
US9170211B2 (en) 2011-03-25 2015-10-27 Kla-Tencor Corp. Design-based inspection using repeating structures
US9087367B2 (en) 2011-09-13 2015-07-21 Kla-Tencor Corp. Determining design coordinates for wafer defects
US9349660B2 (en) * 2011-12-01 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit manufacturing tool condition monitoring system and method
US8831334B2 (en) 2012-01-20 2014-09-09 Kla-Tencor Corp. Segmentation for wafer inspection
US8826200B2 (en) 2012-05-25 2014-09-02 Kla-Tencor Corp. Alteration for wafer inspection
US9189844B2 (en) 2012-10-15 2015-11-17 Kla-Tencor Corp. Detecting defects on a wafer using defect-specific information
US9053527B2 (en) 2013-01-02 2015-06-09 Kla-Tencor Corp. Detecting defects on a wafer
US9134254B2 (en) 2013-01-07 2015-09-15 Kla-Tencor Corp. Determining a position of inspection system output in design data space
US9311698B2 (en) 2013-01-09 2016-04-12 Kla-Tencor Corp. Detecting defects on a wafer using template image matching
KR102019534B1 (ko) 2013-02-01 2019-09-09 케이엘에이 코포레이션 결함 특유의, 다중 채널 정보를 이용한 웨이퍼 상의 결함 검출
CN105074896B (zh) * 2013-02-20 2018-04-27 株式会社日立高新技术 图案测定装置以及半导体测量系统
US9865512B2 (en) 2013-04-08 2018-01-09 Kla-Tencor Corp. Dynamic design attributes for wafer inspection
US9310320B2 (en) 2013-04-15 2016-04-12 Kla-Tencor Corp. Based sampling and binning for yield critical defects
TWI560747B (en) * 2014-04-02 2016-12-01 Macromix Internat Co Ltd Method of manufacturing semiconductor and exposure system

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3372673D1 (en) * 1983-09-23 1987-08-27 Ibm Deutschland Process and device for mutually aligning objects
JPH07119570B2 (ja) * 1988-05-27 1995-12-20 株式会社ニコン アライメント方法
US5124927A (en) * 1990-03-02 1992-06-23 International Business Machines Corp. Latent-image control of lithography tools
US6023338A (en) * 1996-07-12 2000-02-08 Bareket; Noah Overlay alignment measurement of wafers
JPH10312958A (ja) 1997-05-13 1998-11-24 Hitachi Ltd 半導体集積回路装置の製造方法
JPH11307449A (ja) * 1998-02-20 1999-11-05 Canon Inc 露光装置及びデバイスの製造方法
US6061606A (en) * 1998-08-25 2000-05-09 International Business Machines Corporation Geometric phase analysis for mask alignment
JP4132298B2 (ja) * 1998-10-27 2008-08-13 株式会社ルネサステクノロジ 重ね合わせ検査マークを備える半導体装置
US6612159B1 (en) * 1999-08-26 2003-09-02 Schlumberger Technologies, Inc. Overlay registration error measurement made simultaneously for more than two semiconductor wafer layers
US6484060B1 (en) * 2000-03-24 2002-11-19 Micron Technology, Inc. Layout for measurement of overlay error
US6573986B2 (en) * 2000-12-08 2003-06-03 Litel Instruments Method and apparatus for self-referenced projection lens distortion mapping
US6486956B2 (en) * 2001-03-23 2002-11-26 Micron Technology, Inc. Reducing asymmetrically deposited film induced registration error

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003105202A1 (ja) * 2002-06-06 2003-12-18 株式会社日立製作所 波面収差測定装置、露光装置並びに半導体装置の製造システムおよびその製造方法
JPWO2004070811A1 (ja) * 2003-02-06 2006-05-25 株式会社半導体エネルギー研究所 半導体製造装置
JP4593287B2 (ja) * 2003-02-06 2010-12-08 株式会社半導体エネルギー研究所 半導体製造装置
US7922819B2 (en) 2003-02-06 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor manufacturing device
JP2006278767A (ja) * 2005-03-29 2006-10-12 Toshiba Corp オーバーレイ制御システム及びオーバーレイ制御方法
JP2018523152A (ja) * 2015-06-23 2018-08-16 エーエスエムエル ネザーランズ ビー．ブイ． リソグラフィ装置及び方法
US10324379B2 (en) 2015-06-23 2019-06-18 Asml Netherlands B.V. Lithographic apparatus and method
JP2019028377A (ja) * 2017-08-03 2019-02-21 東京エレクトロン株式会社 基板処理方法、コンピュータ記憶媒体及び基板処理システム
US11294294B2 (en) * 2018-02-27 2022-04-05 Asml Netherlands B.V. Alignment mark positioning in a lithographic process

Also Published As

Publication number Publication date
US6697698B2 (en) 2004-02-24
US6801827B2 (en) 2004-10-05
US20030033046A1 (en) 2003-02-13
US20030018406A1 (en) 2003-01-23

Similar Documents

Publication Publication Date Title
JP2003031477A (ja) 半導体装置の製造方法およびシステム
US7718327B2 (en) Overlay management method and apparatus, processing apparatus, measurement apparatus and exposure apparatus, device manufacturing system and device manufacturing method, and program and information recording medium
US20050128456A1 (en) Method and systems for improving focus accuracy in a lithography system
JP3264368B2 (ja) 縮小投影型露光装置の調整方法
JP2003007608A (ja) アライメント方法、露光装置およびデバイス製造方法
JP4327412B2 (ja) 波面収差測定装置及び露光装置
US20220236647A1 (en) Method for controlling a semiconductor manufacturing process
WO2010125813A1 (ja) 露光方法及びデバイス製造方法、並びに重ね合わせ誤差計測方法
JPH11143087A (ja) 位置合わせ装置及びそれを用いた投影露光装置
JP2009099873A (ja) 露光装置およびデバイス製造方法
JP4017842B2 (ja) 半導体デバイスの製造方法およびそのシステム
US8077290B2 (en) Exposure apparatus, and device manufacturing method
US20030003384A1 (en) Aligning method, exposure method, exposure apparatus, and device manufacturing method
EP4018263B1 (en) Method for controlling a lithographic apparatus
JP2007220986A (ja) デバイス製造処理方法
JP2009104024A (ja) 露光マスク、フォーカス測定方法及びパターン形成方法
JP2006286747A (ja) 位置合わせ方法、その装置、プロセス制御装置およびプログラム
JP2001267206A (ja) 位置合せ方法、露光装置、及び、半導体デバイス生産方法
JP2002169266A (ja) マスク、結像特性計測方法、及び露光方法
JP2002093691A (ja) 露光装置、結像性能測定方法、デバイス製造方法、半導体製造工場および露光装置の保守方法
CN114616523A (zh) 用于推断诸如焦距的处理参数的方法和相关联装置和制造方法
JP3490797B2 (ja) パターンの位置測定方法およびそれを用いた光学装置
EP3848757A1 (en) Method for controlling a lithographic apparatus
KR100576518B1 (ko) 노광장치 및 그를 이용한 반도체 소자의 노광 방법
JPH10125589A (ja) 走査型露光装置及びそれを用いたデバイス製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050701

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070413

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070515