JP2003007608A - アライメント方法、露光装置およびデバイス製造方法 - Google Patents
アライメント方法、露光装置およびデバイス製造方法Info
- Publication number
- JP2003007608A JP2003007608A JP2001194745A JP2001194745A JP2003007608A JP 2003007608 A JP2003007608 A JP 2003007608A JP 2001194745 A JP2001194745 A JP 2001194745A JP 2001194745 A JP2001194745 A JP 2001194745A JP 2003007608 A JP2003007608 A JP 2003007608A
- Authority
- JP
- Japan
- Prior art keywords
- alignment
- shot
- marks
- mark
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
- G03F9/7046—Strategy, e.g. mark, sensor or wavelength selection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】
【課題】 大画角化によるショット数減少等に対応した
アライメント計測用のアライメントマークの選択により
アライメント精度を向上させる。 【解決手段】 ショットレイアウトに基づき、各ショッ
トに付随するアライメントマークＳＢｍ１，ＳＢｍ２，
ＳＡｍ１ａ，ＳＡｍ１ｂ，ＳＡｍ２ａ，ＳＡｍ２ｂ，Ｓ
Ａｍ３ａ，ＳＡｍ３ｂのうちから、所定の論理に従い、
個々のアライメントマークの単位でアライメントマーク
を選択する選択工程と、前記ショットレイアウトに基づ
いて基板上に形成された各ショットのアライメントマー
クのうち、前記工程において選択されたアライメントマ
ークに該当するものの位置を計測する計測工程と、この
計測結果に基づいて、前記基板上に形成された各ショッ
トに対する重ね合せ露光のためのアライメントを行うア
ライメント工程とを備える。アライメントマークの選択
に際しては、各アライメントマークの、基板のエッジＥ
Ｇからの距離、およびショット領域と非ショット領域の
境界ＥＴからの距離を考慮する。
アライメント計測用のアライメントマークの選択により
アライメント精度を向上させる。 【解決手段】 ショットレイアウトに基づき、各ショッ
トに付随するアライメントマークＳＢｍ１，ＳＢｍ２，
ＳＡｍ１ａ，ＳＡｍ１ｂ，ＳＡｍ２ａ，ＳＡｍ２ｂ，Ｓ
Ａｍ３ａ，ＳＡｍ３ｂのうちから、所定の論理に従い、
個々のアライメントマークの単位でアライメントマーク
を選択する選択工程と、前記ショットレイアウトに基づ
いて基板上に形成された各ショットのアライメントマー
クのうち、前記工程において選択されたアライメントマ
ークに該当するものの位置を計測する計測工程と、この
計測結果に基づいて、前記基板上に形成された各ショッ
トに対する重ね合せ露光のためのアライメントを行うア
ライメント工程とを備える。アライメントマークの選択
に際しては、各アライメントマークの、基板のエッジＥ
Ｇからの距離、およびショット領域と非ショット領域の
境界ＥＴからの距離を考慮する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＩＣやＬＳＩ等の
半導体素子、液晶パネル等の表示素子、磁気ヘッド等の
検出素子、ＣＣＤ等の撮像素子といった各種微細加工製
造プロセスによるデバイスの製造に用いられるアライメ
ント方法、露光装置およびデバイス製造方法に関する。
半導体素子、液晶パネル等の表示素子、磁気ヘッド等の
検出素子、ＣＣＤ等の撮像素子といった各種微細加工製
造プロセスによるデバイスの製造に用いられるアライメ
ント方法、露光装置およびデバイス製造方法に関する。
【０００２】
【従来の技術】一般に、半導体素子等を製造するための
フォトリソグラフィ工程では、原板（マスクまたはレチ
クル）のパターンをフォトレジストが塗布された基板
（ウエハまたはガラスプレート等）上に転写するための
露光装置が使用されるが、この露光装置として、最近で
は解像力と合せ精度上有利な縮小投影型露光装置が用い
られている。そして通常、半導体素子は、基板上に配列
された複数のショット領域上に、異なる原板を使用して
多数層の回路パターンを形成することにより製造され
る。
フォトリソグラフィ工程では、原板（マスクまたはレチ
クル）のパターンをフォトレジストが塗布された基板
（ウエハまたはガラスプレート等）上に転写するための
露光装置が使用されるが、この露光装置として、最近で
は解像力と合せ精度上有利な縮小投影型露光装置が用い
られている。そして通常、半導体素子は、基板上に配列
された複数のショット領域上に、異なる原板を使用して
多数層の回路パターンを形成することにより製造され
る。
【０００３】この基板上に配置する複数のショット領域
から構成されるショット配列をショットレイアウトと呼
び、基板の大きさ、ショット領域の大きさ、チップ領域
の大きさ等を考慮して作成される。また、前述の多数層
回路を形成するための回路間の重ね合せを行うためにシ
ョットレイアウト上から選択される必要数のショットを
サンプルショットと呼ぶ。
から構成されるショット配列をショットレイアウトと呼
び、基板の大きさ、ショット領域の大きさ、チップ領域
の大きさ等を考慮して作成される。また、前述の多数層
回路を形成するための回路間の重ね合せを行うためにシ
ョットレイアウト上から選択される必要数のショットを
サンプルショットと呼ぶ。
【０００４】サンプルショットの選択に際しては、任意
のショット数を指定すると、まず、前述のショットレイ
アウトの全ショットに対してサンプルショットとするた
めの選択可否の条件に従って判定を行い、候補となりう
るショット群を決定する。この選択可否の条件判定で
は、ショット内のアライメントマーク位置、各ショット
内におけるアライメントマークの基板エッジからの距
離、アライメントマーク観察光学系やフォーカス計測系
などのハードウェア機構との相対位置関係に起因する制
約などが考慮の対象となる。
のショット数を指定すると、まず、前述のショットレイ
アウトの全ショットに対してサンプルショットとするた
めの選択可否の条件に従って判定を行い、候補となりう
るショット群を決定する。この選択可否の条件判定で
は、ショット内のアライメントマーク位置、各ショット
内におけるアライメントマークの基板エッジからの距
離、アライメントマーク観察光学系やフォーカス計測系
などのハードウェア機構との相対位置関係に起因する制
約などが考慮の対象となる。
【０００５】次に、候補のショット群に対して選択優先
順位を決定するアルゴリズムにより優先順位別にランク
分けを行う。このランク分けでは、ショットレイアウト
の最外周部に位置するショット群に対しては優先順位を
低めに設定する場合が多い。これは、最外周のショット
群は露光領域と非露光領域の境界に位置し、内側のショ
ットと比較した場合に、製造プロセスの影響からアライ
メントマーク形状などの条件の安定性に懸念があるため
である。ランク分けを終えると、より優先順位の高いも
のを対象として選択を行うことにより、最終的なサンプ
ルショットの選択を行う。
順位を決定するアルゴリズムにより優先順位別にランク
分けを行う。このランク分けでは、ショットレイアウト
の最外周部に位置するショット群に対しては優先順位を
低めに設定する場合が多い。これは、最外周のショット
群は露光領域と非露光領域の境界に位置し、内側のショ
ットと比較した場合に、製造プロセスの影響からアライ
メントマーク形状などの条件の安定性に懸念があるため
である。ランク分けを終えると、より優先順位の高いも
のを対象として選択を行うことにより、最終的なサンプ
ルショットの選択を行う。
【０００６】
【発明が解決しようとする課題】従来は基板のサイズに
対してショットサイズが比較的小さかったため、基板内
のショット数が多くあり、これにより、サンプルショッ
トとして選択可能で優先順位の高いショット数も多く存
在することが多かった。しかし近年の半導体素子の大型
化もしくは１ショットで露光できる領域（画角）の拡大
により、基板内に存在するショット数は減少する傾向に
ある。このショット数の減少はサンプルショットの選択
において選択候補となりうるショット数の減少を引き起
こし、ひいてはアライメント精度の向上に支障をきたす
場合がある。
対してショットサイズが比較的小さかったため、基板内
のショット数が多くあり、これにより、サンプルショッ
トとして選択可能で優先順位の高いショット数も多く存
在することが多かった。しかし近年の半導体素子の大型
化もしくは１ショットで露光できる領域（画角）の拡大
により、基板内に存在するショット数は減少する傾向に
ある。このショット数の減少はサンプルショットの選択
において選択候補となりうるショット数の減少を引き起
こし、ひいてはアライメント精度の向上に支障をきたす
場合がある。
【０００７】基板サイズの大型化も行われているが、そ
の場合は製造工場全体の製造装置の変更が必要となる。
従来の設備を利用しつつ素子の大型化や露光装置の画角
の拡大を行おうとする場合には、基板内のショット数減
少に伴うアライメント選択候補ショット数の減少は不可
避である。
の場合は製造工場全体の製造装置の変更が必要となる。
従来の設備を利用しつつ素子の大型化や露光装置の画角
の拡大を行おうとする場合には、基板内のショット数減
少に伴うアライメント選択候補ショット数の減少は不可
避である。
【０００８】さらに、ショット内のアライメントマーク
の配置に関しても、従来は計測マークをＸ方向およびＹ
方向の計測方向ごとに配置することにより、すなわちＸ
方向マークを横スクライブラインに、Ｙ方向を縦スクラ
イブラインに配置することにより、計測誤差を最小限に
抑える等の配慮を行っていた。しかし近年は、生産性を
上げる目的で、計測時間を短縮させることのできる、Ｘ
Ｙ方向を同時に計測できる計測マークの採用や、さらに
ショット形状を補正することを目的とする、ショット内
多点計測用のマークの配置等のように、マーク配置にお
いて様々な工夫がされるようになってきている。
の配置に関しても、従来は計測マークをＸ方向およびＹ
方向の計測方向ごとに配置することにより、すなわちＸ
方向マークを横スクライブラインに、Ｙ方向を縦スクラ
イブラインに配置することにより、計測誤差を最小限に
抑える等の配慮を行っていた。しかし近年は、生産性を
上げる目的で、計測時間を短縮させることのできる、Ｘ
Ｙ方向を同時に計測できる計測マークの採用や、さらに
ショット形状を補正することを目的とする、ショット内
多点計測用のマークの配置等のように、マーク配置にお
いて様々な工夫がされるようになってきている。
【０００９】このような多様なアライメントマークの配
置がなされる一方で、前述したようにショット数の減少
が発生している状況においては、従来のサンプルショッ
ト選択方法では必要となるサンプル数が得られない。も
しくは得られたとしても基板上における配置が望ましく
ないという状況が発生することとなる。
置がなされる一方で、前述したようにショット数の減少
が発生している状況においては、従来のサンプルショッ
ト選択方法では必要となるサンプル数が得られない。も
しくは得られたとしても基板上における配置が望ましく
ないという状況が発生することとなる。
【００１０】そこで本発明は、大画角化によるショット
数減少、アライメント補正方法の多様化等に対応したア
ライメント計測用のアライメントマークの選択を行い、
それによってアライメント精度を向上させることができ
るアライメント方法、露光装置およびデバイス製造方法
を提供することを課題とする。
数減少、アライメント補正方法の多様化等に対応したア
ライメント計測用のアライメントマークの選択を行い、
それによってアライメント精度を向上させることができ
るアライメント方法、露光装置およびデバイス製造方法
を提供することを課題とする。
【００１１】
【課題を解決するための手段】この課題を解決するた
め、本発明の第１のアライメント方法は、ショットレイ
アウトに基づき、各ショットに付随するアライメントマ
ークのうちから、所定の論理に従い、個々のアライメン
トマークの単位でアライメントマークを選択する選択工
程と、前記ショットレイアウトに基づいて基板上に形成
された各ショットのアライメントマークのうち、前記工
程において選択されたアライメントマークに該当するも
のの位置を計測する計測工程と、この計測結果に基づい
て、前記基板上に形成された各ショットに対する重ね合
せ露光のためのアライメントを行うアライメント工程と
を具備することを特徴とする。
め、本発明の第１のアライメント方法は、ショットレイ
アウトに基づき、各ショットに付随するアライメントマ
ークのうちから、所定の論理に従い、個々のアライメン
トマークの単位でアライメントマークを選択する選択工
程と、前記ショットレイアウトに基づいて基板上に形成
された各ショットのアライメントマークのうち、前記工
程において選択されたアライメントマークに該当するも
のの位置を計測する計測工程と、この計測結果に基づい
て、前記基板上に形成された各ショットに対する重ね合
せ露光のためのアライメントを行うアライメント工程と
を具備することを特徴とする。
【００１２】第２のアライメント方法は、第１のアライ
メント方法において、前記アライメントマークの選択に
際しては、各アライメントマークの前記基板のエッジか
らの距離およびショット内位置を考慮することを特徴と
する。
メント方法において、前記アライメントマークの選択に
際しては、各アライメントマークの前記基板のエッジか
らの距離およびショット内位置を考慮することを特徴と
する。
【００１３】第３のアライメント方法は、第１のアライ
メント方法において、前記アライメントマークの選択に
際しては、各アライメントマークの前記基板のエッジか
らの距離およびショット領域と非ショット領域の境界か
らの距離を考慮することを特徴とする。
メント方法において、前記アライメントマークの選択に
際しては、各アライメントマークの前記基板のエッジか
らの距離およびショット領域と非ショット領域の境界か
らの距離を考慮することを特徴とする。
【００１４】第４のアライメント方法は、第３のアライ
メント方法において、前記エッジからの距離および境界
からの距離の許容範囲を、全てのアライメントマークに
対して共通のものとして、またはアライメントマーク毎
に設定する工程を備え、前記アライメントマークの選択
に際しては、前記エッジからの距離または境界からの距
離が前記許容範囲にないアライメントマークは選択しな
いことを特徴とする。
メント方法において、前記エッジからの距離および境界
からの距離の許容範囲を、全てのアライメントマークに
対して共通のものとして、またはアライメントマーク毎
に設定する工程を備え、前記アライメントマークの選択
に際しては、前記エッジからの距離または境界からの距
離が前記許容範囲にないアライメントマークは選択しな
いことを特徴とする。
【００１５】第５のアライメント方法は、第３のアライ
メント方法において、前記エッジからの距離および境界
からの距離の許容範囲を、全てのアライメントマークに
対して共通のものとして、または１つのショットについ
て複数種類のアライメントマークが付随する場合は各種
類ごとのアライメントマークに共通のものとして設定す
る工程を備え、前記アライメントマークの選択に際して
は、前記エッジからの距離または境界からの距離が前記
許容範囲にないアライメントマークは選択しないことを
特徴とする。
メント方法において、前記エッジからの距離および境界
からの距離の許容範囲を、全てのアライメントマークに
対して共通のものとして、または１つのショットについ
て複数種類のアライメントマークが付随する場合は各種
類ごとのアライメントマークに共通のものとして設定す
る工程を備え、前記アライメントマークの選択に際して
は、前記エッジからの距離または境界からの距離が前記
許容範囲にないアライメントマークは選択しないことを
特徴とする。
【００１６】そして、第６のアライメント方法は、第１
〜第５のいずれかのアライメント方法において、１つの
ショットについて複数種類のアライメントマークが付随
する場合、前記アライメントマークの選択に際しては、
各種類ごとの論理によって各種類ごとに選択を行うこと
を特徴とする。
〜第５のいずれかのアライメント方法において、１つの
ショットについて複数種類のアライメントマークが付随
する場合、前記アライメントマークの選択に際しては、
各種類ごとの論理によって各種類ごとに選択を行うこと
を特徴とする。
【００１７】また、本発明の露光装置は、第１〜第６の
いずれかのアライメント方法を実施する手段を具備する
ことを特徴とする。
いずれかのアライメント方法を実施する手段を具備する
ことを特徴とする。
【００１８】また、本発明のデバイス製造方法は、第１
〜第６のいずれかのアライメント方法によってアライメ
ントを行いながら基板の露光を行ってデバイスを製造す
ることを特徴とする。
〜第６のいずれかのアライメント方法によってアライメ
ントを行いながら基板の露光を行ってデバイスを製造す
ることを特徴とする。
【００１９】これら本発明の構成において、ショットレ
イアウトに基づいてアライメント計測用のアライメント
マークを選択する際には、従来のようにショット単位で
サンプルショットとしてアライメントマークを選択する
のではなく、個々のアライメントマークの単位で適否が
判断され、選択が行われる。したがって、従来のように
最外周のショットのアライメントマークは全て除外され
るといったようなことはなく、最外周のショットに付随
するアライメントマークでも、所定の論理を満たすもの
であれば、アライメント計測用のアライメントマークと
して選択することができる。また、１つのショットに複
数種類のアライメントマークが付随する場合において
も、従来のようにショット単位で一括して適否を判断す
るのではなく、各種類毎に異なる選択論理を適用するこ
とが可能であるため、アライメント補正方法の多様化等
にも容易に対応できることになる。
イアウトに基づいてアライメント計測用のアライメント
マークを選択する際には、従来のようにショット単位で
サンプルショットとしてアライメントマークを選択する
のではなく、個々のアライメントマークの単位で適否が
判断され、選択が行われる。したがって、従来のように
最外周のショットのアライメントマークは全て除外され
るといったようなことはなく、最外周のショットに付随
するアライメントマークでも、所定の論理を満たすもの
であれば、アライメント計測用のアライメントマークと
して選択することができる。また、１つのショットに複
数種類のアライメントマークが付随する場合において
も、従来のようにショット単位で一括して適否を判断す
るのではなく、各種類毎に異なる選択論理を適用するこ
とが可能であるため、アライメント補正方法の多様化等
にも容易に対応できることになる。
【００２０】すなわち、本発明によれば、基板上の個々
のアライメントマークの位置情報から、アライメントマ
ークごとに、個々のアライメントマークの種別、用途等
を考慮した上で、選択可否条件を適用して選択可否を決
定し、その後、選択可となったアライメントマーク群か
ら、選択アルゴリズムに基づいてアライメント計測に必
要となる数のアライメントマークを選択することができ
る。その際、個々のアライメントマークに着目して選択
を行うので、ショット画角の拡大に伴う最外周ショット
数の相対的な減少による選択不可となるマークが増加し
てアライメント計測および計測結果に及ぼす悪影響が低
減することになる。また、必要数のアライメントマーク
の選択に対し、より自由度をもたせることができる。
のアライメントマークの位置情報から、アライメントマ
ークごとに、個々のアライメントマークの種別、用途等
を考慮した上で、選択可否条件を適用して選択可否を決
定し、その後、選択可となったアライメントマーク群か
ら、選択アルゴリズムに基づいてアライメント計測に必
要となる数のアライメントマークを選択することができ
る。その際、個々のアライメントマークに着目して選択
を行うので、ショット画角の拡大に伴う最外周ショット
数の相対的な減少による選択不可となるマークが増加し
てアライメント計測および計測結果に及ぼす悪影響が低
減することになる。また、必要数のアライメントマーク
の選択に対し、より自由度をもたせることができる。
【００２１】
【実施例】図１は、本発明の一実施例に係るアライメン
ト装置を備えた露光装置を示す。同図において、Ｒはレ
チクル、Ｗはウエハ、１はレチクルＲのパターンをウエ
ハＷ上に投影する投影レンズ、ＳはウエハＷのアライメ
ント用の光学系である。アライメント用光学系Ｓは、ア
ライメント用の照明装置２、照明装置２の光路上に配置
されたビームスプリッタ３、ビームスプリッタ３で反射
される光路上に配置されたアライメントスコープ４、お
よびアライメントスコープ４を介してウエハＷ上のマー
クを撮像する撮像装置５を備える。６は撮像装置５から
の撮像信号をデジタル信号に変換するＡ／Ｄ変換装置、
７はＡ／Ｄ変換装置６からのデジタル信号を積算する積
算装置、８はこの積算されたデジタル信号に基づいてウ
エハＷ上のアライメントマークの位置を検出する位置検
出装置、９は位置検出装置８からの各々のアライメント
マークの位置計測情報をウエハＷの格子情報に変換する
制御装置、１０は制御装置９からの格子情報に従って、
ＸＹステージ１１を駆動するステージ駆動装置、１２は
制御装置９での処理に必要な情報を保存するための記憶
装置である。
ト装置を備えた露光装置を示す。同図において、Ｒはレ
チクル、Ｗはウエハ、１はレチクルＲのパターンをウエ
ハＷ上に投影する投影レンズ、ＳはウエハＷのアライメ
ント用の光学系である。アライメント用光学系Ｓは、ア
ライメント用の照明装置２、照明装置２の光路上に配置
されたビームスプリッタ３、ビームスプリッタ３で反射
される光路上に配置されたアライメントスコープ４、お
よびアライメントスコープ４を介してウエハＷ上のマー
クを撮像する撮像装置５を備える。６は撮像装置５から
の撮像信号をデジタル信号に変換するＡ／Ｄ変換装置、
７はＡ／Ｄ変換装置６からのデジタル信号を積算する積
算装置、８はこの積算されたデジタル信号に基づいてウ
エハＷ上のアライメントマークの位置を検出する位置検
出装置、９は位置検出装置８からの各々のアライメント
マークの位置計測情報をウエハＷの格子情報に変換する
制御装置、１０は制御装置９からの格子情報に従って、
ＸＹステージ１１を駆動するステージ駆動装置、１２は
制御装置９での処理に必要な情報を保存するための記憶
装置である。
【００２２】この構成において、アライメント用の照明
装置２からの照明光は、ビームスプリッタ３および投影
レンズ１を介してウエハＷ上のアライメントマークを照
射する。照明されたアライメントマークの像は投影レン
ズ１、ビームスプリッタ３およびアライメントスコープ
４を介して撮像装置５に結像する。撮像装置５からの撮
像信号はＡ／Ｄ変換装置６によりデジタル信号に変換さ
れ、さらに積算装置７で積算された後、位置検出装置８
における位置検出に供される。位置検出装置８からの各
アライメントマークの位置情報は制御装置９で統計処理
されて、ウエハＷ全体の位置、倍率および回転を表す格
子情報に変換される。この格子情報に従って、ステージ
駆動装置１０はＸＹステージ１１上のウエハＷを移動さ
せる。
装置２からの照明光は、ビームスプリッタ３および投影
レンズ１を介してウエハＷ上のアライメントマークを照
射する。照明されたアライメントマークの像は投影レン
ズ１、ビームスプリッタ３およびアライメントスコープ
４を介して撮像装置５に結像する。撮像装置５からの撮
像信号はＡ／Ｄ変換装置６によりデジタル信号に変換さ
れ、さらに積算装置７で積算された後、位置検出装置８
における位置検出に供される。位置検出装置８からの各
アライメントマークの位置情報は制御装置９で統計処理
されて、ウエハＷ全体の位置、倍率および回転を表す格
子情報に変換される。この格子情報に従って、ステージ
駆動装置１０はＸＹステージ１１上のウエハＷを移動さ
せる。
【００２３】ショット内のアライメントマークの配置例
として、図２はＸＹ方向独立計測マークのショット内配
置例、図３はＸＹ同時計測マークのショット内配置例、
そして図４はショット内に複数の目的別マークが配置さ
れた例を示す。図２中の１３はＸ方向計測マーク、１４
はＹ方向計測マーク、図３中の１５はＸＹ方向同時計測
マーク、図４中の１６、１７、１８および１９は複数の
アライメント補正別に用意されたマークである。
として、図２はＸＹ方向独立計測マークのショット内配
置例、図３はＸＹ同時計測マークのショット内配置例、
そして図４はショット内に複数の目的別マークが配置さ
れた例を示す。図２中の１３はＸ方向計測マーク、１４
はＹ方向計測マーク、図３中の１５はＸＹ方向同時計測
マーク、図４中の１６、１７、１８および１９は複数の
アライメント補正別に用意されたマークである。
【００２４】図５はＸＹ方向独立計測マークの場合にお
いて従来技術により選択されるアライメントマークの選
択例を説明するための図である。同図において、ＥＧは
基板のエッジ、ＳＡ１、ＳＡ２およびＳＡ３はショット
レイアウトにおいて最外周に位置するショットである。
ＳＡｍ１、ＳＡｍ２およびＳＡｍ３はそれぞれショット
ＳＡ１、ＳＡ２およびＳＡ３に属するアライメントマー
クであり、従来技術による選択方法では選択されないマ
ークである。ＳＢ１およびＳＢ２は最外周から１ショッ
ト内側のショット、ＳＢｍ１およびＳＢｍ２はショット
ＳＢ１およびＳＢ２に属するアライメントマークであ
り、従来技術によればこれらのマークが計測に用いられ
るマークとして選択される。
いて従来技術により選択されるアライメントマークの選
択例を説明するための図である。同図において、ＥＧは
基板のエッジ、ＳＡ１、ＳＡ２およびＳＡ３はショット
レイアウトにおいて最外周に位置するショットである。
ＳＡｍ１、ＳＡｍ２およびＳＡｍ３はそれぞれショット
ＳＡ１、ＳＡ２およびＳＡ３に属するアライメントマー
クであり、従来技術による選択方法では選択されないマ
ークである。ＳＢ１およびＳＢ２は最外周から１ショッ
ト内側のショット、ＳＢｍ１およびＳＢｍ２はショット
ＳＢ１およびＳＢ２に属するアライメントマークであ
り、従来技術によればこれらのマークが計測に用いられ
るマークとして選択される。
【００２５】図６はＸＹ方向独立計測マークの場合にお
いて本実施例により選択されるアライメントマークの選
択例を示す。ＥＴはあらかじめ指定する、基板エッジＥ
Ｇからの距離に基づくアライメントマーク選択可否判定
における許容域を示す。ＳＴはあらかじめ指定する、露
光エリアと非露光エリアの境界からの距離に基づくアラ
イメントマーク選択可否判定における許容域を示す。許
容域ＥＴおよびＳＴで決定される基板上の領域内にある
アライメントマークは選択可能となる。したがって図６
中のアライメントマークＳＡｍ１ｂ、ＳＡｍ２ｂおよび
ＳＡｍ３ｂは選択可能なアライメントマークとなる。
いて本実施例により選択されるアライメントマークの選
択例を示す。ＥＴはあらかじめ指定する、基板エッジＥ
Ｇからの距離に基づくアライメントマーク選択可否判定
における許容域を示す。ＳＴはあらかじめ指定する、露
光エリアと非露光エリアの境界からの距離に基づくアラ
イメントマーク選択可否判定における許容域を示す。許
容域ＥＴおよびＳＴで決定される基板上の領域内にある
アライメントマークは選択可能となる。したがって図６
中のアライメントマークＳＡｍ１ｂ、ＳＡｍ２ｂおよび
ＳＡｍ３ｂは選択可能なアライメントマークとなる。
【００２６】一般に、基板のエッジＥＧからある程度の
距離の領域は、基板自体が有する変形や製造プロセスの
影響等が原因となり、そこに形成されるデバイスパター
ンおよびアライメントマークなどの非デバイスパターン
の状態は良好でない場合が多い。さらに、露光装置以外
のプロセス装置や基板搬送の都合から意図的にパターン
を形成しない場合もある。このため、許容域ＥＴを決定
する許容値は、製造プロセスから決定され、変更できな
い場合が多い。
距離の領域は、基板自体が有する変形や製造プロセスの
影響等が原因となり、そこに形成されるデバイスパター
ンおよびアライメントマークなどの非デバイスパターン
の状態は良好でない場合が多い。さらに、露光装置以外
のプロセス装置や基板搬送の都合から意図的にパターン
を形成しない場合もある。このため、許容域ＥＴを決定
する許容値は、製造プロセスから決定され、変更できな
い場合が多い。
【００２７】一方、露光エリア内におけるパターン状態
は、多くの場合は良好であるため、許容域ＳＴを決定す
る、露光エリアと非露光エリアの境界からの距離の許容
値を決定する値は、プロセス条件によっては基板エッジ
ＥＧからの許容値と比較して小さな値を設定することが
可能となる場合もある。図７は許容域ＳＴを決定する許
容値を小さく設定した場合のアライメントマーク選択可
否判定の結果を示す。このように、許容値を小さくする
ことで、アライメントマークＳＡｍ２ａおよびＳＡｍ３
ａは選択可能なマークとなる場合もある。
は、多くの場合は良好であるため、許容域ＳＴを決定す
る、露光エリアと非露光エリアの境界からの距離の許容
値を決定する値は、プロセス条件によっては基板エッジ
ＥＧからの許容値と比較して小さな値を設定することが
可能となる場合もある。図７は許容域ＳＴを決定する許
容値を小さく設定した場合のアライメントマーク選択可
否判定の結果を示す。このように、許容値を小さくする
ことで、アライメントマークＳＡｍ２ａおよびＳＡｍ３
ａは選択可能なマークとなる場合もある。
【００２８】図８はＸＹ方向独立計測マークを使用する
場合において従来技術による基板全体におけるアライメ
ントマークの選択可否判定結果を示す。ショットＤ１〜
Ｄ９に属するアライメントマークが選択可能となる。シ
ョットという単位を基準に選択し、また最外周ショット
に属するアライメントマークを選択しないため、選択可
能なアライメントマークは、基板に対するショット画角
が大きくなるほど少なくかつ基板中心近傍に集中してし
まう。
場合において従来技術による基板全体におけるアライメ
ントマークの選択可否判定結果を示す。ショットＤ１〜
Ｄ９に属するアライメントマークが選択可能となる。シ
ョットという単位を基準に選択し、また最外周ショット
に属するアライメントマークを選択しないため、選択可
能なアライメントマークは、基板に対するショット画角
が大きくなるほど少なくかつ基板中心近傍に集中してし
まう。
【００２９】図９はＸＹ方向独立計測マークを使用する
場合において個々のアライメントマークの位置情報、基
板エッジからの距離および基板エッジからの距離の許容
値、ならびに露光エリアと非露光エリアとの境界からの
距離およびそこからの距離の許容値に基づいて、個々の
アライメントマークＭに対して選択可否判定を行った本
実施例の結果を示す。許容域ＥＴおよびＳＴ内にあるの
が選択可能なアライメントマークとなるため、Ｘ方向お
よびＹ方向の各々について着目した場合、それぞれの方
向の全域について選択可能なアライメントマークが存在
している。これにより、様々なアライメントのためのア
ライメントマークの選択が可能となり、アライメント精
度の向上に寄与することが可能となる。ショットＡ１お
よびＡ２のＸ方向アライメントマークおよびＹ方向アラ
イメントマーク、ショットＢ１〜Ｂ３のＹ方向計測用の
アライメントマーク、ならびにショットＣ１〜Ｃ３のＸ
方向計測のためのアライメントマークは選択不可とな
る。
場合において個々のアライメントマークの位置情報、基
板エッジからの距離および基板エッジからの距離の許容
値、ならびに露光エリアと非露光エリアとの境界からの
距離およびそこからの距離の許容値に基づいて、個々の
アライメントマークＭに対して選択可否判定を行った本
実施例の結果を示す。許容域ＥＴおよびＳＴ内にあるの
が選択可能なアライメントマークとなるため、Ｘ方向お
よびＹ方向の各々について着目した場合、それぞれの方
向の全域について選択可能なアライメントマークが存在
している。これにより、様々なアライメントのためのア
ライメントマークの選択が可能となり、アライメント精
度の向上に寄与することが可能となる。ショットＡ１お
よびＡ２のＸ方向アライメントマークおよびＹ方向アラ
イメントマーク、ショットＢ１〜Ｂ３のＹ方向計測用の
アライメントマーク、ならびにショットＣ１〜Ｃ３のＸ
方向計測のためのアライメントマークは選択不可とな
る。
【００３０】なお、図９に示した実施例では、Ｘ方向計
測マークとＹ方向計測マークに適用した判定条件は共通
のものとしたが、個々のマークの用途、プロセス条件、
アライメントのための補正の方式等の要求等により、そ
れぞれのマークに対する判定条件を独立に設定する場合
もある。
測マークとＹ方向計測マークに適用した判定条件は共通
のものとしたが、個々のマークの用途、プロセス条件、
アライメントのための補正の方式等の要求等により、そ
れぞれのマークに対する判定条件を独立に設定する場合
もある。
【００３１】［デバイス製造方法の実施例］次に上記説
明した投影露光装置またはアライメント方法を利用した
デバイスの製造方法の実施例を説明する。図１０は、微
小デバイス（ＩＣやＬＳＩ等の半導体チップ、液晶パネ
ル、ＣＣＤ、薄膜磁気ヘッド、マイクロマシン等）の製
造フローを示す。ステップ１（回路設計）ではデバイス
のパターン設計を行う。ステップ２では設計したパター
ンを形成したマスクを製作する。一方、ステップ３（ウ
エハ製造）ではシリコンやガラス等の材料を用いてウエ
ハを製造する。ステップ４（ウエハプロセス）は前工程
と呼ばれ、上記用意したマスクとウエハを用いて、リソ
グラフィ技術によってウエハ上に実際の回路を形成す
る。次のステップ５（組み立て）は後工程と呼ばれ、ス
テップ４において作成されたウエハを用いて半導体チッ
プ化する工程であり、アッセンブリ工程（ダイシング、
ボンディング）、パッケージング工程（チップ封入）等
の工程を含む。ステップ６（検査）ではステップ５で作
成された半導体デバイスの動作確認テスト、耐久テスト
等の検査を行う。こうした工程を経て半導体デバイスが
完成し、これが出荷（ステップ７）される。
明した投影露光装置またはアライメント方法を利用した
デバイスの製造方法の実施例を説明する。図１０は、微
小デバイス（ＩＣやＬＳＩ等の半導体チップ、液晶パネ
ル、ＣＣＤ、薄膜磁気ヘッド、マイクロマシン等）の製
造フローを示す。ステップ１（回路設計）ではデバイス
のパターン設計を行う。ステップ２では設計したパター
ンを形成したマスクを製作する。一方、ステップ３（ウ
エハ製造）ではシリコンやガラス等の材料を用いてウエ
ハを製造する。ステップ４（ウエハプロセス）は前工程
と呼ばれ、上記用意したマスクとウエハを用いて、リソ
グラフィ技術によってウエハ上に実際の回路を形成す
る。次のステップ５（組み立て）は後工程と呼ばれ、ス
テップ４において作成されたウエハを用いて半導体チッ
プ化する工程であり、アッセンブリ工程（ダイシング、
ボンディング）、パッケージング工程（チップ封入）等
の工程を含む。ステップ６（検査）ではステップ５で作
成された半導体デバイスの動作確認テスト、耐久テスト
等の検査を行う。こうした工程を経て半導体デバイスが
完成し、これが出荷（ステップ７）される。
【００３２】図１１は上記ウエハプロセス（ステップ
４）の詳細なフローを示す。ステップ１１（酸化）では
ウエハの表面を酸化させる。ステップ１２（ＣＶＤ）で
はウエハ表面に絶縁膜を形成する。ステップ１３（電極
形成）ではウエハ上に電極を蒸着によって形成する。ス
テップ１４（イオン打込み）ではウエハにイオンを打ち
込む。ステップ１５（レジスト処理）ではウエハに感光
剤を塗布する。ステップ１６（露光）では上記説明した
露光装置または方法によってマスク回路パターンをウエ
ハに焼付露光する。ステップ１７（現像）では、露光し
たウエハを現像する。ステップ１８（エッチング）では
現像したレジスト以外の部分を削り取る。ステップ１９
（レジスト剥離）ではエッチングが済んで不要となった
レジストを取り除く。これらのステップを繰り返し行う
ことによって、ウエハ上に多重に回路パターンが形成さ
れる。
４）の詳細なフローを示す。ステップ１１（酸化）では
ウエハの表面を酸化させる。ステップ１２（ＣＶＤ）で
はウエハ表面に絶縁膜を形成する。ステップ１３（電極
形成）ではウエハ上に電極を蒸着によって形成する。ス
テップ１４（イオン打込み）ではウエハにイオンを打ち
込む。ステップ１５（レジスト処理）ではウエハに感光
剤を塗布する。ステップ１６（露光）では上記説明した
露光装置または方法によってマスク回路パターンをウエ
ハに焼付露光する。ステップ１７（現像）では、露光し
たウエハを現像する。ステップ１８（エッチング）では
現像したレジスト以外の部分を削り取る。ステップ１９
（レジスト剥離）ではエッチングが済んで不要となった
レジストを取り除く。これらのステップを繰り返し行う
ことによって、ウエハ上に多重に回路パターンが形成さ
れる。
【００３３】本実施例では、この繰り返しの各プロセス
において、上記述べたように露光（ステップ１６）時に
高い重ね合せ精度が得られ、半導体デバイスの製造効率
を向上させることができる。
において、上記述べたように露光（ステップ１６）時に
高い重ね合せ精度が得られ、半導体デバイスの製造効率
を向上させることができる。
【００３４】
【発明の効果】以上のように本発明によれば、アライメ
ント計測用のアライメントマークを個々のアライメント
マークの単位で選択するようにしたため、アライメント
マークの個別ごとや種別ごとに選択の可否判定を行い、
露光画角の拡大や種々のアライメント方式に対応して、
必要な数のアライメントマークの選択を行うことができ
る。したがって、アライメント精度を向上させることが
できる。
ント計測用のアライメントマークを個々のアライメント
マークの単位で選択するようにしたため、アライメント
マークの個別ごとや種別ごとに選択の可否判定を行い、
露光画角の拡大や種々のアライメント方式に対応して、
必要な数のアライメントマークの選択を行うことができ
る。したがって、アライメント精度を向上させることが
できる。
【図１】 本発明の一実施例に係るアライメント装置を
備えた露光装置を示す図である。
備えた露光装置を示す図である。
【図２】 ショット内計測マーク（ＸＹ方向独立計測マ
ーク）の配置例を示す図である。
ーク）の配置例を示す図である。
【図３】 別のショット内計測マーク（ＸＹ方向同時計
測マーク）の配置例を示す図である。
測マーク）の配置例を示す図である。
【図４】 さらに別のショット内計測マーク（複数の目
的別マーク）の配置例を示す図である。
的別マーク）の配置例を示す図である。
【図５】 従来の技術によるアライメントマーク選択可
否判定結果の例を示す図である。
否判定結果の例を示す図である。
【図６】 本発明に従ったアライメントマーク選択可否
判定結果の例を示す図である。
判定結果の例を示す図である。
【図７】 本発明に従った別のアライメントマーク選択
可否判定結果の例を示す図である。
可否判定結果の例を示す図である。
【図８】 従来の技術による基板全体におけるアライメ
ントマーク選択可否判定結果の例を示す図である。
ントマーク選択可否判定結果の例を示す図である。
【図９】 本発明に従った基板全体におけるアライメン
トマーク選択可否判定結果の例を示す図である。
トマーク選択可否判定結果の例を示す図である。
【図１０】 微小デバイスの製造工程を示すフローチャ
ートである。
ートである。
【図１１】 図１０のウエハプロセスの詳細なフローチ
ャートである。
ャートである。
１：投影レンズ、２：アライメント用の照明装置、３：
ビームスプリッタ、４：アライメントスコープ、５：撮
像素子、６：Ａ／Ｄ変換装置、７：積算装置、８：位置
検出装置、９：ＣＰＵ、１０：ステージ駆動装置、１
１：ＸＹステージ、１２：記憶装置、Ｒ：レチクル（原
板）、Ｗ：ウエハ（基板）、Ｓ：光学系、１３：Ｘ方向
計測マーク、１４：Ｙ方向計測マーク、１５：ＸＹ同時
計測マーク、１６〜１９：露光ショット内に配置される
様々なアライメントマークの例、Ａ１，Ａ２：Ｘ方向ア
ライメントマークおよびＹ方向アライメントマークが選
択不可となるショット、Ｂ１〜Ｂ３：Ｙ方向計測用のア
ライメントマークが選択不可となるショット、Ｃ１〜Ｃ
３：Ｘ方向計測のためのアライメントマークが選択不可
となるショット、Ｄ１〜Ｄ９：選択されるアライメント
マークを含むショット、ＥＧ：基板エッジ、ＥＴ：基板
エッジからの距離の許容値による境界、ＳＴ：露光エリ
アと非露光エリアの境界からの許容値による境界、ＳＡ
１〜ＳＡ３，ＳＢ１，ＳＢ２：デバイスエリア形成時に
アライメントマークを形成するショット、ＳＡｍ１〜Ｓ
Ａｍ３，ＳＢｍ１，ＳＢｍ２，ＳＡｍ１ａ〜ＳＡｍ１
ｂ，ＳＡｍ２ａ，ＳＡｍ２ｂ，ＳＡｍ３ａ，ＳＡｍ３
ｂ：アライメントマーク。
ビームスプリッタ、４：アライメントスコープ、５：撮
像素子、６：Ａ／Ｄ変換装置、７：積算装置、８：位置
検出装置、９：ＣＰＵ、１０：ステージ駆動装置、１
１：ＸＹステージ、１２：記憶装置、Ｒ：レチクル（原
板）、Ｗ：ウエハ（基板）、Ｓ：光学系、１３：Ｘ方向
計測マーク、１４：Ｙ方向計測マーク、１５：ＸＹ同時
計測マーク、１６〜１９：露光ショット内に配置される
様々なアライメントマークの例、Ａ１，Ａ２：Ｘ方向ア
ライメントマークおよびＹ方向アライメントマークが選
択不可となるショット、Ｂ１〜Ｂ３：Ｙ方向計測用のア
ライメントマークが選択不可となるショット、Ｃ１〜Ｃ
３：Ｘ方向計測のためのアライメントマークが選択不可
となるショット、Ｄ１〜Ｄ９：選択されるアライメント
マークを含むショット、ＥＧ：基板エッジ、ＥＴ：基板
エッジからの距離の許容値による境界、ＳＴ：露光エリ
アと非露光エリアの境界からの許容値による境界、ＳＡ
１〜ＳＡ３，ＳＢ１，ＳＢ２：デバイスエリア形成時に
アライメントマークを形成するショット、ＳＡｍ１〜Ｓ
Ａｍ３，ＳＢｍ１，ＳＢｍ２，ＳＡｍ１ａ〜ＳＡｍ１
ｂ，ＳＡｍ２ａ，ＳＡｍ２ｂ，ＳＡｍ３ａ，ＳＡｍ３
ｂ：アライメントマーク。
フロントページの続き
Ｆターム(参考） 2F065 AA03 AA07 AA14 BB02 BB28
CC19 DD00 DD19 FF01 FF04
FF61 LL04 LL46 MM02 PP12
PP22 QQ03 QQ31 RR07 SS13
TT02 UU02 UU05
5F031 CA02 CA05 JA38 MA27
5F046 FC04 FC06
Claims (8)
- 【請求項１】 ショットレイアウトに基づき、各ショッ
トに付随するアライメントマークのうちから、所定の論
理に従い、個々のアライメントマークの単位でアライメ
ントマークを選択する選択工程と、前記ショットレイア
ウトに基づいて基板上に形成された各ショットのアライ
メントマークのうち、前記工程において選択されたアラ
イメントマークに該当するものの位置を計測する計測工
程と、この計測結果に基づいて、前記基板上に形成され
た各ショットに対する重ね合せ露光のためのアライメン
トを行うアライメント工程とを具備することを特徴とす
るアライメント方法。 - 【請求項２】 前記アライメントマークの選択に際して
は、各アライメントマークの前記基板のエッジからの距
離およびショット内位置を考慮することを特徴とする請
求項１に記載のアライメント方法。 - 【請求項３】 前記アライメントマークの選択に際して
は、各アライメントマークの前記基板のエッジからの距
離およびショット領域と非ショット領域の境界からの距
離を考慮することを特徴とする請求項１に記載のアライ
メント方法。 - 【請求項４】 前記エッジからの距離および境界からの
距離の許容範囲を、全てのアライメントマークに対して
共通のものとして、またはアライメントマーク毎に設定
する工程を備え、前記アライメントマークの選択に際し
ては、前記エッジからの距離または境界からの距離が前
記許容範囲にないアライメントマークは選択しないこと
を特徴とする請求項３に記載のアライメント方法。 - 【請求項５】 前記エッジからの距離および境界からの
距離の許容範囲を、全てのアライメントマークに対して
共通のものとして、または１つのショットについて複数
種類のアライメントマークが付随する場合は各種類ごと
のアライメントマークに共通のものとして設定する工程
を備え、前記アライメントマークの選択に際しては、前
記エッジからの距離または境界からの距離が前記許容範
囲にないアライメントマークは選択しないことを特徴と
する請求項３に記載のアライメント方法。 - 【請求項６】 １つのショットについて複数種類のアラ
イメントマークが付随する場合、前記アライメントマー
クの選択に際しては、各種類ごとの論理によって各種類
ごとに選択を行うことを特徴とする請求項１〜５のいず
れか１項に記載のアライメント方法。 - 【請求項７】 請求項１〜６のいずれかのアライメント
方法を実施する手段を具備することを特徴とする露光装
置。 - 【請求項８】 請求項１〜６のいずれかのアライメント
方法によってアライメントを行いながら基板の露光を行
ってデバイスを製造することを特徴とするデバイス製造
方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001194745A JP2003007608A (ja) | 2001-06-27 | 2001-06-27 | アライメント方法、露光装置およびデバイス製造方法 |
| US10/175,834 US6963389B2 (en) | 2001-06-27 | 2002-06-21 | Alignment method, exposure apparatus and device fabrication method |
| US11/133,257 US7187429B2 (en) | 2001-06-27 | 2005-05-20 | Alignment method, exposure apparatus and device fabrication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001194745A JP2003007608A (ja) | 2001-06-27 | 2001-06-27 | アライメント方法、露光装置およびデバイス製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003007608A true JP2003007608A (ja) | 2003-01-10 |
Family
ID=19032830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001194745A Pending JP2003007608A (ja) | 2001-06-27 | 2001-06-27 | アライメント方法、露光装置およびデバイス製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6963389B2 (ja) |
| JP (1) | JP2003007608A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005328061A (ja) * | 2004-05-14 | 2005-11-24 | Asml Netherlands Bv | アラインメントシステムおよび方法およびそれにより製造したデバイス |
| KR100589055B1 (ko) | 2004-07-23 | 2006-06-12 | 삼성전자주식회사 | 노광 방법 및 이를 수행하기 위한 노광 장치 |
| KR100607789B1 (ko) | 2004-12-29 | 2006-08-02 | 동부일렉트로닉스 주식회사 | 포토리소그래피 공정의 노광 방법 |
| JP2008021984A (ja) * | 2006-06-20 | 2008-01-31 | Asml Netherlands Bv | 角度分解したスペクトロスコピーリソグラフィの特性解析方法および装置 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4165871B2 (ja) * | 2002-03-15 | 2008-10-15 | キヤノン株式会社 | 位置検出方法、位置検出装置及び露光装置 |
| US7627373B2 (en) * | 2002-11-30 | 2009-12-01 | Cardiac Pacemakers, Inc. | Method and apparatus for cell and electrical therapy of living tissue |
| KR100519789B1 (ko) * | 2003-03-20 | 2005-10-10 | 삼성전자주식회사 | 반도체 기판의 얼라인 방법 |
| US7126225B2 (en) * | 2003-04-15 | 2006-10-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for manufacturing a semiconductor wafer with reduced delamination and peeling |
| US6908830B2 (en) * | 2003-06-23 | 2005-06-21 | International Business Machines Corporation | Method for printing marks on the edges of wafers |
| US8519512B2 (en) | 2006-09-22 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test line placement to improve die sawing quality |
| DE10345524B4 (de) * | 2003-09-30 | 2005-10-13 | Infineon Technologies Ag | Verfahren zur Bestimmung eines relativen Versatzes zweier strukturierter Schaltungsmuster auf einem Halbleiterwafer mittels eines Rasterelektronenmikroskops |
| JP4377300B2 (ja) * | 2004-06-22 | 2009-12-02 | Ｎｅｃエレクトロニクス株式会社 | 半導体ウエハおよび半導体装置の製造方法 |
| US7277160B2 (en) * | 2005-02-11 | 2007-10-02 | Vistec Semiconductor Systems Gmbh | Method for automatically providing data for the focus monitoring of a lithographic process |
| US7439083B2 (en) * | 2005-04-14 | 2008-10-21 | Delphi Technologies, Inc. | Technique for compensating for substrate shrinkage during manufacture of an electronic assembly |
| US8624346B2 (en) | 2005-10-11 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Exclusion zone for stress-sensitive circuit design |
| US7646078B2 (en) * | 2007-01-17 | 2010-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Die saw crack stopper |
| US7952167B2 (en) * | 2007-04-27 | 2011-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scribe line layout design |
| US8125052B2 (en) * | 2007-05-14 | 2012-02-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Seal ring structure with improved cracking protection |
| US8643147B2 (en) * | 2007-11-01 | 2014-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Seal ring structure with improved cracking protection and reduced problems |
| JP5175616B2 (ja) * | 2008-05-23 | 2013-04-03 | シャープ株式会社 | 半導体装置およびその製造方法 |
| US8334582B2 (en) * | 2008-06-26 | 2012-12-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protective seal ring for preventing die-saw induced stress |
| US8432548B2 (en) * | 2008-11-04 | 2013-04-30 | Molecular Imprints, Inc. | Alignment for edge field nano-imprinting |
| US7906836B2 (en) | 2008-11-14 | 2011-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Heat spreader structures in scribe lines |
| US8368180B2 (en) * | 2009-02-18 | 2013-02-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scribe line metal structure |
| JP5507875B2 (ja) * | 2009-04-14 | 2014-05-28 | キヤノン株式会社 | 露光装置、露光方法およびデバイス製造方法 |
| US9343365B2 (en) * | 2011-03-14 | 2016-05-17 | Plasma-Therm Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
| CN102566339A (zh) * | 2011-11-02 | 2012-07-11 | 上海宏力半导体制造有限公司 | 全局对准标记以及全局对准方法 |
| JP2017053999A (ja) * | 2015-09-09 | 2017-03-16 | 株式会社東芝 | 半導体装置および検査パターン配置方法 |
| KR102166317B1 (ko) * | 2015-12-24 | 2020-10-16 | 에이에스엠엘 네델란즈 비.브이. | 패터닝 공정의 제어 방법, 디바이스 제조 방법, 리소그래피 장치용 제어 시스템 및 리소그래피 장치 |
| CN109923476B (zh) | 2016-09-01 | 2021-11-19 | Asml荷兰有限公司 | 量测目标测量选配方案的自动选择 |
| CN110709982A (zh) * | 2017-09-05 | 2020-01-17 | 深圳市柔宇科技有限公司 | 对位装置和测试设备 |
| CN108831877B (zh) * | 2018-06-01 | 2020-04-07 | 上海华力集成电路制造有限公司 | 建立晶圆格点的方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4918320A (en) * | 1987-03-20 | 1990-04-17 | Canon Kabushiki Kaisha | Alignment method usable in a step-and-repeat type exposure apparatus for either global or dye-by-dye alignment |
| US20010049589A1 (en) * | 1993-01-21 | 2001-12-06 | Nikon Corporation | Alignment method and apparatus therefor |
| JPH07211622A (ja) * | 1994-01-27 | 1995-08-11 | Nikon Corp | 露光方法及び露光システム |
| US6238851B1 (en) * | 1995-05-29 | 2001-05-29 | Nikon Corporation | Exposure method |
| US7023521B2 (en) * | 1999-04-13 | 2006-04-04 | Nikon Corporation | Exposure apparatus, exposure method and process for producing device |
| TW511146B (en) * | 2000-05-31 | 2002-11-21 | Nikon Corp | Evaluation method, position detection method, exposure method and device manufacturing method, and exposure apparatus |
-
2001
- 2001-06-27 JP JP2001194745A patent/JP2003007608A/ja active Pending
-
2002
- 2002-06-21 US US10/175,834 patent/US6963389B2/en not_active Expired - Fee Related
-
2005
- 2005-05-20 US US11/133,257 patent/US7187429B2/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005328061A (ja) * | 2004-05-14 | 2005-11-24 | Asml Netherlands Bv | アラインメントシステムおよび方法およびそれにより製造したデバイス |
| JP2009117872A (ja) * | 2004-05-14 | 2009-05-28 | Asml Netherlands Bv | アラインメントシステム及び方法及びそれにより製造したデバイス |
| JP2009117870A (ja) * | 2004-05-14 | 2009-05-28 | Asml Netherlands Bv | アラインメントシステム及び方法及びそれにより製造したデバイス |
| JP4557791B2 (ja) * | 2004-05-14 | 2010-10-06 | エーエスエムエル ネザーランズ ビー．ブイ． | アラインメントマークを選択する方法およびリソグラフィ装置 |
| KR100589055B1 (ko) | 2004-07-23 | 2006-06-12 | 삼성전자주식회사 | 노광 방법 및 이를 수행하기 위한 노광 장치 |
| KR100607789B1 (ko) | 2004-12-29 | 2006-08-02 | 동부일렉트로닉스 주식회사 | 포토리소그래피 공정의 노광 방법 |
| JP2008021984A (ja) * | 2006-06-20 | 2008-01-31 | Asml Netherlands Bv | 角度分解したスペクトロスコピーリソグラフィの特性解析方法および装置 |
| US7898662B2 (en) | 2006-06-20 | 2011-03-01 | Asml Netherlands B.V. | Method and apparatus for angular-resolved spectroscopic lithography characterization |
| JP4701209B2 (ja) * | 2006-06-20 | 2011-06-15 | エーエスエムエル ネザーランズ ビー．ブイ． | 角度分解したスペクトロスコピーリソグラフィの特性解析方法および装置 |
| US8064056B2 (en) | 2006-06-20 | 2011-11-22 | Asml Netherlands B.V. | Substrate used in a method and apparatus for angular-resolved spectroscopic lithography characterization |
Also Published As
| Publication number | Publication date |
|---|---|
| US6963389B2 (en) | 2005-11-08 |
| US20050219492A1 (en) | 2005-10-06 |
| US7187429B2 (en) | 2007-03-06 |
| US20030003677A1 (en) | 2003-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003007608A (ja) | アライメント方法、露光装置およびデバイス製造方法 | |
| US5783341A (en) | Alignment for layer formation through determination of target values for translation, rotation and magnification | |
| JP2003031477A (ja) | 半導体装置の製造方法およびシステム | |
| US6654096B1 (en) | Exposure apparatus, and device manufacturing method | |
| JP2007158263A (ja) | 位置合わせ装置、位置合わせ方法、露光装置、及びデバイス製造方法 | |
| JPH10274855A (ja) | レチクルおよびそれによって転写されたパターンならびに補正方法 | |
| TW200401997A (en) | Distortion measurement method and exposure apparatus | |
| US7463333B2 (en) | Multi-exposure lithography system providing increased overlay accuracy | |
| KR0171453B1 (ko) | 노광장치 및 노광방법 | |
| US7212286B2 (en) | Aligning method, exposure method, exposure apparatus, and device manufacturing method | |
| JP2000156336A (ja) | アライメント方法及び露光装置 | |
| JP2009094256A (ja) | 露光方法、露光装置およびデバイス製造方法 | |
| JP2006261418A (ja) | 投影露光装置およびデバイス製造方法 | |
| JP3815759B2 (ja) | 検出方法、露光装置およびデバイス製造方法 | |
| US8212990B2 (en) | Exposure apparatus, information processing apparatus, and method of manufacturing device | |
| JPH1140493A (ja) | 走査型露光装置およびデバイス製造方法 | |
| JP3576722B2 (ja) | 走査型露光装置及びそれを用いたデバイス製造方法 | |
| JPH1174190A (ja) | Ｘ線露光装置 | |
| JP2002203773A (ja) | 露光装置 | |
| JP3571874B2 (ja) | 位置合わせ方法および装置 | |
| JPH1152545A (ja) | レチクルおよびそれによって転写されたパターンならびにレチクルと半導体ウエハとの位置合わせ方法 | |
| JP2010283037A (ja) | 露光装置およびデバイス製造方法 | |
| JP2001118769A (ja) | 露光装置、サンプルショットの選択方法およびデバイス製造方法 | |
| JPH11251232A (ja) | 基板および露光装置および素子製造方法 | |
| JP2003077801A (ja) | アライメント方法、露光装置及びデバイス製造方法 |