CN108831877B - 建立晶圆格点的方法 - Google Patents

建立晶圆格点的方法 Download PDF

Info

Publication number
CN108831877B
CN108831877B CN201810554482.3A CN201810554482A CN108831877B CN 108831877 B CN108831877 B CN 108831877B CN 201810554482 A CN201810554482 A CN 201810554482A CN 108831877 B CN108831877 B CN 108831877B
Authority
CN
China
Prior art keywords
wafer
exposure areas
points
exposure
grid points
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810554482.3A
Other languages
English (en)
Other versions
CN108831877A (zh
Inventor
邓国贵
陈燕鹏
于世瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201810554482.3A priority Critical patent/CN108831877B/zh
Publication of CN108831877A publication Critical patent/CN108831877A/zh
Application granted granted Critical
Publication of CN108831877B publication Critical patent/CN108831877B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明涉及一种建立晶圆格点的方法，涉及半导体集成电路制造工艺，包括：步骤S1，对晶圆进行层间对准量测，获得所述晶圆上多个曝光区内的多个套刻标记的位置坐标；步骤S2，所述晶圆在扫描电镜上做多个点的对准，获得所述晶圆的所述多个曝光区之间的位置信息；以及步骤S3，根据所述晶圆上所述多个曝光区内的所述多个套刻标记的位置坐标和所述晶圆的所述多个曝光区之间的位置信息拟合出晶圆格点；以使晶圆格点更加准确反映曝光后的晶圆上的每个点的位置信息。

Description

建立晶圆格点的方法
技术领域
本发明涉及一种集成电路制造技术，尤其涉及一种建立晶圆格点的方法。
背景技术
在半导体集成电路制造工艺中，对晶圆上的图形的关键尺寸(CD)的量测是其中非常重要的一步。
目前，最常用的量测机台就是扫描电镜。随着技术节点从65nm到40nm到28nm到14nm，再到10nm一路演化并且往7nm，5nm方向行进，图形的特征尺寸越来越小，导致对其关键尺寸的量测越来越困难，在量测过程中对图形定位的要求越来越高。导致了需要建立越来越复杂和精细的量测程序，比如由小倍率到大倍率的双重位置定位的程序等。
而扫描电镜量测过程中的第一步对准因为其本身的设计以及电子扫描的低速度的问题，只会做整片晶圆上有限的几个点的对准，从而只能对晶圆上曝光区之间建立格点。具体的，可参阅图1，图1为现有技术的建立晶圆格点的过程示意图。如图1所示，晶圆在扫描电镜上做三个点的对准，以此建立曝光区之间的晶圆格点。这样的做法忽略了每个曝光区域本身的变形，从而导致了建立的晶圆格点与真实的位置坐标产生了较大的误差，这个误差导致在做关键尺寸量测时定位不够精确，因而需要建立更复杂更精细的量测程序来弥补，也对扫描电镜的移动精度提出更高的要求，且导致量测过程中较高的定位失效率。
发明内容
本发明的目的在于提供一种建立晶圆格点的方法，使晶圆格点更加准确反映曝光后的晶圆上的每个点的位置信息。
本发明提供的建立晶圆格点的方法，包括：步骤S1，对晶圆进行层间对准量测，获得所述晶圆上多个曝光区内的多个套刻标记的位置坐标；步骤S2，所述晶圆在扫描电镜上做多个点的对准，获得所述晶圆的所述多个曝光区之间的位置信息；以及步骤S3，根据所述晶圆上所述多个曝光区内的所述多个套刻标记的位置坐标和所述晶圆的所述多个曝光区之间的位置信息拟合出晶圆格点。
更进一步的，在步骤S1中对所述晶圆进行层间对准量测时，一个曝光区内量测的套刻标记的数量为5个以上。
更进一步的，在步骤S1中对所述晶圆进行层间对准量测时，所述晶圆上的每个曝光区内均量测多个套刻标记的位置坐标。
更进一步的，在步骤S1中对所述晶圆进行层间对准的量测时，没量测套刻标记的曝光区通过外延的方式确定该曝光区内的套刻标记的位置坐标。
更进一步的，在步骤S2中所述晶圆在扫描电镜上做三到五个之间的点的对准。
更进一步的，所述晶圆在扫描电镜上做三个点的对准。
本发明提供的建立晶圆格点的方法，在晶圆格点建立过程中，综合了当层中曝光区内部的格点信息和曝光区之间的晶圆格点信息，使晶圆格点更加准确反映曝光后的晶圆上的每个点的位置信息，因此改善了量测图形的定位精度，减少位置定位失效率从而提高了扫描电镜量测的效率和可靠性；由于定位更加精确，因此在进行关键尺寸扫描电镜量测时，降低了关键尺寸扫描电镜量测程序中对定位的要求，降低了量测的定位失效率，提高了量测机台的利用率，提高了生产效率。
附图说明
图1为现有技术的建立晶圆格点的过程示意图。
图2为本发明一实施例的建立晶圆格点的过程示意图。
图3为本发明一实施例的扫描电镜的定位精度示意图。
图中主要元件附图标记说明如下：
100、晶圆；110、曝光区；112、套刻标记。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明一实施例中，提供一种建立晶圆格点的方法。具体的，该建立晶圆格点的方法包括以下步骤：
步骤S1，对晶圆100进行层间对准量测，获得晶圆100上多个曝光区110内的多个套刻标记112的位置坐标。
具体的，请参阅图2，图2为本发明一实施例的建立晶圆格点的过程示意图。如图2所示的步骤S1，对晶圆100进行层间对准的量测，也即量测当层套刻标记112与前层套刻标记(图中未示出)之间的偏移量，因此在此过程中获得了当层中的套刻标记112的位置坐标，当层中的套刻标记112分布在晶圆100上的多个曝光区110内部，因此它建立了当层中曝光区110内部的格点。且曝光区110里每个套刻标记112的相对位置关系可以确定，从而可以得出该曝光区110的准确形变的信息，即曝光区内的位置信息。
本发明一实施例中，对晶圆100进行层间对准量测时，一个曝光区110内量测的套刻标记112的数量为5个以上，如此才能有效的获取每个曝光区110内的位置信息。
本发明一实施例中，对晶圆100进行层间对准量测时，晶圆100上的每个曝光区110内均量测多个套刻标记112的位置坐标。
本发明一实施例中，对晶圆100进行层间对准的量测时，没量测套刻标记112的曝光区110通过外延的方式确定该曝光区110内的套刻标记112的位置坐标。即根据临近的曝光区110内的套刻标记112的位置坐标得出该曝光区内的套刻标记112的位置坐标。
步骤S2，晶圆在扫描电镜上做多个点的对准，获得晶圆100的多个曝光区110之间的位置信息。
如图2所示的步骤S2，晶圆100在扫描电镜上做三个点的对准，以此建立曝光区110之间的晶圆格点。但本发明对晶圆100在扫描电镜上做对准的点的个数并不做限定。本发明一实施例中，晶圆100在扫描电镜上做三到五个之间的点的对准。
步骤S3，根据晶圆上多个曝光区110内的多个套刻标记112的位置坐标和晶圆100的多个曝光区110之间的位置信息拟合出晶圆格点。
如图2所示的步骤S3，晶圆格点综合了当层中曝光区110内部的格点信息和曝光区110之间的晶圆格点信息，使晶圆格点更加准确反映曝光后的晶圆100上的每个点的位置信息，因此改善了量测图形的定位精度，减少位置定位失效率从而提高了扫描电镜量测效率和可靠性。
由于定位更加精确，因此在进行关键尺寸扫描电镜量测时，降低关键尺寸扫描电镜量测程序中对定位的要求，降低了量测的定位失效率，提高量测机台的利用率，提高生产效率。具体的，请参阅图3，图3为本发明一实施例的扫描电镜的定位精度示意图。如图3所示，采用如图1所示的传统方法建立的晶圆格点，扫描电镜的定位精度为3μm。而采用如图2所示的本发明提供的新方法建立的晶圆格点，扫描电镜的定位精度为2.5μm，大大提高了扫描电镜的定位精度。
综上所述，在晶圆格点建立过程中，综合了当层中曝光区内部的格点信息和曝光区之间的晶圆格点信息，使建立起的晶圆格点更加准确的反映曝光后的晶圆上的每个点的位置信息，因此改善了量测图形的定位精度，减少位置定位失效率从而提高了扫描电镜量测的效率和可靠性；由于定位更加精确，因此在进行关键尺寸扫描电镜量测时，降低了关键尺寸扫描电镜量测程序中对定位的要求，降低了量测的定位失效率，提高了量测机台的利用率，提高了生产效率。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (6)

1.一种利用扫描电镜量测晶圆上图形的关键尺寸的过程中建立晶圆格点的方法，其特征在于，包括：
步骤S1，对晶圆进行层间对准量测以量测当层套刻标记与前层套刻标记之间的偏移量，获得所述晶圆上多个曝光区内的当层中的多个套刻标记的位置坐标，以建立当层中曝光区内部的格点，得出曝光区的准确形变的信息；
步骤S2，所述晶圆在扫描电镜上做多个点的对准，获得所述晶圆的所述多个曝光区之间的位置信息，以建立曝光区之间的晶圆格点；以及
步骤S3，根据所述晶圆上所述多个曝光区内的所述多个套刻标记的位置坐标而建立的当层中曝光区内部的格点和所述晶圆的所述多个曝光区之间的位置信息而建立的曝光区之间的晶圆格点拟合出晶圆格点。
2.根据权利要求1所述的建立晶圆格点的方法，其特征在于，在步骤S1中对所述晶圆进行层间对准量测时，一个曝光区内量测的套刻标记的数量为5个以上。
3.根据权利要求1所述的建立晶圆格点的方法，其特征在于，在步骤S1中对所述晶圆进行层间对准量测时，所述晶圆上的每个曝光区内均量测多个套刻标记的位置坐标。
4.根据权利要求1所述的建立晶圆格点的方法，其特征在于，在步骤S1中对所述晶圆进行层间对准的量测时，没量测套刻标记的曝光区通过外延的方式确定该曝光区内的套刻标记的位置坐标。
5.根据权利要求1所述的建立晶圆格点的方法，其特征在于，在步骤S2中所述晶圆在扫描电镜上做三到五个之间的点的对准。
6.根据权利要求5所述的建立晶圆格点的方法，其特征在于，所述晶圆在扫描电镜上做三个点的对准。
CN201810554482.3A 2018-06-01 2018-06-01 建立晶圆格点的方法 Active CN108831877B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810554482.3A CN108831877B (zh) 2018-06-01 2018-06-01 建立晶圆格点的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810554482.3A CN108831877B (zh) 2018-06-01 2018-06-01 建立晶圆格点的方法

Publications (2)

Publication Number Publication Date
CN108831877A CN108831877A (zh) 2018-11-16
CN108831877B true CN108831877B (zh) 2020-04-07

Family

ID=64147022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810554482.3A Active CN108831877B (zh) 2018-06-01 2018-06-01 建立晶圆格点的方法

Country Status (1)

Country Link
CN (1) CN108831877B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102063015A (zh) * 2009-11-16 2011-05-18 台湾积体电路制造股份有限公司 半导体晶圆及图案对准方法
CN105446090A (zh) * 2014-08-20 2016-03-30 中芯国际集成电路制造(上海)有限公司 对准测量方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007608A (ja) * 2001-06-27 2003-01-10 Canon Inc アライメント方法、露光装置およびデバイス製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102063015A (zh) * 2009-11-16 2011-05-18 台湾积体电路制造股份有限公司 半导体晶圆及图案对准方法
CN105446090A (zh) * 2014-08-20 2016-03-30 中芯国际集成电路制造(上海)有限公司 对准测量方法

Also Published As

Publication number Publication date
CN108831877A (zh) 2018-11-16

Similar Documents

Publication Publication Date Title
US7933015B2 (en) Mark for alignment and overlay, mask having the same, and method of using the same
US9513565B2 (en) Using wafer geometry to improve scanner correction effectiveness for overlay control
CN109884862B (zh) 三维存储器曝光系统中套刻偏差的补偿装置及方法
US20210341847A1 (en) Method and apparatus for analyzing parameter of mask plate
CN102902167B (zh) 一种检测光刻机的掩模板遮光板精度的方法
CN116520646A (zh) 改善套刻精度的方法
JP2008139688A (ja) 半導体集積回路の製造方法、マスクの製造方法、半導体マスクデータ製造装置、マスクパターンの修正方法、及び設計レイアウトの修正方法
CN111128829B (zh) 对准方法及校准方法
CN108831877B (zh) 建立晶圆格点的方法
KR101328611B1 (ko) 반도체 메모리 디바이스 제조를 위한 패턴 매칭 방법
US8930011B2 (en) Method of measuring an overlay of an object
CN115390374B (zh) 套刻误差的量测方法以及控制半导体制造过程的方法
US9568842B2 (en) Overlay operation method and overlay control method
US11988612B2 (en) Methods for determining focus spot window and judging whether wafer needs to be reworked
CN103681250A (zh) 两次刻蚀成型图形的关键尺寸的控制方法
JP2006332177A (ja) 半導体ウエハ、その製造方法及びマスク
KR100904732B1 (ko) 오정렬 가늠 마크를 이용한 정렬도 측정 방법
CN114236974A (zh) 晶圆标记结构偏差的补偿方法
US9753373B2 (en) Lithography system and semiconductor processing process
CN114623787B (zh) 用于校准套刻量测准确性的校准标记及测量方法、校准方法
CN111103767B (zh) 一种半导体器件及其制作方法和电子设备
CN107731706B (zh) 一种套刻精度点检方法
CN115407618A (zh) 一种高精度套刻补偿方法
CN116184768A (zh) 一种提升晶圆边缘不完整区域套刻精度的方法
JP2012191011A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant