CN107731706B - 一种套刻精度点检方法 - Google Patents

一种套刻精度点检方法 Download PDF

Info

Publication number
CN107731706B
CN107731706B CN201710985188.3A CN201710985188A CN107731706B CN 107731706 B CN107731706 B CN 107731706B CN 201710985188 A CN201710985188 A CN 201710985188A CN 107731706 B CN107731706 B CN 107731706B
Authority
CN
China
Prior art keywords
alignment precision
exposure
spot inspection
development
overlay accuracy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710985188.3A
Other languages
English (en)
Other versions
CN107731706A (zh
Inventor
朱晓斌
蔡亮
吴鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201710985188.3A priority Critical patent/CN107731706B/zh
Publication of CN107731706A publication Critical patent/CN107731706A/zh
Application granted granted Critical
Publication of CN107731706B publication Critical patent/CN107731706B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提出一种套刻精度点检方法，包括下列步骤：将裸晶圆在固定机台进行第一次曝光显影；将处理后的晶圆在需要进行点检的光刻机进行第二次曝光显影；量测设计好的特征尺寸图形，并通过特征尺寸与套刻精度的关系式，得到套刻精度点检结果。本发明提出的套刻精度点检方法，将工艺影响因素从套刻精度点检结果中排除，真实反映光刻机套刻精度状态，提高了套刻精度点检的准确性。

Description

一种套刻精度点检方法
技术领域
本发明涉及半导体集成电路制造领域，且特别涉及一种套刻精度点检方法。
背景技术
随着半导体芯片的集成度不断提高，晶体管的特征尺寸不断缩小到纳米级，生产工艺也越来越复杂。在生产中各种元器件的三维结构被分解为几十层二维的光刻图形。为了达到良好的器件性能，各个光刻图形不但要有精准的特征尺寸线宽，还要保证层与层之间的精确对准套刻(Overlay)，对转过程的结果，或者每个连续的图形与先前层匹配的精度，被称作套准。
套刻精度测量通常是在上下两个光刻层的图形中各放置一个套刻精度测量图形(Overlay Mark，简称OVL mark)，通过测量两个套刻图形的相对位置的偏差，来保证两层光刻图形之间的对准。
现有光刻机的套刻精度点检方法，是先在裸晶圆上进行薄膜沉积，然后通过光刻加刻蚀工艺在薄膜上留下前层图形，制作成OVL测试晶圆，最后在测试晶圆上用需要进行点检的光刻机上做出的当层图形OVL量测，其结果就是套刻精度点检结果。但这种点检方法的准确性会极大的依赖于制作测试晶圆的工艺是否优良，当薄膜沉积工艺//刻蚀工艺存在问题，例如：晶圆中心/边缘有差异时，套刻精度点检结果就会失真，如图1所示。
发明内容
本发明提出一种套刻精度点检方法，将工艺影响因素从套刻精度点检结果中排除，真实反映光刻机套刻精度状态，提高了套刻精度点检的准确性。
为了达到上述目的，本发明提出一种套刻精度点检方法，包括下列步骤：
将裸晶圆在固定机台进行第一次曝光显影；
将处理后的晶圆在需要进行点检的光刻机进行第二次曝光显影；
量测设计好的特征尺寸图形，并通过特征尺寸与套刻精度的关系式，得到套刻精度点检结果。
进一步的，所述特征尺寸与套刻精度的关系式通过量测曝光后检查特征尺寸的方式获得。
进一步的，所述量测设计好的特征尺寸图形通过将第一次曝光显影获得的图形和第二次曝光显影获得的图形的中心重叠后得到。
进一步的，所述特征尺寸与套刻精度的关系式为：
OVLCDSEM＝|PXL-PXR|/2，
其中，OVLCDSEM表示套刻精度，PXL和PXR分别表示第二次曝光显影获得图形两侧边界距离第一次曝光显影获得的图形两侧边界的距离。
本发明提出的套刻精度点检方法，通过不制作OVL测试晶圆，而是设计特别的特征尺寸量测图形，再在裸晶圆上进行2次曝光和显影，做出特征尺寸量测图形，用量测曝光后检查特征尺寸的方式，建立起特征尺寸大小和套刻精度的关系，进行光刻机套刻精度点检的方法，将工艺影响因素从套刻精度点检结果中排除，真实反映光刻机套刻精度状态，提高了套刻精度点检的准确性。
附图说明
图1所示为晶圆边缘套刻精度点检结果失真的示意图。
图2所示为本发明较佳实施例的套刻精度点检方法流程图。
图3所示为本发明较佳实施例的套刻精度点检方法结构示意图。
图4所示为本发明较佳实施例的晶圆套刻精度点检结果示意图。
具体实施方式
以下结合附图给出本发明的具体实施方式，但本发明不限于以下的实施方式。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。
请参考图2，图2所示为本发明较佳实施例的套刻精度点检方法流程图。本发明提出一种套刻精度点检方法，包括下列步骤：
步骤S100：将裸晶圆在固定机台进行第一次曝光显影；
步骤S200：将处理后的晶圆在需要进行点检的光刻机进行第二次曝光显影；
步骤S300：量测设计好的特征尺寸图形，并通过特征尺寸与套刻精度的关系式，得到套刻精度点检结果。
根据本发明较佳实施例，所述特征尺寸与套刻精度的关系式通过量测曝光后检查(After Develop Inspection,ADI)特征尺寸的方式获得。
再请参考图3，图3所示为本发明较佳实施例的套刻精度点检方法结构示意图。所述量测设计好的特征尺寸图形通过将第一次曝光显影获得的图形和第二次曝光显影获得的图形的中心重叠后得到。
所述特征尺寸与套刻精度的关系式为：
OVLCDSEM＝|PXL-PXR|/2，
其中，OVLCDSEM表示套刻精度，PXL和PXR分别表示第二次曝光显影获得图形两侧边界距离第一次曝光显影获得的图形两侧边界的距离。
综上所述，本发明提出的套刻精度点检方法，通过不制作OVL测试晶圆，而是设计特别的特征尺寸量测图形，再在裸晶圆上进行2次曝光和显影，做出特征尺寸量测图形，用量测曝光后检查特征尺寸的方式，建立起特征尺寸大小和套刻精度的关系，进行光刻机套刻精度点检的方法，将工艺影响因素从套刻精度点检结果中排除，真实反映光刻机套刻精度状态，提高了套刻精度点检的准确性。请参考图4，图4所示为本发明较佳实施例的晶圆套刻精度点检结果示意图，使用本发明方法的套刻精度点检结果在晶圆边缘表现上有明显改善。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (3)

1.一种套刻精度点检方法，其特征在于，包括下列步骤：将裸晶圆在固定机台进行第一次曝光显影；
将处理后的晶圆在需要进行点检的光刻机进行第二次曝光显影；
量测设计好的特征尺寸图形，并通过特征尺寸与套刻精度的关系式，得到套刻精度点检结果；
所述量测设计好的特征尺寸图形通过将第一次曝光显影获得的图形和第二次曝光显影获得的图形的中心重叠后得到。
2.根据权利要求1所述的套刻精度点检方法，其特征在于，所述特征尺寸与套刻精度的关系式通过量测曝光后检查特征尺寸的方式获得。
3.根据权利要求1所述的套刻精度点检方法，其特征在于，所述特征尺寸与套刻精度的关系式为：
OVLCDSEM＝|PXL-PXR|/2，
其中，OVLCDSEM表示套刻精度，PXL和PXR分别表示第二次曝光显影获得的图形两侧边界距离第一次曝光显影获得的图形两侧边界的距离。
CN201710985188.3A 2017-10-20 2017-10-20 一种套刻精度点检方法 Active CN107731706B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710985188.3A CN107731706B (zh) 2017-10-20 2017-10-20 一种套刻精度点检方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710985188.3A CN107731706B (zh) 2017-10-20 2017-10-20 一种套刻精度点检方法

Publications (2)

Publication Number Publication Date
CN107731706A CN107731706A (zh) 2018-02-23
CN107731706B true CN107731706B (zh) 2020-02-21

Family

ID=61213098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710985188.3A Active CN107731706B (zh) 2017-10-20 2017-10-20 一种套刻精度点检方法

Country Status (1)

Country Link
CN (1) CN107731706B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101644898A (zh) * 2008-08-06 2010-02-10 上海华虹Nec电子有限公司 不同倍率光刻机之间的套刻精度的测量方法
CN103984210A (zh) * 2014-04-14 2014-08-13 中国电子科技集团公司第五十五研究所 一种在GaAs圆片上实现异机匹配套刻的方法
CN106154758A (zh) * 2015-04-10 2016-11-23 无锡华润上华科技有限公司 不同光刻机之间的套刻匹配方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101644898A (zh) * 2008-08-06 2010-02-10 上海华虹Nec电子有限公司 不同倍率光刻机之间的套刻精度的测量方法
CN103984210A (zh) * 2014-04-14 2014-08-13 中国电子科技集团公司第五十五研究所 一种在GaAs圆片上实现异机匹配套刻的方法
CN106154758A (zh) * 2015-04-10 2016-11-23 无锡华润上华科技有限公司 不同光刻机之间的套刻匹配方法

Also Published As

Publication number Publication date
CN107731706A (zh) 2018-02-23

Similar Documents

Publication Publication Date Title
US11120182B2 (en) Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication
JP4675854B2 (ja) パターン評価方法と評価装置及びパターン評価プログラム
CN105573048B (zh) 一种光学临近修正模型的优化方法
JPH06132189A (ja) 重ね合わせ精度測定機の測定条件の最適化方法、並びにアラインメントマーク形状あるいは露光装置におけるアラインメントマーク測定方式の最適化方法
CN109884862B (zh) 三维存储器曝光系统中套刻偏差的补偿装置及方法
CN113093475A (zh) 套刻精度检测方法及套刻偏差补偿方法
CN112882346B (zh) 套刻补偿的方法及其系统
US6420077B1 (en) Contact hole model-based optical proximity correction method
TWI421908B (zh) 光學鄰近校正模型的建立方法
CN107731706B (zh) 一种套刻精度点检方法
US8174673B2 (en) Method for wafer alignment
JP2004119476A (ja) 位置検出方法および位置検出装置
CN112180690B (zh) 提升器件关键尺寸面内均一性的方法
US20060206853A1 (en) Method of producing mask inspection data, method of manufacturing a photo mask and method of manufacturing a semiconductor device
KR100801737B1 (ko) 반도체 소자 패턴의 광근접 효과 보정 방법
US20100104962A1 (en) Patterning method, exposure system, computer readable storage medium, and method of manufacturing device
TWI406145B (zh) 光罩缺陷判定方法
JP2007081292A (ja) 検査方法、検査システムおよびプログラム
CN107643655A (zh) 掩模板关键尺寸的监控方法
KR20110001140A (ko) 광 근접효과 보정 방법
KR20070109117A (ko) 마스크 제작 방법
JP2008083652A (ja) フォトマスクの線幅検査方法
CN115079511A (zh) 标记图形、光罩、光罩检测方法及介质
CN117784528A (zh) 套刻偏差的补偿方法
CN114488680A (zh) Opc模型数据收集方法、数据收集系统及opc模型优化方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant