CN113093475A - 套刻精度检测方法及套刻偏差补偿方法 - Google Patents

套刻精度检测方法及套刻偏差补偿方法 Download PDF

Info

Publication number
CN113093475A
CN113093475A CN202010018880.0A CN202010018880A CN113093475A CN 113093475 A CN113093475 A CN 113093475A CN 202010018880 A CN202010018880 A CN 202010018880A CN 113093475 A CN113093475 A CN 113093475A
Authority
CN
China
Prior art keywords
wafer
overlay
photoresist layer
information
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010018880.0A
Other languages
English (en)
Inventor
柏耸
马其梁
宋涛
沙沙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010018880.0A priority Critical patent/CN113093475A/zh
Priority to US17/060,415 priority patent/US20210208514A1/en
Publication of CN113093475A publication Critical patent/CN113093475A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/7085—Detection arrangement, e.g. detectors of apparatus alignment possibly mounted on wafers, exposure dose, photo-cleaning flux, stray light, thermal load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Abstract

一种套刻精度检测方法及套刻偏差补偿方法，所述套刻精度检测方法，包括：提供待测晶圆，所述待测晶圆包括已曝光显影的光阻层；采用光学方法的套刻精度测量技术对所述待测晶圆进行第一次检测，获取所述光阻层的第一套刻精度信息；采用光学方法的套刻精度测量技术对所述待测晶圆进行第二次检测，获取所述光阻层的第二套刻精度信息，所述第二次检测的光源与所述第一次检测的光源的波长或偏振方向不同；根据所述第一套刻精度信息与所述第二套刻精度信息获取所述待测晶圆的套刻精度偏差信息。从而，能够提高转移至硅片上的图案的套刻精度。

Description

套刻精度检测方法及套刻偏差补偿方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种套刻精度检测方法及套刻偏差补偿方法。
背景技术
光刻技术是半导体制作技术中至关重要的一项技术，其能够实现将图形从掩模版中转移到硅片表面，形成符合设计要求的半导体产品。在光刻工艺过程中，首先，通过曝光步骤，光线通过掩模版中透光或反光的区域照射至涂覆了光刻胶的硅片上，并与光刻胶发生光化学反应；接着，通过显影步骤，利用感光和未感光的光刻胶对显影剂的溶解程度，形成光刻图形，实现掩模版图案的转移；然后，通过刻蚀步骤，基于光刻胶层所形成的光刻图形对硅片进行刻蚀，将掩模版图案进一步转移至硅片上。
然而，转移至硅片上的图案的套刻精度较差。
发明内容
本发明解决的技术问题是提供一种套刻精度检测方法及套刻偏差补偿方法，以提高转移至硅片上的图案的套刻精度。
为解决上述技术问题，本发明的技术方案提供一种套刻精度检测方法，包括：提供待测晶圆，所述待测晶圆包括已曝光显影的光阻层；采用光学方法的套刻精度测量技术对所述待测晶圆进行第一次检测，获取所述光阻层的第一套刻精度信息；采用光学方法的套刻精度测量技术对所述待测晶圆进行第二次检测，获取所述光阻层的第二套刻精度信息，所述第二次检测的光源与所述第一次检测的光源的波长或偏振方向不同；根据所述第一套刻精度信息与所述第二套刻精度信息获取所述待测晶圆的套刻精度偏差信息。
可选的，所述光阻层包括若干标记图形；所述第一套刻精度信息包括若干第一套刻精度，每个所述第一套刻精度根据一个所述标记图形获取；所述第二套刻精度信息包括若干第二套刻精度，每个所述第二套刻精度根据一个所述标记图形获取。
可选的，所述待测晶圆的套刻精度偏差信息包括若干偏差值，每个所述偏差值根据一个第一套刻精度与对应的一个第二套刻精度之间的矢量差值获取。
可选的，所述光学方法的测量技术包括：基于成像和图像识别的套刻精度测量技术或基于衍射的套刻精度测量技术。
相应的，本发明的技术方案提供一种采用上述任一项套刻精度检测方法进行的套刻偏差补偿方法，包括：提供若干第一晶圆；通过所述若干第一晶圆获取第一补偿参数；提供若干第二晶圆，每个所述第二晶圆包括第二待刻蚀层和位于所述第二待刻蚀层表面的初始第二光阻层；根据所述第一补偿参数对每个所述第二晶圆的初始第二光阻层曝光显影以形成第二光阻层；形成所述第二光阻层后，将所述若干第二晶圆中1个以上的第二晶圆作为第二待测晶圆，并根据所述套刻精度检测方法获取所述第二待测晶圆的第二套刻精度偏差信息，所述套刻精度检测方法包括：提供待测晶圆，所述待测晶圆包括已曝光显影的光阻层；采用光学方法的套刻精度测量技术对所述待测晶圆进行第一次检测，获取所述光阻层的第一套刻精度信息；采用光学方法的套刻精度测量技术对所述待测晶圆进行第二次检测，获取所述光阻层的第二套刻精度信息，所述第二次检测的光源与所述第一次检测的光源的波长或偏振方向不同；根据所述第一套刻精度信息与所述第二套刻精度信息获取所述待测晶圆的套刻精度偏差信息；根据所述第二套刻精度偏差信息，对每个所述第二晶圆进行补偿处理，所述补偿处理包括：去除所述第二光阻层，或者以所述第二光阻层为掩膜刻蚀所述第二待刻蚀层。
可选的，根据所述第二套刻精度偏差信息，对每个所述第二晶圆进行补偿处理的方法包括：当所述第二套刻精度偏差信息在预设范围内时，以所述第二光阻层为掩膜刻蚀所述第二待刻蚀层，当所述第二套刻精度偏差信息在预设范围外时，去除所述第二光阻层。
可选的，每个所述第一晶圆包括第一待刻蚀层，以及位于所述第一待刻蚀层表面的初始第一光阻层。
可选的，还包括：将若干所述第一晶圆中的1个以上的第一晶圆作为第一待测晶圆；在获取所述第一补偿参数前，对所述第一待测晶圆的初始第一光阻层曝光和显影，以形成第一光阻层；在形成所述第一光阻层后，根据所述套刻精度检测方法获取所述第一待测晶圆的第一套刻精度偏差信息、所述第一待测晶圆的第一套刻精度信息和所述第一待测晶圆的第二套刻精度信息。
可选的，根据所述第二套刻精度偏差信息，对每个所述第二晶圆进行补偿处理的方法包括：根据所述第一套刻精度偏差信息和第二套刻精度偏差信息获取误差参数；当所述误差参数在预设范围内时，以所述第二光阻层为掩膜刻蚀所述第二待刻蚀层；当所述误差参数在预设范围外时，去除所述第二光阻层。
可选的，根据所述第一套刻精度偏差信息与所述第二套刻精度偏差信息之间的偏差获取所述误差参数。
可选的，根据所述第一套刻精度偏差信息与所述第二套刻精度偏差信息之间的偏差获取第三偏差信息，将所述第三偏差信息作为样本获得偏差正态分布信息，并根据所述偏差正态分布信息获取所述误差参数。
可选的，形成所述第一光阻层的方法包括：将若干所述第一晶圆中的1个以上的第一晶圆作为第三待测晶圆；对所述第三待测晶圆的初始第一光阻层曝光和显影，以形成第三光阻层；以所述第三光阻层为掩膜刻蚀所述第三待测晶圆的第一待刻蚀层，以形成第三刻蚀层；采用扫描式电子显微镜的测量技术，获取所述第三待测晶圆的第三刻蚀层的第四套刻精度信息；根据所述第四套刻精度信息，对所述第一待测晶圆的初始第一光阻层曝光和显影，以形成所述第一光阻层。
可选的，根据所述第四套刻精度信息和所述第一待测晶圆的第一套精度信息获取所述第一补偿参数，或者根据所述第四套刻精度信息和所述第一待测晶圆的第二套精度信息获取所述第一补偿参数。
可选的，所述第三刻蚀层包括若干第三标记图形，所述第四套刻精度信息包括若干第四套刻精度，每个所述第四套刻精度根据一个所述第三标记图形获取。
可选的，所述第一光阻层包括若干与所述第三标记图形对应的第一标记图形，所述第一待测晶圆的第一套刻精度信息包括所述第一待测晶圆的若干第一套刻精度，每个所述第一待测晶圆的第一套刻精度根据一个所述第一标记图形获取，所述第一待测晶圆的第二套刻精度信息包括所述第一待测晶圆的若干第二套刻精度，每个所述第一待测晶圆的第二套刻精度根据一个所述第一标记图形获取；所述第一补偿参数包括若干第一补偿值，每个所述第一补偿值为一个第四套刻精度与对应的第一待测晶圆的第一套刻精度或第二套刻精度的和。
可选的，获取所述第一补偿参数的方法包括：以所述第一待测晶圆的第一光阻层为掩膜，刻蚀所述第一待测晶圆的第一待刻蚀层，以形成第一刻蚀层；采用扫描式电子显微镜的测量技术，获取所述第一待测晶圆的第一刻蚀层的第三套刻精度信息。
可选的，所述补偿处理还包括：去除所述第二光阻层后，在所述第二待刻蚀层表面形成第四光阻层。
可选的，所述光阻层包括若干标记图形；所述第一套刻精度信息包括若干第一套刻精度，每个所述第一套刻精度根据一个所述标记图形获取；所述第二套刻精度信息包括若干第二套刻精度，每个所述第二套刻精度根据一个所述标记图形获取。
可选的，所述待测晶圆的套刻精度偏差信息包括若干偏差值，每个所述偏差值根据一个第一套刻精度与对应的一个第二套刻精度之间的矢量差值获取。
可选的，所述光学方法的测量技术包括：基于成像和图像识别的套刻精度测量技术或基于衍射的套刻精度测量技术。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明的技术方案的套刻精度检测方法中，采用光学方法的套刻精度测量技术对所述待测晶圆进行了两次检测，即所述第一次检测和所述第二次检测，且所述两次检测的光源不同。由于在所述两次检测中，当相对所述光阻层前层的图形由于刻蚀等工艺的影响产生变形时，基于不同光源的检测所获取的套刻精度信息不同，因此，通过所述两次检测获得的偏差信息，能够确认所述前层的图形是否产生变形、变形的程度以及变形的方式，从而，能够确认所述第一套刻精度信息或所述第二套刻精度信息是否包含了光阻层与前层之间的套刻偏差以外的信息，即，是否由于所述前层产生了变形从而影响了所述第一套刻精度信息或所述第二套刻精度信息的准确性。后续在晶圆上重新形成光阻层时，能够根据所述偏差信息调整形成光阻层的工艺，或者调整以所述光阻层为掩膜刻蚀待刻蚀层的工艺，以提高转移至晶圆上的图案的套刻精度，从而提高半导体结构的性能，以及提高半导体结构性能的稳定性。
进一步，由于所述光阻层包括若干标记图形，因此，所述第一次检测和所述第二次检测获取的套刻精度信息更多，能够更全面、精确的反应整个前层的变形情况。
进一步，由于所述偏差信息包括所述若干矢量差值信息，所述矢量差值信息包含了所述变形的距离及方向，因此通过简单的方式，使所述前层的图形是否产生变形、变形的程度以及变形的方式这些信息得到确认。
相应的，在本发明的技术方案的套刻偏差补偿方法中，一方面，将所述第一补偿参数用于形成所述第二光阻层时的曝光显影步骤，因此，所述曝光显影步骤能够在第一晶圆的工艺偏差的基础上获得校准，从而，不仅提高了所述第二光阻层的套刻精度，并且，减少了检测所述若干第二晶圆中一部分第二晶圆获取补偿参数，并以所述补偿参数形成所述若干第二晶圆中另一部分第二晶圆的光阻层的时间和成本。另一方面，由于根据所述第二套刻精度偏差信息进行补偿处理，因此，不仅通过所述第二套刻精度偏差信息能够判断出，所述第二光阻层的前层的图形的变形情况，即，以所述校准过的曝光显影步骤形成的第二光阻层的图形的套刻精度是否较为准确，并且，当第二光阻层的图形的套刻精度较为准确时，以所述第二光阻层为掩膜刻蚀所述第二待刻蚀层，从而提高了后续刻蚀所述第二待刻蚀层后形成的图形的套刻精度，以提高转移至晶圆的图形的套刻精度。当第二光阻层的图形的套刻精度较为不准确时，去除所述第二光阻层，从而能够减少以所述套刻精度较差的第二光阻层为掩膜刻蚀第二待刻蚀层，导致形成套刻精度较差的半导体结构，并且后续能够以较少的成本在所述第二待刻蚀层表面重新形成套刻精度较高的光阻层，以提高后续刻蚀所述第二待刻蚀层后形成的图形的套刻精度，以提高转移至晶圆的图形的套刻精度。
进一步，由于当所述第二套刻精度偏差信息在预设范围内时，以所述第二光阻层为掩膜刻蚀所述第二待刻蚀层，当所述第二套刻精度偏差信息在预设范围外时，去除所述第二光阻层。因此，实现了以套刻精度较好的第二光阻层能够作为掩膜刻蚀第二待刻蚀层，从而，转移至第二待刻蚀层的图形精度较高，同时，所述前层的图形的变形程度较大时，即，所述第二光阻层的套刻精度较差时，去除所述第二光阻层。一方面，套刻精度低的第二光阻层的图形无法转移到第二待刻蚀层，即，降低了第二待刻蚀层的图形的套刻精度低的可能性；另一方面，由于在刻蚀所述第二待刻蚀层前，去除所述第二光阻层，因此，所述第二待刻蚀层仍然能够形成套刻精度较高的图形，即，所述第二待刻蚀层能够根据后续形成的套刻精度高的光阻层形成图形。从而，不仅提高了转移至晶圆的图形的套刻精度，同时，减少了由于刻蚀所述第二待刻蚀层后形成的图形精度低所废弃的晶圆，或者为了补偿所述图形较大的套刻偏差，而在后续更为复杂的工艺处理，以节省半导体制造过程中的成本。
进一步，由于根据所述第一套刻精度偏差信息和第二套刻精度偏差信息获取误差参数，因此能够获取所述第二光阻层的前层图形的变形大小及变形方式，与所述第一光阻层的前层图形的变形大小及变形方式之间的区别大小，从而，能够更准确的判断出所述第一补偿参数对形成第二光阻层的曝光显影步骤的校准是否精确；并且，当所述校准较为精确时，即，所述误差参数在预设范围内时，以所述第二光阻层为掩膜刻蚀所述第二待刻蚀层，实现了以套刻精度较好的第二光阻层能够作为掩膜刻蚀第二待刻蚀层，从而，转移至第二待刻蚀层的图形精度较高。当所述校准较为不精确时，即所述误差参数在预设范围外时，去除所述第二光阻层，从而，一方面，套刻精度低的第二光阻层的图形无法转移到第二待刻蚀层，即，降低了第二待刻蚀层的图形的套刻精度低的可能性；另一方面，由于在刻蚀所述第二待刻蚀层前，去除所述第二光阻层，因此，所述第二待刻蚀层仍然能够形成套刻精度较高的图形，即，所述第二待刻蚀层能够根据后续形成的套刻精度高的光阻层形成图形。从而，不仅提高了转移至晶圆的图形的套刻精度，同时，减少了由于刻蚀所述第二待刻蚀层后形成的图形精度低所废弃的晶圆，或者为了补偿所述图形较大的套刻偏差，而在后续更为复杂的工艺处理，以节省半导体制造过程中的成本。
进一步，由于采用扫描式电子显微镜的测量技术获取精度较高的第四套刻精度信息，并将精度高的第四套刻精度信息用于形成所述第一光阻层，即将所述第四套刻精度信息用于对形成所述第一光阻层的曝光显影步骤的校准，因此能够形成套刻精度高的第一待测晶圆，从而，提高了所述第一待测晶圆的图形的套刻精度，并且，减少了由于刻蚀所述第一待刻蚀层后形成的图形精度低所废弃的晶圆，从而提高了半导体结构的性能并节省了制程中的成本。
进一步，由于根据所述第四套刻精度信息和所述第一待测晶圆的第一套精度信息或第二套刻精度信息获取所述第一补偿参数，一方面，由于所述第一套刻精度信息是对经过校准的曝光显影步骤形成的第一光阻层检测所获取，因此，第一补偿参数更准确；另一方面，实施基于扫描式电子显微镜的测量的时间较久，由于一次所述基于扫描式电子显微镜的测量获取的信息不仅作用于第一光阻层的制程中，还作用于第二光阻层的制程中，因此在提高所述第二光阻层的套刻精度的同时，减少了对第二光阻层进行基于扫描式电子显微镜的测量技术测量套刻偏差，以形成新的套刻精度高的第二光阻层的时间，从而，减少了形成第二晶圆的时间。
进一步，由于采用了扫描式电子显微镜的测量技术获取所述第一刻蚀层的第三套刻精度信息，所述测量技术获取的套刻精度较高，因此，将所述第三套刻精度信息作为所述第一补偿参数能够进一步提高第二光阻层的图形的套刻精度。
附图说明
图1至图4是一种晶圆的套刻偏差的补偿方法过程的结构示意图；
图5是本发明实施例的套刻精度检测方法的流程示意图；
图6至图10是本发明实施例的套刻偏差检测方法各步骤的结构示意图；
图11是本发明实施例的套刻偏差补偿方法的流程示意图；
图12至图31是本发明实施例的套刻偏差补偿方法各步骤的结构示意图。
具体实施方式
如背景技术所述，转移至硅片上的图案的套刻精度较差。
以下结合附图进行详细说明，转移至硅片上的图案的套刻精度较差的原因。
图1至图4是一种晶圆的套刻偏差补偿方法过程的结构示意图。
请参考图1和图2，图1是第一待测晶圆和第二批次晶圆的剖面结构示意图，图2是第一标记图形的结构示意图。
提供第一批次晶圆(图中未标示)和第二批次晶圆(图中未标示)。
所述第一批次晶圆包括第一待测晶圆(图中未标示)，所述第一待测晶圆包括:第一前层10；位于所述第一前层10表面的第一待刻蚀层11；以及位于所述第一待刻蚀层11表面的第一光阻层12。
所述第一光阻层12已经过曝光及显影步骤。
所述第一前层10包括若干第一标记图形13，所述第一光阻层12包括若干第二标记图形(图中未标示)。
所述若干第一标记图形13，一方面，作为形成所述第一光阻层12的曝光及显影步骤中，第一前层10的图形与第一光阻层12的图形的对准标记，使形成的第一光阻层12的图形与第一前层10的图形对准，从而，后续以所述第一光阻层12为掩膜刻蚀所述第一待刻蚀层11时，所述第一待刻蚀层11在刻蚀后形成的图形能够与第一前层10的图形对准；另一方面，形成所述第一光阻层12后，作为检测形成的第一光阻层12的套刻精度的参照物，即，作为检测若干所述第二标记图形相对第一前层10的偏移程度的参照物。
所述第二批次晶圆包括：第二前层20；位于所述第二前层表面的第二待刻蚀层21；以及位于所述第二待刻蚀层21表面的初始第二光阻层22。
所述第二前层20包括若干第三标记图形。
所述第三标记图形用于后续形成第二光阻层时，作为所述第二光阻层22的图形与所述第二前层20的图形对准的参照物。
所述初始第二光阻层22用于后续形成第二光阻层。
请在图1和图2的基础上参考图3，图3是图1的第一套刻精度信息的示意图，采用成像和图像识别的套刻精度测量技术(Image Based Overlay，IBO)检测所述第一光阻层12的套刻精度，并获取第一套刻精度信息。
所述第一待测晶圆包括若干曝光场(shot)14，每个所述曝光场14中包括一个以上的第一标记图形13和一个以上的第二标记图形，且在垂直于所述第一光阻层12的表面的方向上，每个第一标记图形13与一个第二标记图形相互对应。
所述检测第一光阻层12的套刻精度，是指检测每个所述曝光场14中的第二标记图形的套刻精度，即，在平行于所述第一光阻层12表面的方向上，所述第二标记图形相对于对应的第一标记图形13的偏移方向及偏移大小。
因此，所述第一套刻精度信息包括若干第二标记图形的套刻精度，即，若干矢量箭头15所指示出的矢量方向及矢量大小。
需要说明的是，所述矢量箭头15指示的矢量方向和矢量大小为，第二标记图形相对于对应的第一标记图形13的偏移方向及偏移大小。
需要说明的是，曝光场是指光刻机一次成像所覆盖的区域。在晶圆上制作集成电路的过程中，为了工艺制作的方便，晶圆会被区分为若干个曝光场作为生产中的基本单位，所述曝光场在晶圆上是周期性重复排列的。
需要说明的是，图3仅示意性的表示出一部分的矢量箭头15。
请参考图4，对所述初始第二光阻层22曝光和显影，以形成第二光阻层23。
在对所述初始第二光阻层22曝光和显影的步骤中，将所述第一套刻精度信息作为补偿参数，以校准对所述初始第二光阻层22的曝光和显影步骤，即，将检测出的若干第二标记图形的套刻偏移方向及偏移量，作为对所述初始第二光阻层22的曝光和显影步骤的工艺参数的补偿。
在上述方法中，由于将第一待测晶圆的套刻精度作为参数，补偿进形成第二光阻层23的曝光显影步骤的工艺参数中，从而，减小了所述第二光阻层23的套刻偏差。
然而，形成所述第一前层10的刻蚀等工艺，可能会造成所述第一标记图形13的变形，使得所述第一标记图形13由对称图形变形为不对称图形，即，难以确定所述第一标记图形13的中心位置。从而，检测出的所述第一套刻精度信息，可能即包括所述第二标记图形相对第一前层的偏移情况，同时也包括了由于所述第一标记图形13的变形引起的误差，而采用一次成像和图像识别的套刻精度测量技术检测出的数据，无法确认所述数据中是否包括上述误差。同时，所述第三标记图形也可能由于形成所述第二前层20的工艺受到影响产生变形。因此，当所述第一标记图形13或所述第三标记图形中的一者或二者的变形情况严重，且所述二者的变形方向或变形大小差距较大时，将所述第一套刻精度信息作为形成第二光阻层23的补偿参数，会导致降低形成的第二光阻层23的套刻精度，从而使转移至硅片上的图案的套刻精度较差。
为了解决上述技术问题，本发明技术方案提供一种套刻精度检测方法和套刻偏差补偿方法，所述套刻精度检测方法通过对待测晶圆采用两次成像和图像识别的套刻精度测量技术进行检测，获取待测晶圆套刻精度的偏差信息；所述套刻偏差补偿方法则根据所述套刻精度检测方法测出的待刻蚀晶圆的套刻精度偏差信息对待刻蚀晶圆进行补偿处理，从而提高转移至待刻蚀晶圆上的图案的套刻精度，以减小所述图案的套刻偏差。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5是本发明实施例的套刻精度检测方法的流程示意图。
请参考图5，所述套刻精度检测方法包括：
步骤S100，提供待测晶圆，所述待测晶圆包括已曝光显影的光阻层；
步骤S101，采用光学方法的套刻精度测量技术对所述待测晶圆进行第一次检测，获取所述光阻层的第一套刻精度信息；
步骤S102，采用光学方法的套刻精度测量技术对所述待测晶圆进行第二次检测，获取所述光阻层的第二套刻精度信息，所述第二次检测的光源与所述第一次检测的光源的波长或偏振方向不同；
步骤S103，根据所述第一套刻精度信息与所述第二套刻精度信息获取所述待测晶圆的套刻精度的偏差信息。
以下结合附图进行详细说明。
图6至图10是本发明实施例的套刻偏差检测方法各步骤的结构示意图。
请参考图6和图7，图6是待测晶圆的剖面结构示意图，图7是图6中前层和光阻层的标记图形的剖面结构示意图，提供待测晶圆，所述待测晶圆包括前层100，位于所述前层100上的待刻蚀层120，以及位于所述待刻蚀层120上的光阻层110。
所述前层100为刻蚀后的图形层，所述光阻层110为曝光显影后、刻蚀前的光刻胶层。
所述光阻层110作为掩膜用于后续刻蚀所述待刻蚀层120。
在本实施例中，所述前层100包括若干图形标记101，所述光阻层110包括若干标记图形111。
所述若干标记图形101和标记图形111，一方面，在形成所述光阻层110的曝光显影步骤中，作为所述光阻层110的图形与所述前层100的图形的对准标记，使形成的光阻层110的图形与前层100的图形对准，从而后续以所述光阻层110为掩膜刻蚀所述待刻蚀层120时，所述待刻蚀层120在刻蚀后形成的图形能够与前层100的图形对准；另一方面，形成所述光阻层110后，用于后续检测形成的光阻层110的套刻精度，即，用于检测若干所述标记图形111中的每个标记图形111与前层100中对应的标记图形101之间的偏移程度。
由于所述前层100包括若干标记图形101、所述光阻层110包括若干标记图形111，因此，后续进行第一次检测和第二次检测获取的套刻精度信息更多，能够更全面、精确的反应整个前层100的变形情况。
在另一实施例中，所述前层仅包括1个图形标记或不包括图形标记，所述光阻层仅包括1个图形标记或不包括图形标记。若所述光阻层和所述前层不包括标记图形，在形成所述光阻层的曝光显影过程中，所述光阻层通过光阻层图形，即，光阻层中具有器件功能或电互连功能的图形与前层对准。
需要说明的是，图7中仅示意性的表示出若干标记图形101中的一个标记图形101，以及若干标记图形101中的一个标记图形111。
请参考图8，图8是图6中光阻层的第一套刻精度信息的示意图，采用光学方法的套刻精度测量技术对所述待测晶圆进行第一次检测，获取所述光阻层110的第一套刻精度信息。
所述光学方法的套刻精度测量技术包括基于成像和图像识别的套刻精度测量技术或基于衍射的套刻精度测量技术(Diffraction based overlay，DBO)。
在本实施例中，所述光学方法的套刻精度测量技术为基于成像和图像识别的套刻精度测量技术。
在刻蚀等形成工艺对前层100的图形的影响中，容易造成图形的边缘形貌变形大，而中间变形较小，以所述标记图形101为例，当所述标记图形101包括多个经过刻蚀等工艺后，所述标记图形101最靠近两侧边缘的三角的部分的变形最大，但是靠近中间的三角的变形较小。由于基于成像和图像识别的套刻精度测量技术的能够检测前层100和光阻层110的图形边缘的形貌，即，所述基于成像和图像识别的套刻精度测量技术能够检测标记图形101靠近图形外侧的三角的形貌，且所述基于成像和图像识别的套刻精度测量技术的检测结果以检测图形，即所述光阻层110的标记图形111和所述前层100的标记图形101的边缘的形貌为主反应所检测的图形的套刻精度，因此，所述基于成像和图像识别的套刻精度测量技术对刻蚀等工艺造成的所述前层100的图形的变形更敏感，当前层100的图形由于刻蚀等工艺产生变形时，所述基于成像和图像识别的套刻精度测量技术在检测套刻精度时，更易测量失真，从而前层100的图形的变形情况能够更明显的被反应出。
在另一实施例中，所述光学方法的套刻精度测量技术为基于衍射的套刻精度测量技术。
所述待测晶圆包括若干曝光场112，每个所述曝光长112中包括一个以上的标记图形101和一个以上的标记图形111，且在垂直于所述光阻层110表面的方向上，每个所述标记图形111与一个所述标记图形101相互对应。
所述第一套刻精度信息包括若干第一套刻精度，每个所述第一套刻精度根据一个所述标记图形111获取。
具体而言，每个所述第一套刻精度根据一个所述标记图形111获取是指，在所述第一次检测中，检测每个所述曝光场112中的标记图形111的套刻精度，即，在平行于所述光阻层110表面的方向上，所述标记图形111相对于对应的标记图形101的偏移方向及偏移大小，即，若干矢量箭头113所指示出的矢量方向及矢量大小。
需要说明的是，所述矢量箭头113指示的矢量方向和矢量大小为，标记图形111相对于对应的标记图形101的偏移方向及偏移大小。
需要说明的是，曝光场是指光刻机一次成像所覆盖的区域。在晶圆上制作集成电路的过程中，为了工艺制作的方便，晶圆会被区分为若干个曝光场作为生产中的基本单位，所述曝光场在晶圆上是周期性重复排列的。
请参考图9，图9是图6中光阻层的第二套刻精度信息的示意图，采用光学方法的套刻精度测量技术对所述待测晶圆进行第二次检测，获取所述光阻层110的第二套刻精度信息。所述第二次检测的光源与所述第一次检测的光源的波长或偏振方向不同。
所述光学方法的套刻精度测量技术包括基于成像和图像识别的套刻精度测量技术或基于衍射的套刻精度测量技术。
在本实施例中，所述光学方法的套刻精度测量技术为基于成像和图像识别的套刻精度测量技术。
在本实施例中，所述第二次检测的光源与所述第一次检测的光源的波长不同。
在另一实施例中，所述第二次检测的光源与所述第一次检测的光源的偏振不同。
在其他实施例中，所述第二次检测的光源与所述第一次检测的光源的波长及偏振都不同。
所述第二套刻精度信息包括若干第二套刻精度，每个所述第二套刻精度根据一个所述标记图形111获取。
具体而言，每个所述第二套刻精度根据一个所述标记图形111获取是指，在所述第二次检测中，检测每个所述曝光场112中的标记图形111的套刻精度，即，在平行于所述光阻层110表面的方向上，所述标记图形111相对于对应的标记图形101的偏移方向及偏移大小，即，若干矢量箭头114所指示出的矢量方向及矢量大小。
需要说明的是，所述矢量箭头114指示的矢量方向和矢量大小为，标记图形111相对于对应的标记图形101的偏移方向及偏移大小。
所述第一次检测与所述第二次检测的光源的波长或偏振不同。当所述前层100的标记图形101未产生变形时，基于不同光源的检测所获取的套刻精度信息相同，即，所述若干第一套刻精度与对应的若干第二套刻精度之间没有偏差；当所述前层100的标记图形101由于刻蚀等工艺的影响产生变形时，基于不同光源的检测所获取的套刻精度信息不同，所述若干第一套刻精度与对应的若干第二套刻精度之间具有偏差，即，每个矢量箭头113与对应的矢量箭头114之间具有矢量方向及矢量大小的偏差，因此，后续通过所述两次检测获得的偏差信息，即，每个矢量箭头113与对应的矢量箭头114之间的矢量方向及矢量大小的偏差，能够确认所述前层100的图形是否产生变形、变形的程度以及变形的方式，从而，能够确认所述第一套刻精度信息或所述第二套刻精度信息是否包含了光阻层110与前层100之间的图形的套刻偏差以外的信息，即，是否由于所述前层100产生了变形从而影响了所述第一套刻精度信息或所述第二套刻精度信息的准确性。从而，后续能够根据所述偏差信息，判断所述前层100的图形的变形，是否较多影响了光阻层110的图形套刻精度，进而，当光阻层110的图形套刻精度较差时，能够根据所述偏差信息，调整以所述光阻层110为掩膜刻蚀待刻蚀层120的工艺，以提高转移至所述待刻蚀层120的图案的套刻精度；或者，能够在刻蚀所述待刻蚀层120前，去除光阻层110，并重新形成新的光阻层，同时，在重新形成新的光阻层时，根据所述偏差信息调整形成所述新的光阻层的工艺，以提高转移至所述待刻蚀层120的图案的套刻精度。从而，提高了半导体结构的性能，以及提高半导体结构性能的稳定性。
不仅如此，由于相比扫描式电子显微镜的测量技术，以光学方法的套刻精度测量技术检测待测晶圆需要的时间较少，成本较便宜，因此能够减少检测待测晶圆的套刻精度所花费的时间和成本。
请参考图10，图10是图6中的套刻精度的偏差信息的示意图，根据所述第一套刻精度信息与所述第二套刻精度信息获取所述待测晶圆的套刻精度偏差信息。
在本实施例中，所述待测晶圆的套刻精度偏差信息包括若干偏差值，每个所述偏差值根据一个第一套刻精度与对应的一个第二套刻精度之间的矢量差值获取。
具体而言，每个矢量箭头115代表一个偏差值，每个矢量箭头115根据一个矢量箭头113以及对应的一个矢量箭头114的矢量偏差获取。
所述矢量箭头115指示的矢量方向和矢量大小为，矢量箭头113以及对应的一个矢量箭头114之间的偏移方向及偏移大小。从而，通过所述矢量箭头115，能够确认所述前层100的图形是否产生变形、变形的程度以及变形的方式。
需要说明的是，图8至图10仅示意性的表示出一部分的矢量箭头113、矢量箭头114和矢量箭头115。
相应的，本发明实施例还提供一种采用上述套刻精度检测方法进行的套刻偏差补偿方法，以下结合附图进行详细说明。
图11是本发明实施例的套刻偏差补偿方法的流程示意图。
请参考图11，所述套刻偏差补偿方法包括：
步骤S200，提供若干第一晶圆；
步骤S210，通过所述若干第一晶圆获取第一补偿参数；
步骤S220，提供若干第二晶圆，每个所述第二晶圆包括第二待刻蚀层和位于所述第二待刻蚀层表面的初始第二光阻层；
步骤S230，根据所述第一补偿参数对每个所述第二晶圆的初始第二光阻层曝光显影以形成第二光阻层；
步骤S240，形成所述第二光阻层后，将所述若干第二晶圆中1个以上的第二晶圆作为第二待测晶圆，并根据所述套刻精度检测方法获取所述第二待测晶圆的第二套刻精度偏差信息；
步骤S250，根据所述第二套刻精度偏差信息，对每个所述第二晶圆进行补偿处理，所述补偿处理包括：去除所述第二光阻层，或者以所述第二光阻层为掩膜刻蚀所述第二待刻蚀层。
以下结合附图进行详细说明。
图12至图31是本发明实施例的套刻偏差补偿方法各步骤的结构示意图。
请参考图12和图13，图12是第一晶圆的剖面结构示意图，图13是图12中第一前层标记图形的剖面结构示意图，提供若干第一晶圆。
所述第一晶圆包括若干曝光场(图中未标示)。
在本实施例中，每个所述第一晶圆包括第一前层200，位于所述第一前层200表面的第一待刻蚀层210，以及位于所述第一待刻蚀层210表面的初始第一光阻层220。
在本实施例中，所述第一前层200包括若干第一前层标记图形201。
需要说明的是，图13仅示意性的表示出若干第一前层标记图形201中的一个第一前层标记图形201。
所述第一前层标记图形201，一方面，用于后续形成第一光阻层和第三光阻层时，作为所述第一光阻层和所述第三光阻层与所述第一前层200的对准标记，使形成的第一光阻层和所述第三光阻层的图形与所述第一前层200的图形对准；另一方面，形成所述第一光阻层和所述第三光阻层后，用于后续检测所述第一光阻层相对所述第一前层200的套刻精度及所述第三光阻层相对所述第一前层200的套刻精度。
在本实施例中，后续将若干所述第一晶圆中的1个以上的第一晶圆作为第一待测晶圆；在获取所述第一补偿参数前，对所述第一待测晶圆的初始第一光阻层220曝光和显影，以形成第一光阻层，具体请参考图14至图17。
请参考图14，图14是第三待测晶圆的剖面结构示意图，将若干所述第一晶圆中的1个以上的第一晶圆作为第三待测晶圆；对所述第三待测晶圆的初始第一光阻层220曝光和显影，以形成第三光阻层223。
请参考图15和图16，图16是图15中第三标记图形的剖面结构示意图，以所述第三光阻层223为掩膜刻蚀所述第三待测晶圆的第一待刻蚀层210，以形成第三刻蚀层213；采用扫描式电子显微镜的测量技术，获取所述第三待测晶圆的第三刻蚀层213的第四套刻精度信息。
在本实施例中，所述第三刻蚀层213包括若干第三标记图形2133。
需要说明的是，图16仅示意性的表示出若干第三标记图形2133中的一个第三标记图形2133。
所述第三标记图形2133用于检测所述第四套刻精度信息。
在本实施例中，所述第四套刻精度信息包括若干第四套刻精度，每个所述第四套刻精度根据一个所述第三标记图形2133获取。
所述第一晶圆具有若干曝光场，因此，所述第三待测晶圆具有若干所述曝光场。
具体而言，每个所述第四套刻精度根据一个所述第三标记图形2133获取是指，采用扫描式电子显微镜的测量技术，检测所述第三待测晶圆的每个曝光场中的第三标记图形2133的套刻精度，即，在平行于所述第三刻蚀层213表面的方向上，所述第三标记图形2133相对于对应的第一前层标记图形201的偏移方向及偏移大小。
请参考图17和图18，图18是图17中第一标记图形的剖面结构示意图，将若干所述第一晶圆中的1个以上的第一晶圆作为第一待测晶圆；根据所述第四套刻精度信息，对所述第一待测晶圆的初始第一光阻层220曝光和显影，以形成第一光阻层221。
具体而言，根据所述第四套刻精度信息，对所述第一待测晶圆的初始第一光阻层220曝光和显影是指，将若干所述第四套刻精度作为补偿参数，调整对所述第一待测晶圆的初始第一光阻层220曝光和显影的工艺。
扫描式电子显微镜的测量技术获取的套刻精度信息较准确。在本实施例中，由于采用扫描式电子显微镜的测量技术获取所述第四套刻精度信息，因此所述第四套刻精度信息较准确，从而，对所述第一待测晶圆的初始第一光阻层220曝光和显影的工艺在利用所述第四套刻精度信息进行调整后，形成的第一光阻层221的套刻精度较高，从而，一方面，改善了第一待测晶圆的套刻精度，并且减少了后续由于以所述第一光阻层221为掩膜，刻蚀所述第一待测晶圆的第一待刻蚀层210后形成的图形精度低的废弃的第一待测晶圆，从而提高了半导体结构的性能并节省了制程中的成本。
在本实施例中，所述第一光阻层221包括若干第一标记图形2211。
所述第一标记图形2211用于后续检测所述第一待测晶圆的第一套刻精度信息和所述第一待测晶圆的第二套刻精度信息。
需要说明的是，由于用于形成所述第一光阻层221和所述第三光阻层223的掩膜版版图相同，因此，每个所述第一标记图形2211与一个所述第三标记图形2133相对应。
请参考图19，图19是第一待测晶圆的第一套刻精度信息的示意图，在形成所述第一光阻层221后，根据所述套刻精度检测方法获取所述第一待测晶圆的第一套刻精度信息。
具体而言，根据所述套刻精度检测方法获取所述第一待测晶圆的第一套刻精度信息是指，采用光学方法的套刻精度测量技术，对所述第一待测晶圆进行第一次检测，获取所述第一光阻层221的第一套刻精度信息。
所述光学方法的套刻精度测量技术包括基于成像和图像识别的套刻精度测量技术或基于衍射的套刻精度测量技术。
在本实施例中，所述光学方法的套刻精度测量技术为基于成像和图像识别的套刻精度测量技术。
所述第一待测晶圆的第一套刻精度信息包括所述第一待测晶圆的若干第一套刻精度，每个所述第一待测晶圆的第一套刻精度根据一个所述第一标记图形2211获取。
由于所述第一晶圆具有若干曝光场，因此，所述第一待测晶圆具有若干所述曝光场。
所述第一待测晶圆的每个曝光场中包括一个以上的第一标记图形2211和一个以上的第一前层标记图形201，且在垂直于所述第一光阻层221表面的方向上，每个所述第一标记图形2211与一个所述第一前层标记图形201相互对应。
具体而言，每个所述第一待测晶圆的第一套刻精度根据一个所述第一标记图形2211获取是指，在对所述第一待测晶圆进行第一次检测中，检测每个所述曝光场中的第一标记图形2211的第一套刻精度。所述第一标记图形2211的第一套刻精度是指，在所述第一次检测中，在平行于所述第一光阻层221表面的方向上，获取的所述第一标记图形2211相对于对应的第一前层标记图形201的偏移方向及偏移大小，即，若干矢量箭头301所指示出的矢量方向及矢量大小。
请参考图20，图20是第一待测晶圆的第二套刻精度信息的示意图，在形成所述第一光阻层221后，根据所述套刻精度检测方法获取所述第一待测晶圆的第二套刻精度信息。
具体而言，根据所述套刻精度检测方法获取所述第一待测晶圆的第二套刻精度信息是指，采用光学方法的套刻精度测量，对所述第一待测晶圆进行第二次检测，获取所述第一光阻层221的第二套刻精度信息。所述第二次检测的光源与所述第一次检测的光源的波长或偏振方向不同。
所述光学方法的套刻精度测量技术包括基于成像和图像识别的套刻精度测量技术或基于衍射的套刻精度测量技术。
在本实施例中，所述光学方法的套刻精度测量技术为基于成像和图像识别的套刻精度测量技术。
所述第一待测晶圆的第二套刻精度信息包括所述第一待测晶圆的若干第二套刻精度，每个所述第一待测晶圆的第二套刻精度根据一个所述第一标记图形2211获取。
具体而言，每个所述第一待测晶圆的第二套刻精度根据一个所述第一标记图形2211获取是指，在对所述第一待测晶圆进行第二次检测中，检测每个所述曝光场中的第一标记图形2211的第二套刻精度。所述第一标记图形2211的第二套刻精度是指，在所述第二次检测中，在平行于所述第一光阻层221表面的方向上，获取的所述第一标记图形2211相对于对应的第一前层标记图形201的偏移方向及偏移大小，即，若干矢量箭头302所指示出的矢量方向及矢量大小。
请参考图21，图21是第一套刻精度偏差信息的示意图，在形成所述第一光阻层221后，根据所述套刻精度检测方法获取所述第一待测晶圆的第一套刻精度偏差信息。
在本实施例中，所述第一待测晶圆的第一套刻精度偏差信息包括若干第一偏差值，每个所述第一偏差值根据一个第一待测晶圆的第一套刻精度与对应的一个第一待测晶圆的第二套刻精度之间的矢量差值获取。
具体而言，每个矢量箭头303代表一个第一偏差值，每个矢量箭头303根据一个矢量箭头301以及对应的一个矢量箭头302的矢量偏差获取。
所述矢量箭头303指示的矢量方向和矢量大小为，矢量箭头301以及对应的一个矢量箭头302之间的偏移方向及偏移大小。从而，通过所述矢量箭头303，能够确认所述第一前层200的图形是否产生变形、变形的程度以及变形的方式。
需要说明的是，图19至图21仅示意性的表示出一部分的矢量箭头301、矢量箭头302和矢量箭头303。
在形成所述第一光阻层221后，通过所述若干第一晶圆获取第一补偿参数。
在本实施例中，通过所述若干第一晶圆获取第一补偿参数是指，根据所述第四套刻精度信息和所述第一待测晶圆的第一套精度信息获取所述第一补偿参数，或者根据所述第四套刻精度信息和所述第一待测晶圆的第二套精度信息获取所述第一补偿参数。
由于根据所述第四套刻精度信息和所述第一待测晶圆的第一套精度信息或第二套刻精度信息获取所述第一补偿参数，一方面，由于所述第一套刻精度信息是对经过校准的曝光显影步骤形成的第一光阻层221检测所获取，因此，第一补偿参数更准确。另一方面，实施基于扫描式电子显微镜的测量的精度较为准确，但是花费时间较久，由于一次所述基于扫描式电子显微镜的测量获取的信息不仅作用于第一光阻层221的制程中，还通过所述第一补偿参数作用于后续形成的第二光阻层中，因此在提高所述第二光阻层的套刻精度的同时，减少了对第二光阻层进行基于扫描式电子显微镜的测量技术测量套刻偏差，以形成新的套刻精度高的第二光阻层的时间，从而，减少了后续形成第二晶圆的时间。
需要说明的是，由于每个所述第一标记图形2211与一个所述第三标记图形2133相对应，因此每个第四套刻精度与一个第一待测晶圆的第一套刻精度及一个第一待测晶圆的第二套刻精度对应。
在本实施例中，所述第一补偿参数包括若干第一补偿值，每个所述第一补偿值为一个第四套刻精度与对应的第一待测晶圆的第一套刻精度或第二套刻精度的和。
在另一实施例中，没有第三待测晶圆，将若干所述第一晶圆中的1个以上的第一晶圆作为第一待测晶圆后，不利用所述第四套刻精度信息调整对所述第一待测晶圆的初始第一光阻层曝光和显影的工艺，而是直接对所述第一待测晶圆的初始第一光阻层曝光和显影，形成第一光阻层。
形成所述第一光阻层后，根据上述套刻精度检测方法获取所述第一待测晶圆的第一套刻精度偏差信息、所述第一待测晶圆的第一套刻精度信息和所述第一待测晶圆的第二套刻精度信息。
形成所述第一光阻层后，以所述第一光阻层为掩膜，刻蚀所述第一待测晶圆的第一待刻蚀层，以形成第一刻蚀层。采用扫描式电子显微镜的测量技术，获取所述第一待测晶圆的第一刻蚀层的第三套刻精度信息，并将所述第三套刻精度信息直接作为第一补偿参数。
由于采用了扫描式电子显微镜的测量技术获取所述第一刻蚀层的第三套刻精度信息，所述测量技术获取的套刻精度较高，因此，将所述第三套刻精度信息作为所述第一补偿参数能够提高后续形成的第二光阻层的图形的套刻精度，同时由于不利用所述第四套刻精度信息调整对所述第一待测晶圆的初始第一光阻层曝光和显影的工艺，而是直接对所述第一待测晶圆的初始第一光阻层曝光和显影，形成第一光阻层，因此，节省了半导体结构的制程时间。
请参考图22和图23，图22是第二晶圆的剖面结构示意图，图23是图22中第二前层标记图形的剖面结构示意图，提供若干第二晶圆。
需要说明的是，所述第二晶圆和所述第一晶圆为设计相同的晶圆，所述第一晶圆是指第一批次的晶圆，所述第二晶圆是指第二批次的晶圆。
所述第二晶圆包括若干曝光场(图中未标示)。
在本实施例中，每个所述第二晶圆包括第二前层400，位于所述第二前层400表面的第二待刻蚀层410，以及位于所述第二待刻蚀层410表面的初始第二光阻层420。
在本实施例中，所述第二前层400包括若干第二前层标记图形401。
需要说明的是，图23仅示意性的表示出若干第二前层标记图形401中的一个第二前层标记图形401。
所述第二前层标记图形401，一方面，用于后续形成第二光阻层时，作为所述第二光阻层与所述第二前层400的对准标记，使形成的第二光阻层的图形与所述第二前层400的图形对准；另一方面，形成所述第二光阻层后，用于后续检测所述第二光阻层相对所述第二前层400的套刻精度。
请参考图24和图25，图25是图24中第二标记图形的剖面结构示意图，根据所述第一补偿参数对每个所述第二晶圆的初始第二光阻层420曝光显影以形成第二光阻层421。
由于将所述第一补偿参数用于形成所述第二光阻层421时的曝光显影步骤，因此，所述曝光显影步骤能够在第一晶圆的工艺偏差的基础上获得校准，从而，不仅提高了所述第二光阻层421的套刻精度，并且，减少了检测所述若干第二晶圆中一部分第二晶圆获取补偿参数，并以所述补偿参数形成所述若干第二晶圆中另一部分第二晶圆的第二光阻层的时间和成本。
在本实施例中，所述第二光阻层421包括若干第二标记图形4212。
需要说明的是，图25仅示意性的表示出若干第二标记图形4212中的一个第二标记图形4212。
所述第二标记图形4212，一方面，用于对所述初始第二光阻层420曝光显影以形成所述第二光阻层时，作为所述曝光显影工艺中，使形成的第二光阻层421与所述第二前层400对准的对准标记，从而使形成的第二光阻层421的图形与所述第二前层400的图形对准；另一方面，形成所述第二光阻层421后，用于后续检测所述第二光阻层相对所述第二前层400的套刻精度。
形成所述第二光阻层421后，将所述若干第二晶圆中1个以上的第二晶圆作为第二待测晶圆，并根据所述套刻精度检测方法获取所述第二待测晶圆的第二套刻精度偏差信息，具体请参考图26至图28。
请参考图26，图26是第二待测晶圆的第一套刻精度信息的示意图，在形成所述第二光阻层421后，根据所述套刻精度检测方法获取所述第二待测晶圆的第一套刻精度信息。
具体而言，根据所述套刻精度检测方法获取所述第二待测晶圆的第一套刻精度信息是指，采用光学方法的套刻精度测量技术，对所述第二待测晶圆进行第一次检测，获取所述第二光阻层421的第一套刻精度信息。
所述光学方法的套刻精度测量技术包括基于成像和图像识别的套刻精度测量技术或基于衍射的套刻精度测量技术。
在本实施例中，所述光学方法的套刻精度测量技术为基于成像和图像识别的套刻精度测量技术。
在本实施例中，对所述第二待测晶圆进行第一次检测的光源与对所述第一待测晶圆进行第一次检测的光源相同。
所述第二待测晶圆的第一套刻精度信息包括所述第二待测晶圆的若干第一套刻精度，每个所述第二待测晶圆的第一套刻精度根据一个所述第二标记图形4212获取。
由于所述第二晶圆具有若干曝光场，因此，所述第二待测晶圆具有若干所述曝光场。
所述第二待测晶圆的每个曝光场中包括一个以上的第二标记图形4212和一个以上的第二前层标记图形401，且在垂直于所述第二光阻层421表面的方向上，每个所述第二标记图形4212与一个所述第二前层标记图形401相互对应。
具体而言，每个所述第二待测晶圆的第一套刻精度根据一个所述第二标记图形4212获取是指，在对所述第二待测晶圆进行第一次检测中，检测每个所述曝光场中的第二标记图形4212的第一套刻精度。所述第二标记图形4212的第一套刻精度是指，在所述第一次检测中，在平行于所述第二光阻层421表面的方向上，获取的所述第二标记图形4212相对于对应的第二前层标记图形401的偏移方向及偏移大小，即，若干矢量箭头501所指示出的矢量方向及矢量大小。
请参考图27，图27是第二待测晶圆的第二套刻精度信息的示意图，在形成所述第二光阻层421后，根据所述套刻精度检测方法获取所述第二待测晶圆的第二套刻精度信息。
具体而言，根据所述套刻精度检测方法获取所述第二待测晶圆的第二套刻精度信息是指，采用光学方法的套刻精度测量技术，对所述第二待测晶圆进行第二次检测，获取所述第二光阻层421的第二套刻精度信息。所述第二次检测的光源与所述第一次检测的光源的波长或偏振方向不同。
所述光学方法的套刻精度测量技术包括基于成像和图像识别的套刻精度测量技术或基于衍射的套刻精度测量技术。
在本实施例中，所述光学方法的套刻精度测量技术为基于成像和图像识别的套刻精度测量技术。
在本实施例中，对所述第二待测晶圆进行第二次检测的光源与对所述第一待测晶圆进行第二次检测的光源相同。
所述第二待测晶圆的第二套刻精度信息包括所述第二待测晶圆的若干第二套刻精度，每个所述第二待测晶圆的第二套刻精度根据一个所述第二标记图形4212获取。
具体而言，每个所述第二待测晶圆的第二套刻精度根据一个所述第二标记图形4212获取是指，在对所述第二待测晶圆进行第二次检测中，检测每个所述曝光场中的第二标记图形4212的第二套刻精度。所述第二标记图形4212的第二套刻精度是指，在所述第二次检测中，在平行于所述第二光阻层421表面的方向上，获取的所述第二标记图形4212相对于对应的第二前层标记图形401的偏移方向及偏移大小，即，若干矢量箭头502所指示出的矢量方向及矢量大小。
请参考图28，图28是第二套刻精度偏差信息的示意图，在形成所述第二光阻层421后，根据所述套刻精度检测方法获取所述第二待测晶圆的第二套刻精度偏差信息。
在本实施例中，所述第二待测晶圆的第二套刻精度偏差信息包括若干第二偏差值，每个所述第二偏差值根据一个第二待测晶圆的第一套刻精度与对应的一个第二待测晶圆的第二套刻精度之间的矢量差值获取。
具体而言，每个矢量箭头503代表一个第二偏差值，每个矢量箭头503根据一个矢量箭头501以及对应的一个矢量箭头502的矢量偏差获取。
所述矢量箭头503指示的矢量方向和矢量大小为，矢量箭头501以及对应的一个矢量箭头502之间的偏移方向及偏移大小。从而，通过所述矢量箭头503，能够确认所述第二前层400的图形是否产生变形、变形的程度以及变形的方式。
需要说明的是，图26至图28仅示意性的表示出一部分的矢量箭头501、矢量箭头502和矢量箭头503。
请参考图29至图30，获取所述第二套刻精度偏差信息后，根据所述第二套刻精度偏差信息，对每个所述第二晶圆进行补偿处理，所述补偿处理包括：去除所述第二光阻层421，或者以所述第二光阻层421为掩膜刻蚀所述第二待刻蚀层410，以形成第二刻蚀层411。
需要说明的是，图29是所述补偿处理中，去除第二光阻层后，第二晶圆的剖面结构示意图；图30是所述补偿处理中，以第二光阻层为掩膜刻蚀第二待刻蚀层后，第二晶圆的剖面结构示意图。
由于根据所述第二套刻精度偏差信息进行所述补偿处理，因此，一方面，通过所述第二套刻精度偏差信息，能够在以所述第二光阻层421为掩膜刻蚀所述第二待刻蚀层410前，得知所述第二前层400的图形的变形情况，并且，根据所述第二前层400的图形的变形情况，能够判断出所述第二前层400的图形的变形对所述第二光阻层421的图形套刻精度的影响，即，是否由于所述第二前层400的图形的变形，导致较多的降低所述第二光阻层421的图形的套刻精度，使得以所述校准过的曝光显影步骤形成的第二光阻层421的图形的套刻精度仍然较差，从而，后续能够根据所述第二前层400的图形的变形对所述第二光阻层421的图形套刻精度的影响程度，对所述第二晶圆进行补偿处理，以提高第二晶圆的图形精度。
另一方面，当判断出所述第二前层400的图形的变形未导致较多的降低了所述第二光阻层421的套刻精度时，即，经过所述第一补偿参数补偿的所述第二光阻层421的套刻精度高时，能够直接以所述第二光阻层421为掩膜刻蚀所述第二待刻蚀层410，从而提高了后续刻蚀所述第二待刻蚀层后形成的图形的套刻精度，提高了转移至第二晶圆的图形的套刻精度；当判断出所述第二前层400的图形的变形，导致较多的降低了所述第二光阻层421的套刻精度时，即，经过所述第一补偿参数补偿的所述第二光阻层421的套刻精度仍然较差时，在以所述第二光阻层421为掩膜刻蚀所述第二待刻蚀层410前，去除所述第二光阻层421，从而，不仅能够减少以所述套刻精度较差的第二光阻层421形成的套刻精度较差的半导体结构，同时，由于所述第二待刻蚀层410未被刻蚀，因此在去除所述第二光阻层421后，仍然能够在所述第二待刻蚀层410表面重新形成套刻精度较高的光阻层，并通过形成精度较高的光阻层，直接形成图形精度高的第二刻蚀层，从而，以简单的工艺和较少的成本，提高了转移至第二晶圆的图形的套刻精度。
在本实施例中，根据所述第二套刻精度偏差信息，对每个所述第二晶圆进行补偿处理的方法包括：根据所述第一套刻精度偏差信息和第二套刻精度偏差信息获取误差参数；当所述误差参数在预设范围内时，以所述第二光阻层421为掩膜刻蚀所述第二待刻蚀层410；当所述误差参数在预设范围外时，去除所述第二光阻层421。
由于，根据所述第一套刻精度偏差信息和第二套刻精度偏差信息获取误差参数；当所述误差参数在预设范围内时，以所述第二光阻层421为掩膜刻蚀所述第二待刻蚀层410；当所述误差参数在预设范围外时，去除所述第二光阻层421。因此，通过所述误差参数能够获取所述第二前层400的图形的变形大小及变形方式，与所述第一前层200的图形的变形大小及变形方式之间的区别，并且，根据所述误差参数与预设范围的关系，能够判断出所述区别的大小，从而，根据所述区别大小，即，所述误差参数是否在预设范围内，判断出所述第一补偿参数对形成所述第二光阻层421的曝光显影步骤的校准是否精确，以根据所述判断的结果进行补偿处理。实现了当所述校准较为精确时，即，所述误差参数在预设范围内时，以套刻精度较好的第二光阻层421作为掩膜刻蚀第二待刻蚀层；当所述校准较为不精确时，即所述误差参数在预设范围外时，去除所述第二光阻层421。
在另一实施例中，根据所述第二套刻精度偏差信息，对每个所述第二晶圆进行补偿处理的方法包括：当所述第二套刻精度偏差信息在预设范围内时，以所述第二光阻层为掩膜刻蚀所述第二待刻蚀层，当所述第二套刻精度偏差信息在预设范围外时，去除所述第二光阻层。
由于当所述第二套刻精度偏差信息在预设范围内时，以所述第二光阻层421为掩膜刻蚀所述第二待刻蚀层410，当所述第二套刻精度偏差信息在预设范围外时，去除所述第二光阻层421。因此，通过所述第二套刻精度偏差信息与所述预设范围的关系，能够判断所述第二前层400的图形变形是否较大、以及是否由于第二前层400的图形变形较大，导致较多的降低了经过第一补偿参数补偿的第二光阻层421的图形的套刻精度。即，当所述第二套刻精度偏差信息在预设范围内时，所述第二前层400的图形变化较小，对第二光阻层421的图形的套刻精度的影响小，经过所述第一补偿参数补偿的第二光阻层421的图形的套刻精度高；当所述第二套刻精度偏差信息在预设范围外时，所述第二前层400的图形变化较大，对经过第一补偿参数补偿的第二光阻层421的图形的套刻精度的影响大，经过所述第一补偿参数补偿的第二光阻层421的图形的套刻精度仍然较差。从而，后续能够以所述判断进行所述补偿处理，提高半导体结构的图形精度。
请参考图31，图31是误差参数的示意图，根据所述第一套刻精度偏差信息和第二套刻精度偏差信息获取误差参数。
在本实施例中，所述误差参数为所述第一套刻精度偏差信息与所述第二套刻精度偏差信息之间的偏差。
具体而言，所述误差参数包括若干误差偏差值，每个所述误差偏差值为一个第一偏差值与对应的一个第二偏差值之间的矢量差值。每个矢量箭头504代表一个误差偏差值，每个矢量箭头504根据一个矢量箭头303以及对应的一个矢量箭头503的矢量偏差获取。
所述矢量箭头504指示的矢量方向和矢量大小为，矢量箭头503以及对应的一个矢量箭头303之间的偏移方向及偏移大小。从而，通过所述矢量箭头504，能够确认所述第二前层400的图形的变形大小及变形方式，与所述第一前层200的图形的变形大小及变形方式之间的区别大小。
在本实施例中，所述误差参数在预设范围内是指，所述若干误差偏差值中的全部小于或等于预设值。
在另一实施例中，当所述误差参数包括若干误差偏差值时，所述误差参数在预设范围内是指，所述若干误差偏差值中的部分小于或等于预设值。所述部分若干误差偏差值中的数量为预设数量或预设比例。例如，在所有误差偏差值中的98％的误差偏差值小于或等于预设值，则误差参数在预设范围内；或者，有98个误差偏差值小于或等于预设值，则误差参数在预设范围内。
在另一实施例中，所述误差参数为所述若干误差偏差值的平均值，则当所述平均值小于或等于预设值，则所述误差参数在预设范围内。
在另一实施例中，根据所述第一套刻精度偏差信息与所述第二套刻精度偏差信息之间的偏差获取第三偏差信息，将所述第三偏差信息作为样本获得偏差正态分布信息，并根据所述偏差正态分布信息获取所述误差参数。
具体而言，所述第三偏差信息包括若干第三偏差值，每个所述第三偏差值为一个第一偏差值与对应的一个第二偏差值之间的矢量差值，通过2西格玛原则或3西格玛原则，将所述若干第三偏差值作为样本，计算获取所述第三偏差信息的正态分布数据，所述正态分布数据为所述误差参数。则当所述正态分布数据小于或等于预设值，则所述误差参数在预设范围内。
在本实施例中，所述补偿处理还包括：去除所述第二光阻层421后，在所述第二待刻蚀层410表面形成第四光阻层。从而，通过形成的套刻精度高的第四光阻层，能够提高转移至第二晶圆的图形的套刻精度。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种套刻精度检测方法，其特征在于，包括：
提供待测晶圆，所述待测晶圆包括已曝光显影的光阻层；
采用光学方法的套刻精度测量技术对所述待测晶圆进行第一次检测，获取所述光阻层的第一套刻精度信息；
采用光学方法的套刻精度测量技术对所述待测晶圆进行第二次检测，获取所述光阻层的第二套刻精度信息，所述第二次检测的光源与所述第一次检测的光源的波长或偏振方向不同；
根据所述第一套刻精度信息与所述第二套刻精度信息获取所述待测晶圆的套刻精度偏差信息。
2.如权利要求1所述的套刻精度检测方法，其特征在于，所述光阻层包括若干标记图形；所述第一套刻精度信息包括若干第一套刻精度，每个所述第一套刻精度根据一个所述标记图形获取；所述第二套刻精度信息包括若干第二套刻精度，每个所述第二套刻精度根据一个所述标记图形获取。
3.如权利要求2所述的套刻精度检测方法，其特征在于，所述待测晶圆的套刻精度偏差信息包括若干偏差值，每个所述偏差值根据一个第一套刻精度与对应的一个第二套刻精度之间的矢量差值获取。
4.如权利要求1所述的套刻精度检测方法，其特征在于，所述光学方法的测量技术包括：基于成像和图像识别的套刻精度测量技术或基于衍射的套刻精度测量技术。
5.一种套刻偏差补偿方法，其特征在于，包括：
提供若干第一晶圆；
通过所述若干第一晶圆获取第一补偿参数；
提供若干第二晶圆，每个所述第二晶圆包括第二待刻蚀层和位于所述第二待刻蚀层表面的初始第二光阻层；
根据所述第一补偿参数对每个所述第二晶圆的初始第二光阻层曝光显影以形成第二光阻层；
形成所述第二光阻层后，将所述若干第二晶圆中1个以上的第二晶圆作为第二待测晶圆，并根据套刻精度检测方法获取所述第二待测晶圆的第二套刻精度偏差信息，所述套刻精度检测方法包括：提供待测晶圆，所述待测晶圆包括已曝光显影的光阻层；采用光学方法的套刻精度测量技术对所述待测晶圆进行第一次检测，获取所述光阻层的第一套刻精度信息；采用光学方法的套刻精度测量技术对所述待测晶圆进行第二次检测，获取所述光阻层的第二套刻精度信息，所述第二次检测的光源与所述第一次检测的光源的波长或偏振方向不同；根据所述第一套刻精度信息与所述第二套刻精度信息获取所述待测晶圆的套刻精度偏差信息；
根据所述第二套刻精度偏差信息，对每个所述第二晶圆进行补偿处理，所述补偿处理包括：去除所述第二光阻层，或者以所述第二光阻层为掩膜刻蚀所述第二待刻蚀层。
6.如权利要求5中所述的套刻偏差补偿方法，其特征在于，根据所述第二套刻精度偏差信息，对每个所述第二晶圆进行补偿处理的方法包括：当所述第二套刻精度偏差信息在预设范围内时，以所述第二光阻层为掩膜刻蚀所述第二待刻蚀层，当所述第二套刻精度偏差信息在预设范围外时，去除所述第二光阻层。
7.如权利要求5所述的套刻偏差补偿方法，其特征在于，每个所述第一晶圆包括第一待刻蚀层，以及位于所述第一待刻蚀层表面的初始第一光阻层。
8.如权利要求7所述的套刻偏差补偿方法，其特征在于，还包括：将若干所述第一晶圆中的1个以上的第一晶圆作为第一待测晶圆；在获取所述第一补偿参数前，对所述第一待测晶圆的初始第一光阻层曝光和显影，以形成第一光阻层；在形成所述第一光阻层后，根据所述套刻精度检测方法获取所述第一待测晶圆的第一套刻精度偏差信息、所述第一待测晶圆的第一套刻精度信息和所述第一待测晶圆的第二套刻精度信息。
9.如权利要求8中所述的套刻偏差补偿方法，其特征在于，根据所述第二套刻精度偏差信息，对每个所述第二晶圆进行补偿处理的方法包括：根据所述第一套刻精度偏差信息和第二套刻精度偏差信息获取误差参数；当所述误差参数在预设范围内时，以所述第二光阻层为掩膜刻蚀所述第二待刻蚀层；当所述误差参数在预设范围外时，去除所述第二光阻层。
10.如权利要求9所述的套刻偏差补偿方法，其特征在于，根据所述第一套刻精度偏差信息与所述第二套刻精度偏差信息之间的偏差获取所述误差参数。
11.如权利要求9所述的套刻偏差补偿方法，其特征在于，根据所述第一套刻精度偏差信息与所述第二套刻精度偏差信息之间的偏差获取第三偏差信息，将所述第三偏差信息作为样本获得偏差正态分布信息，并根据所述偏差正态分布信息获取所述误差参数。
12.如权利要求8所述的套刻偏差补偿方法，其特征在于，形成所述第一光阻层的方法包括：将若干所述第一晶圆中的1个以上的第一晶圆作为第三待测晶圆；对所述第三待测晶圆的初始第一光阻层曝光和显影，以形成第三光阻层；以所述第三光阻层为掩膜刻蚀所述第三待测晶圆的第一待刻蚀层，以形成第三刻蚀层；采用扫描式电子显微镜的测量技术，获取所述第三待测晶圆的第三刻蚀层的第四套刻精度信息；根据所述第四套刻精度信息，对所述第一待测晶圆的初始第一光阻层曝光和显影，以形成所述第一光阻层。
13.如权利要求12所述的套刻偏差补偿方法，其特征在于，根据所述第四套刻精度信息和所述第一待测晶圆的第一套精度信息获取所述第一补偿参数，或者根据所述第四套刻精度信息和所述第一待测晶圆的第二套精度信息获取所述第一补偿参数。
14.如权利要求13所述的套刻偏差补偿方法，其特征在于，所述第三刻蚀层包括若干第三标记图形，所述第四套刻精度信息包括若干第四套刻精度，每个所述第四套刻精度根据一个所述第三标记图形获取。
15.如权利要求14所述的套刻偏差补偿方法，其特征在于，所述第一光阻层包括若干与所述第三标记图形对应的第一标记图形，所述第一待测晶圆的第一套刻精度信息包括所述第一待测晶圆的若干第一套刻精度，每个所述第一待测晶圆的第一套刻精度根据一个所述第一标记图形获取，所述第一待测晶圆的第二套刻精度信息包括所述第一待测晶圆的若干第二套刻精度，每个所述第一待测晶圆的第二套刻精度根据一个所述第一标记图形获取；所述第一补偿参数包括若干第一补偿值，每个所述第一补偿值为一个第四套刻精度与对应的第一待测晶圆的第一套刻精度或第二套刻精度的和。
16.如权利要求8所述的套刻偏差补偿方法，其特征在于，获取所述第一补偿参数的方法包括：以所述第一待测晶圆的第一光阻层为掩膜，刻蚀所述第一待测晶圆的第一待刻蚀层，以形成第一刻蚀层；采用扫描式电子显微镜的测量技术，获取所述第一待测晶圆的第一刻蚀层的第三套刻精度信息。
17.如权利要求5所述的套刻偏差补偿方法，其特征在于，所述补偿处理还包括：去除所述第二光阻层后，在所述第二待刻蚀层表面形成第四光阻层。
18.如权利要求5所述的套刻偏差补偿方法，其特征在于，所述光阻层包括若干标记图形；所述第一套刻精度信息包括若干第一套刻精度，每个所述第一套刻精度根据一个所述标记图形获取；所述第二套刻精度信息包括若干第二套刻精度，每个所述第二套刻精度根据一个所述标记图形获取。
19.如权利要求18所述的套刻偏差补偿方法，其特征在于，所述待测晶圆的套刻精度偏差信息包括若干偏差值，每个所述偏差值根据一个第一套刻精度与对应的一个第二套刻精度之间的矢量差值获取。
20.如权利要求5所述的套刻偏差补偿方法，其特征在于，所述光学方法的测量技术包括：基于成像和图像识别的套刻精度测量技术或基于衍射的套刻精度测量技术。
CN202010018880.0A 2020-01-08 2020-01-08 套刻精度检测方法及套刻偏差补偿方法 Pending CN113093475A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010018880.0A CN113093475A (zh) 2020-01-08 2020-01-08 套刻精度检测方法及套刻偏差补偿方法
US17/060,415 US20210208514A1 (en) 2020-01-08 2020-10-01 Method for detecting overlay precision and method for compensating overlay deviation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010018880.0A CN113093475A (zh) 2020-01-08 2020-01-08 套刻精度检测方法及套刻偏差补偿方法

Publications (1)

Publication Number Publication Date
CN113093475A true CN113093475A (zh) 2021-07-09

Family

ID=76655296

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010018880.0A Pending CN113093475A (zh) 2020-01-08 2020-01-08 套刻精度检测方法及套刻偏差补偿方法

Country Status (2)

Country Link
US (1) US20210208514A1 (zh)
CN (1) CN113093475A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114355732A (zh) * 2021-12-20 2022-04-15 南京诚芯集成电路技术研究院有限公司 一种套刻误差补偿精度的测量方法
CN114386687A (zh) * 2021-12-31 2022-04-22 全芯智造技术有限公司 多层掩膜版之间套刻结果的预测方法及装置、终端
CN116165853A (zh) * 2023-04-26 2023-05-26 长鑫存储技术有限公司 套刻误差量测方法、校准方法及半导体测试结构

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115407621B (zh) * 2022-11-01 2023-03-24 合肥新晶集成电路有限公司 曝光套刻精度的控制方法、控制装置及套刻系统
CN115877672B (zh) * 2023-01-09 2023-06-02 合肥晶合集成电路股份有限公司 套刻精度获取方法以及校正方法
CN116540507B (zh) * 2023-07-05 2023-11-03 合肥晶合集成电路股份有限公司 光刻掩膜版中曝光图形的确定方法、系统及制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1534271A (zh) * 2002-09-20 2004-10-06 Asml荷兰有限公司 器件检验
CN1549057A (zh) * 2003-05-21 2004-11-24 南亚科技股份有限公司 具有群组补偿能力的曝光系统及方法
US9786569B1 (en) * 2016-10-26 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay measurement and compensation in semiconductor fabrication
CN107850862A (zh) * 2015-07-13 2018-03-27 Asml荷兰有限公司 光刻设备和器件制造方法
US20180321599A1 (en) * 2017-05-08 2018-11-08 Asml Netherlands B.V. Method of Measuring a Structure, Inspection Apparatus, Lithographic System and Device Manufacturing Method
EP3401733A1 (en) * 2017-05-08 2018-11-14 ASML Netherlands B.V. Method of measuring a structure, inspection apparatus, lithographic system and device manufacturing method
EP3460574A1 (en) * 2017-09-22 2019-03-27 ASML Netherlands B.V. Method to determine a patterning process parameter

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012062858A1 (en) * 2010-11-12 2012-05-18 Asml Netherlands B.V. Metrology method and apparatus, lithographic system and device manufacturing method
NL2010717A (en) * 2012-05-21 2013-11-25 Asml Netherlands Bv Determining a structural parameter and correcting an asymmetry property.
US9454084B2 (en) * 2012-05-29 2016-09-27 Asml Netherlands B.V. Method to determine the usefulness of alignment marks to correct overlay, and a combination of a lithographic apparatus and an overlay measurement system
WO2016091534A1 (en) * 2014-12-09 2016-06-16 Asml Netherlands B.V. Method and apparatus for image analysis
US10607334B2 (en) * 2014-12-09 2020-03-31 Asml Netherlands B.V. Method and apparatus for image analysis
US11029610B2 (en) * 2017-09-28 2021-06-08 Asml Netherlands B.V. Lithographic method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1534271A (zh) * 2002-09-20 2004-10-06 Asml荷兰有限公司 器件检验
CN1549057A (zh) * 2003-05-21 2004-11-24 南亚科技股份有限公司 具有群组补偿能力的曝光系统及方法
CN107850862A (zh) * 2015-07-13 2018-03-27 Asml荷兰有限公司 光刻设备和器件制造方法
US9786569B1 (en) * 2016-10-26 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay measurement and compensation in semiconductor fabrication
US20180321599A1 (en) * 2017-05-08 2018-11-08 Asml Netherlands B.V. Method of Measuring a Structure, Inspection Apparatus, Lithographic System and Device Manufacturing Method
EP3401733A1 (en) * 2017-05-08 2018-11-14 ASML Netherlands B.V. Method of measuring a structure, inspection apparatus, lithographic system and device manufacturing method
EP3460574A1 (en) * 2017-09-22 2019-03-27 ASML Netherlands B.V. Method to determine a patterning process parameter

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114355732A (zh) * 2021-12-20 2022-04-15 南京诚芯集成电路技术研究院有限公司 一种套刻误差补偿精度的测量方法
CN114355732B (zh) * 2021-12-20 2024-02-20 南京诚芯集成电路技术研究院有限公司 一种套刻误差补偿精度的测量方法
CN114386687A (zh) * 2021-12-31 2022-04-22 全芯智造技术有限公司 多层掩膜版之间套刻结果的预测方法及装置、终端
CN114386687B (zh) * 2021-12-31 2024-04-05 全芯智造技术有限公司 多层掩膜版之间套刻结果的预测方法及装置、终端
CN116165853A (zh) * 2023-04-26 2023-05-26 长鑫存储技术有限公司 套刻误差量测方法、校准方法及半导体测试结构
CN116165853B (zh) * 2023-04-26 2023-09-29 长鑫存储技术有限公司 套刻误差量测方法、校准方法及半导体测试结构

Also Published As

Publication number Publication date
US20210208514A1 (en) 2021-07-08

Similar Documents

Publication Publication Date Title
CN113093475A (zh) 套刻精度检测方法及套刻偏差补偿方法
US7983472B2 (en) Position detecting method
US7865328B2 (en) Position detecting method and apparatus
US7576858B2 (en) Position detecting method
KR20000029347A (ko) 위치정렬을 검출하는 마크를 구비한 레티클과 위치정렬검출방법
US6420077B1 (en) Contact hole model-based optical proximity correction method
KR20090054403A (ko) 얼라인먼트 방법, 노광 방법, 패턴 형성 방법, 및 노광 장치
US20060095227A1 (en) Alignment method, alignment apparatus, exposure apparatus using the same, and device manufactured by using the same
CN113093469A (zh) 目标图形修正、掩膜版制作及半导体结构形成的方法
US8174673B2 (en) Method for wafer alignment
US7764357B2 (en) Exposure apparatus and device manufacturing method
KR100950488B1 (ko) 노광장치
US6727989B1 (en) Enhanced overlay measurement marks for overlay alignment and exposure tool condition control
US20040174507A1 (en) Method and system for optimizing parameter value in exposure apparatus and exposure apparatus and method
CN1833205B (zh) 测量耀斑对线宽的影响
JP2013149928A (ja) リソグラフィー装置および物品を製造する方法
US20080192253A1 (en) Method and test-structure for determining an offset between lithographic masks
CN107731706B (zh) 一种套刻精度点检方法
CN116414005A (zh) 套刻偏差补偿方法
CN116360220A (zh) 套刻偏差的补偿方法
KR100375290B1 (ko) 웨이퍼 패턴 오차의 요인 해석 방법 및 사진 제판용마스크의 제조 장치
US20060266953A1 (en) Method and system for determining a positioning error of an electron beam of a scanning electron microscope
CN115210650A (zh) 用于推断局部均匀性度量的方法
KR100442058B1 (ko) 오버레이 측정 타겟 및 그를 이용한 해상도 측정방법
Smith Dimensional metrology for partially etched photomasks in iterative-etch fabrication processes

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210709