CN116165853A - 套刻误差量测方法、校准方法及半导体测试结构 - Google Patents
套刻误差量测方法、校准方法及半导体测试结构 Download PDFInfo
- Publication number
- CN116165853A CN116165853A CN202310463821.8A CN202310463821A CN116165853A CN 116165853 A CN116165853 A CN 116165853A CN 202310463821 A CN202310463821 A CN 202310463821A CN 116165853 A CN116165853 A CN 116165853A
- Authority
- CN
- China
- Prior art keywords
- layer
- auxiliary
- point
- distance
- midpoint
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本公开涉及一种套刻误差量测方法、校准方法及半导体测试结构,量测方法用于量测半导体结构的套刻误差,半导体结构包括形成于衬底上的参考层和当前层,量测方法包括:在衬底上形成位于半导体结构的边缘区域的辅助层,辅助层包括沿垂直于衬底的方向延伸的第一辅助面,半导体结构沿第一方向的投影位于第一辅助面内;获取参考层沿第二方向分布的两个端点对应的第一参考点;获取当前层沿第二方向分布的两个端点对应的第一目标点;将第一目标点与第一参考点在第二方向上的距离作为第一目标距离;将当前层与参考层在设计版图中在第二方向上的对位差作为第一参考距离,根据第一目标距离和第一参考距离确定基于参考层时当前层在第二方向上的套刻误差。
Description
技术领域
本公开涉及半导体技术领域,具体而言,涉及一种套刻误差量测方法、校准方法及半导体测试结构。
背景技术
随着半导体技术的发展,对不同膜层之间的对准要求越来越高,然而,在不同膜层的形成过程中,易出现对准误差,且在工艺制程的多次堆叠过程中前层图案会十分不清晰,影响量测和判断,并且往往只会体现某2层或者3层图形层之间的关系,影响分析问题的全面性,致使器件失效概率较高,产品良率较低。因此,监控半导体制程过程中不同层之间的套刻误差显得尤为重要。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
有鉴于此,本公开提供一种套刻误差量测方法、校准方法及半导体测试结构,可用于检测不同层之间的套刻误差,能够更全面的分析套刻误差,也可以提高计算得到的套刻误差的准确率,降低器件失效概率,提高产品良率。
根据本公开的一个方面,提供一种套刻误差的量测方法,用于量测半导体结构的套刻误差,所述半导体结构包括形成于衬底上的参考层和当前层,所述量测方法包括:
在所述衬底上形成辅助层,所述辅助层位于所述半导体结构的边缘区域,所述辅助层的下表面不高于所述参考层和所述当前层的下表面,所述辅助层的上表面不低于所述参考层和所述当前层的上表面,所述辅助层包括第一辅助面,所述第一辅助面沿垂直于所述衬底的方向延伸且位于所述辅助层的上表面和所述辅助层的下表面之间,所述半导体结构沿第一方向的投影位于所述第一辅助面内,所述第一方向平行于所述衬底;
获取所述参考层沿第二方向分布的两个端点在所述第一辅助面上的正投影的连接线的中点,以作为第一参考点,所述第二方向平行于所述衬底且与所述第一方向垂直;
获取所述当前层沿所述第二方向分布的两个端点在所述第一辅助面上的正投影的连接线的中点,以作为第一目标点;
将所述第一目标点与所述第一参考点在所述第二方向上的距离作为第一目标距离;将所述当前层与所述参考层在设计版图中在所述第二方向上的对位差作为第一参考距离,根据所述第一目标距离和所述第一参考距离确定基于所述参考层时所述当前层在所述第二方向上的套刻误差。
在本公开的一种示例性实施例中,所述辅助层还包括第二辅助面,所述第二辅助面沿垂直于所述衬底的方向延伸且位于所述辅助层的上表面和所述辅助层的下表面之间,所述第二辅助面与所述第一辅助面垂直,所述半导体结构沿所述第二方向的投影位于所述第二辅助面内,所述量测方法还包括:
获取所述参考层沿所述第一方向分布的两个端点在所述第二辅助面上的正投影的连接线的中点,以作为第二参考点;
获取所述当前层沿所述第一方向分布的两个端点在所述第二辅助面上的正投影的连接线的中点,以作为第二目标点;
将所述第二目标点与所述第二参考点在所述第一方向上的距离作为第二目标距离;将所述当前层与所述参考层在设计版图中在所述第一方向上的对位差作为第二参考距离,根据所述第二目标距离和所述第二参考距离确定基于所述参考层时所述当前层在所述第一方向上的套刻误差。
在本公开的一种示例性实施例中,所述参考层包括沿第三方向依次排列分布的第一参考层、第二参考层、第三参考层及第四参考层,所述第三方向平行于所述衬底且与所述第一方向相交,所述第一参考层和所述第二参考层之间设有第一隔离区,所述第二参考层和所述第三参考层之间设有第二隔离区,所述第三参考层和所述第四参考层之间设有第三隔离区,所述第一隔离区和所述第三隔离区由同一次对准曝光工艺形成,所述第二隔离区与所述第一隔离区由不同次的对准曝光工艺形成,所述量测方法还包括:
获取所述第一隔离区中沿所述第二方向分布的两个端点在所述第一辅助面上的正投影的连接线的中点,以作为第一提取点;
获取所述第二隔离区中沿所述第二方向分布的两个端点在所述第一辅助面上的正投影的连接线的中点,以作为第二提取点;
获取所述第三隔离区中沿所述第二方向分布的两个端点在所述第一辅助面上的正投影的连接线的中点,以作为第三提取点;
计算所述第一提取点与所述第二提取点在所述第二方向上的距离,以作为第一距离;
计算所述第三提取点与所述第二提取点在所述第二方向上的距离,以作为第二距离;
根据所述第一距离和所述第二距离确定用于形成所述第一隔离区和所述第三隔离区的对准曝光工艺与用于形成所述第二隔离区的对准曝光工艺在所述第二方向上的套刻误差。
在本公开的一种示例性实施例中,所述第三方向与所述第一方向的夹角小于90°,所述量测方法还包括:
获取所述第一隔离区中沿所述第一方向分布的两个端点在所述第二辅助面上的正投影的连接线的中点,以作为第四提取点;
获取所述第二隔离区中沿所述第一方向分布的两个端点在所述第二辅助面上的正投影的连接线的中点,以作为第五提取点;
获取所述第三隔离区中沿所述第一方向分布的两个端点在所述第二辅助面上的正投影的连接线的中点,以作为第六提取点;
计算所述第四提取点与所述第五提取点在所述第一方向上的距离,以作为第三距离;
计算所述第六提取点与所述第五提取点在所述第一方向上的距离,以作为第四距离;
根据所述第三距离和所述第四距离确定用于形成所述第一隔离区和所述第三隔离区的对准曝光工艺与用于形成所述第二隔离区的对准曝光工艺在所述第一方向上的套刻误差。
在本公开的一种示例性实施例中,所述参考层为有源层,所述有源层沿所述第三方向延伸,所述当前层包括沿所述第二方向间隔分布的第一字线和第二字线,所述第一字线和所述第二字线均沿所述第一方向延伸,获取所述第一参考点和所述第一目标点,包括:
获取所述有源层沿所述第二方向分布的两个端点在所述第一辅助面上的正投影的连接线的中点,以作为所述第一参考点;
获取所述第一字线沿所述第二方向分布的两个端点在所述第一辅助面上的正投影的连接线的中点,以作为第一辅助点;
获取所述第二字线沿所述第二方向分布的两个端点在所述第一辅助面上的正投影的连接线的中点,以作为第二辅助点;并将所述第一辅助点和所述第二辅助点的连接线的中点作为所述第一目标点。
在本公开的一种示例性实施例中,所述参考层为有源层,所述有源层沿所述第三方向延伸,所述当前层包括沿所述第三方向间隔分布的第一电容接触结构和第二电容接触结构,获取所述第一参考点和所述第一目标点,包括:
获取所述有源层沿所述第二方向分布的两个端点在所述第一辅助面上的正投影的连接线的中点,以作为所述第一参考点;
获取所述第一电容接触结构沿所述第二方向分布的两个端点在所述第一辅助面上的正投影的连接线的中点,以作为第三辅助点;
获取所述第二电容接触结构沿所述第二方向分布的两个端点在所述第一辅助面上的正投影的连接线的中点,以作为第四辅助点;并将所述第三辅助点和所述第四辅助点的连接线的中点作为所述第一目标点。
在本公开的一种示例性实施例中,获取所述第二参考点以及所述第二目标点,包括:
获取所述有源层沿所述第一方向分布的两个端点在所述第二辅助面上的正投影的连接线的中点,以作为所述第二参考点;
获取所述第一电容接触结构沿所述第一方向分布的两个端点在所述第二辅助面上的正投影的连接线的中点,以作为第五辅助点;
获取所述第二电容接触结构沿所述第一方向分布的两个端点在所述第二辅助面上的正投影的连接线的中点,以作为第六辅助点;并将所述第五辅助点和所述第六辅助点的连接线的中点作为所述第二目标点。
在本公开的一种示例性实施例中,所述半导体结构还包括位线接触结构,所述位线接触结构设于所述有源层上,且位于所述第一电容接触结构和所述第二电容接触结构之间,所述量测方法还包括:
获取所述位线接触结构中沿所述第二方向分布的两个端点在所述第一辅助面上的正投影的连接线的中点,以作为第三目标点;
获取所述位线接触结构中沿所述第一方向分布的两个端点在所述第二辅助面上的正投影的连接线的中点,以作为第四目标点;
将所述第一参考点和所述第三目标点在所述第二方向上的距离作为第三目标距离;将所述位线接触结构与所述有源层在设计版图中在所述第二方向上的对位差作为第三参考距离,根据所述第三目标距离和所述第三参考距离确定所述位线接触结构相对于所述有源层在所述第二方向上的套刻误差;
将所述第二参考点和所述第四目标点在所述第一方向上的距离作为第四目标距离;将所述位线接触结构与所述有源层在设计版图中在所述第一方向上的对位差作为第四参考距离,根据所述第四目标距离和所述第四参考距离确定所述位线接触结构相对于所述有源层在所述第一方向上的套刻误差。
在本公开的一种示例性实施例中,根据所述第一距离和所述第二距离确定用于形成所述第一隔离区和所述第三隔离区的对准曝光工艺与用于形成所述第二隔离区的对准曝光工艺在所述第二方向上的套刻误差,包括:
计算所述第一距离与所述第二距离的差值的二分之一,并将所述第一距离与所述第二距离的差值的二分之一作为用于形成所述第一隔离区和所述第三隔离区的对准曝光工艺与用于形成所述第二隔离区的对准曝光工艺在所述第二方向上的套刻误差。
在本公开的一种示例性实施例中,根据所述第三距离和所述第四距离确定用于形成所述第一隔离区和所述第三隔离区的对准曝光工艺与用于形成所述第二隔离区的对准曝光工艺在所述第一方向上的套刻误差,包括:
计算所述第三距离与所述第四距离的差值的二分之一,并将所述第三距离与所述第四距离的差值的二分之一作为用于形成所述第一隔离区和所述第三隔离区的对准曝光工艺与用于形成所述第二隔离区的对准曝光工艺在所述第一方向上的套刻误差。
在本公开的一种示例性实施例中,所述半导体结构包括沿所述第一方向分布的阵列区和外围区,所述参考层和所述当前层均位于所述阵列区,所述外围区内设有外围电路层,所述量测方法还包括:
获取所述外围电路层沿所述第二方向分布的两个端点在所述第一辅助面上的正投影的连接线的中点,以作为第五目标点;
将所述第五目标点与所述第一参考点在所述第二方向上的距离作为第五目标距离;将所述外围电路层与所述参考层在设计版图中在所述第二方向上的对位差作为第五参考距离,根据所述第五目标距离和所述第五参考距离确定基于所述参考层时所述外围电路层在所述第二方向上的套刻误差;
获取所述外围电路层沿所述第一方向分布的两个端点在所述第二辅助面上的正投影的连接线的中点,以作为第六目标点;
计算所述第二参考点到所述第一辅助面的垂线段的中点和所述第六目标点到所述第一辅助面的垂线段的中点在所述第一方向上的距离,以作为第六目标距离,将所述外围电路层与所述参考层在设计版图中在所述第一方向上的对位差作为第六参考距离,根据所述第六目标距离和所述第六参考距离确定基于所述参考层时所述外围电路层在所述第一方向上的套刻误差。
根据本公开的一个方面,提供一种半导体测试结构,所述半导体测试结构包括:
半导体结构,所述半导体结构包括形成于衬底上的参考层和当前层;
辅助层,位于所述衬底上,所述辅助层位于所述半导体结构的边缘区域,所述辅助层的下表面不高于所述参考层和所述当前层的下表面,所述辅助层的上表面的不低于所述参考层和所述当前层的上表面,所述辅助层包括第一辅助面,所述第一辅助面沿垂直于所述衬底的方向延伸且位于所述辅助层的上表面和所述辅助层的下表面之间,所述半导体结构沿第一方向的投影位于所述第一辅助面内,所述第一方向平行于所述衬底。
在本公开的一种示例性实施例中,所述辅助层环绕所述半导体结构一周,所述辅助层包括沿垂直于所述衬底的方向延伸且位于所述辅助层的上表面和所述辅助层的下表面之间的四个辅助面,在平行于所述衬底的方向上,所述四个辅助面围成的图形的横截面为矩形,且所述辅助层中距离所述参考层最近的所述辅助面为所述第一辅助面;在所述辅助层中除所述第一辅助面之外的各所述辅助面中,与所述第一辅助面垂直,且距离所述参考层最近的所述辅助面为第二辅助面。
根据本公开的一个方面,提供一种套刻误差校准方法,所述套刻误差校准方法包括:
形成参考层;
在所述参考层的表面形成待蚀刻膜层、掩膜层和光阻层;
根据上述任意一项所述的量测方法得到的所述套刻误差对用于对所述光阻层进行对准曝光工艺的掩膜版的位置进行修正;
以位置修正后的所述掩膜版为掩膜对所述光阻层进行对准曝光工艺以及形成图案化的光阻;
基于所述图案化的光阻对所述掩膜层及所述待蚀刻膜层进行蚀刻,以形成当前层。
根据本公开的一个方面,提供一种套刻误差校准方法,所述套刻误差校准方法包括:
形成初始参考材料层;
对所述初始参考材料层进行第一次对准曝光工艺并蚀刻,以形成第二隔离区,蚀刻后的初始参考材料层作为参考材料层;
在所述参考材料层的表面形成掩膜层及光阻层;
根据上述所述的量测方法得到的所述套刻误差(对应:确定用于形成第一隔离区和第三隔离区的对准曝光工艺与用于形成第二隔离区的对准曝光工艺在第一方向和第二方向上的套刻误差)在所述第一方向和所述第二方向上对用于对所述光阻层进行对准曝光工艺的掩膜版的位置进行修正;
以位置修正后的所述掩膜版为掩膜对所述光阻层进行对准曝光工艺以及形成图案化的光阻;
基于所述图案化的光阻对所述掩膜层及所述参考材料层进行蚀刻,以形成第一隔离区及第三隔离区。
本公开的套刻误差的量测方法,可用于检测不同层之间的套刻误差,能够更全面的分析套刻误差,也可以提高计算得到的套刻误差的准确率,降低器件失效概率,提高产品良率。
其中,第一参考点是参考层沿第二方向分布的两个端点在第一辅助面上的正投影的连接线的中点,第一目标点是当前层沿第二方向分布的两个端点在第一辅助面上的正投影的连接线的中点,进而可通过第一参考点和第一目标点在第二方向上的距离、并结合当前层与参考层在设计版图中在第二方向上的对位差确定当前层相对于参考层在第二方向上的套刻误差,在此过程中,一方面,能够更全面的分析套刻误差,即:可将半导体制程工艺过程中的任意一层作为当前层,将除当前层以外的任一膜层作为参考层,进而可通过当前层和参考层在第二方向上的套刻误差反应半导体制程过程中的任意两层在第二方向上的套刻误差,以便于后续通过套刻误差对当前层的形成工艺进行调整,可降低当前层与参考层之间的对准误差,进而降低器件失效概率,提高产品良率。另一方面,由于参考层和当前层的投影基准均为第一辅助面,进而使得参考层与当前层的套刻误差的计算是基于同一基准进行的,有助于提高计算得到的套刻误差的准确率;同时,量测过程比较简单,量测难度较小。
本公开的半导体测试结构,能够更全面的分析套刻误差,且在量测套刻误差的过程中,参考层和当前层的投影基准均为第一辅助面,进而使得参考层与当前层的套刻误差的计算是基于同一基准进行的,有助于提高计算得到的套刻误差的准确率;同时,量测过程比较简单,量测难度较小。
本公开的套刻误差的校准方法,可根据量测得到的套刻误差对用于对光阻层进行对准曝光工艺的掩膜版的位置进行修正,有助于提高层间的对准精度,进而降低器件失效概率,提高产品良率。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本公开实施例中套刻误差的量测方法的流程图。
图2为本公开一实施例中半导体测试结构的示意图。
图3为本公开实施例中第一隔离区、第二隔离区以及第三隔离区的示意图。
图4为本公开实施例中第一字线和第二字线的示意图。
图5为本公开实施例中第一电容接触结构和第二电容接触结构的示意图。
图6为本公开实施例中位线接触结构的示意图。
图7为本公开实施例外围电路层的示意图。
附图标记说明:
100、半导体结构;110、阵列区;120、外围区;1、参考层;11、第一参考层;12、第二参考层;13、第三参考层;14、第四参考层;15、第一隔离区;16、第二隔离区;17、第三隔离区;101、参考组;2、当前层;21、第一字线;22、第二字线;23、第一电容接触结构;24、第二电容接触结构;3、辅助层;31、第一辅助面;32、第二辅助面;4、位线接触结构;5、外围电路层;a1、第一参考点;a2、第二参考点;b1、第一目标点;b2、第二目标点;b3、第三目标点;b4、第四目标点;b5、第五目标点;b6、第六目标点;c1、第一提取点;c2、第二提取点;c3、第三提取点;c4、第四提取点;c5、第五提取点;c6、第六提取点;d1、第一辅助点;d2、第二辅助点;d3、第三辅助点;d4、第四辅助点;d5、第五辅助点;d6、第六辅助点;e1、第一投影点;e2、第二投影点;e3、第三投影点;e4、第四投影点;e5、第五投影点;e6、第六投影点;e7、第七投影点;e8、第八投影点;e9、第九投影点;e10、第十投影点;e11、第十一投影点;e12、第十二投影点;e13、第十三投影点;e14、第十四投影点;e15、第十五投影点;e16、第十六投影点;f1、第一中间点;f2、第二中间点;f3、第三中间点;f4、第四中间点;f5、第五中间点;f6、第六中间点;f7、第七中间点;f8、第八中间点;f9、第九中间点;f10、第十中间点;f11、第十一中间点;f12、第十二中间点;g1、第一参考投影点;g2、第二参考投影点;g3、第三参考投影点;g4、第四参考投影点;h1、第一辅助投影点;h2、第二辅助投影点;h3、第三辅助投影点;h4、第四辅助投影点;h5、第五辅助投影点;h6、第六辅助投影点;h7、第七辅助投影点;h8、第八辅助投影点;A、第一距离;B、第二距离;C、第三距离;D、第四距离;E、第五距离;F、第六距离;x、第一方向;y、第二方向;z、第三方向。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而,示例实施方式能够以多种形式实施,且不应被理解为限于在此阐述的实施方式;相反,提供这些实施方式使得本公开将全面和完整,并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构,因而将省略它们的详细描述。此外,附图仅为本公开的示意性图解,并非一定是按比例绘制。
虽然本说明书中使用相对性的用语,例如“上”“下”来描述图标的一个组件对于另一组件的相对关系,但是这些术语用于本说明书中仅出于方便,例如根据附图中所述的示例的方向。能理解的是,如果将图标的装置翻转使其上下颠倒,则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时,有可能是指某结构一体形成于其它结构上,或指某结构“直接”设置在其它结构上,或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等;用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等;用语“第一”、“第二”…“第六”等仅作为标记使用,不是对其对象的数量限制。
在半导体结构制程过程中,不同层之间易出现对准误差,而对准误差在超过一定范围后会导致器件失效,进而影响器件良率。因此,在半导体制程过程中需要量测不同层之间的对准误差,进而根据量测结果调整半导体制程工艺。然而,在制程过程中,通常需要将多层膜层进行堆叠设置,在多层膜层堆叠之后,其前层图案会十分不清晰,致使套刻精度量测难度较大,且量测结果准确度较低;与此同时,量测结果也只能体现相邻两层之间的对准关系,影响分析问题的全面性。
本公开实施方式提供了一种套刻误差量测方法,该量测方法用于量测半导体结构的套刻误差,该半导体结构可以是专门用于测试套刻误差的半导体测试结构,也可以是半导体制程工艺过程中的任一结构,在此不做特殊限定。半导体结构可形成于衬底上,衬底可为载板、晶圆或半导体制程过程中的任一结构,在此不做特殊限定。半导体结构可至少包括参考层和当前层,当前层和参考层可通过不同的对准曝光工艺形成,参考层可为半导体结构中的任一一层,当前层可以是半导体结构中除当前层之外的任一一层膜层。举例而言,当前层可以是形成于参考层表面的膜层(即,参考层与当前层是相邻分布的两层),也可与参考层之间设有其他膜层结构,在此不对当前层和参考层的具体位置做特殊限定。
图1示出了本公开的量测方法的流程图,请参见图1所示,该量测方法可包括步骤S110-步骤S140,其中:
步骤S110,在所述衬底上形成辅助层,所述辅助层位于所述半导体结构的边缘区域,所述辅助层的下表面不高于所述参考层和所述当前层的下表面,所述辅助层的上表面不低于所述参考层和所述当前层的上表面,所述辅助层包括第一辅助面,所述第一辅助面沿垂直于所述衬底的方向延伸且位于所述辅助层的上表面和所述辅助层的下表面之间,所述半导体结构沿第一方向的投影位于所述第一辅助面内,所述第一方向平行于所述衬底;
步骤S120,获取所述参考层沿第二方向分布的两个端点在所述第一辅助面上的正投影的连接线的中点,以作为第一参考点,所述第二方向平行于所述衬底且与所述第一方向垂直;
步骤S130,获取所述当前层沿所述第二方向分布的两个端点在所述第一辅助面上的正投影的连接线的中点,以作为第一目标点;
步骤S140,将所述第一目标点与所述第一参考点在所述第二方向上的距离作为第一目标距离;将所述当前层与所述参考层在设计版图中在所述第二方向上的对位差作为第一参考距离,根据所述第一目标距离和所述第一参考距离确定基于所述参考层时所述当前层在所述第二方向上的套刻误差。
本公开的套刻误差的量测方法,可用于检测不同层之间的套刻误差,能够更全面的分析套刻误差,也可以提高计算得到的套刻误差的准确率,降低器件失效概率,提高产品良率。
其中,第一参考点是参考层沿第二方向分布的两个端点在第一辅助面上的正投影的连接线的中点,第一目标点是当前层沿第二方向分布的两个端点在第一辅助面上的正投影的连接线的中点,进而可通过第一参考点和第一目标点在第二方向上的距离、并结合当前层与参考层在设计版图中在第二方向上的对位差确定当前层相对于参考层在第二方向上的套刻误差,在此过程中,一方面,能够更全面的分析套刻误差,即:可将半导体制程工艺过程中的任意一层作为当前层,将除当前层以外的任一膜层作为参考层,进而可通过当前层和参考层在第二方向上的套刻误差反应半导体制程过程中的任意两层在第二方向上的套刻误差,以便于后续通过套刻误差对当前层的形成工艺进行调整,可降低当前层与参考层之间的对准误差,进而降低器件失效概率,提高产品良率。另一方面,由于参考层和当前层的投影基准均为第一辅助面,进而使得参考层与当前层的套刻误差的计算是基于同一基准进行的,有助于提高计算得到的套刻误差的准确率;同时,量测过程比较简单,量测难度较小。
本领域技术人员应该理解的是,当前层与参考层在设计版图中在某一方向(如在第二方向)上的对位差,是指依据设计版图,当前层与参考层在某一方向(如在第二方向)上的理想/预设的图形对准信息或理想/预设的图形对准偏差。在一些情况下,当前层与参考层在设计版图中在某一方向上的对位差为0,在另一些情况下,当前层与参考层在设计版图中在某一方向上的对位差为预设偏差值,不为0。
下面对本公开的套刻误差的量测方法的各步骤及其具体细节进行详细说明:
如图1所示,在步骤S110中,在所述衬底上形成辅助层,所述辅助层位于所述半导体结构的边缘区域,所述辅助层的下表面不高于所述参考层和所述当前层的下表面,所述辅助层的上表面不低于所述参考层和所述当前层的上表面,所述辅助层包括第一辅助面,所述第一辅助面沿垂直于所述衬底的方向延伸且位于所述辅助层的上表面和所述辅助层的下表面之间,所述半导体结构沿第一方向的投影位于所述第一辅助面内,所述第一方向平行于所述衬底。
在本公开的一种示例性实施例中,如图2所示,辅助层3可位于衬底(图中未示出)上,并可位于半导体结构100的边缘区域,辅助层3可为通过化学气相沉积、物理气相沉积或原子层沉积等方式结合光刻、刻蚀工艺在衬底上的预设位置(如半导体结构的边缘区域)形成的厚度较大的膜层,其沿垂直于衬底的方向延伸。辅助层3的下表面不高于参考层1的下表面,也不高于当前层2的下表面;辅助层3的上表面不低于参考层1的上表面,也不低于当前层2的上表面。
在本公开的一些实施例中,辅助层3可包括第一辅助面31,第一辅助面31可垂直于衬底,举例而言,第一辅助面31可沿垂直于衬底的方向延伸,且第一辅助面31可连接于辅助层3的上表面和辅助层3的下表面之间。半导体结构100沿第一方向x的投影可位于第一辅助面31内,该第一方向x可平行于衬底,并可垂直于第一辅助面31。
如图1所示,在步骤S120中,获取所述参考层1沿第二方向y分布的两个端点在所述第一辅助面31上的正投影的连接线的中点,以作为第一参考点a1,所述第二方向y平行于所述衬底且与所述第一方向x垂直。
第二方向y平行于第一辅助面31,可将参考层1沿第二方向y分布的两个端点在第一辅助面31上的正投影分别定义为第一投影点e1和第二投影点e2,可画出第一投影点e1和第二投影点e2的连接线,并确定第一投影点e1和第二投影点e2的连接线的中点,进而将该中点作为第一参考点a1。
如图1所示,在步骤S130中,获取所述当前层2沿所述第二方向y分布的两个端点在所述第一辅助面31上的正投影的连接线的中点,以作为第一目标点b1。
可将当前层2沿第二方向y分布的两个端点在第一辅助面31上的正投影分别定义为第三投影点e3和第四投影点e4,可画出第三投影点e3和第四投影点e4的连接线,并确定第三投影点e3和第四投影点e4的连接线的中点,进而将该中点作为第一目标点b1。
如图1所示,在步骤S140中,将所述第一目标点b1与所述第一参考点a1在所述第二方向y上的距离作为第一目标距离;将所述当前层2与所述参考层1在设计版图中在所述第二方向y上的对位差作为第一参考距离,根据所述第一目标距离和所述第一参考距离确定基于所述参考层1时所述当前层2在所述第二方向y上的套刻误差。
可计算第一目标点b1和第一参考点a1在第二方向y上的距离,并可将该距离作为第一目标距离,同时,可获取版图设计中设定的参考层1与当前层2在第二方向y上的对位差,进而将设定的对位差作为第一参考距离,可将第一目标距离与第一参考距离之间的差值作为当前层2相对于参考层1在第二方向y上的套刻误差,以便于后续根据第一目标距离与第一参考距离之间的差值在第二方向y上对用于形成当前层2的工艺进行优化。需要说明的是,在上述过程中,对于参考层1和当前层2的具体位置关系不做具体限定,因此可以检测不同层之间的套刻误差,以进行更全面的分析。另外,由于参考层1和当前层2的投影基准均为第一辅助面31,进而使得参考层1与当前层2的套刻误差的计算是基于同一基准(即,第一辅助面31)进行的,有助于提高计算得到的套刻误差的准确率;同时,量测过程比较简单,量测难度较小。
在本公开的一种示例性实施例中,请继续参见图2所示,辅助层3还可包括第二辅助面32,第二辅助面32可沿垂直于衬底的方向延伸,举例而言,第二辅助面32可垂直于衬底,且第二辅助面32可位于辅助层3的上表面和辅助层3的下表面之间。第二辅助面32与第一辅助面31垂直,半导体结构100沿第二方向y的投影可位于第二辅助面32内,第二方向y可垂直与第二辅助面32。本公开的量测方法还可包括步骤S210-步骤S230,其中:
步骤S210,获取所述参考层1沿所述第一方向x分布的两个端点在所述第二辅助面32上的正投影的连接线的中点,以作为第二参考点a2。
第一方向x平行于第二辅助面32,可将参考层1沿第一方向x分布的两个端点在第二辅助面32上的正投影分别定义为第五投影点e5和第六投影点e6,可画出第五投影点e5和第六投影点e6的连接线,并确定第五投影点e5和第六投影点e6的连接线的中点,进而将该中点作为第二参考点a2。
步骤S220,获取所述当前层2沿所述第一方向x分布的两个端点在所述第二辅助面32上的正投影的连接线的中点,以作为第二目标点b2。
可将当前层2沿第一方向x分布的两个端点在第二辅助面32上的正投影分别定义为第七投影点e7和第八投影点e8,可画出第七投影点e7和第八投影点e8的连接线,并确定第七投影点e7和第八投影点e8的连接线的中点,进而将该中点作为第二目标点b2。
步骤S230,将所述第二目标点b2与所述第二参考点a2在所述第一方向x上的距离作为第二目标距离;将所述当前层2与所述参考层1在设计版图中在所述第一方向x上的对位差作为第二参考距离,根据所述第二目标距离和所述第二参考距离确定基于所述参考层1时所述当前层2在所述第一方向上的套刻误差。
可计算第二目标点b2和第二参考点a2在第一方向x上的距离,并可将该距离作为第二目标距离,同时,可获取版图设计中设定的参考层1与当前层2在第一方向x上的对位差,进而将设定的对位差作为第二参考距离,可将第二目标距离与第二参考距离之间的差值作为当前层2相对于参考层1在第一方向x上的套刻误差,以便于后续根据第二目标距离与第二参考距离之间的差值在第一方向x上对用于形成当前层2的工艺进行优化。需要说明的是,在上述过程中,对于参考层1和当前层2的具体位置关系不做具体限定,因此可以检测不同层之间的套刻误差,以进行更全面的分析。另外,由于参考层1和当前层2的投影基准均为第二辅助面32,进而使得参考层1与当前层2的套刻误差的计算是基于同一基准(即,第二辅助面32)进行的,有助于进一步提高计算得到的套刻误差的准确率。
在本公开的一种示例性实施例中,如图3所示,参考层1的数量可为多个,多个参考层1可组成多个参考组101,每个参考组101均可包括多个沿第三方向z间隔分布的多个参考层1,多个参考组101可沿垂直于第三方向z的方向间隔分布。第三方向z可平行于衬底并与第一方向x相交,同时,第三方向z也可与第二方向y相交。举例而言,第三方向z与第一方向x的夹角可小于90°,例如,其与第一方向x的夹角可为30°、40°、45°、50°、60°或70°,当然,也可以是其他角度,在此不再一一列举。需要说明的是,第三方向z与第二方向y的夹角也可小于90°,例如,其与第二方向y的夹角可为30°、40°、45°、50°、60°或70°,当然,也可以是其他角度,在此不再一一列举。
在本公开的一些实施例中,参考组101可至少包括沿第三方向z依次排列分布的第一参考层11、第二参考层12、第三参考层13及第四参考层14,第一参考层11和第二参考层12之间设有第一隔离区15,第二参考层12和第三参考层13之间设有第二隔离区16,第三参考层13和第四参考层14之间设有第三隔离区17,即,第一参考层11、第一隔离区15、第二参考层12、第二隔离区16、第三参考层13、第三隔离区17以及第四参考层14可沿第三方向z依次邻接分布。其中,第一隔离区15和第三隔离区17由同一次对准曝光工艺形成,第二隔离区16与第一隔离区15由不同次的对准曝光工艺形成;举例而言,第二隔离区16由第一次对准曝光工艺形成,在形成第二隔离区16之后通过第二次对准曝光工艺形成第一隔离区15和第三隔离区17。
在本公开的一些实施例中,参考层1可为有源层,可通过浅沟槽将多个有源层隔离开。举例而言,第一隔离区15,第二隔离区16以及第三隔离区17均可为浅沟槽的一部分,该浅沟槽可用于形成浅沟槽隔离结构。
在本公开的一些实施例中,本公开的量测方法还可包括步骤S310-步骤S360,其中:
步骤S310,获取所述第一隔离区15中沿所述第二方向y分布的两个端点在所述第一辅助面31上的正投影的连接线的中点,以作为第一提取点c1。
可将第一隔离区15沿第二方向y分布的两个端点在第一辅助面31上的正投影分别定义为第一中间点f1和第二中间点f2,可画出第一中间点f1和第二中间点f2的连接线,并确定第一中间点f1和第二中间点f2的连接线的中点,进而将该中点作为第一提取点c1。
步骤S320,获取所述第二隔离区16中沿所述第二方向y分布的两个端点在所述第一辅助面31上的正投影的连接线的中点,以作为第二提取点c2。
可将第二隔离区16沿第二方向y分布的两个端点在第一辅助面31上的正投影分别定义为第三中间点f3和第四中间点f4,可画出第三中间点f3和第四中间点f4的连接线,并确定第三中间点f3和第四中间点f4的连接线的中点,进而将该中点作为第二提取点c2。
步骤S330,获取所述第三隔离区17中沿所述第二方向y分布的两个端点在所述第一辅助面31上的正投影的连接线的中点,以作为第三提取点c3。
可将第三隔离区17沿第二方向y分布的两个端点在第一辅助面31上的正投影分别定义为第五中间点f5和第六中间点f6,可画出第五中间点f5和第六中间点f6的连接线,并确定第五中间点f5和第六中间点f6的连接线的中点,进而将该中点作为第三提取点c3。第三提取点c3、第二提取点c2以及第一提取点c1可沿第二方向y依次间隔分布。
步骤S340,计算所述第一提取点c1与所述第二提取点c2在所述第二方向y上的距离,以作为第一距离A。
可根据第一提取点c1和第二提取点c2的具体位置,量测第一提取点c1和第二提取点c2在第二方向y上的距离,并可将第一提取点c1和第二提取点c2在第二方向y上的距离定义为第一距离A。
步骤S350,计算所述第三提取点c3与所述第二提取点c2在所述第二方向y上的距离,以作为第二距离B。
可根据第三提取点c3和第二提取点c2的具体位置,量测第三提取点c3和第二提取点c2在第二方向y上的距离,并可将第三提取点c3和第二提取点c2在第二方向y上的距离定义为第二距离B。
步骤S360,根据所述第一距离A和所述第二距离B确定用于形成所述第一隔离区15和所述第三隔离区17的对准曝光工艺与用于形成所述第二隔离区16的对准曝光工艺在所述第二方向y上的套刻误差。
在本公开的一种示例性实施例中,可计算第一距离A和第二距离B的差值的二分之一,并可将第一距离A和第二距离B的差值的二分之一作为用于形成第一隔离区15和第三隔离区17的对准曝光工艺与用于形成第二隔离区16的对准曝光工艺在第二方向y上的套刻误差,在产品制造过程中,可根据用于形成第一隔离区15和第三隔离区17的对准曝光工艺与用于形成第二隔离区16的对准曝光工艺在第二方向y上的套刻误差对用于形成第一隔离区15和第三隔离区17的对准曝光工艺中的掩膜版的位置进行修正,进而减小第一隔离区15和第三隔离区17相对于第二隔离区16在第二方向y上的套刻误差。
在本公开的一种示例性实施例中,本公开的量测方法还可包括步骤S410-步骤S460,其中:
步骤S410,获取所述第一隔离区15中沿所述第一方向x分布的两个端点在所述第二辅助面32上的正投影的连接线的中点,以作为第四提取点c4。
可将第一隔离区15沿第一方向x分布的两个端点在第二辅助面32上的正投影分别定义为第七中间点f7和第八中间点f8,可画出第七中间点f7和第八中间点f8的连接线,并确定第七中间点f7和第八中间点f8的连接线的中点,进而将该中点作为第四提取点c4。
步骤S420,获取所述第二隔离区16中沿所述第一方向x分布的两个端点在所述第二辅助面32上的正投影的连接线的中点,以作为第五提取点c5。
可将第二隔离区16沿第一方向x分布的两个端点在第二辅助面32上的正投影分别定义为第九中间点f9和第十中间点f10,可画出第九中间点f9和第十中间点f10的连接线,并确定第九中间点f9和第十中间点f10的连接线的中点,进而将该中点作为第五提取点c5。
步骤S430,获取所述第三隔离区17中沿所述第一方向x分布的两个端点在所述第二辅助面32上的正投影的连接线的中点,以作为第六提取点c6。
可将第三隔离区17沿第一方向x分布的两个端点在第二辅助面32上的正投影分别定义为第十一中间点f11和第十二中间点f12,可画出第十一中间点f11和第十二中间点f12的连接线,并确定第十一中间点f11和第十二中间点f12的连接线的中点,进而将该中点作为第六提取点c6。第四提取点c4、第五提取点c5以及第六提取点c6可沿第一方向x依次间隔分布。
步骤S440,计算所述第四提取点c4与所述第五提取点c5在所述第一方向x上的距离,以作为第三距离C。
可根据第四提取点c4和第五提取点c5的具体位置,量测第四提取点c4和第五提取点c5在第一方向x上的距离,并可将第四提取点c4和第五提取点c5在第一方向x上的距离定义为第三距离C。
步骤S450,计算所述第六提取点c6与所述第五提取点c5在所述第一方向x上的距离,以作为第四距离D。
可根据第六提取点c6和第五提取点c5的具体位置,量测第六提取点c6和第五提取点c5在第一方向x上的距离,并可将第六提取点c6和第五提取点c5在第一方向x上的距离定义为第四距离D。
步骤S460,根据所述第三距离C和所述第四距离D确定用于形成所述第一隔离区15和所述第三隔离区17的对准曝光工艺与用于形成所述第二隔离区16的对准曝光工艺在所述第一方向x上的套刻误差。
在本公开的一种示例性实施例中,可计算第三距离C和第四距离D的差值的二分之一,并可将第三距离C和第四距离D的差值的二分之一作为用于形成第一隔离区15和第三隔离区17的对准曝光工艺与用于形成第二隔离区16的对准曝光工艺在第一方向x上的套刻误差,在产品制造过程中,可根据用于形成第一隔离区15和第三隔离区17的对准曝光工艺与用于形成第二隔离区16的对准曝光工艺在第一方向x上的套刻误差对用于形成第一隔离区15和第三隔离区17的对准曝光工艺中的掩膜版的位置进行修正,进而减小第一隔离区15和第三隔离区17相对于第二隔离区16在第一方向x上的套刻误差。
在本公开的一种示例性实施例中,参考层1可为有源层,有源层可沿第三方向z延伸。与此同时,当前层2可包括多个沿第一方向x延伸,并沿第二方向y间隔分布的字线结构,每个有源层上可形成有两个字线结构,该两个字线结构可以是嵌设于有源层内的埋入式字线结构,也可以是位于有源层顶部的字线结构,在此不做特殊限定。如图4所示,为了便于区分,可将两个字线结构分别定义为第一字线21和第二字线22,即,当前层2包括沿第二方向y间隔分布的第一字线21和第二字线22,第一字线21和第二字线22均沿第一方向x延伸。
当参考层1为有源层,当前层2包括第一字线21和第二字线22时,获取第一参考点a1和第一目标点b1可包括步骤S510-步骤S530,其中:
步骤S510,获取所述有源层沿所述第二方向y分布的两个端点在所述第一辅助面31上的正投影的连接线的中点,以作为所述第一参考点a1。
可将有源层沿第二方向y分布的两个端点在第一辅助面31上的正投影分别作为第一投影点e1和第二投影点e2,可画出第一投影点e1和第二投影点e2的连接线,并确定第一投影点e1和第二投影点e2的连接线的中点,进而将该中点作为第一参考点a1。
步骤S520,获取所述第一字线21沿所述第二方向y分布的两个端点在所述第一辅助面31上的正投影的连接线的中点,以作为第一辅助点d1。
可将第一字线21沿第二方向y分布的两个端点在第一辅助面31上的正投影分别定义为第一参考投影点g1和第二参考投影点g2,可画出第一参考投影点g1和第二参考投影点g2的连接线,并确定第一参考投影点g1和第二参考投影点g2的连接线的中点,进而将该中点作为第一辅助点d1。
步骤S530,获取所述第二字线22沿所述第二方向y分布的两个端点在所述第一辅助面31上的正投影的连接线的中点,以作为第二辅助点d2;并将所述第一辅助点d1和所述第二辅助点d2的连接线的中点作为所述第一目标点b1。
可将第二字线22沿第二方向y分布的两个端点在第一辅助面31上的正投影分别定义为第三参考投影点g3和第四参考投影点g4,可画出第三参考投影点g3和第四参考投影点g4的连接线,并确定第三参考投影点g3和第四参考投影点g4的连接线的中点,进而将该中点作为第二辅助点d2。第一辅助点d1和第二辅助点d2在第二方向y上间隔分布,可画出第一辅助点d1和第二辅助点d2的连接线,并确定第一辅助点d1和第二辅助点d2的连接线的中点,进而将该中点作为第一目标点b1。
在本公开的一种示例性实施例中,参考层1可为沿第三方向z延伸的有源层,当前层2可包括多个沿第三方向z间隔分布的电容接触结构,每个有源层上可分别设有两个电容接触结构,两个电容接触结构可分别位于有源层中沿第三方向z分布的两个端部的顶部,如图5所示,为了便于区分,可将位于有源层顶部的两个电容接触结构分别定义为第一电容接触结构23和第二电容接触结构24,第一电容接触结构23和第二电容接触结构24可分别与有源层中沿第三方向z分布的两个端部接触连接。在该实施例中,获取第一参考点a1和第一目标点b1可包括步骤S610-步骤S630,其中:
步骤S610,获取所述有源层沿所述第二方向y分布的两个端点在所述第一辅助面31上的正投影的连接线的中点,以作为所述第一参考点a1。
可将有源层沿第二方向y分布的两个端点在第一辅助面31上的正投影分别作为第一投影点e1和第二投影点e2,可画出第一投影点e1和第二投影点e2的连接线,并确定第一投影点e1和第二投影点e2的连接线的中点,进而将该中点作为第一参考点a1。
步骤S620,获取所述第一电容接触结构23沿所述第二方向y分布的两个端点在所述第一辅助面31上的正投影的连接线的中点,以作为第三辅助点d3。
可将第一电容接触结构23沿第二方向y分布的两个端点在第一辅助面31上的正投影分别作为第一辅助投影点h1和第二辅助投影点h2,可画出第一辅助投影点h1和第二辅助投影点h2的连接线,并确定第一辅助投影点h1和第二辅助投影点h2的连接线的中点,进而将该中点作为第三辅助点d3。
步骤S630,获取所述第二电容接触结构24沿所述第二方向y分布的两个端点在所述第一辅助面31上的正投影的连接线的中点,以作为第四辅助点d4;并将所述第三辅助点d3和所述第四辅助点d4的连接线的中点作为所述第一目标点b1。
可将第二电容接触结构24沿第二方向y分布的两个端点在第一辅助面31上的正投影分别作为第三辅助投影点h3和第四辅助投影点h4,可画出第三辅助投影点h3和第四辅助投影点h4的连接线,并确定第三辅助投影点h3和第四辅助投影点h4的连接线的中点,进而将该中点作为第四辅助点d4。第三辅助点d3和第四辅助点d4在第二方向y上间隔分布,可画出第三辅助点d3和第四辅助点d4的连接线,并确定第三辅助点d3和第四辅助点d4的连接线的中点,进而将该中点作为第一目标点b1。
在本公开的一种示例性实施例中,当参考层1为有源层,当前层2包括第一电容接触结构23和第二电容接触结构24时,本公开的量测方法还可包括步骤S720-步骤S730,其中:
步骤S710,获取所述有源层沿所述第一方向x分布的两个端点在所述第二辅助面32上的正投影的连接线的中点,以作为所述第二参考点a2。
可将有源层沿第一方向x分布的两个端点在第二辅助面32上的正投影分别作为第五投影点e5和第六投影点e6,可画出第五投影点e5和第六投影点e6的连接线,并确定第五投影点e5和第六投影点e6的连接线的中点,进而将该中点作为第二参考点a2。
步骤S720,获取所述第一电容接触结构23沿所述第一方向x分布的两个端点在所述第二辅助面32上的正投影的连接线的中点,以作为第五辅助点d5。
可将第一电容接触结构23沿第一方向x分布的两个端点在第二辅助面32上的正投影分别作为第五辅助投影点h5和第六辅助投影点h6,可画出第五辅助投影点h5和第六辅助投影点h6的连接线,并确定第五辅助投影点h5和第六辅助投影点h6的连接线的中点,进而将该中点作为第五辅助点d5。
步骤S730,获取所述第二电容接触结构24沿所述第一方向x分布的两个端点在所述第二辅助面32上的正投影的连接线的中点,以作为第六辅助点d6;并将所述第五辅助点d5和所述第六辅助点d6的连接线的中点作为所述第二目标点b2。
可将第二电容接触结构24沿第一方向x分布的两个端点在第二辅助面32上的正投影分别作为第七辅助投影点h7和第八辅助投影点h8,可画出第七辅助投影点h7和第八辅助投影点h8的连接线,并确定第七辅助投影点h7和第八辅助投影点h8的连接线的中点,进而将该中点作为第六辅助点d6。第六辅助点d6和第五辅助点d5在第一方向x上间隔分布,可画出第五辅助点d5和第六辅助点d6的连接线,并确定第五辅助点d5和第六辅助点d6的连接线的中点,进而将该中点作为第二目标点b2。
在本公开的一种示例性实施例中,半导体结构100还可包括位线接触结构4,位线接触结构4可设于有源层之上,并可位于第一电容接触结构23和第二电容接触结构24之间,当有源层上还设有第一字线21和第二字线22时,位线接触结构4可位于第一字线21和第二字线22之间,且第二电容接触结构24、第二字线22、位线接触结构4、第一字线21以及第一电容接触结构23可沿第三方向z依次分布于有源层上。当半导体结构100还包括位线接触结构4时,本公开的量测方法还可包括步骤S810-步骤S840,其中:
步骤S810,获取所述位线接触结构4中沿所述第二方向y分布的两个端点在所述第一辅助面31上的正投影的连接线的中点,以作为第三目标点b3。
可将位线接触结构4沿第二方向y分布的两个端点在第一辅助面31上的正投影分别定义为第九投影点e9和第十投影点e10,可画出第九投影点e9和第十投影点e10的连接线,并确定第九投影点e9和第十投影点e10的连接线的中点,进而将该中点作为第三目标点b3。
步骤S820,获取所述位线接触结构4中沿所述第一方向x分布的两个端点在所述第二辅助面32上的正投影的连接线的中点,以作为第四目标点b4。
可将位线接触结构4沿第一方向x分布的两个端点在第二辅助面32上的正投影分别定义为第十一投影点e11和第十二投影点e12,可画出第十一投影点e11和第十二投影点e12的连接线,并确定第十一投影点e11和第十二投影点e12的连接线的中点,进而将该中点作为第四目标点b4。
步骤S830,将所述第一参考点a1和所述第三目标点b3在所述第二方向y上的距离作为第三目标距离;将所述位线接触结构4与所述有源层在设计版图中在所述第二方向y上的对位差作为第三参考距离,根据所述第三目标距离和所述第三参考距离确定所述位线接触结构4相对于所述有源层在所述第二方向y上的套刻误差。
可计算第三目标点b3和第一参考点a1在第二方向y上的距离,并可将该距离作为第三目标距离,同时,可获取版图设计中设定的位线接触结构4与有源层在第二方向y上的对位差,进而将设定的对位差作为第三参考距离,可将第三目标距离与第三参考距离之间的差值作为位线接触结构4相对于有源层在第二方向y上的套刻误差,以便于后续根据第三目标距离与第三参考距离之间的差值在第二方向y上对用于形成位线接触结构4的工艺进行优化。需要说明的是,在上述过程中,由于有源层和位线接触结构4的投影基准均为第一辅助面31,进而使得有源层与位线接触结构4的套刻误差的计算是基于同一基准(即,第一辅助面31)进行的,有助于提高计算得到的套刻误差的准确率。
步骤S840,将所述第二参考点a2和所述第四目标点b4在所述第一方向x上的距离作为第四目标距离;将所述位线接触结构4与所述有源层在设计版图中在所述第一方向x上的对位差作为第四参考距离,根据所述第四目标距离和所述第四参考距离确定所述位线接触结构4相对于所述有源层在所述第一方向x上的套刻误差。
可计算第四目标点b4和第二参考点a2在第一方向x上的距离,并可将该距离作为第四目标距离,同时,可获取版图设计中设定的位线接触结构4与有源层在第一方向x上的对位差,进而将设定的对位差作为第四参考距离,可将第四标距离与第四参考距离之间的差值作为位线接触结构4相对于有源层在第一方向x上的套刻误差,以便于后续根据第四目标距离与第四参考距离之间的差值在第一方向x上对用于形成位线接触结构4的工艺进行优化。需要说明的是,在上述过程中,由于有源层和位线接触结构4的投影基准均为第二辅助面32,进而使得有源层与位线接触结构4的套刻误差的计算是基于同一基准(即,第二辅助面32)进行的,有助于提高计算得到的套刻误差的准确率。
在本公开的一种示例性实施例中,如图7所示,本公开的半导体结构100可包括阵列区110和外围区120,其中,阵列区110和外围区120的至少部分区域可沿第一方向x分布,参考层1和当前层2均可位于阵列区110,外围区120内可设有外围电路层5,在本公开的一些实施例中,辅助层3可以是类似于墙体的结构,其可包括沿第一方向x延伸的第二墙体以及沿第二方向y延伸的第一墙体,在平行于衬底的方向上,第一墙体可与第二墙体相互垂直,第一墙体可位于阵列区110与外围区120之间,第二墙体可位于阵列区110和外围区120的边缘区域。第一辅助面31可以是第一墙体中靠近阵列区110的表面,也可以是第一墙体中靠近外围区120的表面,在此不做特殊限定,外围电路层5、参考层1以及当前层2沿第一方向x的投影均可位于第一辅助面31上。第二辅助面32可以是第二墙体靠近阵列区110和外围区120的表面,外围电路层5、参考层1以及当前层2沿第二方向y的投影均可位于第二辅助面32上。在本公开的另一些实施例中,第一辅助面31和第二辅助面32均可位于半导体结构100的边缘区域,举例而言,第一辅助面31可位于半导体结构100中沿第二方向y延伸的边缘区域之上,第二辅助面32可位于半导体结构100中沿第一方向x延伸的边缘区域之上。本公开的量测方法还可包括步骤S910-步骤S940,其中:
步骤S910,获取所述外围电路层5沿所述第二方向y分布的两个端点在所述第一辅助面31上的正投影的连接线的中点,以作为第五目标点b5。
可将外围电路层5沿第二方向y分布的两个端点在第一辅助面31上的正投影分别定义为第十三投影点e13和第十四投影点e14,可画出第十三投影点e13和第十四投影点e14的连接线,并确定第十三投影点e13和第十四投影点e14的连接线的中点,进而将该中点作为第五目标点b5。
步骤S920,将所述第五目标点b5与所述第一参考点a1在所述第二方向y上的距离作为第五目标距离E;将所述外围电路层5与所述参考层1在设计版图中在所述第二方向y上的对位差作为第五参考距离,根据所述第五目标距离E和所述第五参考距离确定基于所述参考层1时所述外围电路层5在所述第二方向y上的套刻误差。
可根据第五目标点b5和第一参考点a1的具体位置,量测第五目标点b5和第一参考点a1在第二方向y上的距离,并将该距离作为第五目标距离E。
步骤S930,获取所述外围电路层5沿所述第一方向x分布的两个端点在所述第二辅助面32上的正投影的连接线的中点,以作为第六目标点b6。
可将外围电路层5沿第一方向x分布的两个端点在第二辅助面32上的正投影分别定义为第十五投影点e15和第十六投影点e16,可画出第十五投影点e15和第十六投影点e16的连接线,并确定第十五投影点e15和第十六投影点e16的连接线的中点,进而将该中点作为第六目标点b6。
步骤S940,计算所述第二参考点a2到所述第一辅助面31的垂线段的中点和所述第六目标点b6到所述第一辅助面31的垂线段的中点在所述第一方向x上的距离,以作为第六目标距离F,将所述外围电路层5与所述参考层1在设计版图中在所述第一方向x上的对位差作为第六参考距离,根据所述第六目标距离F和所述第六参考距离确定基于所述参考层1时所述外围电路层5在所述第一方向x上的套刻误差。
举例而言,可通过获取版图设计中期望达到的第五参考距离E’和第六参考距离F’的数值,再分别和量测的第五目标距离E和第六目标距离F进行比较,即可将对应距离的差值,如E-E’和F-F’作为在第二方向y和第一方向x上外围电路层5相对于参考层1的套刻误差。
需要说明的是,尽管在附图中以特定顺序描述了本公开中套刻误差的量测方法的各个步骤,但是,这并非要求或者暗示必须按照该特定顺序来执行这些步骤,或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的,可以省略某些步骤,将多个步骤合并为一个步骤执行,以及/或者将一个步骤分解为多个步骤执行等。
本公开还提供了一种半导体测试结构,如图2所示,该半导体测试结构用于量测上述任一实施例中的套刻误差,该半导体测试结构可包括半导体结构100及辅助层3,其中:
半导体结构100包括形成于衬底上的参考层1和当前层2;
辅助层3位于衬底上,辅助层3位于半导体结构100的边缘区域,辅助层3的下表面不高于参考层1和当前层2的下表面,辅助层3的上表面的不低于参考层1和当前层2的上表面,辅助层3包括第一辅助面31,第一辅助面31沿垂直于衬底的方向延伸且位于辅助层3的上表面和辅助层3的下表面之间,半导体结构100沿第一方向x的投影位于第一辅助面31内,第一方向x平行于衬底。
本公开的半导体测试结构,能够更全面的分析套刻误差,且在量测套刻误差的过程中,参考层1和当前层2的投影基准均为第一辅助面31,进而使得参考层1与当前层2的套刻误差的计算是基于同一基准进行的,有助于提高计算得到的套刻误差的准确率;同时,量测过程比较简单,量测难度较小。
在本公开的一种示例性实施例中,辅助层3可环绕半导体结构100一周,举例而言,辅助层3可包括沿垂直于衬底的方向延伸且位于辅助层3的上表面和辅助层3的下表面之间的四个辅助面,在平行于衬底的方向上,四个辅助面围成的图形的横截面为矩形,可将辅助层3中距离参考层1最近的辅助面作为第一辅助面31;并将辅助层3中除第一辅助面31之外的各辅助面中,与第一辅助面31垂直,且距离参考层1最近的辅助面作为第二辅助面32。
辅助层3和半导体结构100的其他细节已经在对应的套刻误差的量测方法的实施例中进行了详细说明,其具体细节可参考套刻误差的量测方法的实施例,因此,此处不再赘述。
本公开还提供了一种套刻误差的校准方法,该校准方法可包括步骤S1-步骤S5,其中:
步骤S1,形成参考层;
步骤S2,在参考层的表面形成待蚀刻膜层、掩膜层和光阻层;
步骤S3,根据上述任一实施例的量测方法得到的套刻误差对用于对光阻层进行对准曝光工艺的掩膜版的位置进行修正;
步骤S4,以位置修正后的掩膜版为掩膜对光阻层进行对准曝光工艺以及形成图案化的光阻;
步骤S5,基于图案化的光阻对掩膜层及待蚀刻膜层进行蚀刻,以形成当前层。
本公开还提供了一种套刻误差的校准方法,该校准方法可包括步骤S10-步骤S60,其中:
步骤S10,形成初始参考材料层;
步骤S20,对所述初始参考材料层进行第一次对准曝光工艺并蚀刻,以形成第二隔离区,蚀刻后的初始参考材料层作为参考材料层;
步骤S30,在所述参考材料层的表面形成掩膜层及光阻层;
步骤S40,根据上述任一项所述的量测方法得到的所述套刻误差在所述第一方向和所述第二方向上对用于对所述光阻层进行对准曝光工艺的掩膜版的位置进行修正;
步骤S50,以位置修正后的所述掩膜版为掩膜对所述光阻层进行对准曝光工艺以及形成图案化的光阻;
步骤S60,基于所述图案化的光阻对所述掩膜层及所述参考材料层进行蚀刻,以形成第一隔离区及第三隔离区。
本公开的套刻误差的校准方法,可根据量测得到的套刻误差对用于对光阻层进行对准曝光工艺的掩膜版的位置进行修正,有助于提高层间的对准精度,进而降低器件失效概率,提高产品良率。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由所附的权利要求指出。
Claims (15)
1.一种套刻误差的量测方法,用于量测半导体结构的套刻误差,所述半导体结构包括形成于衬底上的参考层和当前层,其特征在于,所述量测方法包括:
在所述衬底上形成辅助层,所述辅助层位于所述半导体结构的边缘区域,所述辅助层的下表面不高于所述参考层和所述当前层的下表面,所述辅助层的上表面不低于所述参考层和所述当前层的上表面,所述辅助层包括第一辅助面,所述第一辅助面沿垂直于所述衬底的方向延伸且位于所述辅助层的上表面和所述辅助层的下表面之间,所述半导体结构沿第一方向的投影位于所述第一辅助面内,所述第一方向平行于所述衬底;
获取所述参考层沿第二方向分布的两个端点在所述第一辅助面上的正投影的连接线的中点,以作为第一参考点,所述第二方向平行于所述衬底且与所述第一方向垂直;
获取所述当前层沿所述第二方向分布的两个端点在所述第一辅助面上的正投影的连接线的中点,以作为第一目标点;
将所述第一目标点与所述第一参考点在所述第二方向上的距离作为第一目标距离;将所述当前层与所述参考层在设计版图中在所述第二方向上的对位差作为第一参考距离,根据所述第一目标距离和所述第一参考距离确定基于所述参考层时所述当前层在所述第二方向上的套刻误差。
2.根据权利要求1所述的量测方法,其特征在于,所述辅助层还包括第二辅助面,所述第二辅助面沿垂直于所述衬底的方向延伸且位于所述辅助层的上表面和所述辅助层的下表面之间,所述第二辅助面与所述第一辅助面垂直,所述半导体结构沿所述第二方向的投影位于所述第二辅助面内,所述量测方法还包括:
获取所述参考层沿所述第一方向分布的两个端点在所述第二辅助面上的正投影的连接线的中点,以作为第二参考点;
获取所述当前层沿所述第一方向分布的两个端点在所述第二辅助面上的正投影的连接线的中点,以作为第二目标点;
将所述第二目标点与所述第二参考点在所述第一方向上的距离作为第二目标距离;将所述当前层与所述参考层在设计版图中在所述第一方向上的对位差作为第二参考距离,根据所述第二目标距离和所述第二参考距离确定基于所述参考层时所述当前层在所述第一方向上的套刻误差。
3.根据权利要求2所述的量测方法,其特征在于,所述参考层包括沿第三方向依次排列分布的第一参考层、第二参考层、第三参考层及第四参考层,所述第三方向平行于所述衬底且与所述第一方向相交,所述第一参考层和所述第二参考层之间设有第一隔离区,所述第二参考层和所述第三参考层之间设有第二隔离区,所述第三参考层和所述第四参考层之间设有第三隔离区,所述第一隔离区和所述第三隔离区由同一次对准曝光工艺形成,所述第二隔离区与所述第一隔离区由不同次的对准曝光工艺形成,所述量测方法还包括:
获取所述第一隔离区中沿所述第二方向分布的两个端点在所述第一辅助面上的正投影的连接线的中点,以作为第一提取点;
获取所述第二隔离区中沿所述第二方向分布的两个端点在所述第一辅助面上的正投影的连接线的中点,以作为第二提取点;
获取所述第三隔离区中沿所述第二方向分布的两个端点在所述第一辅助面上的正投影的连接线的中点,以作为第三提取点;
计算所述第一提取点与所述第二提取点在所述第二方向上的距离,以作为第一距离;
计算所述第三提取点与所述第二提取点在所述第二方向上的距离,以作为第二距离;
根据所述第一距离和所述第二距离确定用于形成所述第一隔离区和所述第三隔离区的对准曝光工艺与用于形成所述第二隔离区的对准曝光工艺在所述第二方向上的套刻误差。
4.根据权利要求3所述的量测方法,其特征在于,所述第三方向与所述第一方向的夹角小于90°,所述量测方法还包括:
获取所述第一隔离区中沿所述第一方向分布的两个端点在所述第二辅助面上的正投影的连接线的中点,以作为第四提取点;
获取所述第二隔离区中沿所述第一方向分布的两个端点在所述第二辅助面上的正投影的连接线的中点,以作为第五提取点;
获取所述第三隔离区中沿所述第一方向分布的两个端点在所述第二辅助面上的正投影的连接线的中点,以作为第六提取点;
计算所述第四提取点与所述第五提取点在所述第一方向上的距离,以作为第三距离;
计算所述第六提取点与所述第五提取点在所述第一方向上的距离,以作为第四距离;
根据所述第三距离和所述第四距离确定用于形成所述第一隔离区和所述第三隔离区的对准曝光工艺与用于形成所述第二隔离区的对准曝光工艺在所述第一方向上的套刻误差。
5.根据权利要求4所述的量测方法,其特征在于,所述参考层为有源层,所述有源层沿所述第三方向延伸,所述当前层包括沿所述第二方向间隔分布的第一字线和第二字线,所述第一字线和所述第二字线均沿所述第一方向延伸,获取所述第一参考点和所述第一目标点,包括:
获取所述有源层沿所述第二方向分布的两个端点在所述第一辅助面上的正投影的连接线的中点,以作为所述第一参考点;
获取所述第一字线沿所述第二方向分布的两个端点在所述第一辅助面上的正投影的连接线的中点,以作为第一辅助点;
获取所述第二字线沿所述第二方向分布的两个端点在所述第一辅助面上的正投影的连接线的中点,以作为第二辅助点;并将所述第一辅助点和所述第二辅助点的连接线的中点作为所述第一目标点。
6.根据权利要求4所述的量测方法,其特征在于,所述参考层为有源层,所述有源层沿所述第三方向延伸,所述当前层包括沿所述第三方向间隔分布的第一电容接触结构和第二电容接触结构,获取所述第一参考点和所述第一目标点,包括:
获取所述有源层沿所述第二方向分布的两个端点在所述第一辅助面上的正投影的连接线的中点,以作为所述第一参考点;
获取所述第一电容接触结构沿所述第二方向分布的两个端点在所述第一辅助面上的正投影的连接线的中点,以作为第三辅助点;
获取所述第二电容接触结构沿所述第二方向分布的两个端点在所述第一辅助面上的正投影的连接线的中点,以作为第四辅助点;并将所述第三辅助点和所述第四辅助点的连接线的中点作为所述第一目标点。
7.根据权利要求6所述的量测方法,其特征在于,获取所述第二参考点以及所述第二目标点,包括:
获取所述有源层沿所述第一方向分布的两个端点在所述第二辅助面上的正投影的连接线的中点,以作为所述第二参考点;
获取所述第一电容接触结构沿所述第一方向分布的两个端点在所述第二辅助面上的正投影的连接线的中点,以作为第五辅助点;
获取所述第二电容接触结构沿所述第一方向分布的两个端点在所述第二辅助面上的正投影的连接线的中点,以作为第六辅助点;并将所述第五辅助点和所述第六辅助点的连接线的中点作为所述第二目标点。
8.根据权利要求7所述的量测方法,其特征在于,所述半导体结构还包括位线接触结构,所述位线接触结构设于所述有源层上,且位于所述第一电容接触结构和所述第二电容接触结构之间,所述量测方法还包括:
获取所述位线接触结构中沿所述第二方向分布的两个端点在所述第一辅助面上的正投影的连接线的中点,以作为第三目标点;
获取所述位线接触结构中沿所述第一方向分布的两个端点在所述第二辅助面上的正投影的连接线的中点,以作为第四目标点;
将所述第一参考点和所述第三目标点在所述第二方向上的距离作为第三目标距离;将所述位线接触结构与所述有源层在设计版图中在所述第二方向上的对位差作为第三参考距离,根据所述第三目标距离和所述第三参考距离确定所述位线接触结构相对于所述有源层在所述第二方向上的套刻误差;
将所述第二参考点和所述第四目标点在所述第一方向上的距离作为第四目标距离;将所述位线接触结构与所述有源层在设计版图中在所述第一方向上的对位差作为第四参考距离,根据所述第四目标距离和所述第四参考距离确定所述位线接触结构相对于所述有源层在所述第一方向上的套刻误差。
9.根据权利要求4所述的量测方法,其特征在于,根据所述第一距离和所述第二距离确定用于形成所述第一隔离区和所述第三隔离区的对准曝光工艺与用于形成所述第二隔离区的对准曝光工艺在所述第二方向上的套刻误差,包括:
计算所述第一距离与所述第二距离的差值的二分之一,并将所述第一距离与所述第二距离的差值的二分之一作为用于形成所述第一隔离区和所述第三隔离区的对准曝光工艺与用于形成所述第二隔离区的对准曝光工艺在所述第二方向上的套刻误差。
10.根据权利要求9所述的量测方法,其特征在于,根据所述第三距离和所述第四距离确定用于形成所述第一隔离区和所述第三隔离区的对准曝光工艺与用于形成所述第二隔离区的对准曝光工艺在所述第一方向上的套刻误差,包括:
计算所述第三距离与所述第四距离的差值的二分之一,并将所述第三距离与所述第四距离的差值的二分之一作为用于形成所述第一隔离区和所述第三隔离区的对准曝光工艺与用于形成所述第二隔离区的对准曝光工艺在所述第一方向上的套刻误差。
11.根据权利要求2-10任一项所述的量测方法,其特征在于,所述半导体结构包括沿所述第一方向分布的阵列区和外围区,所述参考层和所述当前层均位于所述阵列区,所述外围区内设有外围电路层,所述量测方法还包括:
获取所述外围电路层沿所述第二方向分布的两个端点在所述第一辅助面上的正投影的连接线的中点,以作为第五目标点;
将所述第五目标点与所述第一参考点在所述第二方向上的距离作为第五目标距离;将所述外围电路层与所述参考层在设计版图中在所述第二方向上的对位差作为第五参考距离,根据所述第五目标距离和所述第五参考距离确定基于所述参考层时所述外围电路层在所述第二方向上的套刻误差;
获取所述外围电路层沿所述第一方向分布的两个端点在所述第二辅助面上的正投影的连接线的中点,以作为第六目标点;
计算所述第二参考点到所述第一辅助面的垂线段的中点和所述第六目标点到所述第一辅助面的垂线段的中点在所述第一方向上的距离,以作为第六目标距离,将所述外围电路层与所述参考层在设计版图中在所述第一方向上的对位差作为第六参考距离,根据所述第六目标距离和所述第六参考距离确定基于所述参考层时所述外围电路层在所述第一方向上的套刻误差。
12.一种半导体测试结构,其特征在于,所述半导体测试结构包括:
半导体结构,所述半导体结构包括形成于衬底上的参考层和当前层;
辅助层,位于所述衬底上,所述辅助层位于所述半导体结构的边缘区域,所述辅助层的下表面不高于所述参考层和所述当前层的下表面,所述辅助层的上表面的不低于所述参考层和所述当前层的上表面,所述辅助层包括第一辅助面,所述第一辅助面沿垂直于所述衬底的方向延伸且位于所述辅助层的上表面和所述辅助层的下表面之间,所述半导体结构沿第一方向的投影位于所述第一辅助面内,所述第一方向平行于所述衬底。
13.根据权利要求12所述的半导体测试结构,其特征在于,所述辅助层环绕所述半导体结构一周,所述辅助层包括沿垂直于所述衬底的方向延伸且位于所述辅助层的上表面和所述辅助层的下表面之间的四个辅助面,在平行于所述衬底的方向上,所述四个辅助面围成的图形的横截面为矩形,且所述辅助层中距离所述参考层最近的所述辅助面为所述第一辅助面;在所述辅助层中除所述第一辅助面之外的各所述辅助面中,与所述第一辅助面垂直,且距离所述参考层最近的所述辅助面为第二辅助面。
14.一种套刻误差校准方法,其特征在于,所述套刻误差校准方法包括:
形成参考层;
在所述参考层的表面形成待蚀刻膜层、掩膜层和光阻层;
根据权利要求1-11任一项所述的量测方法得到的所述套刻误差对用于对所述光阻层进行对准曝光工艺的掩膜版的位置进行修正;
以位置修正后的所述掩膜版为掩膜对所述光阻层进行对准曝光工艺以及形成图案化的光阻;
基于所述图案化的光阻对所述掩膜层及所述待蚀刻膜层进行蚀刻,以形成当前层。
15.一种套刻误差校准方法,其特征在于,所述套刻误差校准方法包括:
形成初始参考材料层;
对所述初始参考材料层进行第一次对准曝光工艺并蚀刻,以形成第二隔离区,蚀刻后的初始参考材料层作为参考材料层;
在所述参考材料层的表面形成掩膜层及光阻层;
根据权利要求4所述的量测方法得到的所述套刻误差在所述第一方向和所述第二方向上对用于对所述光阻层进行对准曝光工艺的掩膜版的位置进行修正;
以位置修正后的所述掩膜版为掩膜对所述光阻层进行对准曝光工艺以及形成图案化的光阻;
基于所述图案化的光阻对所述掩膜层及所述参考材料层进行蚀刻,以形成第一隔离区及第三隔离区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310463821.8A CN116165853B (zh) | 2023-04-26 | 2023-04-26 | 套刻误差量测方法、校准方法及半导体测试结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310463821.8A CN116165853B (zh) | 2023-04-26 | 2023-04-26 | 套刻误差量测方法、校准方法及半导体测试结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116165853A true CN116165853A (zh) | 2023-05-26 |
CN116165853B CN116165853B (zh) | 2023-09-29 |
Family
ID=86413621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310463821.8A Active CN116165853B (zh) | 2023-04-26 | 2023-04-26 | 套刻误差量测方法、校准方法及半导体测试结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116165853B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116755300A (zh) * | 2023-08-21 | 2023-09-15 | 合肥晶合集成电路股份有限公司 | 套刻误差的量测方法、其装置及光刻系统 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4791586A (en) * | 1984-12-26 | 1988-12-13 | Hitachi, Ltd. | Method of and apparatus for checking geometry of multi-layer patterns for IC structures |
EP1341046A2 (en) * | 2002-03-01 | 2003-09-03 | ASML Netherlands B.V. | Calibration methods, calibration substrates, lithographic apparatus and device manufacturing methods |
DE10345524A1 (de) * | 2003-09-30 | 2005-05-04 | Infineon Technologies Ag | Verfahren und Overlay-Meßstruktur zur Bestimmung eines relativen Versatzes zweier strukturierter Schaltungsmuster auf einem Halbleiterwafer mittels eines Rasterelektronenmikroskops |
US20050254030A1 (en) * | 2004-05-14 | 2005-11-17 | Asml Netherlands B.V. | Alignment system and method and device manufactured thereby |
US20060033916A1 (en) * | 2003-04-17 | 2006-02-16 | Nikon Corporation | Selection method, exposure method, selection unit, exposure apparatus, and device manufacturing method |
CN108490746A (zh) * | 2018-02-27 | 2018-09-04 | 安徽理工大学 | 一种光刻对准标记及其对准方法 |
CN111522209A (zh) * | 2020-06-03 | 2020-08-11 | 中科晶源微电子技术(北京)有限公司 | 套刻对准标记、套刻误差测量方法 |
CN113093475A (zh) * | 2020-01-08 | 2021-07-09 | 中芯国际集成电路制造(上海)有限公司 | 套刻精度检测方法及套刻偏差补偿方法 |
US20220121130A1 (en) * | 2020-10-15 | 2022-04-21 | Changxin Memory Technologies, Inc. | Control method and device of overlay accuracy |
-
2023
- 2023-04-26 CN CN202310463821.8A patent/CN116165853B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4791586A (en) * | 1984-12-26 | 1988-12-13 | Hitachi, Ltd. | Method of and apparatus for checking geometry of multi-layer patterns for IC structures |
EP1341046A2 (en) * | 2002-03-01 | 2003-09-03 | ASML Netherlands B.V. | Calibration methods, calibration substrates, lithographic apparatus and device manufacturing methods |
US20060033916A1 (en) * | 2003-04-17 | 2006-02-16 | Nikon Corporation | Selection method, exposure method, selection unit, exposure apparatus, and device manufacturing method |
DE10345524A1 (de) * | 2003-09-30 | 2005-05-04 | Infineon Technologies Ag | Verfahren und Overlay-Meßstruktur zur Bestimmung eines relativen Versatzes zweier strukturierter Schaltungsmuster auf einem Halbleiterwafer mittels eines Rasterelektronenmikroskops |
US20050254030A1 (en) * | 2004-05-14 | 2005-11-17 | Asml Netherlands B.V. | Alignment system and method and device manufactured thereby |
CN108490746A (zh) * | 2018-02-27 | 2018-09-04 | 安徽理工大学 | 一种光刻对准标记及其对准方法 |
CN113093475A (zh) * | 2020-01-08 | 2021-07-09 | 中芯国际集成电路制造(上海)有限公司 | 套刻精度检测方法及套刻偏差补偿方法 |
CN111522209A (zh) * | 2020-06-03 | 2020-08-11 | 中科晶源微电子技术(北京)有限公司 | 套刻对准标记、套刻误差测量方法 |
US20220121130A1 (en) * | 2020-10-15 | 2022-04-21 | Changxin Memory Technologies, Inc. | Control method and device of overlay accuracy |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116755300A (zh) * | 2023-08-21 | 2023-09-15 | 合肥晶合集成电路股份有限公司 | 套刻误差的量测方法、其装置及光刻系统 |
CN116755300B (zh) * | 2023-08-21 | 2023-11-14 | 合肥晶合集成电路股份有限公司 | 套刻误差的量测方法、其装置及光刻系统 |
Also Published As
Publication number | Publication date |
---|---|
CN116165853B (zh) | 2023-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN116165853B (zh) | 套刻误差量测方法、校准方法及半导体测试结构 | |
US7282422B2 (en) | Overlay key, method of manufacturing the same and method of measuring an overlay degree using the same | |
CN111312691B (zh) | 一种套刻对准标记结构、套刻对准测量方法及半导体器件 | |
CN112201645B (zh) | 套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法 | |
US20090040536A1 (en) | Mark for alignment and overlay, mask having the same, and method of using the same | |
US7288848B2 (en) | Overlay mark for measuring and correcting alignment errors | |
US6841890B2 (en) | Wafer alignment mark for image processing including rectangular patterns, image processing alignment method and method of manufacturing semiconductor device | |
US7485975B2 (en) | Alignment error measuring mark and method for manufacturing semiconductor device using the same | |
CN112882346A (zh) | 套刻补偿的方法及其系统 | |
US7999399B2 (en) | Overlay vernier key and method for fabricating the same | |
US6987053B2 (en) | Method of evaluating reticle pattern overlay registration | |
CN113257704B (zh) | 套刻精度的检测方法及其检测结构 | |
US8234602B2 (en) | Semiconductor-device manufacturing method | |
US20070296935A1 (en) | Substrate having alignment marks and method of obtaining alignment information using the same | |
US20040092080A1 (en) | Marks and method for multi-layer alignment | |
CN114200780B (zh) | 一种套刻对准标记结构及相关方法和器件 | |
JP3036472B2 (ja) | 半導体装置及びそのマスク位置合わせズレ寸法測定方法 | |
CN115843179A (zh) | 半导体结构及其制作方法、存储器 | |
CN114167687B (zh) | 套刻误差动态抽样测量方法及装置 | |
KR100866747B1 (ko) | 반도체 소자의 오버레이 버니어 및 그 형성 방법 | |
CN112713101B (zh) | 电容打开层的套刻误差回补方法 | |
KR960007621B1 (ko) | 반도체 소자의 중첩 오차 보정방법 | |
US20060266953A1 (en) | Method and system for determining a positioning error of an electron beam of a scanning electron microscope | |
Hinnen et al. | Flexible alignment mark design applications using a next generation phase grating alignment system | |
CN116741752A (zh) | 一种套刻精度的测量方法和测量图形 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |