CN112201645B - 套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法 - Google Patents

套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法 Download PDF

Info

Publication number
CN112201645B
CN112201645B CN202010988212.0A CN202010988212A CN112201645B CN 112201645 B CN112201645 B CN 112201645B CN 202010988212 A CN202010988212 A CN 202010988212A CN 112201645 B CN112201645 B CN 112201645B
Authority
CN
China
Prior art keywords
overlay mark
overlay
mark
layer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010988212.0A
Other languages
English (en)
Other versions
CN112201645A (zh
Inventor
冯奕程
黄宇恒
陈帮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202010988212.0A priority Critical patent/CN112201645B/zh
Publication of CN112201645A publication Critical patent/CN112201645A/zh
Priority to PCT/CN2021/078899 priority patent/WO2022057214A1/zh
Priority to US18/169,219 priority patent/US20230194998A1/en
Application granted granted Critical
Publication of CN112201645B publication Critical patent/CN112201645B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7046—Strategy, e.g. mark, sensor or wavelength selection
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本申请提供一种套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法。该套刻标识包括第一制层上的第一套刻标识以及第二制层上的第二套刻标识，第一制层与第二制层层叠设置，其中，第一套刻标识包括至少一个第一套刻标记，第一套刻标记为圆形；第二套刻标识包括第二套刻标记，第二套刻标记为包括多个直线型图形的中心对称图形。该套刻标识中的第一套刻标识能够设计在需要进行开孔制程的制层上，以基于该套刻标识对需要进行开孔制程的制层的套刻误差进行测量。

Description

套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法
技术领域
本发明涉及集成电路技术领域，尤其涉及一种套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法。
背景技术
套刻误差是指晶圆相邻两层图形之间的偏移值，由于集成电路芯片的制造是通过多层制层层叠设置而成，如果相邻制层没有对准，芯片将无法正常工作。因此，保证晶圆相邻制层对准显得尤为重要。
目前，为了实现相邻两层制层的对准，一般会在当层制层上设置第一对准标识，在前层制层上设置第二对准标识，然后基于第一对准标识和第二对准标识获取当层制层的套刻误差。
然而，在需要进行开孔制程的制层上，因其特殊工艺要求无法设计正常图形以进行当前制层的套刻误差测量。
发明内容
本申请提供一种套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法，该套刻标识能够解决在需要进行开孔制程的制层上，因其特殊工艺要求无法设计正常图形以进行当前制层的套刻误差测量的问题。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种套刻标识。该套刻标识包括第一制层上的第一套刻标识以及第二制层上的第二套刻标识，第一制层与第二制层层叠设置，其中，第一套刻标识包括至少一个第一套刻标记，第一套刻标记为圆形；第二套刻标识包括第二套刻标记，第二套刻标记为包括多个直线型图形的中心对称图形。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种晶圆的套刻误差测量方法。该方法包括采集第一制层上的第一套刻标识以及第二制层上的第二套刻标识；其中，第一制层与第二制层层叠设置，第一套刻标识包括至少一个第一套刻标记，第一套刻标记为圆形；第二套刻标识包括第二套刻标记，第二套刻标记为包括多个直线型图形的中心对称图形；基于第一套刻标识和第二套刻标识对第一制层的套刻误差进行测量，以得到第一制层的套刻误差。
为解决上述技术问题，本申请采用的又一个技术方案是：提供一种晶圆的堆叠方法，该方法包括：将第一晶圆与第二晶圆键合；其中，第一晶圆上形成有第一套刻标识，第一套刻标识在进行开孔制程的同时形成，且第一套刻标识包括至少一个第一套刻标记，第一套刻标记为圆形；第二晶圆上形成有第二套刻标识；采集第一晶圆上的第一套刻标识以及第二晶圆上的第二套刻标识；基于第一套刻标识和第二套刻标识对第一晶圆的套刻误差进行测量，以得到第一晶圆的套刻误差；将套刻误差反馈至曝光系统，以对下一批晶圆制程进行补偿。
本申请提供的套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法，该套刻标识包括第一制层上的第一套刻标识以及第二制层上的第二套刻标识，通过将第一套刻标识设置成包括至少一个第一套刻标记，并使第一套刻标记为圆形，以避免在第一套刻标记中填充导电材料的过程中，出现导电材料填充不充分，而导致第一套刻标记内的导电材料断层的问题，从而使该第一套刻标识能够设计在该需要进行开孔制程的制层上；同时，通过将第二套刻标识设置成包括第二套刻标记，将第二套刻标记设置为包括多个直线型的中心对称图形，以利用该第一套刻标识和第二套刻标识对第一制层上的套刻误差进行测量，进而获取第一制层的套刻误差制程能力，有效提高产品的良率。
附图说明
图1为本申请一实施例提供的套刻标识的结构示意图；
图2为本申请一实施例提供的第一制层和第二制层的位置示意图；
图3为本申请第一实施例提供的第一套刻标识的结构示意图；
图4为本申请第二实施例提供的第一套刻标识的结构示意图；
图5为本申请第三实施例提供的第一套刻标识的结构示意图；
图6为本申请第一实施例提供的第二套刻标记的结构示意图；
图7为本申请第二实施例提供的第二套刻标记的结构示意图；
图8为本申请第一实施例提供的第一套刻标识在第二制层上的投影与第二套刻标识的位置示意图；
图9为本申请第二实施例提供的第一套刻标识在第二制层上的投影与第二套刻标识的位置示意图；
图10为本申请第三实施例提供的第一套刻标识在第二制层上的投影与第二套刻标识的位置示意图；
图11为本申请第四实施例提供的第一套刻标识在第二制层上的投影与第二套刻标识的位置示意图；
图12为本申请第五实施例提供的第一套刻标识在第二制层上的投影与第二套刻标识的位置示意图；
图13为本申请第一实施例提供的晶圆的套刻误差测量方法的流程图；
图14为本申请一具体实施例提供的图13中步骤S12的子流程图；
图15为本申请另一具体实施例提供的图13中步骤S12的子流程图
图16为本申请一实施例提供的晶圆的堆叠方法的流程图；
图17为本申请一实施例提供的晶圆的套刻误差测量系统的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
在晶圆堆叠过程中，经常需要进行一些深孔制程工艺，然后进行后续制程的连接；但在堆叠过程中，为了实现相邻制层之间的对准，经常需要在晶圆的相应制层上设计套刻标记，以利用套刻标记进行对准；但现有的套刻标记是在晶圆的切割道刻蚀形成贯穿晶圆的矩形开口，在矩形开口内填充导电材料形成套刻标记；然而，由于矩形开口存在4个拐角，在矩形开口里填充导电材料时，矩形开口的拐角处导电材料填充不均匀，导致套刻标记内的导电材料断层，尤其随着晶圆厚度增厚，特别是当晶圆厚度大于10μm，导电材料填充深宽比增大，该问题更加严重，套刻标记内的导电材料断层会向套刻标记周围延伸，甚至延伸至器件区，引起器件内部产生裂缝；从而使得该晶圆上无法设计该矩形开口以进行当前制层的套刻误差测量。为此，本申请实施例提供一种套刻标识，该套刻标识能够设计在需要进行开孔制程的晶圆上，以利用该套刻标识对需要进行开孔制程的晶圆的套刻误差进行测量，从而获取该晶圆的套刻误差制程能力，有效提高了产品的良率。
下面结合附图和实施例对本申请进行详细的说明。
请参阅图1和图2，其中，图1为本申请一实施例提供的套刻标识的结构示意图，图2为本申请一实施例提供的第一制层和第二制层的位置示意图；在本实施例中，提供一种套刻标识10，该套刻标识10能够用于对需要进行开孔制程的套刻误差进行测量。具体的，该套刻标识10包括第一套刻标识11和第二套刻标识12；其中，第一套刻标识11设置在第一制层21上，第二套刻标识12设置在第二制层22上，且第一制层21与第二制层22层叠设置。
其中，第一套刻标识11具体可用于测量需要进行圆形开孔制程的晶圆的套刻误差，且第一套刻标识11在形成圆形开孔制程的同时形成。
参见图3至图5，其中，图3为本申请第一实施例提供的第一套刻标识的结构示意图；图4为本申请第二实施例提供的第一套刻标识的结构示意图；图5为本申请第三实施例提供的第一套刻标识的结构示意图；该第一套刻标识11包括至少一个第一套刻标记111，且该第一套刻标记111的横截面形状为圆形，相比于矩形套刻标记，能够避免在第一套刻标记111中填充导电材料的过程中，出现导电材料填充不充分，导致第一套刻标记111内的导电材料断层的问题，从而使该第一套刻标识111能够设计在该需要进行开孔制程的晶圆上；在一具体实施例中，第一套刻标识11具体可用于测量需要进行圆形开孔制程的晶圆的套刻误差，且形成所述圆形开孔制程的同时形成第一套刻标识11，该第一套刻标识11的第一套刻标记111具体可为圆形通孔，该圆形通孔与晶圆上第一制层21开设的其它通孔的延伸方向相同，第一套刻标识11可为设置在第一制层21上用于连通第一制层21和第二制层22的至少一个导电孔，即，第一套刻标识11可同时兼做用于电连接第一制层21和第二制层22的导电孔使用。
在一具体实施例中，参见图3，第一套刻标识11包括一个第一套刻标记111，一个第一套刻标记111设置在晶圆的非器件区，即，设置在没有安装电子元器件的其它区域；比如，第一套刻标记111设置在晶圆的切割道所在的位置，以避开电子元器件所在的位置。
在另一具体实施例中，参见图4和图5，第一套刻标识11包括至少两个第一套刻标记111，且至少两个第一套刻标记111沿同一圆周分布，即，至少两个第一套刻标记111的圆心在同一圆所在的圆周上。
在一实施例中，每相邻两个第一套刻标记111之间的间距相同；比如，在一具体实施例中，第一套刻标识11包括三个第一套刻标记111，三个第一套刻标记111沿同一圆周分布，且三个第一套刻标记111的圆心位于一等边三角形的三个顶点(参见图4)；在另一具体实施例中，第一套刻标识11包括四个第一套刻标记111，四个第一套刻标记111沿同一圆周分布，且四个第一套刻标记111的圆心位于一正方形的四个顶点(参见图5)。
当然，在其它实施例中，至少两个第一套刻标记111沿着圆周方向上每相邻两个第一套刻标记111之间的距离相同；可以理解的是，此时，当第一套刻标识11包括三个第一套刻标记111时，三个第一套刻标记111的圆心可能位于一等腰三角形(不等边)的三个顶点，也可位于一等边三角形的三个顶点。当第一套刻标识11包括四个第一套刻标记111时，四个第一套刻标记111的圆心可处于一等腰梯形的四个顶点，本实施例对此并不加以限制，只要至少两个第一套刻标记111沿同一圆周分布，即，围绕同一圆心分布即可。
其中，第二套刻标识12包括第二套刻标记，第二套刻标记为包括多个直线型图形的中心对称图形。当然，在其他实施例中，第二套刻标识12也可为圆形或非对称图形，本实施例对此并不加以限制。
在一实施例中，参见图6和图7，其中，图6为本申请第一实施例提供的第二套刻标记的结构示意图；图7为本申请第二实施例提供的第二套刻标记的结构示意图；第二套刻标记由第一组直线型图形和第二组直线型图形构成，第一组直线型图形包括两个相互平行的第一直线型图形，第二组直线型图形包括两个相互平行的第二直线型图形，第二直线型图形垂直于第一直线型图形；在一具体实施例中，相邻的两个第一直线型图形和第二直线型图形互相连接，以形成一闭合图形(参见图6)；在另一具体实施例中，相邻两个第一直线型图形和第二直线型图形间隔设置，以形成非闭合图形(参见图7)，以下实施例均以此为例。
在一实施例中，第一套刻标识11在第二制层22上的投影位于第二套刻标识12围成的封闭区域内，且第一套刻标识11的投影与第二套刻标识12不相交。具体的，参见图8至图10，其中，图8为本申请第一实施例提供的第一套刻标识在第二制层上的投影与第二套刻标识的位置示意图；图9为本申请第二实施例提供的第一套刻标识在第二制层上的投影与第二套刻标识的位置示意图；图10为本申请第三实施例提供的第一套刻标识在第二制层上的投影与第二套刻标识的位置示意图；当第一套刻标识11包括一个第一套刻标记111时，第一套刻标识11在第二制层22上的投影位于第二套刻标识12围成的封闭区域内的示意图可参见图8；当第一套刻标识11包括三个或四个第一套刻标记111时，第一套刻标识11在第二制层22上的投影位于第二套刻标识12围成的封闭区域内的示意图可参见图9和图10。
在另一实施例中，第一套刻标识11在第二制层22上的投影位于第二套刻标识12围成的封闭区域外，且第一套刻标识11的投影与第二套刻标识12不相交。具体的，参见图11至图12，其中，图11为本申请第四实施例提供的第一套刻标识在第二制层上的投影与第二套刻标识的位置示意图；图12为本申请第五实施例提供的第一套刻标识在第二制层上的投影与第二套刻标识的位置示意图；当第一套刻标识11包括三个第一套刻标记111时，第一套刻标识1在第二制层22上的投影位于第二套刻标识12围成的封闭区域外的示意图可参见图11；当第一套刻标识11包括四个第一套刻标记111时，第一套刻标识11在第二制层22上的投影位于第二套刻标识12围成的封闭区域外的示意图可参见图12。
本实施例提供的套刻标识10，该套刻标识10包括第一制层21上的第一套刻标识11以及第二制层22上的第二套刻标识12，通过将第一套刻标识11设置成包括至少一个第一套刻标记111，并使第一套刻标记111为圆形，以避免在第一套刻标记111中填充导电材料的过程中，出现导电材料填充不充分，而导致第一套刻标记111内的导电材料断层的问题，从而使该第一套刻标识11能够设计在该需要进行开孔制程的第一制层21上；同时，通过将第二套刻标识12设置成包括第二套刻标记，将第二套刻标记设置为包括多个直线型的中心对称图形，以利用该第一套刻标识11和第二套刻标识12对第一制层21上的套刻误差进行测量，进而获取第一制层21的套刻误差制程能力，有效提高产品良率。
请参阅图13，图13为本申请第一实施例提供的晶圆的套刻误差测量方法的流程图；在本实施例中，提供一种晶圆的套刻误差测量方法，该方法能够用于测量需要进行开孔制程的晶圆的套刻误差；具体的，该方法包括：
步骤S11：采集第一制层上的第一套刻标识以及第二制层上的第二套刻标识。
其中，第一套刻标识11包括至少一个第一套刻标记111，第一套刻标记111为圆形；第二套刻标识12包括第二套刻标记，第二套刻标记为包括多个直线型图形的中心对称图形；具体的，第一套刻标识11和第二套刻标识12的具体结构与功能以及第一套刻标识11与第二套刻标识12的位置关系可参见上述实施例提供的套刻标识10中的第一套刻标识11和第二套刻标识12的结构与功能以及二者之间的位置关系的相关记载，在此不再赘述。
步骤S12：基于第一套刻标识和第二套刻标识对第一制层的套刻误差进行测量，以得到第一制层的套刻误差。
具体的，可通过测量单元执行步骤S12；在一具体实施例中，参见图14，图14为本申请一具体实施例提供的图13中步骤S12的子流程图；在该实施例中，当第一制层21与第二制层22层叠之后，若二者完全对准，第一套刻标识11的几何中心点在第二制层22上的投影与第二套刻标识12的几何中心点重合；此时，步骤S12具体包括：
步骤S121：获取第一套刻标识的几何中心点的坐标，以作为第一坐标。
步骤S122：获取第二套刻标识的几何中心点的坐标，以作为第二坐标。
在具体实施过程中，当第一制层21与第二制层22层压之后，将得到的产品放置到量测机台上，然后通过量测机台获取第一制层21上第一套刻标识11的几何中心点坐标和第二套刻标识12的几何中心点坐标；具体方式获取方式可参见现有技术，且可实现相同或相似的技术效果，在此不再赘述；在具体实施过程中，量测机台同时获取第一套刻标识11相对于第二套刻标识12的偏转角度。
步骤S123：获取第一坐标与第二坐标的差值，以得到第一制层的套刻误差。
具体的，可通过第一坐标和第二坐标获取第一制层21相对第二制层22在横轴方向和纵轴方向上的水平偏移值，进而得到第一制层21的套刻误差；可以理解的是，套刻误差具体可包括横轴方向和纵轴方向上的水平偏移值以及偏转角度。
比如，获得的第一坐标为(X1，Y1)，第二坐标为(X2，Y2)，则横轴方向的水平偏移值X0为X1-X2，纵轴方向上的水平偏移值Y0为Y1-Y2，第一套刻标识11相对于第二套刻标识12的偏转角度为α0，其中，X0，Y0，α0即为套刻误差数据。
在另一具体实施例中，参见图15，图15为本申请另一具体实施例提供的图13中步骤S12的子流程图；第一套刻标识11的几何中心点在第二制层22上的投影与第二套刻标识12的几何中心点错位；即，第一套刻标识11的几何中心点在第二制层22上的投影与第二套刻标识12的几何中心点没有重合；此时，步骤S12具体包括：
步骤S131：获取第一套刻标识与第二套刻标识的理论偏移值。
可以理解的是，当第一套刻标识11的几何中心点在第二制层22上的投影与第二套刻标识12的几何中心点不在同一位置时，二者将对应不同的坐标，获取第一套刻标识11和第二套刻标识12的几何中心点坐标以及偏转角度，然后根据第一套刻标识11和第二套刻标识12的几何中心点的坐标获取第一套刻标识11相对于第二套刻标识12在横轴和纵轴方向上的理论水平偏移值，以得到该理论偏移值；可以理解的是，该理论偏移值包括横轴方向和纵轴方向上的理论水平偏移值以及偏转角度。
比如，第一制层21上的第一套刻标识11的坐标为(X1，Y1)，第二制层22上的第二套刻标识12的坐标为(X2，Y2)，则第二套刻标识12相对于第一套刻标识11在横轴方向的理论水平偏移值X0＝X1-X2，在纵轴方向上的理论水平偏移值Y0＝Y1-Y2，第一套刻标识11相对于第二套刻标识12的偏转角度为α0，进而获取理论偏移值X0、Y0、α0。
步骤S132：获取第一套刻标识的几何中心点的坐标，以作为第一坐标。
步骤S133：获取第二套刻标识的几何中心点的坐标，以作为第二坐标。
其中，第一坐标和第二坐标可为二维坐标。
具体的，步骤S132至步骤S133的具体实施过程可参见上述步骤S121至步骤S122的具体实施过程，且可实现相同或相似的技术效果，在此不再赘述；具体的，在获取第一坐标和第二坐标的同时获取第一套刻标识11相对于第二套刻标识12的偏转角度。
步骤S134：获取第一坐标与第二坐标的差值，以作为实际偏移值。
具体的，根据第一坐标与第二坐标获取第一套刻标识11在横轴和纵轴方向上的实际水平偏移值，获取实际水平偏移值的具体实施过程可参见上述理论水平偏移值的具体方式，在此不再赘述。
步骤S135：获取实际偏移值与理论偏移值的差值，以得到第一制层的套刻误差。
比如，理论偏移值数据为(X0，Y0，α0)，实际偏移值数据为(X3，Y3，α3)，则套刻误差为(X3-X0，Y3-Y0，α3-α0)；其中，X为横轴方向的水平偏移值，Y为纵轴方向上的水平偏移值，α为偏转角度。
本实施例提供的晶圆的套刻误差测量方法，通过采集第一制层21上的第一套刻标识11以及第二制层22上的第二套刻标识12，然后基于第一套刻标识11和第二套刻标识12对第一制层21的套刻误差进行测量，以得到第一制层21的套刻误差；其中，由于第一套刻标记111为圆形，能够避免在第一套刻标记111中填充导电材料的过程中，出现导电材料填充不充分，而导致第一套刻标记111内的导电材料断层的问题，从而使该第一套刻标识11能够设计在该需要进行开孔制程的第一制层21上；并利用该第一套刻标识11和第二套刻标识12对该第一制层21的套刻误差进行测量，进而获取第一制层21的套刻误差制程能力，有效提高产品良率。
请参阅图16，图16为本申请一实施例提供的晶圆的堆叠方法的流程图；在本实施例中，提供一种晶圆的堆叠方法，该方法预先在检测单元中将第一套刻标识11和第二套刻标识12设置为标准图形；具体的，该方法包括：
步骤S41：将第一晶圆与第二晶圆键合。
其中，第一晶圆上形成有第一套刻标识11，第二晶圆上形成有第二套刻标识12；具体的，第一套刻标识11包括至少一个第一套刻标记111，第一套刻标记111为圆形；且第一套刻标记111具体可为圆形通孔，并在进行圆形开孔制程的同时形成。第二套刻标识12包括第二套刻标记，第二套刻标记为包括多个直线型图形的中心对称图形；具体的，第一套刻标识11和第二套刻标识12的具体结构与功能以及第一套刻标识11与第二套刻标识12的位置关系可参见上述实施例提供的套刻标识10中的第一套刻标识11和第二套刻标识12的结构与功能以及二者之间的位置关系的相关记载，在此不再赘述。可以理解的是，该第一晶圆即相当于上述实施例中的第一制层21，第二晶圆即相当于上述实施例中的第二制层22。
在具体实施过程中，在第一晶圆远离第一晶圆与第二晶圆键合界面的一侧表面开设至少一个圆形孔并填充材料，以形成第一套刻标识11。具体的，圆形孔开设在第一晶圆的非器件区，比如，第一晶圆的切割道所在的位置；在具体实施过程中，可在该圆形孔中填充导电材料，以在用作第一套刻标识11的过程中，能够同时连通第一晶圆和第二晶圆。
具体的，本实施例中至少一个圆形孔的结构及设置方式与上述实施例提供的套刻标识10的结构及设置方式相同或相似，且可实现相同或相似的技术效果，在此不再赘述。
步骤S42：采集第一晶圆上的第一套刻标识以及第二晶圆上的第二套刻标识。
步骤S43：基于第一套刻标识和第二套刻标识对第一晶圆的套刻误差进行测量，以得到第一晶圆的套刻误差。
具体的，步骤S42至步骤S43的具体实施过程与上述步骤S11至步骤S12的具体实施过程相同或相似，且可实现相同或相似的技术效果，具体可参见上文。
步骤S44：将套刻误差反馈至曝光系统，以对下一批晶圆制程进行补偿。
具体的，量测机台测得套刻误差之后，可通过反馈单元将套刻误差反馈至曝光系统，以使曝光系统基于该套刻误差建立光刻制程调节机制，以对下一批晶圆制程进行调节补偿，进而提高晶圆之间的对准精度，同时提高产品良率。
在具体实施例过程中，可根据第一套刻标识11开发新的套刻误差量测程式，然而基于该新开发的套刻误差量测程式，调整相应的APC数据反馈单元，以将套刻误差反馈至曝光系统，进而对下一批晶圆堆叠制程进行补偿。
本实施例提供的晶圆的堆叠方法，通过将第一套刻标记111设计成圆形，以使该第一套刻标记111能够设置在需要进行开孔制程的晶圆上，从而利用该第一套刻标记111对需要进行开孔制程的晶圆的套刻误差进行测量，以获得当前晶圆的套刻误差；并通过将该套刻误差反馈至曝光系统，以在下一个晶圆堆叠制程中能够利用该套刻误差进行补偿，从而避免堆叠过程中晶圆之间再次发生偏移，进而提高产品良率。
参见图17，图17为本申请一实施例提供的晶圆的套刻误差测量系统的结构示意图。在本实施例中，提高一种晶圆的套刻误差测量系统50，该系统50具体包括采集单元51和检测单元52。
其中，采集单元51用于采集第一制层21上的第一套刻标识11以及第二制层22上的第二套刻标识12；其中，第一制层21与第二制层22层叠设置；第一套刻标识11包括至少一个第一套刻标记111，第一套刻标记111为圆形；第二套刻标识12包括第二套刻标记，第二套刻标记为包括多个直线型图形的中心对称图形；具体的，第一套刻标识11和第二套刻标识12的具体结构与功能以及第一套刻标识11与第二套刻标识12的位置关系可参见上述实施例提供的套刻标识10中的第一套刻标识11和第二套刻标识12的结构与功能以及二者之间的位置关系的相关记载，在此不再赘述。
其中，测量单元用于基于第一套刻标识11和第二套刻标识12对第一制层21的套刻误差进行测量，以得到第一制层21的套刻误差。
在一具体实施例中，当第一制层21与第二制层22层叠之后，若二者完全对准，第一套刻标识11的几何中心点在第二制层22上的投影与第二套刻标识12的几何中心点重合时，测量单元具体用于获取第一套刻标识11的几何中心点的坐标，以作为第一坐标；获取第二套刻标识12的几何中心点的坐标，以作为第二坐标，同时获取第一套刻标识11相对于第二套刻标识12的偏转角度；然后获取第一坐标与第二坐标的差值，以得到第一制层21的套刻误差。
在另一具体实施例中，第一套刻标识11的几何中心点在第二制层22上的投影与第二套刻标识12的几何中心点错位；即，第一套刻标识11的几何中心点在第二制层22上的投影与第二套刻标识12的几何中心点不在同一个位置时，测量单元具体用于获取第一套刻标识11与第二套刻标识12的理论偏移值；然后依次获取第一套刻标识11的几何中心点的坐标，以作为第一坐标；获取第二套刻标识12的几何中心点的坐标，以作为第二坐标以及获取第一套刻标识11相对于第二套刻标识12的偏转角度；之后获取第一坐标与第二坐标的差值，以得到第一套刻标识11相对于第二套刻标识12的实际偏移值；最后获取实际偏移值与理论偏移值的差值，以得到第一制层21的套刻误差。
在一具体实施例中，该系统50具体还包括反馈单元，在具体实施过程中，测量单元得到套刻误差之后进一步通过反馈单元将该套刻误差反馈至曝光系统，以对下一批晶圆的制程进行补偿。
具体的，量测机台测得套刻误差之后，可通过反馈单元将套刻误差反馈至曝光系统，以使曝光系统基于该套刻误差建立光刻制程调节机制，以对下一批晶圆制程进行调节补偿，以提高产品良率。
在具体实施例中，可根据第一套刻标识11开发新的套刻误差量测程式，然而基于该新开发的套刻误差量测程式，调整相应的APC数据反馈单元，以将套刻误差反馈至曝光系统。
以上仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (9)

1.一种套刻标识，其特征在于，包括
第一制层上的第一套刻标识以及第二制层上的第二套刻标识，所述第一制层与所述第二制层层叠设置，其中，
所述第一套刻标识包括至少一个第一套刻标记，所述第一套刻标记为圆形；
所述第二套刻标识包括第二套刻标记，所述第二套刻标记为包括多个直线型图形的中心对称图形；所述第一套刻标识用于测量需要进行圆形开孔制程的晶圆的套刻误差，且形成所述圆形开孔制程的同时在所述圆形开孔填充导电材料形成所述第一套刻标识；所述第一套刻标识为设置在所述第一制层上用于电连接所述第一制层和所述第二制层的至少一个导电孔。
2.根据权利要求1所述的套刻标识，其特征在于，所述第一套刻标识包括至少两个所述第一套刻标记，至少两个所述第一套刻标记沿同一圆周分布，且设置在所述第一制层上的非器件区。
3.根据权利要求2所述的套刻标识，其特征在于，所述第二套刻标记由第一组直线型图形和第二组直线型图形构成，所述第一组直线型图形包括两个相互平行的第一直线型图形，所述第二组直线型图形包括两个相互平行的第二直线型图形，所述第二直线型图形垂直于所述第一直线型图形。
4.根据权利要求3所述的套刻标识，其特征在于，所述第一套刻标识在所述第二制层上的投影位于所述第二套刻标识围成的封闭区域内，且所述第一套刻标识的投影与所述第二套刻标识不相交。
5.根据权利要求3所述的套刻标识，其特征在于，所述第一套刻标识在所述第二制层上的投影位于所述第二套刻标识围成的封闭区域外，且所述第一套刻标识的投影与所述第二套刻标识不相交。
6.一种晶圆的套刻误差测量方法，其特征在于，包括：
采集第一制层上的第一套刻标识以及第二制层上的第二套刻标识；其中，所述第一制层与所述第二制层层叠设置，所述第一套刻标识包括至少一个第一套刻标记，所述第一套刻标记为圆形；所述第二套刻标识包括第二套刻标记，所述第二套刻标记为包括多个直线型图形的中心对称图形；所述第一套刻标识用于测量需要进行圆形开孔制程的晶圆的套刻误差，且形成所述圆形开孔制程的同时在所述圆形开孔填充导电材料形成所述第一套刻标识；所述第一套刻标识为设置在所述第一制层上用于电连接所述第一制层和所述第二制层的至少一个导电孔；
基于所述第一套刻标识和所述第二套刻标识对所述第一制层的套刻误差进行测量，以得到所述第一制层的套刻误差。
7.根据权利要求6所述的晶圆的套刻误差测量方法，其特征在于，所述基于所述第一套刻标识和所述第二套刻标识对所述第一制层的套刻误差进行测量，以得到所述第一制层的套刻误差的步骤具体包括：
获取所述第一套刻标识的几何中心点的坐标，以作为第一坐标；
获取所述第二套刻标识的几何中心点的坐标，以作为第二坐标；
获取所述第一坐标与所述第二坐标的差值，以得到所述第一制层的套刻误差。
8.根据权利要求6所述的晶圆的套刻误差测量方法，其特征在于，所述基于所述第一套刻标识和所述第二套刻标识对所述第一制层的套刻误差进行测量，以得到所述第一制层的套刻误差的步骤具体包括：
获取所述第一套刻标识与所述第二套刻标识的几何中心点的理论偏移值；
获取所述第一套刻标识的几何中心点的坐标，以作为第一坐标；
获取所述第二套刻标识的几何中心点的坐标，以作为第二坐标；
获取所述第一坐标与所述第二坐标的差值，以作为实际偏移值；
获取所述实际偏移值与所述理论偏移值的差值，以得到所述第一制层的套刻误差。
9.一种晶圆的堆叠方法，其特征在于，包括：
将第一晶圆与第二晶圆键合；其中，所述第一晶圆上形成有第一套刻标识，所述第一套刻标识在进行开孔制程的同时形成，且所述第一套刻标识包括至少一个第一套刻标记，所述第一套刻标记为圆形；所述第二晶圆上形成有第二套刻标识；所述第一套刻标识用于测量需要进行圆形开孔制程的晶圆的套刻误差，且形成所述圆形开孔制程的同时在所述圆形开孔填充导电材料形成所述第一套刻标识；所述第一套刻标识为设置在所述第一晶圆上用于电连接所述第一晶圆和所述第二晶圆的至少一个导电孔；
采集第一晶圆上的第一套刻标识以及第二晶圆上的第二套刻标识；
基于第一套刻标识和第二套刻标识对第一晶圆的套刻误差进行测量，以得到第一晶圆的套刻误差；
将套刻误差反馈至曝光系统，以对下一批晶圆制程进行补偿。
CN202010988212.0A 2020-09-18 2020-09-18 套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法 Active CN112201645B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010988212.0A CN112201645B (zh) 2020-09-18 2020-09-18 套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法
PCT/CN2021/078899 WO2022057214A1 (zh) 2020-09-18 2021-03-03 套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法
US18/169,219 US20230194998A1 (en) 2020-09-18 2023-02-15 Overlay mark, overlay error measurement method for wafer, and wafer stacking method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010988212.0A CN112201645B (zh) 2020-09-18 2020-09-18 套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法

Publications (2)

Publication Number Publication Date
CN112201645A CN112201645A (zh) 2021-01-08
CN112201645B true CN112201645B (zh) 2024-04-12

Family

ID=74015577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010988212.0A Active CN112201645B (zh) 2020-09-18 2020-09-18 套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法

Country Status (3)

Country Link
US (1) US20230194998A1 (zh)
CN (1) CN112201645B (zh)
WO (1) WO2022057214A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112201645B (zh) * 2020-09-18 2024-04-12 武汉新芯集成电路制造有限公司 套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法
CN113093479B (zh) * 2021-04-02 2022-10-28 长鑫存储技术有限公司 对准量测标记结构及对准量测方法
CN117276105B (zh) * 2023-02-27 2024-06-11 魅杰光电科技(上海)有限公司 半导体套准误差的量测方法
CN116203808B (zh) * 2023-04-20 2023-10-03 长鑫存储技术有限公司 套刻误差的量测方法及套刻标记

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5699282A (en) * 1994-04-28 1997-12-16 The United States Of America As Represented By The Secretary Of Commerce Methods and test structures for measuring overlay in multilayer devices
JP2000133695A (ja) * 1998-10-22 2000-05-12 Fujitsu Ltd 薄膜多層基板の製造方法
JP2004071749A (ja) * 2002-08-05 2004-03-04 Toppan Printing Co Ltd 多層回路配線板の製造方法
WO2004090980A2 (en) * 2003-04-08 2004-10-21 Aoti Operating Company, Inc. Overlay metrology mark
CN101937904A (zh) * 2009-06-23 2011-01-05 瑞萨电子株式会社 半导体器件及其制造方法
CN106024756A (zh) * 2016-05-16 2016-10-12 上海华力微电子有限公司 一种3d集成电路结构及其制造方法
WO2017148322A1 (zh) * 2016-02-29 2017-09-08 上海微电子装备（集团）股份有限公司 一种测量套刻误差的装置和方法
CN108417562A (zh) * 2018-03-19 2018-08-17 长江存储科技有限责任公司 套刻标记及其可靠性验证方法
CN110416078A (zh) * 2019-08-02 2019-11-05 武汉新芯集成电路制造有限公司 光刻工艺的扩张补偿的确定方法、装置及器件的制造方法
CN111158217A (zh) * 2020-01-02 2020-05-15 长江存储科技有限责任公司 一种套刻偏差的确定方法及系统
CN111415859A (zh) * 2020-03-30 2020-07-14 北京华镁钛科技有限公司 一种精确对位衬底玻璃通孔的制造方法
CN111522210A (zh) * 2020-06-03 2020-08-11 中科晶源微电子技术（北京）有限公司 套刻对准标记、套刻误差测量方法和套刻对准方法
CN111522209A (zh) * 2020-06-03 2020-08-11 中科晶源微电子技术（北京）有限公司 套刻对准标记、套刻误差测量方法
CN114446908A (zh) * 2020-11-05 2022-05-06 三星电子株式会社 硅通孔标记以及包含硅通孔标记的半导体器件和封装件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050091869A (ko) * 2004-03-11 2005-09-15 주식회사 하이닉스반도체 반도체소자의 정렬마크 및 그 형성방법
JP2007214352A (ja) * 2006-02-09 2007-08-23 Elpida Memory Inc 重ね合わせ測定マーク及びそのパターン形成方法
TWI373694B (en) * 2007-08-09 2012-10-01 Nanya Technology Corp Exposure methiod
NL1036032A1 (nl) * 2007-10-10 2009-04-15 Asml Netherlands Bv Overlay measurement on double patterning substrate.
US8102064B2 (en) * 2010-04-08 2012-01-24 Nanya Technology Corp. Electrical alignment mark set and method for aligning wafer stack
JP2012221998A (ja) * 2011-04-04 2012-11-12 Toshiba Corp 半導体装置ならびにその製造方法
US9754895B1 (en) * 2016-03-07 2017-09-05 Micron Technology, Inc. Methods of forming semiconductor devices including determining misregistration between semiconductor levels and related apparatuses
JP2019054150A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置の製造方法および半導体ウェハ
CN109904105B (zh) * 2019-01-29 2021-03-30 长江存储科技有限责任公司 晶圆键合装置以及晶圆对准方法
CN111312691B (zh) * 2020-03-02 2021-03-09 长江存储科技有限责任公司 一种套刻对准标记结构、套刻对准测量方法及半导体器件
CN112201645B (zh) * 2020-09-18 2024-04-12 武汉新芯集成电路制造有限公司 套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5699282A (en) * 1994-04-28 1997-12-16 The United States Of America As Represented By The Secretary Of Commerce Methods and test structures for measuring overlay in multilayer devices
JP2000133695A (ja) * 1998-10-22 2000-05-12 Fujitsu Ltd 薄膜多層基板の製造方法
JP2004071749A (ja) * 2002-08-05 2004-03-04 Toppan Printing Co Ltd 多層回路配線板の製造方法
WO2004090980A2 (en) * 2003-04-08 2004-10-21 Aoti Operating Company, Inc. Overlay metrology mark
CN101937904A (zh) * 2009-06-23 2011-01-05 瑞萨电子株式会社 半导体器件及其制造方法
WO2017148322A1 (zh) * 2016-02-29 2017-09-08 上海微电子装备（集团）股份有限公司 一种测量套刻误差的装置和方法
CN106024756A (zh) * 2016-05-16 2016-10-12 上海华力微电子有限公司 一种3d集成电路结构及其制造方法
CN108417562A (zh) * 2018-03-19 2018-08-17 长江存储科技有限责任公司 套刻标记及其可靠性验证方法
CN110416078A (zh) * 2019-08-02 2019-11-05 武汉新芯集成电路制造有限公司 光刻工艺的扩张补偿的确定方法、装置及器件的制造方法
CN111158217A (zh) * 2020-01-02 2020-05-15 长江存储科技有限责任公司 一种套刻偏差的确定方法及系统
CN111415859A (zh) * 2020-03-30 2020-07-14 北京华镁钛科技有限公司 一种精确对位衬底玻璃通孔的制造方法
CN111522210A (zh) * 2020-06-03 2020-08-11 中科晶源微电子技术（北京）有限公司 套刻对准标记、套刻误差测量方法和套刻对准方法
CN111522209A (zh) * 2020-06-03 2020-08-11 中科晶源微电子技术（北京）有限公司 套刻对准标记、套刻误差测量方法
CN114446908A (zh) * 2020-11-05 2022-05-06 三星电子株式会社 硅通孔标记以及包含硅通孔标记的半导体器件和封装件

Also Published As

Publication number Publication date
US20230194998A1 (en) 2023-06-22
WO2022057214A1 (zh) 2022-03-24
CN112201645A (zh) 2021-01-08

Similar Documents

Publication Publication Date Title
CN112201645B (zh) 套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法
US6849957B2 (en) Photomask including auxiliary mark area, semiconductor device and manufacturing method thereof
US9927719B2 (en) Overlay sampling methodology
US7933015B2 (en) Mark for alignment and overlay, mask having the same, and method of using the same
CN110620104B (zh) 测试片及其制造方法和晶圆键合缺陷的检测方法
US20210296392A1 (en) Flat Panel Array with the Alignment Marks in Active Area
US7485975B2 (en) Alignment error measuring mark and method for manufacturing semiconductor device using the same
CN112201572A (zh) 多层晶圆的堆叠方法及用于多层晶圆堆叠的系统
TW202013662A (zh) 用於重疊量測之非對稱重疊標記
CN101789386B (zh) 晶片对准的方法
TW201013748A (en) Alignment mark and defect inspection method
CN211404455U (zh) 一种套刻精度测量装置
CN116165853B (zh) 套刻误差量测方法、校准方法及半导体测试结构
KR100904732B1 (ko) 오정렬 가늠 마크를 이용한 정렬도 측정 방법
US5385289A (en) Embedded features for registration measurement in electronics manufacturing
CN114280902A (zh) 对准标记的制作方法及半导体器件的制作方法
CN110931380B (zh) 测试方法
CN113192930B (zh) 偏移检测结构及基板偏移的检测方法
CN114167687B (zh) 套刻误差动态抽样测量方法及装置
JPH01304721A (ja) 標識を有する半導体基板
CN116110889A (zh) 多层间套刻标记及其制备方法
JPH04255210A (ja) 位置合わせ方法
CN115332099A (zh) 用于焊盘过刻蚀的检测结构、制备及检测方法
JPH0364944A (ja) 電子回路装置の検査装置
CN117810108A (zh) 一种晶圆表面导电薄膜方块电阻测量方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant