JPH0364944A - 電子回路装置の検査装置 - Google Patents

電子回路装置の検査装置

Info

Publication number
JPH0364944A
JPH0364944A JP1201597A JP20159789A JPH0364944A JP H0364944 A JPH0364944 A JP H0364944A JP 1201597 A JP1201597 A JP 1201597A JP 20159789 A JP20159789 A JP 20159789A JP H0364944 A JPH0364944 A JP H0364944A
Authority
JP
Japan
Prior art keywords
patterns
pattern
resistances
resistance
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1201597A
Other languages
English (en)
Inventor
Hiroshi Sada
佐田 浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP1201597A priority Critical patent/JPH0364944A/ja
Publication of JPH0364944A publication Critical patent/JPH0364944A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、異なる2層以上の導体層もしくは半導体層を
用いる半導体装置の位置合わせ精度を電気的に検出する
検査装置に関するものである。
従来の技術 複数の導体層もしくは半導体層を用いて装置を製造する
際、層同志の位置合わせが重要になってきており、特に
微細化の進む半導体素子製造工程では歩留まりおよび品
質を決定する大きな要因となっている。
この位置合わせ精度を検査する実施例として第6図に示
す装置が用いられている。第6図(a)は平面図、(b
)はA−A断面図を示しており、21は基準となる層の
パターン、22および23は他の異なる層のパターンで
あり、パターン21の単位パターン間隔はthパターン
22および同23の各パターン間隔はtlとは異なるt
2で、それぞれ、等間隔に配列されている。また、24
はパターン21とパターン22および23を電気的に分
離する絶縁膜である。ここでパターンの位置合わせが完
全な場合に、第1図(alのパターン21とパターン2
2の例のように、中央位置Aで一致するようにパターン
を設計する。
以上の設計がなされたとき、パターン21と同22との
位置合わせは、X方向に対して、中央位置Aで完全に一
致していることがわかる。しかし、パターン21と同2
3との一致する位置は、Aでなく、Xの負方向に2本移
動した位置Bである。
このとき、パターン21とパターン23との位置、合わ
せはXの負方向にずれており、また、そのずれの量は、
パターン21および同23の間隔の差の絶対値1t+−
t21に一致する位置から、中央位置Aまでのパターン
の本数(ただし、Aの位置は含まない)をかけた値とな
る。よって、本例のパターン21と同23とのずれの量
は、2Xlt+−t21となる。本実施例ではX方向の
みで説明したが同一の装置を90’回転させた方向に設
置することでY方向の検出も可能である。
上記の位置合わせ精度の検出装置は目視検査によって容
易に読み取れる簡便かつ高精度のものであるが、人間の
目による判定であるため作業性が悪く、量産時の全数検
査は不可能である。また目視時の判断ミスによって読み
取り誤差を生ずる恐れもある。
この不具合を解消するため、第7図に示す装置を用いて
位置合わせ精度を電気的に検出する方法があり、以下、
図に従って説明する。本例はパターン21とパターン2
2およびパターン23との位置合わせ精度を求める装置
であり、同図(a)および(b)はそれぞれ装置の平面
図および断面図である。また、パターン22とパターン
23とは同一層膜を生成後に単一マスクを用いて形成し
たものであり、基準となるパターン21とそれぞれ面積
LXD、LXdで接触しており、パターン22とパター
ン23には電源24が接続しである。さらに同図(C)
は本装置の電気的な等価回路を示したものであり、抵抗
25.抵抗27.抵抗29はそれぞれパターン22.パ
ターン21.パターン23の抵抗で、それぞれ、r+、
  r2+  r、、と示しである。また抵抗26およ
び抵抗28はパターン21とパターン22、およびパタ
ーン21とパターン23の各接触抵抗であり、単位面積
当たりの接触抵抗をRとすると、それぞれ、R/(L−
D)。
R/(L−d)となる。ここで抵抗25.抵抗27゜抵
抗29が抵抗28に比べ十分小さく、かつD>dであれ
ば、同図(C1に示した回路は、第8図(alの等価回
路に近似できる。さらに、パターン21とパターン23
との接触面積は第7図(a)のY方向の位置合わせずれ
の影響を受けず、X方向のdの値にのみ関与するので、
電流値Iと重なり幅dとが比例することになり、第8図
山)のように、基準電流1o との比として、パターン
21とパターン23との位置合わせ精度を検出すること
ができる。
発明が解決しようとする課題 この装置は、前記の目視による手法の不具合を改善でき
る良い方策をもつものであるが、抵抗25゜抵抗26.
抵抗27および抵抗29のおのおのが抵抗28に比べ、
十分小さく無視し得るためには、重なり幅dを十分小さ
くしなければならない。ところが、この重なり幅dを小
さくするとパターン21およびパターン23の形成工程
の寸法ばらつきの影響を受けやすくなる。また、単位面
積当たりの接触抵抗Rは接触部の表面状態等の製造工程
の変動を受け、一定値を示さないため、測定精度が著し
く低下し、実用性に欠ける。
課題を解決するための手段 本発明は、2層の相対的位置を決定する位置合わせ精度
を、前記2層を互いに重ね合わせた2組を用いて、これ
ら2組の重なり幅に対応する抵抗値として換算可能な2
つの閉回路電流値によって検出できるようになしたもの
である。
作用 本発明によると、2層間の重なり具合を、2組の重なり
幅相当の電流値として、電気的に検出することにより、
接触抵抗のばらつきが小さくなって、その検出精度を高
くすることができる。
実施例 2つぎに、本発明を実施例によって詳しくのべる。
第1図は本発明実施例装置の概要を回路図に示した構造
のものであり、第7図に示した装置を2組配列しである
。同図(alは平面図、同図(blは断面図であり、1
および2は基準となるパターン、3〜6は位置合わせ精
度を求めたい層のパターンである。8および9は同一電
圧の電源であり、電源8の陽極および陰極がそれぞれパ
ターン3およびパターン4に接続してあり、また、電源
9の陽極および陰極がそれぞれパターン6およびパター
ン5に接続してあり、かつパターン4と同5とは互いに
接続されている。また、パターン1,2およびパターン
3〜6はそれぞれ同一生成膜を単一マスクを用いてエツ
チングしたものである。さらに本実施例装置の電気的な
等価回路を示したものが第1図(C)であり、抵抗9.
抵抗11.抵抗13゜抵抗14.抵抗16.抵抗18は
それぞれパターン3.パターン1.パターン4.パター
ン5.パターン2.パターン6の抵抗を示している。ま
た、抵抗10.抵抗12.抵抗15.抵抗17はそれぞ
れ、パターン1とパターン3.パターン1とパターン4
.パターン5とパターン2.パターン2とパターン6の
各接触部の抵抗であり、パターン1.2とパターン3〜
6間の単位面積当たりの接触抵抗Rを接触面積で割った
値を持っており、それぞれ、R/ (L−D+)、R/
 (L−dl)。
R/(L−dz)、R/(L−D2)である。
ここでパターン1およびパターン2.パターン3、パタ
ーン4.パターン5.パターン6の抵抗9.11.13
,14,16.18が接触抵抗12および15に比べ十
分小さければ無視することができ、かつD>dであれば
抵抗10および抵抗17も無視できるので第1図(e)
の等価回路は第2図(d)に示す等価回路に簡略化され
る。
次に本実施例装置の動作を第2図に従って説明する。同
図(a)、 (bl、 (C)は第1図(alの装置に
おいて第2図(d)に示した抵抗12および15の近傍
の拡大図であり、図のX方向の位置関係を示す3つの例
である。パターン1.2.4.5は、それぞれ、第1図
(a)のパターン1.2.4.5と同一である。ここで
位置合わせが完全な場合にd l= d 2=d(一定
)となるようにパターン1.2.4゜5を設計すると、
第2図(d)の回路に流れる電流IIおよびI2の比は
抵抗12および抵抗15が等しくなることから、“I2
/l1=1となる。ところが本装置の製造工程で第2図
(blの例のようにパターン4およびパターン5が、パ
ターン1およびパターン2に対し、Xの正方向に△d移
動している場合はd r < d 2となるため、第2
図(d)の抵抗12が抵抗15より大きくなり、I 2
/ I r= d2/ d r〉1となる。
また、移動距離△dがdに対して十分小さければ近似的
にI2/l1=1+2 (△d/d)となるので、電流
の比II/12は△dの1次関数で与えられることにな
る。さらに、第2図(C)の例のようにパターン4およ
びパターン5が、パターン1およびパターン2に対し、
Xの負方向に△d°移動している場合はd r > d
 2となるため、第2図(d)の抵抗15が抵抗12よ
り大きくなり、I2/l1=d2/d+<1となる。同
様にΔd′がdに対して十分小さければI2/l1=1
−2(△d’ /d)となる。
一例として第2図(blにおいて、d=10am。
blを±1.0μmの範囲で可変した場合の例を第3図
に示す。±0.8μmの範囲内ではI2/IIの実計算
値(d+△d)/ (d−△d)と近似値1−2(△d
/d)との差は最大±0.05μm以下であり、現在用
いられている位置合わせ精度規格に対して十分小さく近
似に問題はない。
また、第2図(blのパターン1とパターン4およびパ
ターン2とパターン5の重なり幅dl(=d−△d)、
dz(=d+△d)は上記各パターン形成時に生ずる寸
法ばらつきによって変動する。この例+7)パターン寸
法ばらつきによって生ずる誤差値を第4図に示す。これ
かられかるように、第2図に示した装置は、従来の装置
に比べ、dの変動を受けに<<、かつ曲線の傾きが大き
いことから検出感度が高いことがわかる。また、第2図
(dlの電流I1およびI2の比を求めることにより、
抵抗12および抵抗15の単位面積当たりの接触抵抗R
に関与しない値となるため、従来例のような不具合点は
解消される。
以上のように本装置は位置合わせ精度を電気的にかつ精
度良く測定できる優れた効果がある。
尚、第2の実施例として、上記装置では第1図+alお
よび第2図(a)、 (bl、 (C)で示したように
パターン1とパターン4およびパターン2とパターン5
の接触面が長方形であるが、第5図に示すようにパター
ン1および2の形状を変更して接触面を三角形にしても
良い。この実施例を用いると、電流11+電流I2の比
I2/IIは(d+△d) / (d−/△d)の2乗
に比例するので近似的にI2/l1=1+4 (△d/
d)となり、第1図に示した装置の2倍の検出感度を持
たせることができる。尚、第5図はパターン1およびパ
ターン2を形状変更しているが、逆にパターン1および
パターン2を第1図と同一とし、パターン4およびパタ
ーン5の形状を変更して接触面を三角形にしても良い。
本装置の以上2実施例はX方向への位置合わせずれに対
してのみ検出できることをのべたが、本装置を90’反
時計方向に反転させて設置すれば、Y方向の検出も可能
であり、上記2種類の装置を組み合わせることでX、Y
方向いずれも検出可能となる。
発明の効果 本発明の装置によれば、2層を互いに重ね合わせるとき
の重なり具合を、互いに重ね合わせたときの電気的接触
の状態として、電気的に検出し、これを少なくとも2組
の電気信号によって確認できるようにしたことにより、
その重なり幅を高い精度で検出することができる。
【図面の簡単な説明】
よび第4図は第2図で示した装置の検出特性図、図であ
る。 1〜6・・・・・・パターン、7.8・・・・・・電源
、9〜18・・・・・・等価抵抗。

Claims (2)

    【特許請求の範囲】
  1. (1)異なる導体層もしくは半導体層で形成される2層
    の相対的位置を決定する位置合わせ精度を、前記2層を
    互いに重ね合わせることによって形成された2ヵ所以上
    の重なり部の接触抵抗を含む閉回路を用いてそれらの閉
    回路電流により電気的に検出する手段をそなえたことを
    特徴とする電子回路装置の検査装置。
  2. (2)2ヵ所以上の重なり部の接触抵抗を含む閉回路に
    おける電流の比を求めて精度を検出することを特徴とす
    る請求項1記載の電子回路装置の検査装置。
JP1201597A 1989-08-03 1989-08-03 電子回路装置の検査装置 Pending JPH0364944A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1201597A JPH0364944A (ja) 1989-08-03 1989-08-03 電子回路装置の検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1201597A JPH0364944A (ja) 1989-08-03 1989-08-03 電子回路装置の検査装置

Publications (1)

Publication Number Publication Date
JPH0364944A true JPH0364944A (ja) 1991-03-20

Family

ID=16443694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1201597A Pending JPH0364944A (ja) 1989-08-03 1989-08-03 電子回路装置の検査装置

Country Status (1)

Country Link
JP (1) JPH0364944A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399976B1 (ko) * 2001-11-23 2003-09-29 주식회사 하이닉스반도체 콘택 저항 측정용 테스트 패턴 및 그 제조 방법
JP2014154738A (ja) * 2013-02-12 2014-08-25 Toshiba Information Systems (Japan) Corp 半導体装置、積層ズレ測定装置及び積層ズレ測定方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399976B1 (ko) * 2001-11-23 2003-09-29 주식회사 하이닉스반도체 콘택 저항 측정용 테스트 패턴 및 그 제조 방법
JP2014154738A (ja) * 2013-02-12 2014-08-25 Toshiba Information Systems (Japan) Corp 半導体装置、積層ズレ測定装置及び積層ズレ測定方法

Similar Documents

Publication Publication Date Title
US3808527A (en) Alignment determining system
US5617340A (en) Method and reference standards for measuring overlay in multilayer structures, and for calibrating imaging equipment as used in semiconductor manufacturing
US5699282A (en) Methods and test structures for measuring overlay in multilayer devices
US4516071A (en) Split-cross-bridge resistor for testing for proper fabrication of integrated circuits
US4437760A (en) Reusable electrical overlay measurement circuit and process
US4763534A (en) Pressure sensing device
JP3630269B2 (ja) 重ね合わせマ−クおよびこの重ね合わせマークを使用した半導体装置の製造方法
US4571538A (en) Mask alignment measurement structure for semiconductor fabrication
WO2022057214A1 (zh) 套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法
US4529314A (en) Method of measuring misalignment between levels on a substrate
JPH0321901B2 (ja)
US5909115A (en) Position detecting apparatus employing magnetoresistance effect elements connected in series
JP2616676B2 (ja) 半導体装置の製造方法
JP3363082B2 (ja) パターンの合わせずれの電気的測定方法
JPS6253946B2 (ja)
US5543633A (en) Process and structure for measuring the planarity degree of a dielectric layer in an integrated circuit and integrated circuit including means for performing said process
US4871962A (en) Method for measuring the size of vias
JPH0364944A (ja) 電子回路装置の検査装置
US5385289A (en) Embedded features for registration measurement in electronics manufacturing
JPS63107022A (ja) マスクとウエハ間の間隙測定装置
JP3036472B2 (ja) 半導体装置及びそのマスク位置合わせズレ寸法測定方法
JP2000357720A (ja) 半導体装置
JP2587614B2 (ja) 半導体装置
JPH0432216A (ja) 重ね合わせ精度及び寸法精度の評価方法
JPH10335229A (ja) マスクの合わせずれ評価用テストパターン