JP3630269B2 - 重ね合わせマ−クおよびこの重ね合わせマークを使用した半導体装置の製造方法 - Google Patents
重ね合わせマ−クおよびこの重ね合わせマークを使用した半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3630269B2 JP3630269B2 JP22148497A JP22148497A JP3630269B2 JP 3630269 B2 JP3630269 B2 JP 3630269B2 JP 22148497 A JP22148497 A JP 22148497A JP 22148497 A JP22148497 A JP 22148497A JP 3630269 B2 JP3630269 B2 JP 3630269B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- overlay
- mark
- forming
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明は半導体装置の製造方法である露光技術に関するもので、特にパターンの重ね合わせ時における検査および露光に使用する重ね合わせマークに関するものである。
【０００２】
【従来の技術】
一般に、半導体デバイスの製造工程は半導体基板上に薄膜を形成し、その薄膜上にレジストパターンを形成してそのレジストパターンをマスクとしてドライエッチングを施すことにより、所定の設計パターンを薄膜に形成するという工程を繰り返し行うものである。
【０００３】
ここで、レジストパターンの形成工程はさらに、以下の工程で行われる。
まず、半導体基板上にフォトレジストの薄膜をスピンコーティング法で形成する。
次に、予め所定の設計パターンが形成されているフォトマスクを使用して縮小投影露光機（ステッパー）でフォトレジスト上に所定の設計パターンを露光する。このとき、露光時の重ね合わせマークとしてのアライメントマークを使用して行う。図１１は従来のアライメントマークＭ１を示す平面図である。図に示すように、１〜１０μｍ程度の大きなライン状のパターンの繰り返しが主に用いられる。
【０００４】
次に、フォトレジストの現像を行いレジストパターンを出現させる。
次に、出現したレジストパターンと予め下地に形成されているパターンとの重ね合わせズレ量およびパターン寸法の検査を行う。この検査は重ね合わせを行う上層および下層に形成されている重ね合わせ検査マークによって行い、検査結果が所定の値以内であればレジストパターンをマスクとしてドライエッチングを施す。また、所定の値以上であればレジストパターンの形成工程のやり直しとなる。
【０００５】
図１２は従来の重ね合わせ検査マークＭ２を示す平面図および断面図である。図に示すように、従来の重ね合わせ検査マークは１０〜３０μｍ程度の四角形の第１重ね合わせ検査マークを下地に形成し、次に、被重ね合わせパターン形成時に、第１重ね合わせ検査マーク上に異なる大きさの四角形の第２の重ね合わせ検査マークを形成する。
【０００６】
次に、図１３を用いて従来の重ね合わせ検査マークによる重ね合わせズレ量の測定方法を説明する。図に示すように、半導体基板上に下地からなる第１重ね合わせ検査マーク１を残しパターンで形成し、その上に上層膜を形成し、上層膜上にフォトレジストからなる第２重ね合わせ検査マーク２を抜きパターンで形成した場合、矢印で示したパターンのエッジを検出し、左側パターンエッジ間距離３と右側パターンエッジ間距離４とを測定し、その差を重ね合わせズレ量として測定する。
【０００７】
【発明が解決しようとする課題】
従来の重ね合わせ検査マークおよび重ね合わせズレ量の測定方法さらにはアライメントマークは以上のようであり、パターンの微細化に伴い、従来の重ね合わせ検査マークである１０〜３０μｍ程度の四角形やアライメントマークである１〜１０μｍ程度の大きなライン状パターンの繰り返しと実際のデバイスパターンとではパターンサイズが大きく異なるようになった。
【０００８】
また、投影光学系の収差によってパターンの位置ズレが発生する場合があるが、パターンサイズによって収差の影響が異なるため、アライメントマークや重ね合わせ検査マークと実際のデバイスパターンとでパターンサイズが大きく異なると、実際のデバイスパターンにおいて、露光時の重ね合わせ誤差が大きくなったりパターンの重ね合わせズレ量が異なるという問題点があった。
【０００９】
これを解決するものとして図１４（ａ）（ｂ）に示すように、従来の重ね合わせ検査マークである１０〜３０μｍ程度の四角形の辺を実際のデバイスパターンと同じパターンサイズを有するラインＭ３およびホールＭ４で形成する方法が提案されている。
【００１０】
しかし、この方法ではパターンサイズは実際のデバイスパターンと同一に形成されているがピッチやパターン間隔は実際のデバイスパターンとは異なっており、収差の種類によってはやはりパターンの位置ズレ量が重ね合わせ検査マークと実際のデバイスパターンとで異なるという問題点があった。
【００１１】
この発明は上記のような問題点を解消するためになされたもので、重ね合わせ精度の向上が図れ、信頼性の高いデバイスパターンを形成できるアライメントマークや重ね合わせ検査マークなどの重ね合わせマークを提供することを目的としている。
【００１２】
【課題を解決するための手段】
この発明の請求項１に係る重ね合わせマークは、デバイスパターンが微細なホールパターンの場合、測定方向には上記ホールパターンと同じピッチで非測定方向にはレジストに線状に転写されるよう上記ホールパターンのピッチを変えたパターンを備えるようにしたものである。
【００１３】
この発明の請求項２に係る重ね合わせマークは、露光時において下地パターンとの重ね合わせに用いられるアライメントマークであるようにしたものである。
【００１４】
この発明の請求項３に係る重ね合わせマークは、第１のデバイスパターンとともに形成された重ね合わせマークと第２のデバイスパターンとともに形成された重ね合わせマークのレジストパターンとのエッジ間距離を測定することによって重ね合わせを行う重ね合わせ検査マークであるようにしたものである。
【００１５】
この発明の請求項４に係る半導体装置の製造方法は、半導体基板上に下層膜を形成する工程と、上記下層膜に重ね合わせマークを含む第１のデバイスパターンを形成する工程と、全面に上層膜を形成する工程と、上記上層膜上にレジスト薄膜を形成する工程と、上記レジスト薄膜に重ね合わせマークを含む第２のデバイスパターンを露光および現像することによって第２のデバイスのレジストパターンを形成する工程と、上記第１のデバイスパターン形成時の重ね合わせマークと上記第２のデバイスのレジストパターン形成時の重ね合わせマークとの重ね合わせズレ量を測定する工程と、上記重ね合わせズレ量が所定の許容範囲内のとき、上記第２のデバイスのレジストパターンをマスクとして上記上層膜をエッチングする工程と、を備えるようにしたものである。
【００１６】
【発明の実施の形態】
実施の形態１．
図１は配線工程におけるデバイスパターンＰ１の一部を示した平面図である。図１は重ね合わせ余裕が最も少ないパターンであり、パターン幅５，６を有し、パターン間隔８、ピッチ７を有する。
【００１７】
図２は、図１のデバイスパターンを転写する際の重ね合わせ検査マークＭ５を示す平面図である。図に示すように、横方向および縦方向ともに図１のパターンと同じパターン幅５，６、同じパターン間隔８、同じピッチ７で形成する。また、重ね合わせ検査マークでは実際のデバイスパターンの繰り返し数に拘らず最低限両側が同じ構成であれば良い。つまり、重ね合わせ検査マークでは同じパターンの繰り返しは最低３回あればパターンから受ける収差の影響を考慮できる。
【００１８】
この様に実際のデバイスパターンの重ね合わせ余裕が最も少ないパターンと同じパターン幅、パターン間隔およびピッチを有した重ね合わせ検査マークを形成したので、デバイスパターンと重ね合わせ検査マークとが投影光学系から受ける収差の影響が同じとなり重ね合わせズレ量を精度良く測定することができ、高精度のパターンの重ね合わせを行うことができる。
【００１９】
実施の形態２．
上記実施の形態１では実際デバイスパターンと同じパターン形状を用いた重ね合わせ検査マークについて説明を行ったが、図３に示すように、図１のパターンと同じパターン幅、パターン間隔およびピッチを線状のパターンで表した重ね合わせ検査マークＭ６を形成しても良い。
【００２０】
この場合、上記実施の形態１と同様の効果を有すると共にパターンが単純となるので重ね合わせ検査マークの形成が簡単となる。
【００２１】
実施の形態３．
図４はデバイスパターンにおけるホールパターンＰ２の一例を示した平面図である。図に示すように、このホールパターンはパターン幅９，１０を有し、パターン間隔１１，１２，ピッチ１３，１４を有する。つまり横方向と縦方向とでホールパターンのパターン幅、パターン間隔およびピッチが異なっている。
【００２２】
図５は図４のデバイスパターンの転写を行う際の重ね合わせ検査マークＭ７を示す平面図である。図に示すように、横方向および縦方向それぞれにおいてホールパターンと同じパターン幅９，１０、同じパターン間隔１１，１２、ピッチ１３，１４で形成する。
【００２３】
この様に実際のデバイスパターンにおいて横方向と縦方向とでパターン間隔１１，１２およびピッチ１３，１４がそれぞれ異なっている場合には、重ね合わせ検査マークにおいても実際のデバイスパターンと同様に横方向と縦方向とでパターン間隔およびピッチを異ならせて形成するとデバイスパターンと重ね合わせ検査マークとが投影光学系から受ける収差の影響が同じとなり重ね合わせズレ量を精度良く測定することができ、高精度のパターンの重ね合わせを行うことができる。
【００２４】
実施の形態４．
上記実施の形態３の図５で示した重ね合わせ検査マークにおいて計測方向の繰り返しパターンを露光時に転写されない程度に微細なパターンで形成しても良い。上記実施の形態１と同様に同じパターンの繰り返しは最低３回あればパターンから受ける収差の影響を考慮できる。図６は実施の形態４の重ね合わせ検査マークＭ８を示した平面図である。
この様にすれば、上記実施の形態３と同様の効果を有すると共に重ね合わせ検査において検査装置がパターンを容易に検出でき、重ね合わせズレ量の計測を容易にできる。
【００２５】
実施の形態５．
実際のデバイスパターンがピッチに対してホール径の小さい微細なホールパターンの場合、実際のデバイスパターンと同様のパターンサイズおよびピッチで重ね合わせ検査マークを形成するとパターンが疎らになってしまい検査装置がパターンを検出できない場合がある。この様なときにはパターンサイズは実際のデバイスパターンと同じとして検査装置の測定方向にはピッチを変えずに、非測定方向にはピッチを変えてパターンを形成すると良い。
【００２６】
図７（ａ）は実際のデバイスパターンＰ３であり、図７（ｂ）は図７（ａ）に対応する実施の形態５の重ね合わせ検査マークＭ９であり、図７（ｃ）は図７（ｂ）を転写した際のパターン形状である。
図７（ｂ）に示すように、マスク上の重ね合わせ検査マークでは実際のデバイスパターンのパターンサイズおよび測定方向（同図の縦方向）のピッチは変えることなく、非測定方向にはホールパターンのピッチを解像限界以下に小さく形成している。
図７（ｃ）に示すように、図７（ｂ）のホールパターンを転写するとパターン間隔が解像限界以下に接近しているため、ホールがつながり線状パターンに形成することができ、検査装置は容易にパターンを検出することができる。
【００２７】
実施の形態６．
ここでは実際のデバイス製造への応用例としてコンタクトホール形成工程と配線工程とについて説明する。
図８（ａ）はコンタクトホール形成工程と配線工程とを示した平面図である。図において、１５は配線パターン、１６はコンタクトホールパターン、１７，１８はパターン幅、１９はパターン間隔、２０は縦方向で最も重ね合わせ余裕が少ない部分、２１は横方向で最も重ね合わせ余裕が少ない部分である。
【００２８】
図８（ｂ）はコンタクトホール形成工程と配線工程との重ね合わせ検査マークＭ１０を示した図である。図において、コンタクトホール形成工程の重ね合わせ検査マークは最も重ね合わせ余裕が少ない部分２０，２１の断面方向Ａ−Ａ´，Ｂ−Ｂ´におけるパターン幅１７，１８、パターン間隔１９と同一寸法に形成している。このうち断面方向Ｂ−Ｂ´においてはパターン間隔は十分広いので一列配置としている。また、配線工程の重ね合わせ検査マークはやはり重ね合わせ余裕が少ない部分２０，２１の断面方向Ａ−Ａ´，Ｂ−Ｂ´にパターン幅２２，２３，２４、パターン間隔２５，２６と同一寸法で形成している。
【００２９】
図９（ａ）〜（ｄ）は図８で示したデバイスパターンおよび重ね合わせ検査マークにおけるＡ−Ａ´，Ｃ−Ｃ´の工程断面図であり、左側部分は重ね合わせ検査マークＡ−Ａ´、右側部分はデバイスパターンＣ−Ｃ´の断面図である。以下、図９にしたがって説明を行う。
【００３０】
まず、図９（ａ）に示すように、下層膜である絶縁膜２７にコンタクトホールを形成する。
次に、図９（ｂ）に示すように、絶縁膜２７上に上層膜である導電膜２８を形成する。
次に、図９（ｃ）に示すように、導電膜２８上にレジスト薄膜をスピンコートで形成した後、重ね合わせ検査マークを含むマスクを介して投影露光機で露光し、現像を行ってレジストパターン２９を形成する。
【００３１】
この後、重ね合わせ検査マーク部においては下層の絶縁膜２７に形成されているパターンとレジストパターン２９とを検出してパターンエッジ間距離３０，３１を測定し、左右の重ね合わせズレ量を計測する。
その後、重ね合わせズレ量の計測が所定の許容範囲以内であれば、図９（ｄ）に示すように、レジストパターン２９をマスクとして導電膜２８にエッチングを施して配線パターンを形成する。
【００３２】
このとき、重ね合わせ検査マークはパターン幅およびパターン間隔をコンタクトホールパターンおよび配線パターンと同じに形成しているので、高精度に重ね合わせを行うことができる。
【００３３】
実施の形態７．
上記実施の形態１〜６では重ね合わせ検査マークについて説明を行ったが、露光時に使用する重ね合わせマークであるアライメントマークについても同様に考えることができる。
【００３４】
図１０（ａ）（ｂ）はアライメントマークを示す平面図である。デバイスパターン上の最小パターンが０．２５μｍで形成されているときには図１０（ａ）に示すように、アライメントマークＭ１１を０．２５μｍのライン＆スペースパターンで形成する。また、デバイスパターン上の最小パターンがホールパターンである場合には図１０（ｂ）に示すように、アライメントマークＭ１２を最小のホールパターンで形成する。
【００３５】
この様に、アライメントマークをデバイスパターンと同じパターン幅、パターン間隔、ピッチで形成したので露光時の重ね合わせ誤差を小さくすることができる。
【００３６】
【発明の効果】
以上のようにこの発明によれば、デバイスパターンのうち最も重ね合わせ余裕の少ないパターン部分と同じパターン幅、パターン間隔、ピッチで形成されたパターンを備えるようにしたので、デバイスパターンと重ね合わせマークとが投影光学系から受ける収差の影響が同じとなり、高精度のパターンの重ね合わせを行うことができる。
【００３７】
また、デバイスパターンのうち縦方向および横方向それぞれにおいて最も重ね合わせ余裕の少ないそれぞれのパターン部分と同じパターン幅、パターン間隔、ピッチで形成されたパターンを備えるようにしたので、デバイスパターンと重ね合わせマークとが投影光学系から受ける収差の影響が同じとなり、高精度のパターンの重ね合わせを行うことができる。
【００３８】
また、デバイスパターンが微細なホールパターンの場合、測定方向には上記ホールパターンと同じピッチで非測定方向にはレジストに線状に転写されるよう上記ホールパターンのピッチを変えたパターンを備えるようにしたので、重ね合わせ検査において検査装置は容易にパターンを検出することができ、重ね合わせズレ量の計測を容易にできる。
【００３９】
また、同じパターンの繰り返しを少なくとも両隣に備え、上記同じパターンの繰り返しは露光時にレジストに転写されない程度に微細なパターンとしたので、重ね合わせ検査において検査装置がパターンを容易に検出でき、重ね合わせズレ量の計測を容易にできる。
【００４０】
また、露光時において下地パターンとの重ね合わせに用いられるアライメントマークであるようにしたので、投影露光機による収差の影響を小さくでき、露光時の重ね合わせ誤差を小さくすることができる。
【００４１】
第１のデバイスパターンとともに形成された重ね合わせマークと第２のデバイスパターンとともに形成された重ね合わせマークのレジストパターンとのエッジ間距離を測定することによって重ね合わせを行う重ね合わせ検査マークであるようにしたので、検査装置において重ね合わせズレ量を精度良く測定することができる。
【００４２】
また、半導体基板上に下層膜を形成する工程と、上記下層膜に重ね合わせマークを含む第１のデバイスパターンを形成する工程と、全面に上層膜を形成する工程と、上記上層膜上にレジスト薄膜を形成する工程と、上記レジスト薄膜に重ね合わせマークを含む第２のデバイスパターンを露光および現像することによって第２のデバイスのレジストパターンを形成する工程と、上記第１のデバイスパターン形成時の重ね合わせマークと上記第２のデバイスのレジストパターン形成時の重ね合わせマークとの重ね合わせズレ量を測定する工程と、上記重ね合わせズレ量が所定の許容範囲内のとき、上記第２のデバイスのレジストパターンをマスクとして上記上層膜をエッチングする工程とを備えるようにしたので、第１のデバイスパターンと第２のデバイスパターンとの重ね合わせを高精度に行え、デバイスの信頼性の向上を図れる。
【図面の簡単な説明】
【図１】配線工程におけるデバイスパターンの一部を示した平面図である。
【図２】実施の形態１の重ね合わせ検査マークを示した平面図である。
【図３】実施の形態２の重ね合わせ検査マークを示した平面図である。
【図４】デバイスパターンにおけるホールパターンの一例を示した平面図である。
【図５】実施の形態３の重ね合わせ検査マークを示した平面図である。
【図６】実施の形態４の重ね合わせ検査マークを示した平面図である。
【図７】実施の形態５のホールパターンおよび重ね合わせ検査マークを示した平面図である。
【図８】実施の形態６のデバイスパターンおよび重ね合わせ検査マークを示した平面図である。
【図９】実施の形態６のデバイスパターンおよび重ね合わせ検査マークを示した工程断面図である。
【図１０】この発明のアライメントマークを示す平面図である。
【図１１】従来のアライメントマークを示す平面図である。
【図１２】従来の重ね合わせ検査マークを示す平面図および断面図である。
【図１３】従来の重ね合わせ検査マークによる重ね合わせズレ量の測定方法を示す断面図である。
【図１４】従来の重ね合わせ検査マークを示す図である。
【符号の説明】
５，６，９，１０ パターン幅、７，１３，１４ ピッチ、
８，１１，１２ パターン間隔、１５ 配線パターン、
１６ コンタクトホールパターン、１７，１８ コンタクトホールパターン幅、
１９ コンタクトホールパターン間隔、２２，２３，２４ 配線パターン幅、
２５，２６ 配線パターン間隔、３０，３１ パターンエッジ間距離、
Ｐ１ デバイスパターン、Ｐ２，Ｐ３ ホールパターン、
Ｍ５〜Ｍ１０ 重ね合わせ検査マーク、Ｍ１１，Ｍ１２ アライメントマーク。
【発明の属する技術分野】
この発明は半導体装置の製造方法である露光技術に関するもので、特にパターンの重ね合わせ時における検査および露光に使用する重ね合わせマークに関するものである。
【０００２】
【従来の技術】
一般に、半導体デバイスの製造工程は半導体基板上に薄膜を形成し、その薄膜上にレジストパターンを形成してそのレジストパターンをマスクとしてドライエッチングを施すことにより、所定の設計パターンを薄膜に形成するという工程を繰り返し行うものである。
【０００３】
ここで、レジストパターンの形成工程はさらに、以下の工程で行われる。
まず、半導体基板上にフォトレジストの薄膜をスピンコーティング法で形成する。
次に、予め所定の設計パターンが形成されているフォトマスクを使用して縮小投影露光機（ステッパー）でフォトレジスト上に所定の設計パターンを露光する。このとき、露光時の重ね合わせマークとしてのアライメントマークを使用して行う。図１１は従来のアライメントマークＭ１を示す平面図である。図に示すように、１〜１０μｍ程度の大きなライン状のパターンの繰り返しが主に用いられる。
【０００４】
次に、フォトレジストの現像を行いレジストパターンを出現させる。
次に、出現したレジストパターンと予め下地に形成されているパターンとの重ね合わせズレ量およびパターン寸法の検査を行う。この検査は重ね合わせを行う上層および下層に形成されている重ね合わせ検査マークによって行い、検査結果が所定の値以内であればレジストパターンをマスクとしてドライエッチングを施す。また、所定の値以上であればレジストパターンの形成工程のやり直しとなる。
【０００５】
図１２は従来の重ね合わせ検査マークＭ２を示す平面図および断面図である。図に示すように、従来の重ね合わせ検査マークは１０〜３０μｍ程度の四角形の第１重ね合わせ検査マークを下地に形成し、次に、被重ね合わせパターン形成時に、第１重ね合わせ検査マーク上に異なる大きさの四角形の第２の重ね合わせ検査マークを形成する。
【０００６】
次に、図１３を用いて従来の重ね合わせ検査マークによる重ね合わせズレ量の測定方法を説明する。図に示すように、半導体基板上に下地からなる第１重ね合わせ検査マーク１を残しパターンで形成し、その上に上層膜を形成し、上層膜上にフォトレジストからなる第２重ね合わせ検査マーク２を抜きパターンで形成した場合、矢印で示したパターンのエッジを検出し、左側パターンエッジ間距離３と右側パターンエッジ間距離４とを測定し、その差を重ね合わせズレ量として測定する。
【０００７】
【発明が解決しようとする課題】
従来の重ね合わせ検査マークおよび重ね合わせズレ量の測定方法さらにはアライメントマークは以上のようであり、パターンの微細化に伴い、従来の重ね合わせ検査マークである１０〜３０μｍ程度の四角形やアライメントマークである１〜１０μｍ程度の大きなライン状パターンの繰り返しと実際のデバイスパターンとではパターンサイズが大きく異なるようになった。
【０００８】
また、投影光学系の収差によってパターンの位置ズレが発生する場合があるが、パターンサイズによって収差の影響が異なるため、アライメントマークや重ね合わせ検査マークと実際のデバイスパターンとでパターンサイズが大きく異なると、実際のデバイスパターンにおいて、露光時の重ね合わせ誤差が大きくなったりパターンの重ね合わせズレ量が異なるという問題点があった。
【０００９】
これを解決するものとして図１４（ａ）（ｂ）に示すように、従来の重ね合わせ検査マークである１０〜３０μｍ程度の四角形の辺を実際のデバイスパターンと同じパターンサイズを有するラインＭ３およびホールＭ４で形成する方法が提案されている。
【００１０】
しかし、この方法ではパターンサイズは実際のデバイスパターンと同一に形成されているがピッチやパターン間隔は実際のデバイスパターンとは異なっており、収差の種類によってはやはりパターンの位置ズレ量が重ね合わせ検査マークと実際のデバイスパターンとで異なるという問題点があった。
【００１１】
この発明は上記のような問題点を解消するためになされたもので、重ね合わせ精度の向上が図れ、信頼性の高いデバイスパターンを形成できるアライメントマークや重ね合わせ検査マークなどの重ね合わせマークを提供することを目的としている。
【００１２】
【課題を解決するための手段】
この発明の請求項１に係る重ね合わせマークは、デバイスパターンが微細なホールパターンの場合、測定方向には上記ホールパターンと同じピッチで非測定方向にはレジストに線状に転写されるよう上記ホールパターンのピッチを変えたパターンを備えるようにしたものである。
【００１３】
この発明の請求項２に係る重ね合わせマークは、露光時において下地パターンとの重ね合わせに用いられるアライメントマークであるようにしたものである。
【００１４】
この発明の請求項３に係る重ね合わせマークは、第１のデバイスパターンとともに形成された重ね合わせマークと第２のデバイスパターンとともに形成された重ね合わせマークのレジストパターンとのエッジ間距離を測定することによって重ね合わせを行う重ね合わせ検査マークであるようにしたものである。
【００１５】
この発明の請求項４に係る半導体装置の製造方法は、半導体基板上に下層膜を形成する工程と、上記下層膜に重ね合わせマークを含む第１のデバイスパターンを形成する工程と、全面に上層膜を形成する工程と、上記上層膜上にレジスト薄膜を形成する工程と、上記レジスト薄膜に重ね合わせマークを含む第２のデバイスパターンを露光および現像することによって第２のデバイスのレジストパターンを形成する工程と、上記第１のデバイスパターン形成時の重ね合わせマークと上記第２のデバイスのレジストパターン形成時の重ね合わせマークとの重ね合わせズレ量を測定する工程と、上記重ね合わせズレ量が所定の許容範囲内のとき、上記第２のデバイスのレジストパターンをマスクとして上記上層膜をエッチングする工程と、を備えるようにしたものである。
【００１６】
【発明の実施の形態】
実施の形態１．
図１は配線工程におけるデバイスパターンＰ１の一部を示した平面図である。図１は重ね合わせ余裕が最も少ないパターンであり、パターン幅５，６を有し、パターン間隔８、ピッチ７を有する。
【００１７】
図２は、図１のデバイスパターンを転写する際の重ね合わせ検査マークＭ５を示す平面図である。図に示すように、横方向および縦方向ともに図１のパターンと同じパターン幅５，６、同じパターン間隔８、同じピッチ７で形成する。また、重ね合わせ検査マークでは実際のデバイスパターンの繰り返し数に拘らず最低限両側が同じ構成であれば良い。つまり、重ね合わせ検査マークでは同じパターンの繰り返しは最低３回あればパターンから受ける収差の影響を考慮できる。
【００１８】
この様に実際のデバイスパターンの重ね合わせ余裕が最も少ないパターンと同じパターン幅、パターン間隔およびピッチを有した重ね合わせ検査マークを形成したので、デバイスパターンと重ね合わせ検査マークとが投影光学系から受ける収差の影響が同じとなり重ね合わせズレ量を精度良く測定することができ、高精度のパターンの重ね合わせを行うことができる。
【００１９】
実施の形態２．
上記実施の形態１では実際デバイスパターンと同じパターン形状を用いた重ね合わせ検査マークについて説明を行ったが、図３に示すように、図１のパターンと同じパターン幅、パターン間隔およびピッチを線状のパターンで表した重ね合わせ検査マークＭ６を形成しても良い。
【００２０】
この場合、上記実施の形態１と同様の効果を有すると共にパターンが単純となるので重ね合わせ検査マークの形成が簡単となる。
【００２１】
実施の形態３．
図４はデバイスパターンにおけるホールパターンＰ２の一例を示した平面図である。図に示すように、このホールパターンはパターン幅９，１０を有し、パターン間隔１１，１２，ピッチ１３，１４を有する。つまり横方向と縦方向とでホールパターンのパターン幅、パターン間隔およびピッチが異なっている。
【００２２】
図５は図４のデバイスパターンの転写を行う際の重ね合わせ検査マークＭ７を示す平面図である。図に示すように、横方向および縦方向それぞれにおいてホールパターンと同じパターン幅９，１０、同じパターン間隔１１，１２、ピッチ１３，１４で形成する。
【００２３】
この様に実際のデバイスパターンにおいて横方向と縦方向とでパターン間隔１１，１２およびピッチ１３，１４がそれぞれ異なっている場合には、重ね合わせ検査マークにおいても実際のデバイスパターンと同様に横方向と縦方向とでパターン間隔およびピッチを異ならせて形成するとデバイスパターンと重ね合わせ検査マークとが投影光学系から受ける収差の影響が同じとなり重ね合わせズレ量を精度良く測定することができ、高精度のパターンの重ね合わせを行うことができる。
【００２４】
実施の形態４．
上記実施の形態３の図５で示した重ね合わせ検査マークにおいて計測方向の繰り返しパターンを露光時に転写されない程度に微細なパターンで形成しても良い。上記実施の形態１と同様に同じパターンの繰り返しは最低３回あればパターンから受ける収差の影響を考慮できる。図６は実施の形態４の重ね合わせ検査マークＭ８を示した平面図である。
この様にすれば、上記実施の形態３と同様の効果を有すると共に重ね合わせ検査において検査装置がパターンを容易に検出でき、重ね合わせズレ量の計測を容易にできる。
【００２５】
実施の形態５．
実際のデバイスパターンがピッチに対してホール径の小さい微細なホールパターンの場合、実際のデバイスパターンと同様のパターンサイズおよびピッチで重ね合わせ検査マークを形成するとパターンが疎らになってしまい検査装置がパターンを検出できない場合がある。この様なときにはパターンサイズは実際のデバイスパターンと同じとして検査装置の測定方向にはピッチを変えずに、非測定方向にはピッチを変えてパターンを形成すると良い。
【００２６】
図７（ａ）は実際のデバイスパターンＰ３であり、図７（ｂ）は図７（ａ）に対応する実施の形態５の重ね合わせ検査マークＭ９であり、図７（ｃ）は図７（ｂ）を転写した際のパターン形状である。
図７（ｂ）に示すように、マスク上の重ね合わせ検査マークでは実際のデバイスパターンのパターンサイズおよび測定方向（同図の縦方向）のピッチは変えることなく、非測定方向にはホールパターンのピッチを解像限界以下に小さく形成している。
図７（ｃ）に示すように、図７（ｂ）のホールパターンを転写するとパターン間隔が解像限界以下に接近しているため、ホールがつながり線状パターンに形成することができ、検査装置は容易にパターンを検出することができる。
【００２７】
実施の形態６．
ここでは実際のデバイス製造への応用例としてコンタクトホール形成工程と配線工程とについて説明する。
図８（ａ）はコンタクトホール形成工程と配線工程とを示した平面図である。図において、１５は配線パターン、１６はコンタクトホールパターン、１７，１８はパターン幅、１９はパターン間隔、２０は縦方向で最も重ね合わせ余裕が少ない部分、２１は横方向で最も重ね合わせ余裕が少ない部分である。
【００２８】
図８（ｂ）はコンタクトホール形成工程と配線工程との重ね合わせ検査マークＭ１０を示した図である。図において、コンタクトホール形成工程の重ね合わせ検査マークは最も重ね合わせ余裕が少ない部分２０，２１の断面方向Ａ−Ａ´，Ｂ−Ｂ´におけるパターン幅１７，１８、パターン間隔１９と同一寸法に形成している。このうち断面方向Ｂ−Ｂ´においてはパターン間隔は十分広いので一列配置としている。また、配線工程の重ね合わせ検査マークはやはり重ね合わせ余裕が少ない部分２０，２１の断面方向Ａ−Ａ´，Ｂ−Ｂ´にパターン幅２２，２３，２４、パターン間隔２５，２６と同一寸法で形成している。
【００２９】
図９（ａ）〜（ｄ）は図８で示したデバイスパターンおよび重ね合わせ検査マークにおけるＡ−Ａ´，Ｃ−Ｃ´の工程断面図であり、左側部分は重ね合わせ検査マークＡ−Ａ´、右側部分はデバイスパターンＣ−Ｃ´の断面図である。以下、図９にしたがって説明を行う。
【００３０】
まず、図９（ａ）に示すように、下層膜である絶縁膜２７にコンタクトホールを形成する。
次に、図９（ｂ）に示すように、絶縁膜２７上に上層膜である導電膜２８を形成する。
次に、図９（ｃ）に示すように、導電膜２８上にレジスト薄膜をスピンコートで形成した後、重ね合わせ検査マークを含むマスクを介して投影露光機で露光し、現像を行ってレジストパターン２９を形成する。
【００３１】
この後、重ね合わせ検査マーク部においては下層の絶縁膜２７に形成されているパターンとレジストパターン２９とを検出してパターンエッジ間距離３０，３１を測定し、左右の重ね合わせズレ量を計測する。
その後、重ね合わせズレ量の計測が所定の許容範囲以内であれば、図９（ｄ）に示すように、レジストパターン２９をマスクとして導電膜２８にエッチングを施して配線パターンを形成する。
【００３２】
このとき、重ね合わせ検査マークはパターン幅およびパターン間隔をコンタクトホールパターンおよび配線パターンと同じに形成しているので、高精度に重ね合わせを行うことができる。
【００３３】
実施の形態７．
上記実施の形態１〜６では重ね合わせ検査マークについて説明を行ったが、露光時に使用する重ね合わせマークであるアライメントマークについても同様に考えることができる。
【００３４】
図１０（ａ）（ｂ）はアライメントマークを示す平面図である。デバイスパターン上の最小パターンが０．２５μｍで形成されているときには図１０（ａ）に示すように、アライメントマークＭ１１を０．２５μｍのライン＆スペースパターンで形成する。また、デバイスパターン上の最小パターンがホールパターンである場合には図１０（ｂ）に示すように、アライメントマークＭ１２を最小のホールパターンで形成する。
【００３５】
この様に、アライメントマークをデバイスパターンと同じパターン幅、パターン間隔、ピッチで形成したので露光時の重ね合わせ誤差を小さくすることができる。
【００３６】
【発明の効果】
以上のようにこの発明によれば、デバイスパターンのうち最も重ね合わせ余裕の少ないパターン部分と同じパターン幅、パターン間隔、ピッチで形成されたパターンを備えるようにしたので、デバイスパターンと重ね合わせマークとが投影光学系から受ける収差の影響が同じとなり、高精度のパターンの重ね合わせを行うことができる。
【００３７】
また、デバイスパターンのうち縦方向および横方向それぞれにおいて最も重ね合わせ余裕の少ないそれぞれのパターン部分と同じパターン幅、パターン間隔、ピッチで形成されたパターンを備えるようにしたので、デバイスパターンと重ね合わせマークとが投影光学系から受ける収差の影響が同じとなり、高精度のパターンの重ね合わせを行うことができる。
【００３８】
また、デバイスパターンが微細なホールパターンの場合、測定方向には上記ホールパターンと同じピッチで非測定方向にはレジストに線状に転写されるよう上記ホールパターンのピッチを変えたパターンを備えるようにしたので、重ね合わせ検査において検査装置は容易にパターンを検出することができ、重ね合わせズレ量の計測を容易にできる。
【００３９】
また、同じパターンの繰り返しを少なくとも両隣に備え、上記同じパターンの繰り返しは露光時にレジストに転写されない程度に微細なパターンとしたので、重ね合わせ検査において検査装置がパターンを容易に検出でき、重ね合わせズレ量の計測を容易にできる。
【００４０】
また、露光時において下地パターンとの重ね合わせに用いられるアライメントマークであるようにしたので、投影露光機による収差の影響を小さくでき、露光時の重ね合わせ誤差を小さくすることができる。
【００４１】
第１のデバイスパターンとともに形成された重ね合わせマークと第２のデバイスパターンとともに形成された重ね合わせマークのレジストパターンとのエッジ間距離を測定することによって重ね合わせを行う重ね合わせ検査マークであるようにしたので、検査装置において重ね合わせズレ量を精度良く測定することができる。
【００４２】
また、半導体基板上に下層膜を形成する工程と、上記下層膜に重ね合わせマークを含む第１のデバイスパターンを形成する工程と、全面に上層膜を形成する工程と、上記上層膜上にレジスト薄膜を形成する工程と、上記レジスト薄膜に重ね合わせマークを含む第２のデバイスパターンを露光および現像することによって第２のデバイスのレジストパターンを形成する工程と、上記第１のデバイスパターン形成時の重ね合わせマークと上記第２のデバイスのレジストパターン形成時の重ね合わせマークとの重ね合わせズレ量を測定する工程と、上記重ね合わせズレ量が所定の許容範囲内のとき、上記第２のデバイスのレジストパターンをマスクとして上記上層膜をエッチングする工程とを備えるようにしたので、第１のデバイスパターンと第２のデバイスパターンとの重ね合わせを高精度に行え、デバイスの信頼性の向上を図れる。
【図面の簡単な説明】
【図１】配線工程におけるデバイスパターンの一部を示した平面図である。
【図２】実施の形態１の重ね合わせ検査マークを示した平面図である。
【図３】実施の形態２の重ね合わせ検査マークを示した平面図である。
【図４】デバイスパターンにおけるホールパターンの一例を示した平面図である。
【図５】実施の形態３の重ね合わせ検査マークを示した平面図である。
【図６】実施の形態４の重ね合わせ検査マークを示した平面図である。
【図７】実施の形態５のホールパターンおよび重ね合わせ検査マークを示した平面図である。
【図８】実施の形態６のデバイスパターンおよび重ね合わせ検査マークを示した平面図である。
【図９】実施の形態６のデバイスパターンおよび重ね合わせ検査マークを示した工程断面図である。
【図１０】この発明のアライメントマークを示す平面図である。
【図１１】従来のアライメントマークを示す平面図である。
【図１２】従来の重ね合わせ検査マークを示す平面図および断面図である。
【図１３】従来の重ね合わせ検査マークによる重ね合わせズレ量の測定方法を示す断面図である。
【図１４】従来の重ね合わせ検査マークを示す図である。
【符号の説明】
５，６，９，１０ パターン幅、７，１３，１４ ピッチ、
８，１１，１２ パターン間隔、１５ 配線パターン、
１６ コンタクトホールパターン、１７，１８ コンタクトホールパターン幅、
１９ コンタクトホールパターン間隔、２２，２３，２４ 配線パターン幅、
２５，２６ 配線パターン間隔、３０，３１ パターンエッジ間距離、
Ｐ１ デバイスパターン、Ｐ２，Ｐ３ ホールパターン、
Ｍ５〜Ｍ１０ 重ね合わせ検査マーク、Ｍ１１，Ｍ１２ アライメントマーク。
Claims (4)
- デバイスパターンの重ね合わせ工程を行う際の上記各工程に用いられる重ね合わせマークにおいて、
上記デバイスパターンが微細なホールパターンの場合、測定方向には上記ホールパターンと同じピッチで非測定方向にはレジストに線状に転写されるよう上記ホールパターンのピッチを変えたパターンを備えたことを特徴とする重ね合わせマーク。 - 重ね合わせマークが露光時において下地パターンとの重ね合わせに用いられるアライメントマークであることを特徴とする請求項１に記載の重ね合わせマーク。
- デバイスパターンの重ね合わせ工程が第１のデバイスパターンと第２のデバイスパターンとの重ね合わせであり、重ね合わせマークが、第１のデバイスパターンとともに形成された重ね合わせマークと第２のデバイスパターンとともに形成された重ね合わせマークのレジストパターンとのエッジ間距離を測定することによって重ね合わせを行う重ね合わせ検査マークであることを特徴とする請求項１に記載の重ね合わせマーク。
- 半導体基板上に下層膜を形成する工程と、上記下層膜に重ね合わせマークを含む第１のデバイスパターンを形成する工程と、全面に上層膜を形成する工程と、上記上層膜上にレジスト薄膜を形成する工程と、上記レジスト薄膜に重ね合わせマークを含む第２のデバイスパターンを露光および現像することによって第２のデバイスのレジストパターンを形成する工程と、上記第１のデバイスパターン形成時の重ね合わせマークと上記第２のデバイスのレジストパターン形成時の重ね合わせマークとの重ね合わせズレ量を測定する工程と、上記重ね合わせズレ量が所定の許容範囲内のとき、上記第２のデバイスのレジストパターンをマスクとして上記上層膜をエッチングする工程と、を備えたことを特徴とする請求項３に記載の重ね合わせマークを使用した半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22148497A JP3630269B2 (ja) | 1997-08-18 | 1997-08-18 | 重ね合わせマ−クおよびこの重ね合わせマークを使用した半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22148497A JP3630269B2 (ja) | 1997-08-18 | 1997-08-18 | 重ね合わせマ−クおよびこの重ね合わせマークを使用した半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1167631A JPH1167631A (ja) | 1999-03-09 |
| JP3630269B2 true JP3630269B2 (ja) | 2005-03-16 |
Family
ID=16767442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22148497A Expired - Fee Related JP3630269B2 (ja) | 1997-08-18 | 1997-08-18 | 重ね合わせマ−クおよびこの重ね合わせマークを使用した半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3630269B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100424391B1 (ko) * | 1999-12-30 | 2004-03-24 | 아남반도체 주식회사 | 반도체 제조 공정에 있어서 얼라인 측정 방법 |
| JP3344403B2 (ja) | 2000-03-03 | 2002-11-11 | 日本電気株式会社 | 光学収差の測定用マスク及び光学収差の測定方法 |
| JP4528464B2 (ja) * | 2000-06-08 | 2010-08-18 | 株式会社東芝 | アライメント方法、重ね合わせ検査方法及びフォトマスク |
| US7541201B2 (en) | 2000-08-30 | 2009-06-02 | Kla-Tencor Technologies Corporation | Apparatus and methods for determining overlay of structures having rotational or mirror symmetry |
| US7068833B1 (en) | 2000-08-30 | 2006-06-27 | Kla-Tencor Corporation | Overlay marks, methods of overlay mark design and methods of overlay measurements |
| US6486954B1 (en) * | 2000-09-01 | 2002-11-26 | Kla-Tencor Technologies Corporation | Overlay alignment measurement mark |
| JP4873779B2 (ja) * | 2000-12-18 | 2012-02-08 | ルネサスエレクトロニクス株式会社 | フォトマスク、パターン欠陥検査方法、及び半導体装置の製造方法 |
| JP4999234B2 (ja) * | 2001-04-02 | 2012-08-15 | ルネサスエレクトロニクス株式会社 | フォトマスク及びそれを用いた半導体装置の製造方法 |
| JP4607380B2 (ja) * | 2001-07-23 | 2011-01-05 | 富士通セミコンダクター株式会社 | パターン検出方法、パターン検査方法およびパターン修正、加工方法 |
| KR100401523B1 (ko) * | 2001-10-12 | 2003-10-17 | 주식회사 하이닉스반도체 | 반도체 노광공정시의 오버레이 계측용 패턴 형성방법 |
| US7346878B1 (en) | 2003-07-02 | 2008-03-18 | Kla-Tencor Technologies Corporation | Apparatus and methods for providing in-chip microtargets for metrology or inspection |
| US7608468B1 (en) | 2003-07-02 | 2009-10-27 | Kla-Tencor Technologies, Corp. | Apparatus and methods for determining overlay and uses of same |
| SG108975A1 (en) * | 2003-07-11 | 2005-02-28 | Asml Netherlands Bv | Marker structure for alignment or overlay to correct pattern induced displacement, mask pattern for defining such a marker structure and lithographic projection apparatus using such a mask pattern |
| JP2007019307A (ja) * | 2005-07-08 | 2007-01-25 | Sharp Corp | 半導体ウエーハのおける位置精度検証用マークの形成方法、及びアライメント用マークの形成方法 |
| JP2007035768A (ja) * | 2005-07-25 | 2007-02-08 | Toshiba Corp | 合わせずれ検査用マークの形成方法及び半導体装置の製造方法 |
| JP4835921B2 (ja) * | 2006-01-31 | 2011-12-14 | 株式会社ニコン | 計測方法、露光方法、デバイス製造方法、及びマスク |
| JP2007324371A (ja) * | 2006-06-01 | 2007-12-13 | Ebara Corp | オーバーレイ検査用オーバーレイマーク及びレンズ収差調査用マーク |
| NL2003785A (en) * | 2008-12-09 | 2010-06-10 | Asml Netherlands Bv | Method of forming a marker, substrate having a marker and device manufacturing method. |
| US9927718B2 (en) | 2010-08-03 | 2018-03-27 | Kla-Tencor Corporation | Multi-layer overlay metrology target and complimentary overlay metrology measurement systems |
| US10890436B2 (en) | 2011-07-19 | 2021-01-12 | Kla Corporation | Overlay targets with orthogonal underlayer dummyfill |
| US10451412B2 (en) | 2016-04-22 | 2019-10-22 | Kla-Tencor Corporation | Apparatus and methods for detecting overlay errors using scatterometry |
| WO2018226215A1 (en) * | 2017-06-06 | 2018-12-13 | Kla-Tencor Corporation | Reticle optimization algorithms and optimal target design |
-
1997
- 1997-08-18 JP JP22148497A patent/JP3630269B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1167631A (ja) | 1999-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3630269B2 (ja) | 重ね合わせマ−クおよびこの重ね合わせマークを使用した半導体装置の製造方法 | |
| EP0061536B1 (en) | Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method | |
| JP2988393B2 (ja) | 露光方法 | |
| JP5623033B2 (ja) | 半導体装置、リソグラフィ方法、及び半導体装置の製造方法 | |
| US4437760A (en) | Reusable electrical overlay measurement circuit and process | |
| JP4528464B2 (ja) | アライメント方法、重ね合わせ検査方法及びフォトマスク | |
| KR100519252B1 (ko) | 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법 | |
| JP3516546B2 (ja) | 重ね合せ誤差の低減方法 | |
| JP2870461B2 (ja) | フォトマスクの目合わせマーク及び半導体装置 | |
| CN112882346B (zh) | 套刻补偿的方法及其系统 | |
| JP2000133576A (ja) | 位置ずれ計測マーク及び位置ずれ計測方法 | |
| CN112631090A (zh) | 套刻标记和套刻误差测试方法 | |
| JPH07153673A (ja) | 半導体装置の製造方法および測定マークパターン | |
| JP5136745B2 (ja) | 多重露光技術におけるマスク製造誤差検証方法 | |
| JP3511552B2 (ja) | 重ね合わせ測定マークおよび測定方法 | |
| JP4040210B2 (ja) | 露光方法、レチクル及び半導体装置の製造方法 | |
| JP3552884B2 (ja) | 重ね合わせ精度測定用パターン | |
| KR100392744B1 (ko) | 반도체 장치, 그 제조에 이용하는 포토마스크, 및 그 중첩정밀도 향상 방법 | |
| US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
| JP2824318B2 (ja) | 重ね合わせ精度及び寸法精度の評価方法 | |
| JP2970473B2 (ja) | アライメント方法およびアライメント誤差検査方法 | |
| US20030203288A1 (en) | Overlay measuring pattern, photomask, and overlay measuring method and apparatus | |
| JPH06324475A (ja) | レチクル | |
| KR100498423B1 (ko) | 전기저항 측정을 이용한 정렬 정도 측정방법 | |
| KR0172287B1 (ko) | 중첩 정확도와 노광장비의 포커스를 동시에 측정하기 위한 측정마크를 이용한 중첩 정확도 및 노광장비의 포커스 측정 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041020 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |