JP4999234B2 - フォトマスク及びそれを用いた半導体装置の製造方法 - Google Patents
フォトマスク及びそれを用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4999234B2 JP4999234B2 JP2001103987A JP2001103987A JP4999234B2 JP 4999234 B2 JP4999234 B2 JP 4999234B2 JP 2001103987 A JP2001103987 A JP 2001103987A JP 2001103987 A JP2001103987 A JP 2001103987A JP 4999234 B2 JP4999234 B2 JP 4999234B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- alignment mark
- via hole
- hole
- alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/101—Forming openings in dielectrics
- H01L2221/1015—Forming openings in dielectrics for dual damascene structures
- H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は下層配線層と上層配線層とを電気接続するためのビアと、当該上層配線溝とを層間絶縁膜内に埋設したデュアルダマシン構造を備える半導体装置の製造方法に関し、特にビアを形成するためのビアホール及び上層配線層を形成するための配線溝とを開口する際に用いるフォトマスクと、そのフォトマスクを用いた半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置の高集積化、高密度化に伴い、下層配線層と上層配線層とを相互に電気接続するためのビアと、当該上層配線とを層間絶縁膜中に埋設したデュアルダマシン構造の利用が高められている。このデュアルダマシン構造では、下層配線層に接続するビア用の開口であるビアホールと、当該ビアを含む領域に延長される上層配線層の配線溝とを層間絶縁膜に対してフォトリソグラフィ技術を用いて順次形成し、その上で当該ビアホール開口及び配線溝内に配線材料を埋め込み、その表面を平坦に研磨して層間絶縁膜上の配線材料を除去して形成する方法がとられており、例えば、特開２０００−１５０６４１公報に記載がある。
【０００３】
図９は前記公報に記載の技術とほぼ同じ技術のデュアルダマシン技術を工程順に説明するための図である。先ず、図９（ａ）のように、図外の半導体基板上の下地絶縁膜１２１に形成した配線溝内に銅等の金属を埋設し、かつ表面を平坦化して所要のパターンの下層配線層１２２を形成する。その上に、Ｓｉ3 Ｎ4 膜１２３、ＳｉＯ2 膜１２４、ＳｉＣ膜１２５、ＨＳＱ膜１２６、ＳｉＯ2 膜１２７を順次積層して層間絶縁膜１２８を形成する。そして、図９（ｂ）のように、第１のフォトレジストＰＲ１１を用いた第１のフォトリソグラフィ工程によりビアを形成する領域において前記層間絶縁膜１２８をＳｉ3 Ｎ4 膜１２３に達するまで選択エッチングしビアホール１２９を形成する。次いで、図９（ｃ）のように、第２のフォトレジストＰＲ１２を用いた第２のフォトリソグラフィ工程により前記ビアホール１２９を含む所要の領域の前記層間絶縁膜１２８を前記ＳｉＣ膜１２５に達するまで選択エッチングし配線溝１３０を形成する。その後、図９（ｄ）のように、前記ビアホール１２９の底面のＳｉ3 Ｎ4 膜１２３を選択的にエッチング除去して下層配線層１２２の表面を露出した後、全面に銅等の金属からなる配線材料１３１をスパッタ法等により成長して前記ビアホール１２９及び配線溝１３０を埋設し、その後ＣＭＰ法（化学機械研磨法）により表面を平坦化し、ビアホール１２９及び配線溝１３０内にのみ配線材料１３１を残して埋設状態とし、下層配線層１２２に電気接続されるビア１３２と上層配線層１３３を形成する。
【０００４】
このように、デュアルダマシン構造を製造する際には、第１及び第２のフォトリソグラフィ工程が必要であり、そのために第１のフォトリソグラフィ工程では下層配線層１２２に対してビアホール１２９を位置合わせするための位置合わせ技術が必要であり、第２のフォトリソグラフィ工程ではビアホール１２９に対して配線溝１３０を位置合わせするための位置合わせ技術が必要である。この位置合わせを行うためには、第１及び第２のフォトリソグラフィ工程にそれぞれ用いる第１、第２の各フォトレジストを露光、現像してパターニングするための第１、第２の各フォトマスクに位置合わせマークを設け、第１のフォトリソグラフィ工程では第１のフォトマスクの位置合わせマークを下層配線層と同時に形成した下層位置合わせマークに対して位置合わせを行い、第２のフォトリソグラフィ工程では第２のフォトマスクの位置合わせマークを第１のフォトマスクのフォトマスクの位置合わせマークによってビアホールと同時に形成した位置合わせホールに対して位置合わせを行っている。
【０００５】
図１０は第１のフォトリソグラフィ工程での位置合わせを説明するための図であり、同図（ａ）は位置合わせ用のマークの平面図、同図（ｂ）は当該位置合わせ用のマークによって形成された半導体装置の断面図である。下層配線層の一部を利用して正方形の枠状をした下層位置合わせマークＤＭ１１を形成しておき、第１のフォトマスクには下層位置合わせマークＤＭ１１の中心位置に配置される正方形の第１のビア位置合わせマークＭ１１を形成する。そして、この第１のフォトマスクを用いて第１のフォトリソグラフィ工程を実行し、第１のフォトレジストを露光、現像した第１のフォトレジストパターンＰＲ１１により前記層間絶縁膜１２８にビアホール１２９を開口する。このとき、第１のビア位置合わせマークＭ１１により形成される第１のフォトレジストパターンＰＲ１１と下層位置合わせマークＤＭ１１に対し、目ずれ測定器で図１０（ａ）にＳ１１線で示す方向に光走査した反射光を検出して図１０（ｂ）の上側に記載のような出力Ｖ１１を取得し、この出力に基づいて第１のビア位置合わせマークＭ１１による第１のフォトレジストパターンＰＲ１１の中心位置Ｃ２１と、下層位置合わせマークＤＭ１１の中心位置Ｃ２２との間の相対位置を検出し、両者の位置合わせを行っている。
【０００６】
また、図１１は第２のフォトリソグラフィ工程での位置合わせを説明するための図であり、同図（ａ）は位置合わせ用のマスクの平面図、同図（ｂ）は当該位置合わせ用のマスクによって形成された半導体装置の断面図である。この場合には、第１のフォトリソグラフィ工程での第１のフォトマスクには正方形の枠状をした第２のビア位置合わせマークＭ１２を形成しておき、前記層間絶縁膜１２８にビアホール１２９を開口すると同時に第２のビア位置合わせホールＭＨ１２を開口する。また、第２のフォトマスクには、第２のビア位置合わせホールＭ１２の枠の中心位置に配置される正方形の上層位置合わせマークＵＭ１１を形成しておき、この第２のフォトマスクを用いて第２フォトリソグラフィ工程を実行して第２のフォトレジストパターンＰＲ１２を形成し、この第２のフォトレジストパターンＰＲ１２を利用したエッチングにより前記層間絶縁膜１２８のＳｉＣ膜１２５に達する配線溝を開口する。このとき、第２のビア位置合わせホールＭＨ１２と、上層位置合わせマークＵＭによる第２のフォトレジストパターンＰＲ１２に対し、目ずれ測定器で図１１（ａ）にＳ１２線で示す方向に光走査した反射光を光電変換して出力Ｖ１２を取得し、この出力Ｖ１２に基づいて第２のビア位置合わせホールＭＨ１２と第２のフォトレジストパターンＰＲの各中心位置Ｃ３１，Ｃ３２を検出し、両者の位置合わせを行っている。
【０００７】
【発明が解決しようとする課題】
第１のフォトリソグラフィ工程での位置合わせにおいては、第１のビア位置合わせマークＭ１１の幅寸法が１．０μｍ程度と大きいため、位置合わせ時にビア位置合わせマークでの光反射を検出したときに、当該ビア位置合わせマークでの光反射が緩慢なものとなり出力Ｖ１１の波形のピークが検出し難くなり、結果として正確な位置合わせが難しくなる。また、第１のビア位置合わせマークＭ１１の幅寸法が大きいため、図１０（ｃ）に示すように、第１のフォトリソグラフィ工程においてビアホール１２９と同時に層間絶縁膜１２８に形成されるビア位置合わせホールＭＨ１１は、層間絶縁膜１２８の膜厚の約１．０μｍに対するアスペクト比が本来のビアホールのアスペクト比に対して小さく、エッチングの進行が顕著なものとなり、第１のフォトリソグラフィ工程を行ったときにエッチングストッパ膜としてのＳｉ3 Ｎ4 膜１２３がエッチングされ、下層の下地絶縁膜１２１までオーバエッチングされてしまう。このように層間絶縁膜１２８に幅広いビア位置合わせホールが深く形成されると、配線材料１３１を埋設したときにビア位置合わせホールＭＨ１１の表面に凹みが生じてしまう。この凹みはＣＭＰ工程によっても除去できない場合があり、そのためにこの凹み内にＣＭＰ工程でのスラリが溜まり、あるいはさらにその後の工程に凹み内に空気が閉じ込められ、これらのスラリ中の水分や空気がその後の熱処理工程によって膨張し、層間絶縁膜１２８にクラックを生じる等のダメージを与えることがある。また、凹みにより周辺領域との間に顕著な段差が生じ、後工程でのフォトリソグラフィ工程のパターン精度に影響を与えることがある。
【０００８】
第２のフォトリソグラフィ工程での位置合わせにおいては、第２のビア位置合わせマークＭ１２の幅寸法が大きく、また、上層位置合わせマークＵＭ１１の幅寸法が大きいため、第１のフォトリソグラフィ工程の場合と同様に、位置合わせ時に上層位置合わせマークＵＭによる第２のフォトレジストパターンＰＲ１２での光反射が緩慢なものとなり、両者の正確な位置合わせが難しくなる。また、図１１（ｃ）に示すように、第２のフォトリソグラフィ工程では、配線溝１３０の開口と同時に幅寸法の大きな上層位置合わせホールＵＨ１１が層間絶縁膜１２８に開口されるため、配線材料１３１を埋設したときに上層位置合わせホールＵＨ１１の表面に凹みが生じ、この凹みにより第１のフォトリソグラフィ工程の場合と同様な不具合が発生する。また、第２のビア位置合わせホールＭＨ１２も比較的に幅広く形成されるため、図１１（ｂ）に示したように、第２のフォトリソグラフィ工程において第２のフォトレジストパターンＰＲ１２の下地膜として反射防止膜ＮＲ１１を塗布形成したときに、当該反射防止膜ＮＲ１１が第２のビア位置合わせホールＭＨ１２内に多量に流れ込み、当該領域において層間絶縁膜１２８に顕著な段差が生じるとともに、周辺領域との間で局所的な反射防止膜の塗布斑が生じてフォトレジストに形成するパターン形状に影響を及ぼすことがある。
【０００９】
本発明の目的は、位置合わせ精度を高めるとともに、位置合わせ用のホールにおける配線材料による凹みや段差の発生を防止し、しかも後工程でのフォトリソグラフィ工程のパターン精度に影響を与えることがないフォトマスク及びこれを用いた半導体装置の製造方法を提供するものである。
【００１０】
【課題を解決するための手段】
本発明の第１の視点に係る、半導体装置の製造方法は、
下層配線層上に形成された層間絶縁膜にビアホールを開口する工程と、前記ビアホールを含む前記層間絶縁膜に配線溝を開口する工程と、前記ビアホール及び配線溝に配線材料を埋め込む工程と、前記配線材料の表面を前記層間絶縁膜の表面と共に平坦化して前記ビアホール及び配線溝内に残しビア及び上層配線層を形成する工程を含むデュアルダマシン構造の半導体装置の製造方法において、
下層配線層上に形成された層間絶縁膜にビアホール及び配線溝を形成し、前記ビアホール及び配線溝に配線材料を埋め込んで上層配線層を形成するデュアルダマシン構造の半導体装置を製造する際に用いられるフォトマスクであって、
前記フォトマスクに設けられ、前記下層配線層に対して前記ビアホールを位置合わせするための線状をしたビア位置合わせマークの幅寸法が、光学的に検知可能な幅寸法以上で、かつ前記層間絶縁膜の膜厚以下であり、
前記ビア位置合わせマークが前記下層配線層または上層配線層と同時に形成される下層または上層の位置合わせマークと平行に配置され、平面Ｘ方向及びＹ方向に対向配置される対をなす直線状のスリットの組であり、
前記各スリットの組がＸ方向及びＹ方向にそれぞれ微小間隔おいて配置された２本のスリットで構成され、
前記ビア位置合わせマークが所要幅の枠状パターンの外周に沿って前記各スリットの組が配置されたフォトマスクを、
前記ビアホールを開口する際のフォトリソグラフィ工程で用いて、前記層間絶縁膜上に設けられたフォトレジスト膜にビア位置合わせパターンを形成し、第１のスリットの組に含まれる２本のスリットで形成したビア位置合わせパターンの中心位置を第１の中心位置として検出するとともに、前記第１のスリットと対をなす第２のスリットの組に含まれる２本のスリットで形成したビア位置合わせパターンの中心位置を第２の中心位置として検出し、前記第１の中心位置および前記第２の中心位置の間の中心位置を検出することにより、前記下層配線層に対する前記ビアホールの位置合わせを行う。
本発明の第２の視点に係る、半導体装置の製造方法は、
下層配線層上に形成された層間絶縁膜にビアホールを開口する工程と、前記ビアホールを含む前記層間絶縁膜に配線溝を開口する工程と、前記ビアホール及び配線溝に配線材料を埋め込む工程と、前記配線材料の表面を前記層間絶縁膜の表面と共に平坦化して前記ビアホール及び配線溝内に残しビア及び上層配線層を形成する工程を含むデュアルダマシン構造の半導体装置の製造方法において、
下層配線層上に形成された層間絶縁膜にビアホール及び配線溝を形成し、前記ビアホール及び配線溝に配線材料を埋め込んで上層配線層を形成するデュアルダマシン構造の半導体装置を製造する際の前記ビアホールの形成に用いられるフォトマスクであって、前記フォトマスクに設けられ、前記ビアホールに対して前記配線溝を位置合わせするための線状をしたビア位置合わせマークの幅寸法が、光学的に検知可能な幅寸法以上で、かつ前記層間絶縁膜の膜厚以下であり、
前記ビア位置合わせマークは、前記下層配線層または上層配線層と同時に形成される下層または上層の位置合わせマークと平行に配置され、平面Ｘ方向及びＹ方向に対向配置される対をなす直線状のスリットの組であり、
前記各スリットの組は、Ｘ方向及びＹ方向にそれぞれ微小間隔おいて配置された２本のスリットで構成され、
前記ビア位置合わせマークは所要幅の枠状パターンの外周に沿って前記各スリットの組が配置されたフォトマスクを、
前記配線溝を開口する際のフォトリソグラフィ工程で用いるビア位置合わせホールを形成するフォトマスクとして用い、前記ビアホールを開口する工程で前記ビア位置合わせマークにより前記ビア位置合わせホールを開口し、前記配線溝を形成する工程で、第１のスリットの組に含まれる２本のスリットで形成したビア位置合わせホールの中心位置を第１の中心位置として検出するとともに、前記第１のスリットと対をなす第２のスリットの組に含まれる２本のスリットで形成したビア位置合わせホールの中心位置を第２の中心位置として検出し、前記第１の中心位置および前記第２の中心位置の間の中心位置を検出することで、前記ビアホールに対する位置合わせを行う。
本発明は、下層配線層上に形成された層間絶縁膜にビアホール及び配線溝を形成し、これらビアホール及び配線溝に配線材料を埋め込んで上層配線層を形成するデュアルダマシン構造の半導体装置を製造する際に用いられるフォトマスクであって、第１の発明のフォトマスクとして、当該フォトマスクに設けられ、下層配線層に対してビアホールを位置合わせするためのビア位置合わせマークの幅寸法が、光学的に検知可能な幅寸法以上で、かつ層間絶縁膜の膜厚に対してビアホールのアスペクト比に可及的に近いアスペクト比となる寸法とする。また、第２の発明のフォトマスクとして、前記したビアホールに対して配線溝を位置合わせするためのビア位置合わせマークの幅寸法が、光学的に検知可能な幅寸法以上で、かつ層間絶縁膜の膜厚に対してビアホールのアスペクト比に可及的に近いアスペクト比となる寸法とする。
【００１１】
ここで、前記ビア位置合わせマークは、下層配線層または上層配線層と同時に形成される下層または上層の位置合わせマークと平行に配置され、平面Ｘ方向及びＹ方向に対向配置される対をなす直線状のスリットで構成される。また、前記対をなす各スリットは、Ｘ方向及びＹ方向にそれぞれ微小間隔おいて配置された２本のスリットで構成される。この場合、ビア位置合わせマークは所要幅の枠状パターンの外周に沿って前記スリットが配置された構成としてもよい。また、本発明では、ビア位置合わせマークにより層間絶縁膜に開口される位置合わせ用のホールのアスペクト比が０．８以上とすることが肝要である。
【００１２】
本発明の前記フォトマスクを用いた半導体装置の製造方法は、下層配線層上に形成された層間絶縁膜にビアホールを開口する工程と、前記ビアホールを含む前記層間絶縁膜に配線溝を開口する工程と、前記ビアホール及び配線溝に配線材料を埋め込む工程と、前記配線材料の表面を前記層間絶縁膜の表面と共に平坦化して前記ビアホール及び配線溝内に残しビア及び上層配線層を形成する工程を含むデュアルダマシン構造の半導体装置の製造方法を前提とし、その上で、前記ビアホールを開口する際のフォトリソグラフィ工程で用いるフォトマスクとして第１の発明のフォトマスクを用いて下層配線層に対する位置合わせを行う。あるいは、前記配線溝を開口する際のフォトリソグラフィ工程で用いる位置合わせマークとして第２の発明のフォトマスクを用いて形成したビア位置合わせホールを用いてビアホールに対する位置合わせを行う。
【００１３】
本発明によれば、ビア位置合わせマークが微小幅のスリットで構成されているため、光学的手法によってスリット間の中心位置、すなわちビア位置合わせマークの中心位置を高精度に検出でき、下層位置合わせマーク及び上層位置合わせマークとの位置合わせを高精度に行うことが可能になる。また、ビア位置合わせマークにより開口される位置合わせ用のホールは幅寸法が微小で、本来的に形成するビアホールに可及的に近いアスペクト比であるので、当該位置合わせ用のホールのエッチングが本来のビアホールよりも進行して下地絶縁膜がオーバエッチングされるようなことはなく、その近傍領域が過度にエッチングされることはなく、周辺領域との間に特異な段差が生じることはない。さらに、配線材料を埋設し平坦化したときに位置合わせ用のホールの上面に凹みが生じることはなく表面の平坦化が図られて後工程でのフォトリソグラフィ工程に悪影響を与えることがなく、また凹みにスラリや空気が溜まるようなこともなく、信頼性の高い半導体装置の製造が可能になる。
【００１４】
【発明の実施の形態】
次に、本発明の実施形態を図面を参照して説明する。図１（ａ），（ｂ）は本発明のフォトマスクに適用される第１のビア位置合わせマークの平面図とＡＡ線断面図である。この実施形態では、後述するように下層配線層上に形成した層間絶縁膜にビアホールを開口する際に用いる第１のフォトリソグラフィ工程で用いる第１のフォトマスクに設けられたものである。なお、フォトレジストはポジ型フォトレジストを用いるものとする。前記第１のビア位置合わせマークＭ１は、第１のフォトマスクとしての透明ガラス基板１１の表面に光を透過しないＣｒ等の金属膜１２で所要のパターンに形成されており、ここでは細長い長方形の枠状をした４つの枠状パターンＰ１を、Ｘ方向及びＹ方向にそれぞれ対向配置して正方形を構成するように配置される。前記枠状パターンＰ１は、短辺方向の長さがほぼ２〜３μｍ、長辺方向の長さが１５〜１８μｍ程度の寸法であり、矩形無端状をしたスリットＳＬ１のスリット幅は０．５μｍ程度に設定されている。前記第１のビア位置合わせマークＭ１は、同図に仮想線で示すように、下層配線層の一部で形成された下層位置合わせマークＤＭに対応して位置合わせが行われるものである。前記下層位置合わせマークＤＭは、前記第１のビア位置合わせマークＭ１の外側を囲むように、幅が１０μｍ程度で長さが２０〜２５μｍ程度の４本の直線パターンとして構成し、かつ前記第１のビア位置合わせマークＭ１の各枠状パターンＰ１と平行になるようにＸ方向及びＹ方向にそれぞれ対向配置し、下層位置合わせマークＵＭで囲む正方形の領域内に前記第１のビア位置合わせマークＭ１を内包した構成である。
【００１５】
また、図２（ａ），（ｂ）は前記第１のフォトマスクの他の領域に設けられ、第２のフォトリソグラフィ工程で利用する位置合わせマークとしての第２のビア位置合わせマークの平面図とＢＢ線断面図である。前記第２の位置合わせマークＭ２は基本的には第１の位置合わせマークＭ１と同様であり、透明ガラス基板１１の表面に金属膜１３で枠状パターンＰ２として形成されており、矩形無端状をしたスリットＳＬ２のスリット幅は０．５μｍ程度に設定されている。また、前記枠状パターンＰ２の短辺方向の長さは１０μｍ程度、長辺方向の長さは２０〜２５μｍ程度に設定している。前記第２ビア位置合わせマークＭ２は、後工程の配線溝と同時に形成される第２のフォトリソグラフィ工程において形成される同図に仮想線で示す上層位置合わせマークＵＭに対応して位置合わせが行われるものである。前記上層位置合わせマークＵＭは第２のフォトマスク（図示せず）に形成されており、前記第２のビア位置合わせマークＭ２で区画される正方形の領域内に配置されて、幅が２〜３μｍ程度、長さが１５〜１８μｍ程度の４本の直線パターンとして構成し、かつ前記第２のビア位置合わせマークＭ２の各枠状パターンＰ２と平行となるようにＸ方向及びＹ方向にそれぞれ対向配置したものである。
【００１６】
前記第１及び第２のビア位置合わせマークＭ１，Ｍ２を備える第１のフォトマスクと、前記上層位置合わせマークＵＭを備える第２のフォトマスクを用いてデュアルダマシン構造を製造する方法を図３及び図４を用いて説明する。なお、これらの図では、半導体装置においてデュアルダマシン構造が形成される本回路部と、本回路部での位置合わせを行うための位置合わせ部とを併せて示している。先ず、図３（ａ）のように図外の半導体基板上の下地絶縁膜となる２５０ｎｍの膜厚のＨＳＱ膜２１にＣｕからなる下層配線層２２をダマシン構造で所要のパターンに形成するが、その下層配線層２２の一部で図１（ａ）に仮想線で示した前記下層位置合わせマークＤＭを形成しておく。なお、この下層配線層２２の製造方法については説明を省略する。次いで、前記下層配線層２２の上層にプラズマＳｉ3 Ｎ4 膜２３を７０ｎｍ、プラズマＳｉＯ2 膜２４を４５０ｎｍ、プラズマＳｉｘＣｙ膜２５を５０ｎｍ、ＨＳＱ膜２６を２５０ｎｍ、プラズマＳｉＯ２ 膜２７を２００ｎｍに順次積層し、層間絶縁膜２８を形成する。
【００１７】
次いで、図３（ｂ）のように、全面に第１のフォトレジストを塗布し、第１のフォトマスクを用いて露光、現像し、第１のフォトレジストパターンＰＲ１を形成する。そして、この第１のフォトレジストパターンＰＲ１の一部に形成された第１のビア位置合わせマークＭ１に対応するビア位置合わせパターンＰＭ１と、下層位置合わせマークとを用いて、詳細を後述するように図外の目ずれ測定器で光走査を行い、その反射波形を読み取って位置合わせを実行する。位置合わせ後、図３（ｃ）のように、前記第１のフォトレジストパターンＰＲ１を用いて前記層間絶縁膜２８をエッチングし、前記Ｓｉ3 Ｎ4 膜２３に達する深さのビアホール２９を開口する。エッチングガスは、例えばＣ3 Ｆ8 ＋ＣＯガスを用い、ビアホール２９の径寸法は０．２μｍ程度である。これと同時に第１位置合わせ部の前記層間絶縁膜２８には、第１の位置合わせマークＭ１に対応した第１のビア位置合わせホールＭＨ１が開口される。この第１のビア位置合わせホールＭＨ１は幅寸法が０．５μｍのスリット溝として開口されるため、開口幅が広い従来のビア位置合わせホールのようにＳｉ3 Ｎ4 膜２３を越えて下地絶縁膜２１までオーバエッチングされるようなことはない。その後、第１のフォトレジストを除去する。
【００１８】
また、図４（ａ）のように、前記工程と同時に第２位置合わせ部の層間絶縁膜２８には、前記第１の位置合わせホールＭＨ１と同様に前記第２の位置合わせマークＭ２により第２の位置合わせホールＭＨ２が開口されることになる。次いで、全面に反射防止膜ＮＲを塗布し、さらに第２のフォトレジスト膜を塗布し、第２のフォトマスクを用いて露光、現像し、第２のフォトレジストパターンＰＲ２を形成する。そして、この第２のフォトレジストパターンＰＲ２の一部に形成された上層位置合わせマークＵＭに対応する上層位置合わせパターンＰＭ２と、前記第２の位置合わせマークＭ２により層間絶縁膜２８に形成されている第２の位置合わせホールＭＨ２とを用いて、後述するように図外の目ずれ測定器で走査を行い、反射波形を読み取り位置合わせを実行する。位置合わせ後、図４（ｂ）のように、前記第２のフォトレジストパターンＰＲ２を用いて前記層間絶縁膜２８をＳｉｘＣｙ膜２５に達するまでエッチングし配線溝３０を開口する。なお、これと同時に第２位置合わせ部の層間絶縁膜２８には前記上層位置合わせマークＵＭに対応した上層位置合わせホールＵＨが開口される。
【００１９】
次いで、前記第２のフォトレジストＰＲ２、反射防止膜ＮＲを除去した後、図４（ｃ）のように、前記ビアホール２９の底面のＳｉ3 Ｎ4 膜２３を除去し、下層配線層２２の表面をビアホール２９内に露出させた後、全面に銅膜をスパッタ形成し、前記配線溝及びビアホールを銅膜３１で埋設する。次いで、図４（ｄ）のように、表面をＣＭＰ法により研磨して平坦化し、層間絶縁膜上の配線材料を除去することにより層間絶縁膜２８のビアホール２９及び配線溝３０内に銅膜３１が埋め込まれ、この銅膜３１によって下層配線層２２に電気接続するビア３２と、このビア３２により下層配線層２２に電気接続された上層配線層３３とからなるデュアルダマシン構造が製造される。なお、前記銅膜３１の埋め込み、及びＣＭＰ研磨により、第１位置合わせ部の第１の位置合わせホールＭＨ１、第２の位置合わせ部の第２の位置合わせホールＭＨ２及び上層位置合わせホールＵＨ内にも銅膜が埋め込まれることになる。
【００２０】
ここで、図３（ｂ）の第１のフォトリソグラフィ工程において、前記下層位置合わせマークＤＭと、第１のビア位置合わせマーク（第１のフォトレジストパターン）ＰＭ１との位置合わせを行なっている状態を図５（ａ）に拡大して示す。このとき、図１（ａ）のＳ１線に沿って目ずれ測定器で光学的に走査したときに得られる波形は、同図の上側に示す出力Ｖ１であり、第１のビア位置合わせマークＭ１の枠状パターンＰ１が０．５μｍ程度の幅寸法の対をなすスリットＳＬ１で構成されているため、これらのスリットＳＬ１の各位置を検出し、これから対をなすスリット間の中心位置Ｃ１，Ｃ２を高い精度で検出でき、これから第１のビア位置合わせマークＭ１の中心位置Ｃ０を高精度に検出できる。また、同時に下層位置合わせマークＤＭの中心位置Ｃ１１を検出することができ、これから下層位置合わせマークＤＭに対する第１のビア位置合わせマークＭ１の位置合わせを高精度に行うことが可能になる。なお、スリット幅は０．５μｍよりもさらに小さくしてもよいが、これよりも小さくすると目ずれ測定器での光学的手法による位置検出が困難になるため、現在の目ずれ測定器を用いる限りではこの寸法以下にすることは好ましくない。
【００２１】
また、図３（ｃ）の工程において層間絶縁膜２８に第１のビア位置合わせホールＭＨ１が開口された状態を図５（ｂ）に拡大して示す。このとき、第１のビア位置合わせホールＭＨ１は幅寸法が０．５μｍであり、そのアスペクト比が本回路部に形成するビアホール２９のアスペクト比に可及的に近い値であるので、第１のビア位置合わせホールＭＨ１のエッチングがビアホール２９よりも進行してＳｉ3 Ｎ4 膜２３及び下地絶縁膜２１がオーバエッチングされるようなことはない。そのため、第１のビア位置合わせホールＭＨ１の近傍領域の層間絶縁膜２８が過度にエッチングされることはなく、周辺領域との間に特異な段差が生じることはない。また、第１のビア位置合わせホールＭＨ１の幅寸法が小さいため、銅膜３１を埋設しＣＭＰにより研磨したときに第１のビア位置合わせホールＭＨ１の上面に銅膜３１の凹みが生じることがなく、表面の平坦化が図られ、後工程でのフォトリソグラフィ工程に悪影響を与えることはなく、また凹みにスラリや空気が溜まるようなこともない。
【００２２】
一方、図４（ａ）の第２のフォトリソグラフィ工程において、前記第２の位置合わせマークＭ２と、上層位置合わせマーク（第２のフォトレジストパターン）ＵＭとの位置合わせを行なっている状態を図６（ａ）に拡大して示す。このとき、図２（ａ）のＳ２線に沿って目ずれ測定器で光学的に走査したときに得られる出力Ｖ２は、同図の上側に示す通りである。第１のビア位置合わせマークでの目ずれ測定の場合と同様に、第２のビア位置合わせホールＭＨ２の枠状パターンＰ２が０．５μｍ程度の幅寸法の対をなすスリットＳＬ２で構成されているため、これらのスリットＳＬ２の位置を検出した上で、対をなすスリット間の中心位置Ｃ１，Ｃ２を高い精度で検出でき、これから第２のビア位置合わせホールＭＨ２の中心位置Ｃ０を高精度に検出できる。また、同時に上層位置合わせマークＵＭの中心位置Ｃ１２を検出し、これから第２のビア位置合わせホールＭＨ２に対する上層位置合わせマークＵＭの位置合わせを高精度に行うことが可能になる。また、このとき、第２のビア位置合わせホールＭＨ２内には反射防止膜ＮＲと第２のフォトレジスト膜ＰＲ２が塗布されるが、第２のビア位置合わせホールＭＨ２は細幅であるため反射防止膜ＮＲが第２のビア位置合わせホールＭＨ２内に流れ込む量は少なく、この領域において層間絶縁膜２８に顕著な段差が生じることが防止されるとともに、周辺領域との間で局所的な塗布斑が生じるようなこともなく、後工程におけるフォトレジストへのパターン形状の悪影響を防止する。
【００２３】
また、図４（ｃ），（ｄ）の工程において層間絶縁膜２８に上層位置合わせホールＵＨが開口され、さらにこの上層位置合わせホールＵＨ内に銅膜３１が充填され、ＣＭＰにより平坦化された状態を図６（ｂ）に拡大して示す。このとき、上層位置合わせホールＵＨは対向配置された対をなす２〜３μｍ幅の直線パターンとして形成されているため、上層位置合わせホールＵＨのアクペクト比は従来よりも大きく、上層位置合わせホールＵＨがＳｉｘＣｙ膜２５を越えてオーバエッチングされるようなことはない。そのため、上層位置合わせホールＵＨの近傍の層間絶縁膜２８が過度にエッチングされることはなく、周辺領域との間に特異な段差が生じることはない。また、銅膜３１を埋設しＣＭＰにより研磨したときに上層位置合わせホールＵＨの上面に凹みが生じることもなく、表面の平坦化が図られて後工程でのフォトリソグラフィ工程に悪影響を与えることはなく、また凹みにスラリや空気が溜まるようなこともない。
【００２４】
ここで、下層位置合わせマークＤＭに対する前記第１のビア位置合わせマークＭ１のパターン形状として、図７に示すパターンが考えられる。図７（ａ）は第１のビア位置合わせマークＭ１ａを０．５μｍ程度の細い１本の線パターンをＸ方向、Ｙ方向に対向配置したものである。また、図７（ｂ）は第１のビア位置合わせマークＭ１ｂをＸ方向、Ｙ方向の線パターンを連続して枠状に配置したものである。同様に、第２のビア位置合わせマークＭ２とこれに対する上層位置合わせマークＵＭのパターン形状として、図８に示すパターンが考えられる。図８（ａ）は第２のビア位置合わせマークＭ２ａを０．５μｍ程度の細い１本の線パターンをＸ方向、Ｙ方向に対向配置したものである。また、図８（ｂ）は第２のビア位置合わせマークＭ２ｂをＸ方向、Ｙ方向の線パターンを連続して枠状に配置したものである。いずれの場合でも、位置合わせマークの線幅を適切に設定して、層間絶縁膜に開口されるホールのアスペクト比が本来のビアホールのアスペクト比に可及的に近い値となるように構成することで、前記したような作用効果を期待することが可能になる。
【００２５】
また、前記実施形態では、層間絶縁膜に対するビアホールのアスペクト比がほぼ５．０であり、これに対し第１及び第２のビア位置合わせマークの幅寸法、すなわち層間絶縁膜に対する第１及び第２のビア位置合わせホールのアスペスト比として２．０程度に形成した例を示したが、本発明者の実験によれば、ビア位置合わせホールのアスペクト比を０．８以上にすれば、本発明による作用効果が得られることが判明している。
【００２６】
【発明の効果】
以上説明したように本発明は、層間絶縁膜にビアホール及び配線溝を開口する際のフォトマスクに設けた位置合わせマークを微小幅のスリットで構成しているので、光学的手法によってスリット間の中心位置、すなわちビア位置合わせマークの中心位置を高精度に検出でき、下層位置合わせマーク及び上層位置合わせマークとの位置合わせを高精度に行うことが可能になる。また、ビア位置合わせマークにより開口される位置合わせ用のホールは幅寸法が微小で、本来的に形成するビアホールに可及的に近いアスペクト比であるので、当該位置合わせ用のホールのエッチングが本来のビアホールよりも進行して下地絶縁膜がオーバエッチングされるようなことはなく、その近傍領域が過度にエッチングされることはなく、周辺領域との間に特異な段差が生じることはない。さらに、配線材料を埋設し平坦化したときに位置合わせ用のホールの上面に凹みが生じることはなく表面の平坦化が図られて後工程でのフォトリソグラフィ工程に悪影響を与えることがなく、また凹みにスラリや空気が溜まるようなこともなく、信頼性の高い半導体装置の製造が可能になる。
【図面の簡単な説明】
【図１】本発明のフォトマスクに設けられる第１のビア位置合わせマークの平面図と断面図である。
【図２】本発明のフォトマスクに設けられる第２のビア位置合わせマークの平面図と断面図である。
【図３】本発明のフォトマスクを用いたデュアルダマシン構造の製造工程を示す断面図のその１である。
【図４】本発明のフォトマスクを用いたデュアルダマシン構造の製造工程を示す断面図のその２である。
【図５】第１のフォトリソグラフィ工程における位置合わせ部の詳細を示す断面図である。
【図６】第２のフォトリソグラフィ工程における位置合わせ部の詳細を示す断面図である。
【図７】第１のビア位置合わせマークの変形例の平面図である。
【図８】第２のビア位置合わせマークの変形例の平面図である。
【図９】従来におけるデュアルダマシン構造の製造方法の一例を示す工程断面図である。
【図１０】従来の第１のフォトリソグラフィ工程で用いる位置合わせマークとその製造工程途中の断面図である。
【図１１】従来の第２のフォトリソグラフィ工程で用いる位置合わせマークとその製造工程途中の断面図である。
【符号の説明】
Ｍ１ 第１のビア位置合わせマーク
Ｍ２ 第２のビア位置合わせマーク
ＤＭ 下層位置合わせマーク
ＵＭ 上層位置合わせマーク
ＰＲ１，ＰＭ１ 第１のフォトレジストパターン
ＰＲ２，ＰＭ２ 第２のフォトレジストパターン
ＭＨ１ 第１のビア位置合わせホール
ＭＨ２ 第２のビア位置合わせホール
ＵＨ 上層位置合わせホール
２１ 下地絶縁膜
２２ 下層配線層
２３ ＳｉＮ膜
２４ ＳｉＯ膜
２５ ＳｉＣ膜
２６ ＨＳＱ膜
２７ ＳｉＯ膜
２８ 層間絶縁膜
２９ ビアホール
３０ 配線溝
３１ 銅膜
３２ ビア
３３ 上層配線層
【発明の属する技術分野】
本発明は下層配線層と上層配線層とを電気接続するためのビアと、当該上層配線溝とを層間絶縁膜内に埋設したデュアルダマシン構造を備える半導体装置の製造方法に関し、特にビアを形成するためのビアホール及び上層配線層を形成するための配線溝とを開口する際に用いるフォトマスクと、そのフォトマスクを用いた半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置の高集積化、高密度化に伴い、下層配線層と上層配線層とを相互に電気接続するためのビアと、当該上層配線とを層間絶縁膜中に埋設したデュアルダマシン構造の利用が高められている。このデュアルダマシン構造では、下層配線層に接続するビア用の開口であるビアホールと、当該ビアを含む領域に延長される上層配線層の配線溝とを層間絶縁膜に対してフォトリソグラフィ技術を用いて順次形成し、その上で当該ビアホール開口及び配線溝内に配線材料を埋め込み、その表面を平坦に研磨して層間絶縁膜上の配線材料を除去して形成する方法がとられており、例えば、特開２０００−１５０６４１公報に記載がある。
【０００３】
図９は前記公報に記載の技術とほぼ同じ技術のデュアルダマシン技術を工程順に説明するための図である。先ず、図９（ａ）のように、図外の半導体基板上の下地絶縁膜１２１に形成した配線溝内に銅等の金属を埋設し、かつ表面を平坦化して所要のパターンの下層配線層１２２を形成する。その上に、Ｓｉ3 Ｎ4 膜１２３、ＳｉＯ2 膜１２４、ＳｉＣ膜１２５、ＨＳＱ膜１２６、ＳｉＯ2 膜１２７を順次積層して層間絶縁膜１２８を形成する。そして、図９（ｂ）のように、第１のフォトレジストＰＲ１１を用いた第１のフォトリソグラフィ工程によりビアを形成する領域において前記層間絶縁膜１２８をＳｉ3 Ｎ4 膜１２３に達するまで選択エッチングしビアホール１２９を形成する。次いで、図９（ｃ）のように、第２のフォトレジストＰＲ１２を用いた第２のフォトリソグラフィ工程により前記ビアホール１２９を含む所要の領域の前記層間絶縁膜１２８を前記ＳｉＣ膜１２５に達するまで選択エッチングし配線溝１３０を形成する。その後、図９（ｄ）のように、前記ビアホール１２９の底面のＳｉ3 Ｎ4 膜１２３を選択的にエッチング除去して下層配線層１２２の表面を露出した後、全面に銅等の金属からなる配線材料１３１をスパッタ法等により成長して前記ビアホール１２９及び配線溝１３０を埋設し、その後ＣＭＰ法（化学機械研磨法）により表面を平坦化し、ビアホール１２９及び配線溝１３０内にのみ配線材料１３１を残して埋設状態とし、下層配線層１２２に電気接続されるビア１３２と上層配線層１３３を形成する。
【０００４】
このように、デュアルダマシン構造を製造する際には、第１及び第２のフォトリソグラフィ工程が必要であり、そのために第１のフォトリソグラフィ工程では下層配線層１２２に対してビアホール１２９を位置合わせするための位置合わせ技術が必要であり、第２のフォトリソグラフィ工程ではビアホール１２９に対して配線溝１３０を位置合わせするための位置合わせ技術が必要である。この位置合わせを行うためには、第１及び第２のフォトリソグラフィ工程にそれぞれ用いる第１、第２の各フォトレジストを露光、現像してパターニングするための第１、第２の各フォトマスクに位置合わせマークを設け、第１のフォトリソグラフィ工程では第１のフォトマスクの位置合わせマークを下層配線層と同時に形成した下層位置合わせマークに対して位置合わせを行い、第２のフォトリソグラフィ工程では第２のフォトマスクの位置合わせマークを第１のフォトマスクのフォトマスクの位置合わせマークによってビアホールと同時に形成した位置合わせホールに対して位置合わせを行っている。
【０００５】
図１０は第１のフォトリソグラフィ工程での位置合わせを説明するための図であり、同図（ａ）は位置合わせ用のマークの平面図、同図（ｂ）は当該位置合わせ用のマークによって形成された半導体装置の断面図である。下層配線層の一部を利用して正方形の枠状をした下層位置合わせマークＤＭ１１を形成しておき、第１のフォトマスクには下層位置合わせマークＤＭ１１の中心位置に配置される正方形の第１のビア位置合わせマークＭ１１を形成する。そして、この第１のフォトマスクを用いて第１のフォトリソグラフィ工程を実行し、第１のフォトレジストを露光、現像した第１のフォトレジストパターンＰＲ１１により前記層間絶縁膜１２８にビアホール１２９を開口する。このとき、第１のビア位置合わせマークＭ１１により形成される第１のフォトレジストパターンＰＲ１１と下層位置合わせマークＤＭ１１に対し、目ずれ測定器で図１０（ａ）にＳ１１線で示す方向に光走査した反射光を検出して図１０（ｂ）の上側に記載のような出力Ｖ１１を取得し、この出力に基づいて第１のビア位置合わせマークＭ１１による第１のフォトレジストパターンＰＲ１１の中心位置Ｃ２１と、下層位置合わせマークＤＭ１１の中心位置Ｃ２２との間の相対位置を検出し、両者の位置合わせを行っている。
【０００６】
また、図１１は第２のフォトリソグラフィ工程での位置合わせを説明するための図であり、同図（ａ）は位置合わせ用のマスクの平面図、同図（ｂ）は当該位置合わせ用のマスクによって形成された半導体装置の断面図である。この場合には、第１のフォトリソグラフィ工程での第１のフォトマスクには正方形の枠状をした第２のビア位置合わせマークＭ１２を形成しておき、前記層間絶縁膜１２８にビアホール１２９を開口すると同時に第２のビア位置合わせホールＭＨ１２を開口する。また、第２のフォトマスクには、第２のビア位置合わせホールＭ１２の枠の中心位置に配置される正方形の上層位置合わせマークＵＭ１１を形成しておき、この第２のフォトマスクを用いて第２フォトリソグラフィ工程を実行して第２のフォトレジストパターンＰＲ１２を形成し、この第２のフォトレジストパターンＰＲ１２を利用したエッチングにより前記層間絶縁膜１２８のＳｉＣ膜１２５に達する配線溝を開口する。このとき、第２のビア位置合わせホールＭＨ１２と、上層位置合わせマークＵＭによる第２のフォトレジストパターンＰＲ１２に対し、目ずれ測定器で図１１（ａ）にＳ１２線で示す方向に光走査した反射光を光電変換して出力Ｖ１２を取得し、この出力Ｖ１２に基づいて第２のビア位置合わせホールＭＨ１２と第２のフォトレジストパターンＰＲの各中心位置Ｃ３１，Ｃ３２を検出し、両者の位置合わせを行っている。
【０００７】
【発明が解決しようとする課題】
第１のフォトリソグラフィ工程での位置合わせにおいては、第１のビア位置合わせマークＭ１１の幅寸法が１．０μｍ程度と大きいため、位置合わせ時にビア位置合わせマークでの光反射を検出したときに、当該ビア位置合わせマークでの光反射が緩慢なものとなり出力Ｖ１１の波形のピークが検出し難くなり、結果として正確な位置合わせが難しくなる。また、第１のビア位置合わせマークＭ１１の幅寸法が大きいため、図１０（ｃ）に示すように、第１のフォトリソグラフィ工程においてビアホール１２９と同時に層間絶縁膜１２８に形成されるビア位置合わせホールＭＨ１１は、層間絶縁膜１２８の膜厚の約１．０μｍに対するアスペクト比が本来のビアホールのアスペクト比に対して小さく、エッチングの進行が顕著なものとなり、第１のフォトリソグラフィ工程を行ったときにエッチングストッパ膜としてのＳｉ3 Ｎ4 膜１２３がエッチングされ、下層の下地絶縁膜１２１までオーバエッチングされてしまう。このように層間絶縁膜１２８に幅広いビア位置合わせホールが深く形成されると、配線材料１３１を埋設したときにビア位置合わせホールＭＨ１１の表面に凹みが生じてしまう。この凹みはＣＭＰ工程によっても除去できない場合があり、そのためにこの凹み内にＣＭＰ工程でのスラリが溜まり、あるいはさらにその後の工程に凹み内に空気が閉じ込められ、これらのスラリ中の水分や空気がその後の熱処理工程によって膨張し、層間絶縁膜１２８にクラックを生じる等のダメージを与えることがある。また、凹みにより周辺領域との間に顕著な段差が生じ、後工程でのフォトリソグラフィ工程のパターン精度に影響を与えることがある。
【０００８】
第２のフォトリソグラフィ工程での位置合わせにおいては、第２のビア位置合わせマークＭ１２の幅寸法が大きく、また、上層位置合わせマークＵＭ１１の幅寸法が大きいため、第１のフォトリソグラフィ工程の場合と同様に、位置合わせ時に上層位置合わせマークＵＭによる第２のフォトレジストパターンＰＲ１２での光反射が緩慢なものとなり、両者の正確な位置合わせが難しくなる。また、図１１（ｃ）に示すように、第２のフォトリソグラフィ工程では、配線溝１３０の開口と同時に幅寸法の大きな上層位置合わせホールＵＨ１１が層間絶縁膜１２８に開口されるため、配線材料１３１を埋設したときに上層位置合わせホールＵＨ１１の表面に凹みが生じ、この凹みにより第１のフォトリソグラフィ工程の場合と同様な不具合が発生する。また、第２のビア位置合わせホールＭＨ１２も比較的に幅広く形成されるため、図１１（ｂ）に示したように、第２のフォトリソグラフィ工程において第２のフォトレジストパターンＰＲ１２の下地膜として反射防止膜ＮＲ１１を塗布形成したときに、当該反射防止膜ＮＲ１１が第２のビア位置合わせホールＭＨ１２内に多量に流れ込み、当該領域において層間絶縁膜１２８に顕著な段差が生じるとともに、周辺領域との間で局所的な反射防止膜の塗布斑が生じてフォトレジストに形成するパターン形状に影響を及ぼすことがある。
【０００９】
本発明の目的は、位置合わせ精度を高めるとともに、位置合わせ用のホールにおける配線材料による凹みや段差の発生を防止し、しかも後工程でのフォトリソグラフィ工程のパターン精度に影響を与えることがないフォトマスク及びこれを用いた半導体装置の製造方法を提供するものである。
【００１０】
【課題を解決するための手段】
本発明の第１の視点に係る、半導体装置の製造方法は、
下層配線層上に形成された層間絶縁膜にビアホールを開口する工程と、前記ビアホールを含む前記層間絶縁膜に配線溝を開口する工程と、前記ビアホール及び配線溝に配線材料を埋め込む工程と、前記配線材料の表面を前記層間絶縁膜の表面と共に平坦化して前記ビアホール及び配線溝内に残しビア及び上層配線層を形成する工程を含むデュアルダマシン構造の半導体装置の製造方法において、
下層配線層上に形成された層間絶縁膜にビアホール及び配線溝を形成し、前記ビアホール及び配線溝に配線材料を埋め込んで上層配線層を形成するデュアルダマシン構造の半導体装置を製造する際に用いられるフォトマスクであって、
前記フォトマスクに設けられ、前記下層配線層に対して前記ビアホールを位置合わせするための線状をしたビア位置合わせマークの幅寸法が、光学的に検知可能な幅寸法以上で、かつ前記層間絶縁膜の膜厚以下であり、
前記ビア位置合わせマークが前記下層配線層または上層配線層と同時に形成される下層または上層の位置合わせマークと平行に配置され、平面Ｘ方向及びＹ方向に対向配置される対をなす直線状のスリットの組であり、
前記各スリットの組がＸ方向及びＹ方向にそれぞれ微小間隔おいて配置された２本のスリットで構成され、
前記ビア位置合わせマークが所要幅の枠状パターンの外周に沿って前記各スリットの組が配置されたフォトマスクを、
前記ビアホールを開口する際のフォトリソグラフィ工程で用いて、前記層間絶縁膜上に設けられたフォトレジスト膜にビア位置合わせパターンを形成し、第１のスリットの組に含まれる２本のスリットで形成したビア位置合わせパターンの中心位置を第１の中心位置として検出するとともに、前記第１のスリットと対をなす第２のスリットの組に含まれる２本のスリットで形成したビア位置合わせパターンの中心位置を第２の中心位置として検出し、前記第１の中心位置および前記第２の中心位置の間の中心位置を検出することにより、前記下層配線層に対する前記ビアホールの位置合わせを行う。
本発明の第２の視点に係る、半導体装置の製造方法は、
下層配線層上に形成された層間絶縁膜にビアホールを開口する工程と、前記ビアホールを含む前記層間絶縁膜に配線溝を開口する工程と、前記ビアホール及び配線溝に配線材料を埋め込む工程と、前記配線材料の表面を前記層間絶縁膜の表面と共に平坦化して前記ビアホール及び配線溝内に残しビア及び上層配線層を形成する工程を含むデュアルダマシン構造の半導体装置の製造方法において、
下層配線層上に形成された層間絶縁膜にビアホール及び配線溝を形成し、前記ビアホール及び配線溝に配線材料を埋め込んで上層配線層を形成するデュアルダマシン構造の半導体装置を製造する際の前記ビアホールの形成に用いられるフォトマスクであって、前記フォトマスクに設けられ、前記ビアホールに対して前記配線溝を位置合わせするための線状をしたビア位置合わせマークの幅寸法が、光学的に検知可能な幅寸法以上で、かつ前記層間絶縁膜の膜厚以下であり、
前記ビア位置合わせマークは、前記下層配線層または上層配線層と同時に形成される下層または上層の位置合わせマークと平行に配置され、平面Ｘ方向及びＹ方向に対向配置される対をなす直線状のスリットの組であり、
前記各スリットの組は、Ｘ方向及びＹ方向にそれぞれ微小間隔おいて配置された２本のスリットで構成され、
前記ビア位置合わせマークは所要幅の枠状パターンの外周に沿って前記各スリットの組が配置されたフォトマスクを、
前記配線溝を開口する際のフォトリソグラフィ工程で用いるビア位置合わせホールを形成するフォトマスクとして用い、前記ビアホールを開口する工程で前記ビア位置合わせマークにより前記ビア位置合わせホールを開口し、前記配線溝を形成する工程で、第１のスリットの組に含まれる２本のスリットで形成したビア位置合わせホールの中心位置を第１の中心位置として検出するとともに、前記第１のスリットと対をなす第２のスリットの組に含まれる２本のスリットで形成したビア位置合わせホールの中心位置を第２の中心位置として検出し、前記第１の中心位置および前記第２の中心位置の間の中心位置を検出することで、前記ビアホールに対する位置合わせを行う。
本発明は、下層配線層上に形成された層間絶縁膜にビアホール及び配線溝を形成し、これらビアホール及び配線溝に配線材料を埋め込んで上層配線層を形成するデュアルダマシン構造の半導体装置を製造する際に用いられるフォトマスクであって、第１の発明のフォトマスクとして、当該フォトマスクに設けられ、下層配線層に対してビアホールを位置合わせするためのビア位置合わせマークの幅寸法が、光学的に検知可能な幅寸法以上で、かつ層間絶縁膜の膜厚に対してビアホールのアスペクト比に可及的に近いアスペクト比となる寸法とする。また、第２の発明のフォトマスクとして、前記したビアホールに対して配線溝を位置合わせするためのビア位置合わせマークの幅寸法が、光学的に検知可能な幅寸法以上で、かつ層間絶縁膜の膜厚に対してビアホールのアスペクト比に可及的に近いアスペクト比となる寸法とする。
【００１１】
ここで、前記ビア位置合わせマークは、下層配線層または上層配線層と同時に形成される下層または上層の位置合わせマークと平行に配置され、平面Ｘ方向及びＹ方向に対向配置される対をなす直線状のスリットで構成される。また、前記対をなす各スリットは、Ｘ方向及びＹ方向にそれぞれ微小間隔おいて配置された２本のスリットで構成される。この場合、ビア位置合わせマークは所要幅の枠状パターンの外周に沿って前記スリットが配置された構成としてもよい。また、本発明では、ビア位置合わせマークにより層間絶縁膜に開口される位置合わせ用のホールのアスペクト比が０．８以上とすることが肝要である。
【００１２】
本発明の前記フォトマスクを用いた半導体装置の製造方法は、下層配線層上に形成された層間絶縁膜にビアホールを開口する工程と、前記ビアホールを含む前記層間絶縁膜に配線溝を開口する工程と、前記ビアホール及び配線溝に配線材料を埋め込む工程と、前記配線材料の表面を前記層間絶縁膜の表面と共に平坦化して前記ビアホール及び配線溝内に残しビア及び上層配線層を形成する工程を含むデュアルダマシン構造の半導体装置の製造方法を前提とし、その上で、前記ビアホールを開口する際のフォトリソグラフィ工程で用いるフォトマスクとして第１の発明のフォトマスクを用いて下層配線層に対する位置合わせを行う。あるいは、前記配線溝を開口する際のフォトリソグラフィ工程で用いる位置合わせマークとして第２の発明のフォトマスクを用いて形成したビア位置合わせホールを用いてビアホールに対する位置合わせを行う。
【００１３】
本発明によれば、ビア位置合わせマークが微小幅のスリットで構成されているため、光学的手法によってスリット間の中心位置、すなわちビア位置合わせマークの中心位置を高精度に検出でき、下層位置合わせマーク及び上層位置合わせマークとの位置合わせを高精度に行うことが可能になる。また、ビア位置合わせマークにより開口される位置合わせ用のホールは幅寸法が微小で、本来的に形成するビアホールに可及的に近いアスペクト比であるので、当該位置合わせ用のホールのエッチングが本来のビアホールよりも進行して下地絶縁膜がオーバエッチングされるようなことはなく、その近傍領域が過度にエッチングされることはなく、周辺領域との間に特異な段差が生じることはない。さらに、配線材料を埋設し平坦化したときに位置合わせ用のホールの上面に凹みが生じることはなく表面の平坦化が図られて後工程でのフォトリソグラフィ工程に悪影響を与えることがなく、また凹みにスラリや空気が溜まるようなこともなく、信頼性の高い半導体装置の製造が可能になる。
【００１４】
【発明の実施の形態】
次に、本発明の実施形態を図面を参照して説明する。図１（ａ），（ｂ）は本発明のフォトマスクに適用される第１のビア位置合わせマークの平面図とＡＡ線断面図である。この実施形態では、後述するように下層配線層上に形成した層間絶縁膜にビアホールを開口する際に用いる第１のフォトリソグラフィ工程で用いる第１のフォトマスクに設けられたものである。なお、フォトレジストはポジ型フォトレジストを用いるものとする。前記第１のビア位置合わせマークＭ１は、第１のフォトマスクとしての透明ガラス基板１１の表面に光を透過しないＣｒ等の金属膜１２で所要のパターンに形成されており、ここでは細長い長方形の枠状をした４つの枠状パターンＰ１を、Ｘ方向及びＹ方向にそれぞれ対向配置して正方形を構成するように配置される。前記枠状パターンＰ１は、短辺方向の長さがほぼ２〜３μｍ、長辺方向の長さが１５〜１８μｍ程度の寸法であり、矩形無端状をしたスリットＳＬ１のスリット幅は０．５μｍ程度に設定されている。前記第１のビア位置合わせマークＭ１は、同図に仮想線で示すように、下層配線層の一部で形成された下層位置合わせマークＤＭに対応して位置合わせが行われるものである。前記下層位置合わせマークＤＭは、前記第１のビア位置合わせマークＭ１の外側を囲むように、幅が１０μｍ程度で長さが２０〜２５μｍ程度の４本の直線パターンとして構成し、かつ前記第１のビア位置合わせマークＭ１の各枠状パターンＰ１と平行になるようにＸ方向及びＹ方向にそれぞれ対向配置し、下層位置合わせマークＵＭで囲む正方形の領域内に前記第１のビア位置合わせマークＭ１を内包した構成である。
【００１５】
また、図２（ａ），（ｂ）は前記第１のフォトマスクの他の領域に設けられ、第２のフォトリソグラフィ工程で利用する位置合わせマークとしての第２のビア位置合わせマークの平面図とＢＢ線断面図である。前記第２の位置合わせマークＭ２は基本的には第１の位置合わせマークＭ１と同様であり、透明ガラス基板１１の表面に金属膜１３で枠状パターンＰ２として形成されており、矩形無端状をしたスリットＳＬ２のスリット幅は０．５μｍ程度に設定されている。また、前記枠状パターンＰ２の短辺方向の長さは１０μｍ程度、長辺方向の長さは２０〜２５μｍ程度に設定している。前記第２ビア位置合わせマークＭ２は、後工程の配線溝と同時に形成される第２のフォトリソグラフィ工程において形成される同図に仮想線で示す上層位置合わせマークＵＭに対応して位置合わせが行われるものである。前記上層位置合わせマークＵＭは第２のフォトマスク（図示せず）に形成されており、前記第２のビア位置合わせマークＭ２で区画される正方形の領域内に配置されて、幅が２〜３μｍ程度、長さが１５〜１８μｍ程度の４本の直線パターンとして構成し、かつ前記第２のビア位置合わせマークＭ２の各枠状パターンＰ２と平行となるようにＸ方向及びＹ方向にそれぞれ対向配置したものである。
【００１６】
前記第１及び第２のビア位置合わせマークＭ１，Ｍ２を備える第１のフォトマスクと、前記上層位置合わせマークＵＭを備える第２のフォトマスクを用いてデュアルダマシン構造を製造する方法を図３及び図４を用いて説明する。なお、これらの図では、半導体装置においてデュアルダマシン構造が形成される本回路部と、本回路部での位置合わせを行うための位置合わせ部とを併せて示している。先ず、図３（ａ）のように図外の半導体基板上の下地絶縁膜となる２５０ｎｍの膜厚のＨＳＱ膜２１にＣｕからなる下層配線層２２をダマシン構造で所要のパターンに形成するが、その下層配線層２２の一部で図１（ａ）に仮想線で示した前記下層位置合わせマークＤＭを形成しておく。なお、この下層配線層２２の製造方法については説明を省略する。次いで、前記下層配線層２２の上層にプラズマＳｉ3 Ｎ4 膜２３を７０ｎｍ、プラズマＳｉＯ2 膜２４を４５０ｎｍ、プラズマＳｉｘＣｙ膜２５を５０ｎｍ、ＨＳＱ膜２６を２５０ｎｍ、プラズマＳｉＯ２ 膜２７を２００ｎｍに順次積層し、層間絶縁膜２８を形成する。
【００１７】
次いで、図３（ｂ）のように、全面に第１のフォトレジストを塗布し、第１のフォトマスクを用いて露光、現像し、第１のフォトレジストパターンＰＲ１を形成する。そして、この第１のフォトレジストパターンＰＲ１の一部に形成された第１のビア位置合わせマークＭ１に対応するビア位置合わせパターンＰＭ１と、下層位置合わせマークとを用いて、詳細を後述するように図外の目ずれ測定器で光走査を行い、その反射波形を読み取って位置合わせを実行する。位置合わせ後、図３（ｃ）のように、前記第１のフォトレジストパターンＰＲ１を用いて前記層間絶縁膜２８をエッチングし、前記Ｓｉ3 Ｎ4 膜２３に達する深さのビアホール２９を開口する。エッチングガスは、例えばＣ3 Ｆ8 ＋ＣＯガスを用い、ビアホール２９の径寸法は０．２μｍ程度である。これと同時に第１位置合わせ部の前記層間絶縁膜２８には、第１の位置合わせマークＭ１に対応した第１のビア位置合わせホールＭＨ１が開口される。この第１のビア位置合わせホールＭＨ１は幅寸法が０．５μｍのスリット溝として開口されるため、開口幅が広い従来のビア位置合わせホールのようにＳｉ3 Ｎ4 膜２３を越えて下地絶縁膜２１までオーバエッチングされるようなことはない。その後、第１のフォトレジストを除去する。
【００１８】
また、図４（ａ）のように、前記工程と同時に第２位置合わせ部の層間絶縁膜２８には、前記第１の位置合わせホールＭＨ１と同様に前記第２の位置合わせマークＭ２により第２の位置合わせホールＭＨ２が開口されることになる。次いで、全面に反射防止膜ＮＲを塗布し、さらに第２のフォトレジスト膜を塗布し、第２のフォトマスクを用いて露光、現像し、第２のフォトレジストパターンＰＲ２を形成する。そして、この第２のフォトレジストパターンＰＲ２の一部に形成された上層位置合わせマークＵＭに対応する上層位置合わせパターンＰＭ２と、前記第２の位置合わせマークＭ２により層間絶縁膜２８に形成されている第２の位置合わせホールＭＨ２とを用いて、後述するように図外の目ずれ測定器で走査を行い、反射波形を読み取り位置合わせを実行する。位置合わせ後、図４（ｂ）のように、前記第２のフォトレジストパターンＰＲ２を用いて前記層間絶縁膜２８をＳｉｘＣｙ膜２５に達するまでエッチングし配線溝３０を開口する。なお、これと同時に第２位置合わせ部の層間絶縁膜２８には前記上層位置合わせマークＵＭに対応した上層位置合わせホールＵＨが開口される。
【００１９】
次いで、前記第２のフォトレジストＰＲ２、反射防止膜ＮＲを除去した後、図４（ｃ）のように、前記ビアホール２９の底面のＳｉ3 Ｎ4 膜２３を除去し、下層配線層２２の表面をビアホール２９内に露出させた後、全面に銅膜をスパッタ形成し、前記配線溝及びビアホールを銅膜３１で埋設する。次いで、図４（ｄ）のように、表面をＣＭＰ法により研磨して平坦化し、層間絶縁膜上の配線材料を除去することにより層間絶縁膜２８のビアホール２９及び配線溝３０内に銅膜３１が埋め込まれ、この銅膜３１によって下層配線層２２に電気接続するビア３２と、このビア３２により下層配線層２２に電気接続された上層配線層３３とからなるデュアルダマシン構造が製造される。なお、前記銅膜３１の埋め込み、及びＣＭＰ研磨により、第１位置合わせ部の第１の位置合わせホールＭＨ１、第２の位置合わせ部の第２の位置合わせホールＭＨ２及び上層位置合わせホールＵＨ内にも銅膜が埋め込まれることになる。
【００２０】
ここで、図３（ｂ）の第１のフォトリソグラフィ工程において、前記下層位置合わせマークＤＭと、第１のビア位置合わせマーク（第１のフォトレジストパターン）ＰＭ１との位置合わせを行なっている状態を図５（ａ）に拡大して示す。このとき、図１（ａ）のＳ１線に沿って目ずれ測定器で光学的に走査したときに得られる波形は、同図の上側に示す出力Ｖ１であり、第１のビア位置合わせマークＭ１の枠状パターンＰ１が０．５μｍ程度の幅寸法の対をなすスリットＳＬ１で構成されているため、これらのスリットＳＬ１の各位置を検出し、これから対をなすスリット間の中心位置Ｃ１，Ｃ２を高い精度で検出でき、これから第１のビア位置合わせマークＭ１の中心位置Ｃ０を高精度に検出できる。また、同時に下層位置合わせマークＤＭの中心位置Ｃ１１を検出することができ、これから下層位置合わせマークＤＭに対する第１のビア位置合わせマークＭ１の位置合わせを高精度に行うことが可能になる。なお、スリット幅は０．５μｍよりもさらに小さくしてもよいが、これよりも小さくすると目ずれ測定器での光学的手法による位置検出が困難になるため、現在の目ずれ測定器を用いる限りではこの寸法以下にすることは好ましくない。
【００２１】
また、図３（ｃ）の工程において層間絶縁膜２８に第１のビア位置合わせホールＭＨ１が開口された状態を図５（ｂ）に拡大して示す。このとき、第１のビア位置合わせホールＭＨ１は幅寸法が０．５μｍであり、そのアスペクト比が本回路部に形成するビアホール２９のアスペクト比に可及的に近い値であるので、第１のビア位置合わせホールＭＨ１のエッチングがビアホール２９よりも進行してＳｉ3 Ｎ4 膜２３及び下地絶縁膜２１がオーバエッチングされるようなことはない。そのため、第１のビア位置合わせホールＭＨ１の近傍領域の層間絶縁膜２８が過度にエッチングされることはなく、周辺領域との間に特異な段差が生じることはない。また、第１のビア位置合わせホールＭＨ１の幅寸法が小さいため、銅膜３１を埋設しＣＭＰにより研磨したときに第１のビア位置合わせホールＭＨ１の上面に銅膜３１の凹みが生じることがなく、表面の平坦化が図られ、後工程でのフォトリソグラフィ工程に悪影響を与えることはなく、また凹みにスラリや空気が溜まるようなこともない。
【００２２】
一方、図４（ａ）の第２のフォトリソグラフィ工程において、前記第２の位置合わせマークＭ２と、上層位置合わせマーク（第２のフォトレジストパターン）ＵＭとの位置合わせを行なっている状態を図６（ａ）に拡大して示す。このとき、図２（ａ）のＳ２線に沿って目ずれ測定器で光学的に走査したときに得られる出力Ｖ２は、同図の上側に示す通りである。第１のビア位置合わせマークでの目ずれ測定の場合と同様に、第２のビア位置合わせホールＭＨ２の枠状パターンＰ２が０．５μｍ程度の幅寸法の対をなすスリットＳＬ２で構成されているため、これらのスリットＳＬ２の位置を検出した上で、対をなすスリット間の中心位置Ｃ１，Ｃ２を高い精度で検出でき、これから第２のビア位置合わせホールＭＨ２の中心位置Ｃ０を高精度に検出できる。また、同時に上層位置合わせマークＵＭの中心位置Ｃ１２を検出し、これから第２のビア位置合わせホールＭＨ２に対する上層位置合わせマークＵＭの位置合わせを高精度に行うことが可能になる。また、このとき、第２のビア位置合わせホールＭＨ２内には反射防止膜ＮＲと第２のフォトレジスト膜ＰＲ２が塗布されるが、第２のビア位置合わせホールＭＨ２は細幅であるため反射防止膜ＮＲが第２のビア位置合わせホールＭＨ２内に流れ込む量は少なく、この領域において層間絶縁膜２８に顕著な段差が生じることが防止されるとともに、周辺領域との間で局所的な塗布斑が生じるようなこともなく、後工程におけるフォトレジストへのパターン形状の悪影響を防止する。
【００２３】
また、図４（ｃ），（ｄ）の工程において層間絶縁膜２８に上層位置合わせホールＵＨが開口され、さらにこの上層位置合わせホールＵＨ内に銅膜３１が充填され、ＣＭＰにより平坦化された状態を図６（ｂ）に拡大して示す。このとき、上層位置合わせホールＵＨは対向配置された対をなす２〜３μｍ幅の直線パターンとして形成されているため、上層位置合わせホールＵＨのアクペクト比は従来よりも大きく、上層位置合わせホールＵＨがＳｉｘＣｙ膜２５を越えてオーバエッチングされるようなことはない。そのため、上層位置合わせホールＵＨの近傍の層間絶縁膜２８が過度にエッチングされることはなく、周辺領域との間に特異な段差が生じることはない。また、銅膜３１を埋設しＣＭＰにより研磨したときに上層位置合わせホールＵＨの上面に凹みが生じることもなく、表面の平坦化が図られて後工程でのフォトリソグラフィ工程に悪影響を与えることはなく、また凹みにスラリや空気が溜まるようなこともない。
【００２４】
ここで、下層位置合わせマークＤＭに対する前記第１のビア位置合わせマークＭ１のパターン形状として、図７に示すパターンが考えられる。図７（ａ）は第１のビア位置合わせマークＭ１ａを０．５μｍ程度の細い１本の線パターンをＸ方向、Ｙ方向に対向配置したものである。また、図７（ｂ）は第１のビア位置合わせマークＭ１ｂをＸ方向、Ｙ方向の線パターンを連続して枠状に配置したものである。同様に、第２のビア位置合わせマークＭ２とこれに対する上層位置合わせマークＵＭのパターン形状として、図８に示すパターンが考えられる。図８（ａ）は第２のビア位置合わせマークＭ２ａを０．５μｍ程度の細い１本の線パターンをＸ方向、Ｙ方向に対向配置したものである。また、図８（ｂ）は第２のビア位置合わせマークＭ２ｂをＸ方向、Ｙ方向の線パターンを連続して枠状に配置したものである。いずれの場合でも、位置合わせマークの線幅を適切に設定して、層間絶縁膜に開口されるホールのアスペクト比が本来のビアホールのアスペクト比に可及的に近い値となるように構成することで、前記したような作用効果を期待することが可能になる。
【００２５】
また、前記実施形態では、層間絶縁膜に対するビアホールのアスペクト比がほぼ５．０であり、これに対し第１及び第２のビア位置合わせマークの幅寸法、すなわち層間絶縁膜に対する第１及び第２のビア位置合わせホールのアスペスト比として２．０程度に形成した例を示したが、本発明者の実験によれば、ビア位置合わせホールのアスペクト比を０．８以上にすれば、本発明による作用効果が得られることが判明している。
【００２６】
【発明の効果】
以上説明したように本発明は、層間絶縁膜にビアホール及び配線溝を開口する際のフォトマスクに設けた位置合わせマークを微小幅のスリットで構成しているので、光学的手法によってスリット間の中心位置、すなわちビア位置合わせマークの中心位置を高精度に検出でき、下層位置合わせマーク及び上層位置合わせマークとの位置合わせを高精度に行うことが可能になる。また、ビア位置合わせマークにより開口される位置合わせ用のホールは幅寸法が微小で、本来的に形成するビアホールに可及的に近いアスペクト比であるので、当該位置合わせ用のホールのエッチングが本来のビアホールよりも進行して下地絶縁膜がオーバエッチングされるようなことはなく、その近傍領域が過度にエッチングされることはなく、周辺領域との間に特異な段差が生じることはない。さらに、配線材料を埋設し平坦化したときに位置合わせ用のホールの上面に凹みが生じることはなく表面の平坦化が図られて後工程でのフォトリソグラフィ工程に悪影響を与えることがなく、また凹みにスラリや空気が溜まるようなこともなく、信頼性の高い半導体装置の製造が可能になる。
【図面の簡単な説明】
【図１】本発明のフォトマスクに設けられる第１のビア位置合わせマークの平面図と断面図である。
【図２】本発明のフォトマスクに設けられる第２のビア位置合わせマークの平面図と断面図である。
【図３】本発明のフォトマスクを用いたデュアルダマシン構造の製造工程を示す断面図のその１である。
【図４】本発明のフォトマスクを用いたデュアルダマシン構造の製造工程を示す断面図のその２である。
【図５】第１のフォトリソグラフィ工程における位置合わせ部の詳細を示す断面図である。
【図６】第２のフォトリソグラフィ工程における位置合わせ部の詳細を示す断面図である。
【図７】第１のビア位置合わせマークの変形例の平面図である。
【図８】第２のビア位置合わせマークの変形例の平面図である。
【図９】従来におけるデュアルダマシン構造の製造方法の一例を示す工程断面図である。
【図１０】従来の第１のフォトリソグラフィ工程で用いる位置合わせマークとその製造工程途中の断面図である。
【図１１】従来の第２のフォトリソグラフィ工程で用いる位置合わせマークとその製造工程途中の断面図である。
【符号の説明】
Ｍ１ 第１のビア位置合わせマーク
Ｍ２ 第２のビア位置合わせマーク
ＤＭ 下層位置合わせマーク
ＵＭ 上層位置合わせマーク
ＰＲ１，ＰＭ１ 第１のフォトレジストパターン
ＰＲ２，ＰＭ２ 第２のフォトレジストパターン
ＭＨ１ 第１のビア位置合わせホール
ＭＨ２ 第２のビア位置合わせホール
ＵＨ 上層位置合わせホール
２１ 下地絶縁膜
２２ 下層配線層
２３ ＳｉＮ膜
２４ ＳｉＯ膜
２５ ＳｉＣ膜
２６ ＨＳＱ膜
２７ ＳｉＯ膜
２８ 層間絶縁膜
２９ ビアホール
３０ 配線溝
３１ 銅膜
３２ ビア
３３ 上層配線層
Claims (2)
- 下層配線層上に形成された層間絶縁膜にビアホールを開口する工程と、前記ビアホールを含む前記層間絶縁膜に配線溝を開口する工程と、前記ビアホール及び配線溝に配線材料を埋め込む工程と、前記配線材料の表面を前記層間絶縁膜の表面と共に平坦化して前記ビアホール及び配線溝内に残しビア及び上層配線層を形成する工程を含むデュアルダマシン構造の半導体装置の製造方法において、
下層配線層上に形成された層間絶縁膜にビアホール及び配線溝を形成し、前記ビアホール及び配線溝に配線材料を埋め込んで上層配線層を形成するデュアルダマシン構造の半導体装置を製造する際に用いられるフォトマスクであって、
前記フォトマスクに設けられ、前記下層配線層に対して前記ビアホールを位置合わせするための線状をしたビア位置合わせマークの幅寸法が、光学的に検知可能な幅寸法以上で、かつ前記層間絶縁膜の膜厚以下であり、
前記ビア位置合わせマークが前記下層配線層または上層配線層と同時に形成される下層または上層の位置合わせマークと平行に配置され、平面Ｘ方向及びＹ方向に対向配置される対をなす直線状のスリットの組であり、
前記各スリットの組がＸ方向及びＹ方向にそれぞれ微小間隔おいて配置された２本のスリットで構成され、
前記ビア位置合わせマークが所要幅の枠状パターンの外周に沿って前記各スリットの組が配置されたフォトマスクを、
前記ビアホールを開口する際のフォトリソグラフィ工程で用いて、前記層間絶縁膜上に設けられたフォトレジスト膜にビア位置合わせパターンを形成し、第１のスリットの組に含まれる２本のスリットで形成したビア位置合わせパターンの中心位置を第１の中心位置として検出するとともに、前記第１のスリットと対をなす第２のスリットの組に含まれる２本のスリットで形成したビア位置合わせパターンの中心位置を第２の中心位置として検出し、前記第１の中心位置および前記第２の中心位置の間の中心位置を検出することにより、前記下層配線層に対する前記ビアホールの位置合わせを行うことを特徴とする半導体装置の製造方法。 - 下層配線層上に形成された層間絶縁膜にビアホールを開口する工程と、前記ビアホールを含む前記層間絶縁膜に配線溝を開口する工程と、前記ビアホール及び配線溝に配線材料を埋め込む工程と、前記配線材料の表面を前記層間絶縁膜の表面と共に平坦化して前記ビアホール及び配線溝内に残しビア及び上層配線層を形成する工程を含むデュアルダマシン構造の半導体装置の製造方法において、
下層配線層上に形成された層間絶縁膜にビアホール及び配線溝を形成し、前記ビアホール及び配線溝に配線材料を埋め込んで上層配線層を形成するデュアルダマシン構造の半導体装置を製造する際の前記ビアホールの形成に用いられるフォトマスクであって、前記フォトマスクに設けられ、前記ビアホールに対して前記配線溝を位置合わせするための線状をしたビア位置合わせマークの幅寸法が、光学的に検知可能な幅寸法以上で、かつ前記層間絶縁膜の膜厚以下であり、
前記ビア位置合わせマークは、前記下層配線層または上層配線層と同時に形成される下層または上層の位置合わせマークと平行に配置され、平面Ｘ方向及びＹ方向に対向配置される対をなす直線状のスリットの組であり、
前記各スリットの組は、Ｘ方向及びＹ方向にそれぞれ微小間隔おいて配置された２本のスリットで構成され、
前記ビア位置合わせマークは所要幅の枠状パターンの外周に沿って前記各スリットの組が配置されたフォトマスクを、
前記配線溝を開口する際のフォトリソグラフィ工程で用いるビア位置合わせホールを形成するフォトマスクとして用い、前記ビアホールを開口する工程で前記ビア位置合わせマークにより前記ビア位置合わせホールを開口し、前記配線溝を形成する工程で、第１のスリットの組に含まれる２本のスリットで形成したビア位置合わせホールの中心位置を第１の中心位置として検出するとともに、前記第１のスリットと対をなす第２のスリットの組に含まれる２本のスリットで形成したビア位置合わせホールの中心位置を第２の中心位置として検出し、前記第１の中心位置および前記第２の中心位置の間の中心位置を検出することで、前記ビアホールに対する位置合わせを行うことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001103987A JP4999234B2 (ja) | 2001-04-02 | 2001-04-02 | フォトマスク及びそれを用いた半導体装置の製造方法 |
| US10/112,716 US6821687B2 (en) | 2001-04-02 | 2002-04-02 | Photo mask for fabricating semiconductor device having dual damascene structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001103987A JP4999234B2 (ja) | 2001-04-02 | 2001-04-02 | フォトマスク及びそれを用いた半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002296760A JP2002296760A (ja) | 2002-10-09 |
| JP4999234B2 true JP4999234B2 (ja) | 2012-08-15 |
Family
ID=18956919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001103987A Expired - Fee Related JP4999234B2 (ja) | 2001-04-02 | 2001-04-02 | フォトマスク及びそれを用いた半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6821687B2 (ja) |
| JP (1) | JP4999234B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4523194B2 (ja) * | 2001-04-13 | 2010-08-11 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| JP2005183567A (ja) * | 2003-12-18 | 2005-07-07 | Matsushita Electric Ind Co Ltd | 半導体集積回路の製造方法、ヴィアホール形成用共用マスクおよび半導体集積回路 |
| DE102004031878B3 (de) * | 2004-07-01 | 2005-10-06 | Epcos Ag | Elektrisches Mehrschichtbauelement mit zuverlässigem Lötkontakt |
| JP4680624B2 (ja) * | 2005-02-15 | 2011-05-11 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| JP4777731B2 (ja) * | 2005-03-31 | 2011-09-21 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US7573112B2 (en) * | 2006-04-14 | 2009-08-11 | Allegro Microsystems, Inc. | Methods and apparatus for sensor having capacitor on chip |
| US7994639B2 (en) * | 2007-07-31 | 2011-08-09 | International Business Machines Corporation | Microelectronic structure including dual damascene structure and high contrast alignment mark |
| WO2009033837A2 (en) * | 2007-09-11 | 2009-03-19 | International Business Machines Corporation | Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias |
| US7704869B2 (en) * | 2007-09-11 | 2010-04-27 | International Business Machines Corporation | Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias |
| US7723851B2 (en) * | 2007-09-11 | 2010-05-25 | International Business Machines Corporation | Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias |
| JP5432481B2 (ja) * | 2008-07-07 | 2014-03-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| US8093670B2 (en) | 2008-07-24 | 2012-01-10 | Allegro Microsystems, Inc. | Methods and apparatus for integrated circuit having on chip capacitor with eddy current reductions |
| US9137905B2 (en) * | 2012-06-25 | 2015-09-15 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Alignment between layers of multilayer electronic support structures |
| JP2014216377A (ja) * | 2013-04-23 | 2014-11-17 | イビデン株式会社 | 電子部品とその製造方法及び多層プリント配線板の製造方法 |
| US10566291B2 (en) * | 2018-02-18 | 2020-02-18 | Globalfoundries Inc. | Mark structure for aligning layers of integrated circuit structure and methods of forming same |
| TWI736226B (zh) * | 2020-04-21 | 2021-08-11 | 錼創顯示科技股份有限公司 | 對位結構 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61125132A (ja) | 1984-11-22 | 1986-06-12 | Nec Corp | 半導体装置の製造方法 |
| JPH06326055A (ja) * | 1993-05-17 | 1994-11-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP3451603B2 (ja) * | 1994-06-16 | 2003-09-29 | 株式会社ニコン | 露光方法及び該露光方法に使用されるマスク |
| JP3859764B2 (ja) * | 1995-06-27 | 2006-12-20 | 株式会社ルネサステクノロジ | 重ね合わせ精度測定マーク、そのマークの欠陥修正方法、および、そのマークを有するフォトマスク |
| JPH09244222A (ja) * | 1996-03-08 | 1997-09-19 | Mitsubishi Electric Corp | 重ね合わせ誤差測定用レチクル、そのレチクルを用いた重ね合わせ誤差測定方法および重ね合わせ誤差測定マーク |
| JPH10209273A (ja) * | 1997-01-16 | 1998-08-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH10213896A (ja) * | 1997-01-30 | 1998-08-11 | Sony Corp | レチクル |
| JPH10213895A (ja) * | 1997-01-30 | 1998-08-11 | Sony Corp | レチクルの合わせ測定用マーク |
| JP3630269B2 (ja) * | 1997-08-18 | 2005-03-16 | 株式会社ルネサステクノロジ | 重ね合わせマ−クおよびこの重ね合わせマークを使用した半導体装置の製造方法 |
| JP3372194B2 (ja) * | 1997-08-26 | 2003-01-27 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US5935762A (en) * | 1997-10-14 | 1999-08-10 | Industrial Technology Research Institute | Two-layered TSI process for dual damascene patterning |
| TW437040B (en) * | 1998-08-12 | 2001-05-28 | Applied Materials Inc | Interconnect line formed by dual damascene using dielectric layers having dissimilar etching characteristics |
| JP3312604B2 (ja) * | 1998-11-06 | 2002-08-12 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2001083688A (ja) * | 1999-07-13 | 2001-03-30 | Matsushita Electronics Industry Corp | フォトマスク、レジストパターンの形成方法、アライメント精度計測方法及び半導体装置の製造方法 |
| JP2001092109A (ja) * | 1999-09-24 | 2001-04-06 | Mitsubishi Electric Corp | フォトマスクおよび半導体装置およびフォトマスクを用いた露光方法 |
-
2001
- 2001-04-02 JP JP2001103987A patent/JP4999234B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-02 US US10/112,716 patent/US6821687B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020142235A1 (en) | 2002-10-03 |
| JP2002296760A (ja) | 2002-10-09 |
| US6821687B2 (en) | 2004-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4999234B2 (ja) | フォトマスク及びそれを用いた半導体装置の製造方法 | |
| KR20050077025A (ko) | 반도체 기판 | |
| KR100689709B1 (ko) | 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법 | |
| KR100505690B1 (ko) | 오버레이 키 및 얼라인 키를 갖는 집적회로 반도체 소자및 그 제조방법 | |
| US6020249A (en) | Method for photo alignment after CMP planarization | |
| JP3665275B2 (ja) | 位置合わせマークの形成方法 | |
| JP3587712B2 (ja) | 保護ダミーパターンを有する半導体製造用アライメントマーク構造 | |
| KR20040086857A (ko) | 반도체소자의 중첩마크 형성방법 | |
| US20020102812A1 (en) | Method for improving alignment precision in forming color filter array | |
| KR19990006078A (ko) | 반도체 소자의 오버레이 측정마크 형성방법 | |
| JP2000164497A (ja) | 半導体装置及びその製造方法 | |
| JP2003273182A (ja) | 半導体装置の製造方法及び光学式欠陥検査方法 | |
| KR100881813B1 (ko) | 반도체소자의 중첩마크 형성방법 | |
| KR100342875B1 (ko) | 오버레이 버니어 제조 방법 | |
| JP2007184345A (ja) | 半導体装置及びその製造方法、合わせ検査マーク | |
| JPH03142820A (ja) | 半導体装置の製造方法 | |
| KR100317581B1 (ko) | 프레임인프레임메사구조의마스크를이용한중첩도마크형성방법 | |
| KR100376889B1 (ko) | 오버레이버어니어구조및그형성방법 | |
| JPH03106013A (ja) | 位置合わせマーク作成方法 | |
| KR20050096633A (ko) | 반도체소자의 정렬마크 형성방법 | |
| JP2002280295A (ja) | 半導体素子の製造方法および撮像素子の製造方法 | |
| JPH07135162A (ja) | 半導体装置の製造方法 | |
| KR20050064891A (ko) | 반도체소자의 정렬마크 형성방법 | |
| KR20010061780A (ko) | 반도체 소자의 정렬키 형성방법 | |
| KR20050035361A (ko) | 정렬키 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080317 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100318 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100623 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101104 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101112 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120411 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120515 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |