JP3859764B2 - 重ね合わせ精度測定マーク、そのマークの欠陥修正方法、および、そのマークを有するフォトマスク - Google Patents

重ね合わせ精度測定マーク、そのマークの欠陥修正方法、および、そのマークを有するフォトマスク Download PDF

Info

Publication number
JP3859764B2
JP3859764B2 JP11474696A JP11474696A JP3859764B2 JP 3859764 B2 JP3859764 B2 JP 3859764B2 JP 11474696 A JP11474696 A JP 11474696A JP 11474696 A JP11474696 A JP 11474696A JP 3859764 B2 JP3859764 B2 JP 3859764B2
Authority
JP
Japan
Prior art keywords
measurement mark
pattern
semiconductor device
overlay accuracy
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11474696A
Other languages
English (en)
Other versions
JPH0974063A (ja
Inventor
孝一郎 成松
重則 山下
信行 吉岡
真也 添田
敦司 蜂須賀
浩二 谷口
由紀 宮本
隆幸 斉藤
あゆみ 南出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP11474696A priority Critical patent/JP3859764B2/ja
Priority to DE19625669A priority patent/DE19625669C2/de
Priority to KR1019960023751A priority patent/KR100189287B1/ko
Priority to US08/670,313 priority patent/US5892291A/en
Priority to TW085108270A priority patent/TW361055B/zh
Publication of JPH0974063A publication Critical patent/JPH0974063A/ja
Priority to KR1019980049891A priority patent/KR100197205B1/ko
Priority to KR1019980049890A priority patent/KR100218077B1/ko
Priority to US09/231,664 priority patent/US6068952A/en
Priority to US09/492,750 priority patent/US6323560B1/en
Application granted granted Critical
Publication of JP3859764B2 publication Critical patent/JP3859764B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70591Testing optical components
    • G03F7/706Aberration measurement
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Structure Of Printed Boards (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、露光技術に関し、より特定的には、収差の影響を考慮した露光技術の改良に関する。
【0002】
【従来の技術】
近年、半導体装置は複数の層から形成され、半導体装置を構成する素子の寸法の微細化が図られている。そのため、半導体装置の各層に形成される素子の重ね合わせ精度が重要になってきている。また、素子の寸法が微細化されるにつれて、光学系の収差による露光の影響も無視できることができないようになってきている。
【0003】
ここで、上述した重ね合わせ精度は、以下の項目に細分することができる。
(i) 重ね合わせ誤差:総合的な意味での重ね合わせ誤差
(ii) アライメント誤差:アライメントを行なったチップにおけるX,Y,θのアライメント誤差
(iii) 装置の安定性と相対誤差:アライナ自体が持つ誤差
(iv) マスク誤差:マスク角座標点の理想点からのパターンロケーション誤差
(v) マスクの熱膨張による誤差:マスクのアライナ中における熱膨張に起因する重ね合わせ誤差
(vi) その他の誤差:マスクおよびウエハ固定時のBendingによるErrorやウエハ高温熱処理によるNon Linear Distortionなど
以上のように、重ね合わせ精度には、多くの要因があるが、ここでは、(i)重ね合わせ誤差について以下説明する。
【0004】
まず、図を参照して、この重ね合わせ誤差を測定するための重ね合わせ誤差測定マークについて、MOSトランジスタの場合について説明する。
【0005】
まず、図54に、一般的なMOSトランジスタの縦断面図を示し、図55に、そのMOSトランジスタが含まれる半導体装置の平面図を示す。
【0006】
両図を参照して、簡単にMOSトランジスタの構造について説明する。まず、半導体基板76上に、ゲート酸化膜78を介在して、ゲート電極を構成するワード線80Aが形成されている。また、半導体基板76には、ソース/ドレイン領域77が形成されている。
【0007】
ゲート電極80Aの上方には、層間酸化膜80を介在してビット線82Aが形成されている。このビット線82Aは、ソース/ドレイン領域77の一方と電気的に接続している。ワード線80Aとビット線82Aとは、図55に示すように互いに直交するように配置されている。また、ビット線82Aの上には、層間酸化膜83が形成されている。
【0008】
次に、図55を参照して、上記構造よりなる半導体装置に、1μmの間隔で配置されたワード線80Aとビット線82Aとの間の活性領域85に、コンタクトホール4を形成する場合について説明する。なお、ワード線80Aおよびビット線82Aの線幅は、ともに0.4μmである。
【0009】
半導体装置に開口するコンタクトホール104の大きさは、0.5μm×0.5μmである。したがって、ワード線80A、ビット線82Aおよびコンタクトホール104が設計どおり重ね合わされて形成された場合、ワード線80Aとコンタクトホール104とのX方向の距離X、およびビット線82Aとコンタクトホール104とのY方向の距離Yは、ともに0.25μmとなる。
【0010】
しかしながら、コンタクトホール104の開口位置が、重ね合わせ誤差により、ずれて形成されてしまう場合がある。この場合、コンタクトホール104の一部が、ワード線80Aやビット線82A上に形成されてしまう。
【0011】
ここで、コンタクトホール104の形成は、図54に示すように、層間酸化膜83上に形成されたレジスト膜84Aを、フォトリソグラフィ技術を用いてパターニングし、このパターニングされたレジスト膜84Aをマスクとして、コンタクトホールの開口を行なっている。
【0012】
したがって、このレジスト膜84Aのパターニングを行なった段階で、レジスト膜84Aに形成されたコンタクトホールのパターンの位置とワード線80Aやビット線82Aの位置ずれを予め測定した後、精度よくレジスト膜のコンタクトホールパターンが形成されていない場合は、レジスト膜84Aのみを再度成膜し直せばよい。
【0013】
しかし、コンタクトホール104とワード線80Aや、コンタクトホール104とビット線82Aの間隔はそれぞれ0.25μmと非常に小さいため、この領域での重ね合わせ誤差を測定することが困難である。
【0014】
そこで、従来より、半導体装置が形成される領域の周辺の領域において、重ね合わせ誤差を測定するためのダミーパターンとして、重ね合わせ誤差測定マークが、ワード線、ビット線およびレジスト膜の成膜と同時に形成され、この重ね合わせ誤差測定マークの重ね合わせの誤差を測定することで、レジスト膜のコンタクトホールパターンと、ワード線およびビット線との重ね合わせ誤差を測定する方法が用いられている。
【0015】
以下、この重ね合わせ誤差測定マークについて、図56および図57を参照して説明する。まず、図56を参照して、重ね合わせ誤差測定マークの配置について説明する。半導体装置の周辺の領域において、ゲート酸化膜78の上に、ワード線80Aを形成する工程と同時に、第1測定マーク80Bが所定の位置に形成される。
【0016】
この第1測定マーク80Bの平面形状は、図57Aに示すように、25μm×25μmのパターンを有している。また、ビット線82Aを形成する工程と同時に、層間酸化膜80上の所定の位置に、第2測定マーク82Bが形成される。この第2測定マーク82Bの平面形状は、図57に示す第1測定マーク80Bと同じ25μm×25μmの正方形パターンである。
【0017】
さらに、層間絶縁膜83の上の第1測定マーク80Bの上方および第2測定マーク82Bの上方には、それぞれレジスト膜のパターニングと同時に、第3測定マーク84Bおよび第4測定マーク84Cが形成されている。
【0018】
この第3測定マーク84Bおよび第4測定マーク84Cの大きさは、図57(a)に示すように、15μm×15μmの正方形パターンを有している。
【0019】
ここで、第1測定マーク80B,第2測定マーク82B,第3測定マーク84Bおよび第4測定マーク84Cの平面形状を正方形としているのは、重ね合わせ検査装置(たとえばKLA社製:KLA5011)側からの要求によるものであり、四角形の辺の位置を認識できるように構成されている。また、マークの1辺の大きさは、第1,第2測定マークは15〜30μm、第3,第4測定マークは7.5〜15μmが要求されており、現在の技術においては、これに規定される以下の寸法の重ね合わせ検査を行なうことはできない。
【0020】
次に、図57を参照して、第1測定マーク80B、第3測定マーク84Bを用いたワード線80Aとレジスト膜のコンタクトホールパターンの重ね合わせ誤差について説明する。
【0021】
図57(a)は、第3測定マーク84Bの上方からの平面図を示している。図57(b)は図57(a)中A−A′矢視断面図を示している。図57(c)は、第3測定マーク84Bの上方から光を照射した場合の、図57(a)中A−A′矢視断面に従った検出信号の光の明暗を示している。
【0022】
図からわかるように、検出信号の光の明暗は、第1測定マーク80Bおよび第3測定マーク84Bのそれぞれの側壁10a,10b,11a,11bの位置で検出信号が暗くなっていることがわかる。ここで、この検出信号を用いて、ワード線80Aとレジスト膜のコンタクトホールパターンの重ね合わせ誤差を測定する。
【0023】
たとえば、側壁10aと側壁10bの検出信号の中心点c1 と、側壁11aと側壁11bの検出信号の中心点c2 とを求める。この中心点c1 と中心点c2 の位置とが一致した場合は、第1測定マーク80Bと第3測定マーク84Bのずれは0となり、また、中心点c1 と中心点c2 の位置とに差が生じた場合は、その差が第1測定マーク80Bと第3測定マーク84Bとのずれ量となる。したがって、このずれ量は、ワード線80Aとレジスト膜のコンタクトホールパターンのずれ量と1対1に対応し、そのまま重ね合わせ誤差とすることができる。
【0024】
また、第2測定マーク82Bと第4測定マーク84Cのずれ量も、図57と同様の方法により求めることができる。
【0025】
なお、図57においては、第1測定マーク80Bおよび第3測定マーク84Bがそれぞれ残りパターンの場合について説明したが、たとえば、図58(a)に示すように、第1測定マーク180B、第3測定マーク184Bが、ともに抜きパターンの場合であっても、図57と同様にして、側壁110aと側壁110bの検出信号の中心点と、側壁111aと側壁111bの検出信号の中心点とを求めることにより、第1測定マーク180Bと第3測定マーク184Bとのずれ量を測定することができ、この場合においても、このずれ量を、そのまま重ね合わせ誤差とすることができる。
【0026】
【発明が解決しようとする課題】
しかしながら、上述した重ね合わせ誤差の測定においては、収差による影響のため、ワード線およびビット線とコンタクトホールパターンとのずれ量が、測定マークのずれ量と1対1に対応しないという問題が生じている。
【0027】
ここで、収差について簡単に説明する。
光学系の理想の結像は、
(i) 物点から点対称に放射される光線束が像点で点対称に結合すること
(ii) 平面物体の像は平面であること
(iii) 像面内のどこでも横倍率は一定のこと
である。以上は、単色光に対してであるが、多色光(白色光)に対しても満足されることが望まれている。この理想の結像条件からのずれを収差という。
【0028】
(i)の条件から外れるために生ずる収差は、球面収差、非点収差、コマ収差と呼ばれる。
【0029】
(ii)の条件から外れるために生ずる収差は像面湾曲収差と呼ばれる。
(iii)の条件から外れるために生ずる収差は、湾曲収差と呼ばれる。
【0030】
ここで、今回の重ね合わせ誤差の測定において、最も影響を与えるコマ収差について、図59ないし図64を参照して説明する。
【0031】
まず、図59を参照して、フォトマスクに設けられた開口部に生ずるコマ収差について説明する。なお、フォトマスクには、一般的なフォトマスクの他に、位相シフトマスクおよび減衰型位相シフトマスクも含まれるものとする。
【0032】
図59(a)には、フォトマスク210の断面構造が示されている。透明基板211の上に、光透過部212Bと光遮光部212A(ホール径0.4μm)が形成されている。光透過部212Bを透過した光220のレジスト膜4上での光強度は、本来ならば、図59(b)のような、実線221に示すような光強度を示す。しかしながら、コマ収差の影響により、光強度は、1方向にのみ大きくずれ、実線221の右側の部分のみが、点線222に示すような光強度を示す。
【0033】
その結果、図59(c)に示すように、レジスト膜4には、本来寸法L1 のホールが開口されるべきところ、寸法L2 (L2 >L1 )のホールが形成されてしまう。
【0034】
次に、図60を参照して、フォトマスク230に形成される光透過部232Bが、図59に示すフォトマスク210よりも大きい場合について説明する。図60(a)には、フォトマスク230の断面構造が示されている。透明基板231の上に、光透過部232B(ホール径3.0μm)と光遮光部232Aが形成されている。光透過部232Bを透過した光220のレジスト膜4上での光強度は、本来ならば図60(b)に示すように、実線221に示すようになる。
【0035】
しかしながら、図59で説明したと同様に、コマ収差の影響により、光強度は1方向にのみ大きくずれ、実線221の右側の部分のみが点線222に示すような光強度を示す。
【0036】
その結果、図60(c)に示すように、レジスト膜4には、本来寸法L3 のホールが開口されるべきところ、寸法L4 のホールが形成されてしまう。さらに、フォトマスクに形成される光透過部の開口面積が大きいほどコマ収差による影響が大きいことも知られている。
【0037】
次に、図59および図60においては、抜きパターンにおけるコマ収差の影響について述べたが、図61において、残しパターンにおけるコマ収差の影響について述べる。
【0038】
図61(a)には、フォトマスク240の断面構造が示されている。フォトマスク240の透明基板241の上には、所定形状の残しパターン242Aが形成されている。このフォトマスク240を透過した光220のレジスト膜4上での光強度は、図61(b)に示すように、本来であれば、実線221に示すような光強度となる。しかしながら、コマ収差の影響により、光強度は1方向にのみずれ、実線221の左側の部分のみが、点線222に示すような光強度を示す。
【0039】
その結果、図61(c)に示すように、レジスト膜4は、本来寸法L5 のパターンが残されるべきところ、寸法L6 のパターンのみが残される結果となる。
【0040】
したがって、図59〜図61に示したように、フォトマスクにおいて、残しパターンの場合および抜きパターンの両方の場合において、コマ収差の影響が生じることになる。
【0041】
また、上述したように、コマ収差によるフォトマスクのパターンの大きさと光強度のずれ量との関係を通常のフォトマスクの場合と、位相シフトマスクの場合とについて、図62および図63に示す。
【0042】
両図からわかるように、通常のフォトマスクの場合であっても、位相シフトマスクの場合であっても、パターンの開口が大きいほど、コマ収差の影響を受けやすく、ずれ量が大きくなっていることがわかる。
【0043】
したがって、重ね合わせ誤差を測定した場合でも、半導体装置を構成するパターンとのコマ収差による影響が異なるため、重ね合わせ誤差と半導体装置を構成するパターンの誤差とは1対1に対応しなくなってしまう。
【0044】
また上述した、コマ収差の影響は、重ね合わせ誤差測定の場合にのみならず、半導体装置を形成する場合のパターン露光においても影響を与えている。
【0045】
たとえば、図64(a)に示すように、同一のフォトマスク250内において、開口面積の異なる光透過部252Aと252Bとが透明基板251上に形成されている場合について考察する。
【0046】
レジスト膜4上における光強度は、図64(b)に示すように、本来であれば、光透過部252Aを透過した光の光強度は実線221Aで示すようになり、光透過部252Bを透過した光の光強度は実線221Bで示すようになる。しかしながら、コマ収差の影響により、252Aを透過した光の光強度の右側において、点線222Aのようにずれ、252Bを透過した光の光強度においても実線221Bの右側において、光強度が点線222Bのようにずれてしまう。
【0047】
また、点線222Aのずれ量L9 と点線222Bのずれ量L12とのそれぞれのずれ量も、等しいものではなく、光透過部の開口面積の大きさに依存しているため、パターンの大きさによって、そのずれ量は複数存在することになる。その結果、レジスト膜4に開口されるホールは、図64(c)に示すように、それぞれずれ量に応じた開口部を形成することになってしまう。
【0048】
この発明は、上記各問題点を解決するためになされたもので、
1つの目的は、収差の影響を考慮した重ね合わせ精度測定マークを提供することにある。
【0049】
他の目的は、収差の影響を考慮した重ね合わせ精度測定マークの欠陥修正方法を提供することにある。
【0050】
さらに、他の目的は、収差の影響を考慮したフォトマスクを提供することにある。
【0053】
【課題を解決するための手段】
この発明に基づいた重ね合わせ精度測定マークにおいては、半導体基板の上に、所定形状の半導体装置を構成するパターンが、複数層形成される半導体装置形成領域と、上記半導体装置を構成する上記各層の重ね合わせ精度を測定するための重ね合わせ精度測定マーク形成領域と、上記半導体装置形成領域において、第1の層に形成された第1半導体装置構成部材と、上記重ね合わせ精度測定マーク形成領域において、上記第1半導体装置構成部材と同一の製造工程で形成された第1測定マークと、上記半導体装置形成領域において、上記第1の層の上の第2の層に形成された第2半導体装置構成部材と、上記重ね合わせ精度測定マーク形成領域において、上記第1半導体装置構成部材と上記第2半導体装置構成部材との重ね合わせ精度を測定するために、上記第2半導体装置構成部材と同一の製造工程で形成された第2測定マークとを備えている。さらに、上記第1測定マークは、上記第1半導体装置構成部材のパターンサイズと略同程度のサイズを有する第1補助測定マークを複数個組合せた第1パターンを有し、上記第2測定マークは、上記第2半導体装置構成部材のパターンサイズと略同程度のサイズを有する第2補助測定マークを複数個組合せた第2パターンを有している。
【0054】
また、好ましくは、上記第1測定マークは、第1重ね合わせ誤差測定マークであり、上記第2測定マークは、第2重ね合わせ誤差測定マークであり、上記第1重ね合わせ誤差測定マークと、上記第2重ね合わせ誤差測定マークとにより、上記第1半導体装置構成部材と上記第2半導体装置構成部材との重ね合わせ誤差を測定する。
【0055】
また、好ましくは、上記第1測定マークは、第1アライメントマークであり、上記第2測定マークは、第2アライメントマークであり、上記第1アライメントマークと上記第2アライメントマークとにより、上記第1半導体装置構成部材と上記第2半導体装置構成部材とのアライメント誤差を測定する。
【0057】
さらに、好ましくは、上記第1補助測定マークは、上記第1半導体装置構成部材のパターンサイズの1/2〜2倍のサイズを有し、上記第2補助測定マークは、上記第2半導体装置構成部材のパターンサイズの1/2〜2倍のサイズを有している。
【0058】
さらに、好ましくは、上記第1および第2補助測定マークは、ホールパターンである。
【0059】
さらに、好ましくは、上記第1パターンおよび上記第2パターンは、上記ホールパターンを、仮想四角形の4辺に沿って複数配置している。
【0060】
さらに、好ましくは、上記第1パターンおよび上記第2パターンは、上記ホールパターンを、仮想四角形の4辺および対角線に沿って複数配置している。
【0061】
さらに、好ましくは、上記ホールパターンは、抜きパターンまたは残しパターンである。
【0062】
さらに、好ましくは、上記第1および第2補助測定マークは、ラインパターンである。
【0063】
さらに、好ましくは、上記第1パターンおよび上記第2パターンは、上記ラインパターンを、仮想四角形の内部を埋めるように、仮想四角形の所定の辺に平行に複数配置している。
【0064】
さらに、好ましくは、上記第1パターンおよび上記第2パターンは、上記ラインパターンを、仮想四角形の対向する1対の辺に沿って配置し、さらに、この仮想四角形の内部を埋めるように、上記1対の辺に対し直交する辺に平行に複数配置している。
【0065】
さらに、好ましくは、上記ラインパターンは、抜きパターンまたは残しパターンである。
【0066】
上述した重ね合わせ精度測定マークによれば、第1測定マークは、第1半導体装置構成部材のパターンサイズと略同程度のサイズを有する第1補助測定マークを複数個組合せた第1パターンを有し、第2測定マークは、第2半導体装置構成部材のパターンサイズと略同程度のサイズを有する第2補助測定マークを複数個組合せた第2パターンを有している。
【0067】
これにより、第1測定マークおよび第2測定マークによって得られる検出信号の収差による影響と、第1半導体装置構成部材および第2半導体装置構成部材によって得られる検出信号の収差による影響は同じになる。
【0068】
したがって、第1測定マークと第2測定マークとによって得られる検出信号に基づくデータは、第1半導体装置構成部材および第2半導体装置構成部材の関係を1対1に反映している。
【0069】
次に、この発明に基づいた重ね合わせ精度測定マークの欠陥修正方法においては、半導体基板の上に、所定形状の半導体装置を構成するパターンが、複数層形成される半導体装置形成領域と、上記半導体装置を構成する上記各層の重ね合わせ精度を測定するための重ね合わせ精度測定マーク形成領域と、上記半導体装置形成領域において、第1の層に形成された第1半導体装置構成部材と、上記重ね合わせ精度測定マーク形成領域において、上記第1半導体装置構成部材と同一の製造工程で形成されるパターンを有する第1測定マークと、上記半導体装置形成領域において、上記第1の層の上の第2の層に形成された第2半導体装置構成部材と、上記重ね合わせ精度測定マーク形成領域において、上記第1半導体装置構成部材と上記第2半導体装置構成部材との重ね合わせ精度を測定するために、上記第2半導体装置構成部材と同一の製造工程で形成される第2測定マークとを備え、上記第1測定マークは、上記第1半導体装置構成部材のパターンサイズと略同程度のサイズを有する第1補助測定マークを複数個、仮想四角形の少なくとも4辺に沿って組合せたパターンを有し、上記第2測定マークは、上記第2半導体装置構成部材のパターンサイズと略同程度のサイズを有する第2補助測定マークを複数個、仮想四角形の少なくとも4辺に沿って組合せたパターンを有し、第1測定マークの上記第1補助測定マークの一部および第2測定マークの第2補助測定マークの一部に欠陥を有する、重ね合わせ精度測定マークの欠陥修正方法であって、上記欠陥の修正において、上記欠陥を有する第1補助測定マークおよび上記第2補助測定マークを修正すると同時に、上記仮想四角形の対角線の交点に対し点対称となる位置にある第1補助測定マークおよび第2補助測定マークに対しても修正を行なう。
【0070】
また、好ましくは、上記第1補助測定マークおよび上記第2補助測定マークは抜きパターンであって、上記欠陥の修正においては、上記欠陥部分を埋めることにより修正を行なっている。
【0071】
また、好ましくは、上記第1補助測定マークおよび上記第2補助測定マークは残しパターンであって、上記欠陥の修正においては、上記欠陥部分を除去している。
【0072】
上述した重ね合わせ精度測定マークの欠陥修正方法によれば、欠陥部分を有する第1補助測定マークおよび第2補助測定マークの修正と同時に仮想四角形の対角線の交点に対して点対称となる位置にある第1補助測定マークおよび第2補助測定マークに対しても欠陥部分と同じ修正を行なっている。
【0073】
これにより、第1測定マークおよび第2測定マークの対称性が保持されるため、確実に第1測定マークおよび第2測定マークが重ね合わせ検査装置により認識されることになる。
【0074】
次に、この発明に基づくフォトマスクにおいては、透明基板の上に第1のパターンを有する第1の領域と、第2のパターンを有する第2の領域とを備え、上記第2のパターンは、上記第1のパターンサイズと略同程度のサイズを有するパターンが複数個組合わされている。また、上記第1の領域は、半導体装置を形成するための領域であり、上記第2の領域は、上記半導体装置の重ね合わせ精度を測定するための重ね合わせ精度測定マークを形成するための領域である。
【0077】
また、好ましくは、上記第1の領域には、上記第1のパターンを透過する露光光により生じるサイドローブの発生を抑制するために、前記サイドローブが発生する位置に、前記露光光を照射する露光光源の解像限界以下の補助パターンが設けられている。
【0088】
【発明の実施の形態】
(実施の形態1)
以下、この発明に基づいた実施の形態1について図1を参照して説明する。この実施の形態においては、重ね合わせ誤差測定マークについて説明する。
【0089】
まず、図1(a)は、この実施の形態における重ね合わせ誤差測定マークの平面図を示している。図1(b)は、図1(a)中X−X線矢印断面図を示している。図1(c)は、図1(b)の断面に従った観測光の検出信号を示している。
【0090】
なお、この重ね合わせ誤差測定マークは、図22において説明した半導体装置におけるワード線とコンタクトホールおよびビット線とコンタクトホールの重ね合わせ誤差を測定するものとする。
【0091】
まず、図1(a),(b)を参照して、重ね合わせ誤差測定マークの構造について説明する。第1測定マーク100は、半導体基板1の上方にゲート酸化膜2を介在して形成されている。この第1測定マーク100は、25μm×25μmの正方形の辺に沿って、幅が0.4μmの補助測定パターン100Aにより構成され、残しパターンとなっている。
【0092】
第2測定マーク200は、第1測定マーク100の上方に層間酸化膜3を介在して形成されている。この第2測定マーク200は、15μm×15μmの正方形の辺に沿って0.5μm×0.5μmの抜きパターン200Aを複数個配置している。
【0093】
ここで、第1測定マーク100の補助測定パターン100Aの幅を0.4μmとしたのは、ワード線またはビット線の線幅に対応させたものである。これにより、ワード線およびビット線に生じるコマ収差による影響と、この第1測定マーク100により生じるコマ収差の影響とは同一となる。さらに、25μm×25μmの正方形形状としたのは、従来技術において説明したように、重ね合わせ検出装置側の要求によるものである。
【0094】
さらに、補助測定パターン100Aをラインパターンの残しパターンとしたのは、半導体装置に形成されるワードラインおよびビットラインがライン形状であり、残しパターンを構成しているためである。
【0095】
また、第2測定マーク200を構成する補助測定パターン200Aを0.5μm×0.5μmの大きさのホールパターンとしたのは、半導体装置に形成されるコンタクトホールの大きさが0.5μm×0.5μmの大きさであり、かつホールパターン形状を有するからである。また、補助測定パターン200Aを15μm×15μmの四角形状に配置したのは、重ね合わせ検出装置側の要求によるものである。
【0096】
したがって、上述したように構成された第1測定マーク100および第2測定マーク200を用いることにより、観測される検出信号は、図1(c)に示すようになり、この検出信号には、半導体装置内に形成されるワード線、ビット線およびコンタクトホールと同一のコマ収差を有することとなる。
【0097】
したがって、検出信号100aと100a′との中心点A1 と検出信号200aと検出信号200a′の中心点A2 とのずれ量は、ワード線,ビット線およびコンタクトホールのずれ量と1対1に対応することになる。
【0098】
以上、この実施の形態によれば、第1測定マーク100と第2測定マーク200とによって得られる検出信号に基づくデータは、半導体装置を構成するビット線とコンタクトホールおよびワード線とコンタクトホールの位置ずれの関係を1対1に反映する。
【0099】
その結果、重ね合わせ誤差の測定において、信頼性の高い測定結果を得ることができ、これにより、高性能の半導体装置を提供することが可能となる。
【0100】
なお、本実施の形態においては、重ね合わせ誤差の測定について述べたが、アライメントマークとして用いることによっても、同様の作用効果を得ることができる。
【0101】
また、補助測定パターン100A,200Aの大きさをワード線,ビット線およびコンタクトホールの寸法と同一としたが、重ね合わせ誤差を測定すべき対象物の寸法の1/2〜2倍のサイズであれば、ほぼ同等のコマ収差の影響となるため、この範囲内のおいて補助測定マークの大きさを設定することが可能である。
【0102】
(実施の形態2)
次に、この発明に基づいた実施の形態2について、図2ないし図8を参照して説明する。
【0103】
この実施の形態2においては、実施の形態1における第1測定マークおよび第2測定マークのパターン形状を列挙したものである。図2ないし図5においては、ラインパターンから構成される第1測定マークまたは第2測定マークの形状を示し、図6ないし図8においては、ホールパターンから構成される第1測定マークおよび第2測定マークの形状を示している。
【0104】
なお、図2ないし図8に示す測定マークの形状は、残しパターンであっても構わないし、抜きパターンであっても構わない。
【0105】
まず図2において、測定マーク300を示している。この測定マーク300は、仮想四角形の4辺の位置に補助測定パターン300Aを配置したものであり、仮想四角形のコーナ部分には補助測定パターンは設けられていない。
【0106】
次に、図3に測定マーク400を示す。この測定マーク400は、仮想四角形の4辺に補助測定パターン400Aが設けられ、仮想四角形のコーナ部分においても、それぞれの補助測定パターン400Aが存在する。
【0107】
次に、図4において、測定マーク500を示す。この測定マーク500は、仮想四角形の対向する1対の辺に沿って補助測定マーク500Aを配置し、さらに、仮想四角形の内部を埋めるように1対の辺に対し直交する辺に平行に複数補助測定マーク500Aを配置している。
【0108】
次に、図5において、測定マーク600を示す。この測定マーク600は、仮想四角形の内部を埋めるように、1対の辺に対し直交する辺に平行に複数本補助測定マーク600Aを配置している。
【0109】
なお、測定マーク500および測定マーク600は、図4および図5に示す状態から90°回転させた状態で使用しても同一の作用効果を得ることができる。
【0110】
また、測定マーク300〜測定マーク600におけるラインパターンの線幅Wは、重ね合わせ誤差を測定しようとする半導体装置の構成部材の幅に対し1/2〜2倍の線幅であることが望ましい。
【0111】
次に、図6において、測定マーク700を示す。測定マーク700においては、仮想四角形の4辺に沿ってホールパターンからなる補助測定パターン700Aを複数配置している。
【0112】
次に、図7において、測定マーク800を示す。この測定マーク800は、仮想四角形の4辺および対角線に沿ってホールパターンである補助測定パターン800Aを複数配置するようにしたものである。
【0113】
次に、図8において、測定マーク900を示す。測定マーク900は、測定マーク700の変形例であって、仮想四角形の4辺に沿って補助測定マーク900Aを配置しているが、仮想四角形のコーナ部分においては、1対のコーナ部分にのみ補助測定パターン900Aを配置するようにしたものである。
【0114】
以上、図2ないし図8に示すさまざまなパターンの測定マークを用いることによっても、実施の形態1で説明した重ね合わせ誤差測定において同一の作用効果を得ることが可能となる。
【0115】
(実施の形態3)
次に、この発明に基づいた実施の形態3について、図9ないし図16を参照して説明する。この実施の形態3においては、重ね合わせ誤差測定マークの欠陥修正方法について説明する。
【0116】
まず、図9および図10を参照して、ラインパターンかつ抜きパターンからなる重ね合わせ誤差測定マーク301に生じた欠陥の修正方法について説明する。
【0117】
図9に示すように測定マーク301の補助測定マーク301Aの一部に欠陥301Fが生じている。このように、抜きパターンに生じた欠陥の場合は、図10に示すように欠陥301Fを、FIBなどを用いて、カーボン301Rを堆積することにより欠陥301Fを埋め、修正を行なうとともに、仮想四角形の対角線の交点を点対称として、反対側の補助測定パターン301Aも同じように修正を行なう。
【0118】
このように修正することで、測定マークの対称性が保持されるため、確実に測定マークが重ね合わせ検査装置により確認されることになる。その結果、測定マークの誤認による重ね合わせ誤差の測定不良を回避することができる。
【0119】
次に、図11および図12を参照して、ラインパターンかつ残りパターンからなる重ね合わせ誤差測定マーク302に生じた欠陥の修正について説明する。
【0120】
図11に示すように、測定マーク302の補助測定マーク302Aの一部に欠陥302Fが生じている。このように、残りパターンに生じた欠陥の場合は、図12に示すように、欠陥302Fの部分をレーザなどを用いて除去し302Rとするとともに、仮想四角形の対角線の交点を点対称として、反対側の補助測定マーク302Aも同じように修正を行なう。
【0121】
これにより、上述したように、測定マークの対称性を保持することができる。次に、図13および図14を参照して、ホールパターンかつ抜きパターンからなる重ね合わせ誤差測定マーク801に生じた欠陥の修正方法について説明する。
【0122】
図13に示すように、測定マーク801の補助測定マーク801Aの一部に、欠陥801Fが生じている。このように、抜きパターンに生じた欠陥の場合は、図14に示すように、欠陥800FをFIBなどを用いて、カーボン801Rを堆積することにより埋めるとともに、仮想四角形の対角線の交点を点対称として、反対側の補助測定マーク801Aも同じように修正を行なう。これにより、上述したように、測定マークの対称性が保持されることになる。
【0123】
次に、図15および図16を参照して、ホールパターンかつ残しパターンからなる重ね合わせ誤差測定マーク802に生じた欠陥の修正方法について説明する。
【0124】
図15に示すように、測定マーク802の補助測定マーク802Aの一部に欠陥802Fが生じている。このように、残りパターンに生じた欠陥の場合は、図16に示すように、欠陥802Fを、レーザなどにより除去し、802Rとする。これとともに、仮想四角形の対角線の交点を点対称として、反対側の補助測定マーク802Aも同じように修正を行なう。これにより、上述したように、測定マークの対称性が保持される。
【0125】
なお、上述した実施の形態1〜実施の形態3は、重ね合わせ誤差測定マークに関して述べたが、アライメントマークに適用しても同様の作用、効果を得ることができる。
【0126】
(実施の形態4)
次に、この発明に基づいた実施の形態4について図17ないし図19を参照して説明する。この実施の形態4においては、たとえば、実施の形態1において説明した第2重ね合わせ誤差測定マーク200を形成するためのフォトマスクの製造方法について説明する。
【0127】
なお、このフォトマスクは、通常のフォトマスクに限られず、位相シフトマスクや減衰型位相シフトマスクも含まれるものとする。
【0128】
以下、本実施の形態においてはその一例として、減衰型位相シフトマスクの場合の製造方法について説明する。
【0129】
まず、図17を参照して、石英などからなる透明基板51の上に透過する露光光の透過率と位相角とを制御するためのシフタ膜を形成する。このシフタ膜の材質としては、たとえばMoSiO、MoSiON、CrO、CrONなどが用いられる。
【0130】
このシフタ膜52の上に、電子線レジスト膜53を形成する。
次に、図18を参照して、電子線レジスト膜53に電子ビームを照射して、第2重ね合わせ誤差測定マークに対応するパターンを露光し現像を行なう。
【0131】
次に、図19を参照して、レジスト膜53をマスクにして、MoSiOとMoSiONとに対してはCF4 +O2 ガス、CrOとCrONとに対してはCL2 CO2 ガスを用いた反応性イオンエッチングにより、シフタ膜52のエッチングを行ない、補助測定パターンに対応する光透過部852を形成する。その後、レジスト膜53を除去することにより、フォトマスク50が完成する。
【0132】
なお、図17〜図19に示す製造プロセスにおいては、シフタ膜52をレジストパターン53を用いて加工した場合について説明したが、たとえば、図20に示すように、シフタ膜52とレジスト膜53との間に、導電膜としてのMoやCr、シフタ膜52上に形成される遮光膜として用いるCrなどの薄膜54を設けるようにして、形成しても構わない。
【0133】
また、上述したフォトマスクの製造方法は重ね合わせ精度測定マークを形成するためのフォトマスクの製造方法について述べたが、これに限られることなく、たとえば、図21に示すように、通常の半導体装置内においても、コマ収差を考慮したフォトマスクを製造することができる。
【0134】
たとえば、図21に示すフォトマスクの平面図においては、第1のパターン60Aを有する第1の領域60と、第1のパターン60Aが複数個組合された第2のパターンを有する第2の領域61を備えたフォトマスクを示している。
【0135】
このフォトマスクの構造によれば、第2の領域61における第2のパターンは、すべて第1のパターン60Aの抜きパターンによって構成されているために、コマ収差による影響は第1の領域60と第2の領域61とにおいて同じ影響を受けることになる。
【0136】
その結果、収差を考慮したパターン形状をフォトマスクに備える場合においても、第1の領域と第2の領域において、同じ修正を加えることは可能となり、高性能のフォトマスクを提供することが可能となる。
【0137】
ここで、本発明に基づく位相シフトマスクには、以下に示す問題が生じる場合がある。
【0138】
図22を参照して、たとえば図1に示す第2測定マーク200を本実施の形態における減衰型位相シフトマスクを用いてレジスト膜4の露光を行なう場合を考えると、位相シフトマスク501に設けられるマスクパターンは、図20(a)に示すようになる。
【0139】
したがって、ウエハ転写後のパターン断面図は、図22(b)に示すようになる。
【0140】
ここで、レジスト膜4の補助パターン200Aの近傍に、レジスト膜4の膜減り箇所506が形成され、ウエハ転写後のパターン平面図は、図22(c)に示すようになり、膜減り箇所506が、複数レジスト膜4に形成される。
【0141】
その結果、レジスト膜4から得られる検出信号は、図22(d)に示すように、膜減り箇所506によって観測される検出信号506a′のために、第2測定マークによって得られる検出信号の中心位置がずれてしまい、正確な観測ができないという問題が生じる。
【0142】
これは、図22(c)のY−Y′線における露光光の光プロファイルを観測した場合、図23に示すように、位相シフトマスク501の光透過部501aを透過した光は、大きな光強度505Aを示すが、その周囲に、パターンピッチ、パターン段差、露光装置のレンズの収差、露光エネルギの振れに依存し、位相シフトマスク特有の光の回折効果による光強度のピークからなるサイドローブ505Bが形成される。
【0143】
さらに、光透過部501aのパターンピッチによれば、このサイドローブ505Bが重なり合い、さらに大きな光強度を示すサイドローブ505Cが形成される場合があり、これらのサイドローブ505B,505Cの光強度に基づいて、レジスト膜の膜減りが生じてしまう。
【0144】
したがって、このようなレジスト膜の膜減りを防止するために、以下、図24〜図53に示す対策を施すことによって、レジスト膜の膜減り箇所の発生を未然に防止することが可能となる。
【0145】
まず、第1の例について、図24を参照して説明する。
第1の例における位相シフトマスク501のマスクパターン平面図は、図24(a)に示すように、光透過部501aの間隔(D)を、光透過部501aに生じるそれぞれのサイドローブが互いに干渉しないように、制御したものである。
【0146】
たとえば、光透過部501aの大きさが0.5μm、露光光源の波長がi線(365μm)の場合、光透過部501aの間隔(D)は、0.8μm以上程度必要であると考えられる。
【0147】
したがって、図24(a)に示すような位相シフトマスク501を用いた場合、レジスト膜4に形成されるパターン平面図は、図24(b)に示すように、位相シフトマスク501のパターンに従ったものとなり、その結果、図24(c)に示すように、正確な検出信号を得ることが可能となる。
【0148】
次に、第2の例について図25を参照して説明する。この第2の例における位相シフトマスク501は、図25(a)を参照して、位相シフトマスク501に形成される光透過部501aのピッチ(D)を、光透過部501aによって形成されるサイドローブが互いに干渉する位置が、光透過部501aによって規定される同一直線上に生ずるように、光透過部501aの間隔を制御するようにしたものである。
【0149】
この場合、図25(b)に示すように、ウエハ転写後のパターン平面図には、レジスト膜4の膜減り箇所506が生じるものの、パターン200Aと同一直線上にあるため、図25(c)に示すように、検出信号200a,200a′に影響を与えることがない。その結果、正確な検出信号を得ることが可能となる。
【0150】
次に、第3の例について図26を参照して説明する。
第3の例における位相シフトマスク501においては、図26(a)の位相シフトマスク501のマスクパターン平面図に示すように、光透過部501aによって生じるサイドローブの発生を抑制するために、サイドローブが発生する位置に、露光光源の解像限界以下の大きさの補助パターン501bを設けるようにしたものである。
【0151】
なお、この第3の例における位相シフトマスク501において、光透過部501aの間隔(D)は、たとえば光透過部501aの大きさが0.5μm程度の場合、露光装置の光源の波長と光学系のパラメータによって依存するが、露光装置の光源の波長がi線(365μm)の場合であれば、0.6〜0.8μm程度が好ましく、また補助パターン501bの大きさ(S)は、光学系のパラメータ、および位相シフトマスクの透過率に依存するものの、0.25μm以下程度が好ましい。
【0152】
このように、補助パターン501bを設けた場合、図26(a)のZ−Z′線における光プロファイルは、図27(a),(b)に示すように、光透過部501aを透過した露光光によって、サイドローブ505Bが生じるものの、補助パターン501bを透過した露光光によって、サイドローブ505Aとは位相が反転した光強度505Dを得ることができる。
【0153】
その結果、最終的な光強度は、図27(c)に示すように、補助パターン501bを設けた領域においては、サイドローブの発生を抑制することが可能となる。
【0154】
したがって、図26(a)に示すような位相シフトマスク501を用いた場合、ウエハ転写後のパターン平面図は、図26(b)に示すように、レジスト膜4には膜減り箇所が生じることなく、図26(c)に示すように正確な検出信号を得ることが可能となる。
【0155】
上述した第3の例に示す考えに基づき、補助パターン501bの形状は、たとえば図28または図29に示すような形状であっても、同様の作用効果を得ることができる。
【0156】
次に、第4の例について、図30を参照して説明する。第4の例における位相シフトマスク501においては、図30(a)のマスクパターン平面図に示すように、光透過部501aの外側にのみ、サイドローブの発生を抑制するため、露光光源の解像限界以下の大きさの補助パターン502bが複数設けられている。
【0157】
このようなパターン構造を有する位相シフトマスク501を用いた場合、ウエハ転写後のパターン平面図は、図30(b)に示すようになり、パターン200Aの内側には、レジスト膜4の膜減り箇所506が生じるものの、パターン200Aの外側には、膜減り箇所506は生じない。
【0158】
したがって、図30(c)に示すように、正確な検出信号を得ることができる。
【0159】
なお、本例による位相シフトマスク501において、光透過部501aの大きさが0.5μm程度の場合、光透過部501aと補助パターン502bとの距離(X)は、0.2〜0.5μm程度が好ましく、補助パターン502bの大きさ(S)は、位相シフトマスクの透過率にも依存するが、0.25μm以下程度が好ましい。
【0160】
なお、上述した第4の例に示す考えに基づき、補助パターン502bの形状は、たとえば図31〜図34に示すような形状であっても、同様の作用効果を得ることができる。
【0161】
次に、第5の例について、図35を参照して説明する。第5の例における位相シフトマスク501においては、図35(a)のマスクパターン平面図に示すように、光透過部501aの外側と内側との両側に、サイドローブの発生を抑制するため、露光光源の解像限界以下の大きさの補助パターン502b、503bが複数設けられている。
【0162】
このようなパターン構造を有する位相シフトマスク501を用いた場合、図35(b)に示すように、パターン200Aと同一辺上には、レジスト膜4の膜減り箇所506が生じるものの、パターン200Aの外側には、膜減り箇所は生じない。
【0163】
したがって、図35(c)に示すように、正確な検出信号を得ることができる。
【0164】
なお、本例における位相シフトマスク501において、光透過部501aの大きさが0.5μm程度、露光光源の波長がi線(365μm)の場合、光透過部501aと補助パターン502bとの距離(X)および光透過部501aと補助パターン503bとの距離(X)は、0.2〜0.5μm程度が好ましく、補助パターン502b,503bの大きさ(S)は、0.25μm以下程度が好ましい。
【0165】
上述した第5の例に示す考えに基づき、補助パターン502b,503bの形状は、たとえば図36〜図39に示すような形状であっても、同様の作用効果を得ることができる。
【0166】
次に、第6の例について、図40を参照して説明する。第6の例における位相シフトマスク501においては、図40(a)のマスクパターン平面図に示すように、光透過部501aの外側、内側および光透過部501aの間に、それぞれサイドローブの発生を抑制するため、露光光源の解像限界以下の大きさの補助パターン501b、502b、503bが複数設けられている。
【0167】
このようなパターン構造を有する位相シフトマスク501を用いた場合のウエハ転写後のパターン平面図は、図40(b)に示すように、レジスト膜4には膜減り箇所は生じない。したがって、図40(c)に示すように、正確な検出信号を得ることが可能となる。
【0168】
なお、本例による位相シフトマスク501において、光透過部501aの大きさが0.5μm、露光光の光源がi線(365μm)の場合は、光透過部501aの間隔(D)は、0.6〜0.8μm程度が好ましく、光透過部501aと補助パターン502b、503bとの距離(X)は、0.2〜0.5μm程度が好ましく、補助パターン501b,502b,503bの大きさ(S)は、0.25μm以下程度が好ましい。
【0169】
上述した第6の例に示す考えに基づき、補助パターン501b,502b,503bの形状は、たとえば図41〜図43に示すような形状であっても、同様の作用効果を得ることができる。
【0170】
次に、第7の例について、図44を参照して説明する。
第7の例における位相シフトマスク501においては、図30に示す第4の例に示した位相シフトマスク501において、光透過部501aが連続した開口部からなる光透過部501bを有する場合について示している。
【0171】
この第7の例における位相シフトマスク501においても、図44(a)のマスクパターン平面図に示すように、光透過部501aの外側にのみサイドローブの発生を抑制するため、露光光源の解像限界以下の大きさの補助パターン502bが複数設けられている。
【0172】
このようなパターン構造を有する位相シフトマスク501を用いた場合、ウエハ転写後のパターン平面図は、図44(b)に示すように、パターン200Bの内側に、レジスト膜4の膜減り箇所506が生じるものの、パターン200Bの外側には、膜減り箇所506は生じない。
【0173】
したがって、図44(c)に示すように、正確な検出信号を得ることができる。
【0174】
なお、光透過部501bの大きさ、光透過部501bと補助パターン502bとの距離(X)、補助パターン502bの大きさ(S)については、上述した第4の例と同様の値である。
【0175】
また、上述した第7の例に示す考えに基づき、補助パターン502bの形状は、たとえば図45〜図48に示すような形状であっても、同様の作用効果を得ることができる。
【0176】
次に、第8の例について、図49を参照して説明する。
第8の例における位相シフトマスク501においては、図35に示す第5の例における位相シフトマスク501において、光透過部501aが連続した開口部を有する光透過部501bを有する場合について示している。
【0177】
図49(a)のマスクパターン平面図に示すように、光透過部501bの外側と内側にサイドローブの発生を抑制するため、露光光源の解像限界以下の大きさの補助パターン502b,503bが複数設けられている。
【0178】
このようなパターン構造を有する位相シフトマスク501を用いた場合、ウエハ転写後のパターン平面図は、図49(b)に示すように、膜減り箇所が生じることがない。
【0179】
したがって、図49(c)に示すように、正確な検出信号を得ることができる。
【0180】
なお、本例における光透過部501bと補助パターン502b,503bとの距離(X)、補助パターン502b,503bの大きさ(S)は、第5の例における位相シフトマスクと同じ条件である。
【0181】
また、上述した第8の例に示す考えに基づき、補助パターン502b,503bの形状は、たとえば図50〜図53に示すような形状であっても、同様の作用効果を得ることができる。
【0182】
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。
【0183】
【発明の効果】
この発明に基づいた重ね合わせ精度測定マークによれば、第1測定マークおよび第2測定マークによって得られる検出信号の収差による影響と、第1半導体装置構成部材および第2半導体装置構成部材によって得られる検出信号の収差による影響は同じになる。
【0184】
したがって、第1測定マークと第2測定マークとによって得られる検出信号に基づくデータは、第1半導体装置構成部材および第2半導体装置構成部材の関係を1対1に反映している。その結果、重ね合わせ精度の測定において、信頼性の高い測定結果を得ることができ、これにより、高性能の半導体装置を提供することが可能となる。
【0185】
次に、この発明に基づいた重ね合わせ精度測定マークの欠陥修正方法によれば、第1測定マークおよび第2測定マークの対称性が保持されるため、確実に第1測定マークおよび第2測定マークが重ね合わせ検査装置により認識されることになる。その結果、第1測定マークおよび第2測定マークの誤認による重ね合わせ精度の認識不良を回避することができる。
【0186】
次に、この発明に基づいたフォトマスクによれば、第1のパターンと第2のパターンとの収差による影響は同じになる。したがって、収差を考慮したパターン形状をフォトマスクに備える場合においても、第1のパターンと第2のパターンに対し同じ修正を加えることが可能となる。その結果、高性能のフォトマスクを提供することが可能となる。
【図面の簡単な説明】
【図1】 この発明に基づいた実施の形態1における重ね合わせ誤差測定マークの原理を説明するための図であり、(a)は重ね合わせ誤差測定マークの平面図であり、(b)は、(a)中X−X線矢視に従った断面図であり、(c)は、(a)中X−X線矢視に従った検出信号を示す図である。
【図2】 この発明に基づいた実施の形態2における重ね合わせ精度測定マークの第1平面図である。
【図3】 この発明に基づいた実施の形態2における重ね合わせ精度測定マークの第2平面図である。
【図4】 この発明に基づいた実施の形態2における重ね合わせ精度測定マークの第3平面図である。
【図5】 この発明に基づいた実施の形態2における重ね合わせ精度測定マークの第4平面図である。
【図6】 この発明に基づいた実施の形態2における重ね合わせ精度測定マークの第5平面図である。
【図7】 この発明に基づいた実施の形態2における重ね合わせ精度測定マークの第6平面図である。
【図8】 この発明に基づいた実施の形態2における重ね合わせ精度測定マークの第7平面図である。
【図9】 この発明に基づいた実施の形態3における重ね合わせ精度測定マークの欠陥修正方法を示す第1の図である。
【図10】 この発明に基づいた実施の形態3における重ね合わせ精度測定マークの欠陥修正方法を示す第2の図である。
【図11】 この発明に基づいた実施の形態3における重ね合わせ精度測定マークの欠陥修正方法を示す第3の図である。
【図12】 この発明に基づいた実施の形態3における重ね合わせ精度測定マークの欠陥修正方法を示す第4の図である。
【図13】 この発明に基づいた実施の形態3における重ね合わせ精度測定マークの欠陥修正方法を示す第5の図である。
【図14】 この発明に基づいた実施の形態3における重ね合わせ精度測定マークの欠陥修正方法を示す第6の図である。
【図15】 この発明に基づいた実施の形態3における重ね合わせ精度測定マークの欠陥修正方法を示す第7の図である。
【図16】 この発明に基づいた実施の形態3における重ね合わせ精度測定マークの欠陥修正方法を示す第8の図である。
【図17】 この発明に基づいた実施の形態4におけるフォトマスクの第1製造工程図である。
【図18】 この発明に基づいた実施の形態4におけるフォトマスクの第2製造工程図である。
【図19】 この発明に基づいた実施の形態4におけるフォトマスクの第3製造工程図である。
【図20】 この発明に基づいた実施の形態4におけるフォトマスクの他の工程を示す製造工程図である。
【図21】 この発明に基づいた実施の形態4におけるフォトマスクの他の応用例を示す平面図である。
【図22】 (a)は、実施の形態4における位相シフトマスクのパターン平面図である。(d)は検出信号を示す図である。
【図23】 図22(c)中Y−Y′線断面に従った光強度のプロファイルを示す図である。
【図24】 (a)は、実施の形態4の第1の例における位相シフトマスクのマスクパターン平面図である。(b)はウエハ転写後のパターン平面図である。(c)は検出信号を示す図である。
【図25】 (a)は、実施の形態4の第2の例における位相シフトマスクのマスクパターン平面図である。(b)はウエハ転写後のパターン平面図である。(c)は検出信号を示す図である。
【図26】 (a)は、実施の形態4の第3の例における位相シフトマスクのマスクパターン平面図である。(b)はウエハ転写後のパターン平面図である。(c)は検出信号を示す図である。
【図27】 図26(a)中Z−Z′線断面に従った光強度のプロファイルを示す図である。
【図28】 実施の形態4の第3の例における位相シフトマスクの他の形態を示す第1パターン平面図である。
【図29】 実施の形態4の第3の例における位相シフトマスクの他の形態を示す第2パターン平面図である。
【図30】 (a)は、実施の形態4の第4の例における位相シフトマスクのマスクパターン平面図である。(b)はウエハ転写後のパターン平面図である。(c)は検出信号を示す図である。
【図31】 実施の形態4の第4の例における位相シフトマスクの他の形態を示す第1パターン平面図である。
【図32】 実施の形態4の第4の例における位相シフトマスクの他の形態を示す第2パターン平面図である。
【図33】 実施の形態4の第4の例における位相シフトマスクの他の形態を示す第3パターン平面図である。
【図34】 実施の形態4の第4の例における位相シフトマスクの他の形態を示す第4パターン平面図である。
【図35】 (a)は、実施の形態4の第5の例における位相シフトマスクのマスクパターン平面図である。(b)はウエハ転写後のパターン平面図である。(c)は検出信号を示す図である。
【図36】 実施の形態4の第5の例における位相シフトマスクの他の形態を示す第1パターン平面図である。
【図37】 実施の形態4の第5の例における位相シフトマスクの他の形態を示す第2パターン平面図である。
【図38】 実施の形態4の第5の例における位相シフトマスクの他の形態を示す第3パターン平面図である。
【図39】 実施の形態4の第5の例における位相シフトマスクの他の形態を示す第4パターン平面図である。
【図40】 (a)は、実施の形態4の第6の例における位相シフトマスクのマスクパターン平面図である。(b)はウエハ転写後のパターン平面図である。(c)は検出信号を示す図である。
【図41】 実施の形態4の第6の例における位相シフトマスクの他の形態を示す第1パターン平面図である。
【図42】 実施の形態4の第6の例における位相シフトマスクの他の形態を示す第2パターン平面図である。
【図43】 実施の形態4の第6の例における位相シフトマスクの他の形態を示す第3パターン平面図である。
【図44】 (a)は、実施の形態4の第7の例における位相シフトマスクのマスクパターン平面図である。(b)はウエハ転写後のパターン平面図である。(c)は検出信号を示す図である。
【図45】 実施の形態4の第7の例における位相シフトマスクの他の形態を示す第1パターン平面図である。
【図46】 実施の形態4の第7の例における位相シフトマスクの他の形態を示す第2パターン平面図である。
【図47】 実施の形態4の第7の例における位相シフトマスクの他の形態を示す第3パターン平面図である。
【図48】 実施の形態4の第7の例における位相シフトマスクの他の形態を示す第4平面図である。
【図49】 (a)は、実施の形態4の第8の例における位相シフトマスクのマスクパターン平面図である。(b)はウエハ転写後のパターン平面図である。(c)は検出信号を示す図である。
【図50】 実施の形態4の第8の例における位相シフトマスクの他の形態を示す第1パターン平面図である。
【図51】 実施の形態4の第8の例における位相シフトマスクの他の形態を示す第2パターン平面図である。
【図52】 実施の形態4の第8の例における位相シフトマスクの他の形態を示す第3パターン平面図である。
【図53】 実施の形態4の第8の例における位相シフトマスクの他の形態を示す第4パターン平面図である。
【図54】 従来の技術におけるMOSトランジスタの構造を示す断面図である。
【図55】 従来の技術におけるワード線とビット線都に囲まれた領域にコンタクトホールを形成した場合の平面図である。
【図56】 従来の技術における重ね合わせ精度測定マークの構造を示す断面図である。
【図57】 従来の技術における重ね合わせ精度測定マークの原理を示す図であり、(b)は、(a)中A−A′線矢視に従った断面図であり、(c)は、(a)中A−A′線矢視に従った検出信号を示す図である。
【図58】 図24に示す場合の抜きパターンにおける重ね合わせ精度測定マークの動作原理を示す図であり、(a)は、重ね合わせ精度測定マークの平面図であり、(b)は、(a)中A−A′線矢視に従った検出信号を示す図であり、(c)は、(a)中A−A′線矢視に従った検出信号を示す図である。
【図59】 コマ収差の問題点を示す第1の図である。
【図60】 コマ収差の問題点を示す第2の図である。
【図61】 コマ収差の問題点を示す第3の図である。
【図62】 ノーマルマスクにおけるコマ収差とずれ量の関係を示す図である。
【図63】 位相シフトマスクにおけるコマ収差とずれ量の関係を示す図である。
【図64】 従来の技術におけるフォトマスクに生じるコマ収差の問題点を示す図である。
【符号の説明】
100 第1測定マーク、100A 第1補助測定マーク、200 第2測定マーク、200A 第2補助測定マーク、300,400,500,600,700,800,900 測定マークパターン形状。
なお、各図中、同一符号は、同一または相当部分を示す。

Claims (17)

  1. 半導体基板の上に、所定形状の半導体装置を構成するパターンが、複数層形成される半導体装置形成領域と、
    前記半導体装置を構成する前記各層の重ね合わせ精度を測定するための重ね合わせ精度測定マーク形成領域と、
    前記半導体装置形成領域において、第1の層に形成された第1半導体装置構成部材と、
    前記重ね合わせ精度測定マーク形成領域において、前記第1半導体装置構成部材と同一の製造工程で形成された第1測定マークと、
    前記半導体装置形成領域において、前記第1の層の上の第2の層に形成された第2半導体装置構成部材と、
    前記重ね合わせ精度測定マーク形成領域において、前記第1半導体装置構成部材と前記第2半導体装置構成部材との重ね合わせ精度を測定するために、前記第2半導体装置構成部材と同一の製造工程で形成された第2測定マークと、を備え、
    前記第1測定マークは、前記第1半導体装置構成部材のパターンサイズと略同程度のサイズを有する第1補助測定マークを複数個組合せた第1パターンを有し、
    前記第2測定マークは、前記第2半導体装置構成部材のパターンサイズと略同程度のサイズを有する第2補助測定マークを複数個組合せた第2パターンを有する、重ね合わせ精度測定マーク。
  2. 前記第1測定マークは、第1重ね合わせ誤差測定マークであり、
    前記第2測定マークは、第2重ね合わせ誤差測定マークであり、
    前記第1重ね合わせ誤差測定マークと、前記第2重ね合わせ誤差測定マークとにより、前記第1半導体装置構成部材と前記第2半導体装置構成部材との重ね合わせ誤差を測定する、
    請求項1に記載の重ね合わせ精度測定マーク。
  3. 前記第1測定マークは、第1アライメントマークであり、
    前記第2測定マークは、第2アライメントマークであり、
    前記第1アライメントマークと前記第2アライメントマークとにより、前記第1半導体装置構成部材と前記第2半導体装置構成部材とのアライメント誤差を測定する、
    請求項1に記載の重ね合わせ精度測定マーク。
  4. 前記第1補助測定マークは、前記第1半導体装置構成部材のパターン
    サイズの1/2〜2倍のサイズを有し、
    前記第2補助測定マークは、前記第2半導体装置構成部材のパターンサイズの1/2〜2倍のサイズを有する、
    請求項1に記載の重ね合わせ精度測定マーク。
  5. 前記第1および第2補助測定マークは、ホールパターンである、
    請求項1に記載の重ね合わせ精度測定マーク。
  6. 前記第1パターンおよび前記第2パターンは、前記ホールパターンを、仮想四角形の4辺に沿って複数配置した、
    請求項5に記載の重ね合わせ精度測定マーク。
  7. 前記第1パターンおよび前記第2パターンは、前記ホールパターンを、仮想四角形の4辺および対角線に沿って複数配置した、
    請求項5に記載の重ね合わせ精度測定マーク。
  8. 前記ホールパターンは、抜きパターンまたは残しパターンである、
    請求項5に記載の重ね合わせ精度測定マーク。
  9. 前記第1および第2補助測定マークは、ラインパターンである、
    請求項1に記載の重ね合わせ精度測定マーク。
  10. 前記第1パターンおよび前記第2パターンは、前記ラインパターンを仮想四角形の内部を埋めるように、前記仮想四角形の所定の辺に平行に複数配置した、請求項9に記載の重ね合わせ精度測定マーク。
  11. 前記第1パターンおよび前記第2パターンは、前記ラインパターンを、仮想四角形の対向する1対の辺に沿って配置し、さらに、この仮想四角形の内部を埋めるように、前記1対の辺に対し直交する辺に平行に複数配置した、
    請求項9に記載の重ね合わせ精度測定マーク。
  12. 前記ラインパターンは、抜きパターンまたは残しパターンである、請求項9に記載の重ね合わせ精度測定マーク。
  13. 半導体基板の上に、所定形状の半導体装置を構成するパターンが、複数層形成される半導体装置形成領域と、
    前記半導体装置を構成する前記各層の重ね合わせ精度を測定するための重ね合わせ精度測定マーク形成領域と、
    前記半導体装置形成領域において、第1の層に形成された第1半導体装置構成部材と、
    前記重ね合わせ精度測定マーク形成領域において、前記第1半導体装置構成部材と同一の製造工程で形成されるパターンを有する第1測定マークと、
    前記半導体装置形成領域において、前記第1の層の上の第2の層に形成された第2半導体装置構成部材と、
    前記重ね合わせ精度測定マーク形成領域において、前記第1半導体装置構成部材と前記第2半導体装置構成部材との重ね合わせ精度を測定するために、前記第2半導体装置構成部材と同一の製造工程で形成されるパターンを有する第2測定マークと、
    を備え、
    前記第1測定マークは、前記第1半導体装置構成部材のパターンサイズと略同程度のサイズを有する第1補助測定マークを複数個、仮想四角形の少なくとも4辺に沿って組合せたパターンを有し、
    前記第2測定マークは、前記第2半導体装置構成部材のパターンサイズと略同程度のサイズを有する第2補助測定マークを複数個、仮想四角形の少なくとも4辺に沿って組合せたパターンを有し、
    前記第1測定マークの前記第1補助測定マークの一部および前記第2測定マークの前記第2補助測定マークの一部に欠陥を有する、重ね合わせ精度測定マークの欠陥修正方法であって、
    前記欠陥の修正において、前記欠陥を有する第1補助測定マークおよび前記第2補助測定マークを修正すると同時に、前記仮想四角形の対角線の交点に対して対称となる位置にある前記第1補助測定マークおよび第2補助測定マークに対しても修正を行なう、
    重ね合わせ精度測定マークの欠陥修正方法。
  14. 前記第1補助測定マークおよび前記第2補助測定マークは抜きパターンであって、
    前記欠陥の修正は、所定の修正部材を前記欠陥部分に埋込むことにより行なう、
    請求項13に記載の重ね合わせ精度測定マークの欠陥修正方法。
  15. 前記第1補助測定マークおよび前記第2補助測定マークは残しパターンであって、
    前記欠陥の修正は、前記欠陥部分を除去する、
    請求項13に記載の重ね合わせ精度測定マークの欠陥修正方法。
  16. 透明基板の上に第1のパターンを有する第1の領域と、
    前記透明基板の上に、第2のパターンを有する第2の領域と、
    を備え、
    前記第2のパターンは、前記第1のパターンサイズと略同程度のサイズを有するパターンが複数個組合わされ、
    前記第1の領域は、半導体装置を形成するための領域であり、
    前記第2の領域は、前記半導体装置の重ね合わせ精度を測定するための重ね合わせ精度測定マークを形成するための領域である、
    フォトマスク。
  17. 前記第1の領域には、前記第1のパターンを透過する前記露光光により生じるサイドローブの発生を抑制するために、前記サイドローブが発生する位置に、前記露光光を照射する露光光源の解像限界以下の補助パターンが設けられた、
    請求項16に記載のフォトマスク。
JP11474696A 1995-06-27 1996-05-09 重ね合わせ精度測定マーク、そのマークの欠陥修正方法、および、そのマークを有するフォトマスク Expired - Lifetime JP3859764B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP11474696A JP3859764B2 (ja) 1995-06-27 1996-05-09 重ね合わせ精度測定マーク、そのマークの欠陥修正方法、および、そのマークを有するフォトマスク
DE19625669A DE19625669C2 (de) 1995-06-27 1996-06-26 Meßmarkenaufbau, Photomaske, Verfahren zum Bilden eines Meßmarkenaufbaues und Verfahren zum Reparieren eines Defektes
KR1019960023751A KR100189287B1 (ko) 1995-06-27 1996-06-26 중합정밀도 측정마크 및 그 마크의 결함수정방법
US08/670,313 US5892291A (en) 1995-06-27 1996-06-27 Registration accuracy measurement mark
TW085108270A TW361055B (en) 1996-05-09 1996-07-09 Mark for measurement of accuracy in superposition, method for correcting detect of the mark, photomask having the mark, and manufacture and exposure device for the photomask
KR1019980049891A KR100197205B1 (en) 1995-06-27 1998-11-20 Registration accuracy measurement mark
KR1019980049890A KR100218077B1 (en) 1995-06-27 1998-11-20 Photomask having registration accuracy measurement mark and method of manufacturing the photomask
US09/231,664 US6068952A (en) 1995-06-27 1999-01-15 Registration accuracy measurement mark, method of repairing defect of the mark, photomask having the mark, method of manufacturing the photomask and method of exposure thereof
US09/492,750 US6323560B1 (en) 1995-06-27 2000-01-27 Registration accuracy measurement mark, method of repairing defect of the mark, photomask having the mark, method of manufacturing the photo mask and method of exposure thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP16074195 1995-06-27
JP7-160741 1995-06-27
JP11474696A JP3859764B2 (ja) 1995-06-27 1996-05-09 重ね合わせ精度測定マーク、そのマークの欠陥修正方法、および、そのマークを有するフォトマスク

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006220044A Division JP3885091B2 (ja) 1995-06-27 2006-08-11 フォトマスクの製造方法、露光方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0974063A JPH0974063A (ja) 1997-03-18
JP3859764B2 true JP3859764B2 (ja) 2006-12-20

Family

ID=26453419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11474696A Expired - Lifetime JP3859764B2 (ja) 1995-06-27 1996-05-09 重ね合わせ精度測定マーク、そのマークの欠陥修正方法、および、そのマークを有するフォトマスク

Country Status (4)

Country Link
US (3) US5892291A (ja)
JP (1) JP3859764B2 (ja)
KR (1) KR100189287B1 (ja)
DE (1) DE19625669C2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0144489B1 (ko) * 1995-10-04 1998-07-01 김주용 반도체소자의 공정결함 검사방법
JP3211767B2 (ja) * 1998-03-27 2001-09-25 日本電気株式会社 半導体装置の製造方法
JP3201362B2 (ja) 1998-10-27 2001-08-20 日本電気株式会社 半導体製造方法及び半導体装置
US6612159B1 (en) * 1999-08-26 2003-09-02 Schlumberger Technologies, Inc. Overlay registration error measurement made simultaneously for more than two semiconductor wafer layers
JP2001092109A (ja) 1999-09-24 2001-04-06 Mitsubishi Electric Corp フォトマスクおよび半導体装置およびフォトマスクを用いた露光方法
JP2001168002A (ja) 1999-12-06 2001-06-22 Mitsubishi Electric Corp 半導体装置およびその製造に用いるフォトマスクならびにその重ね合わせ精度向上方法
US7541201B2 (en) 2000-08-30 2009-06-02 Kla-Tencor Technologies Corporation Apparatus and methods for determining overlay of structures having rotational or mirror symmetry
US7317531B2 (en) * 2002-12-05 2008-01-08 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
KR100399597B1 (ko) * 2001-03-08 2003-09-26 삼성전자주식회사 오버레이 키 및 그의 제조방법과 이를 이용한 오버레이측정방법
DE10115281A1 (de) 2001-03-28 2002-10-24 Infineon Technologies Ag Verfahren zur Overlayeinstellung zweier Maskenebenen bei einem photolithographischen Prozess zur Herstellung einer integrierten Schaltung
JP4999234B2 (ja) * 2001-04-02 2012-08-15 ルネサスエレクトロニクス株式会社 フォトマスク及びそれを用いた半導体装置の製造方法
US20030002043A1 (en) * 2001-04-10 2003-01-02 Kla-Tencor Corporation Periodic patterns and technique to control misalignment
DE10131187C2 (de) * 2001-06-28 2003-06-18 Infineon Technologies Ag Belichtungsmaske mit reparierter Blindstruktur
JP2003158161A (ja) * 2001-11-20 2003-05-30 Seiko Epson Corp 半導体装置およびその製造方法
JP4011353B2 (ja) * 2002-01-31 2007-11-21 沖電気工業株式会社 合わせ測定用のレジストパターン
JP3953355B2 (ja) 2002-04-12 2007-08-08 Necエレクトロニクス株式会社 画像処理アライメント方法及び半導体装置の製造方法
KR100472411B1 (ko) * 2002-08-09 2005-03-10 삼성전자주식회사 반도체 장치의 제조방법 및 오버레이 검사마크를 가진반도체 장치
US7440105B2 (en) * 2002-12-05 2008-10-21 Kla-Tencor Technologies Corporation Continuously varying offset mark and methods of determining overlay
SG108975A1 (en) * 2003-07-11 2005-02-28 Asml Netherlands Bv Marker structure for alignment or overlay to correct pattern induced displacement, mask pattern for defining such a marker structure and lithographic projection apparatus using such a mask pattern
EP1498779A3 (en) * 2003-07-11 2005-03-23 ASML Netherlands B.V. Marker structure for alignment or overlay
US8043797B2 (en) 2004-10-12 2011-10-25 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
JP2007019307A (ja) * 2005-07-08 2007-01-25 Sharp Corp 半導体ウエーハのおける位置精度検証用マークの形成方法、及びアライメント用マークの形成方法
JP2007049074A (ja) 2005-08-12 2007-02-22 Oki Electric Ind Co Ltd 合わせ誤差計測マークおよびこれを用いた半導体装置の製造方法
JP2007324371A (ja) * 2006-06-01 2007-12-13 Ebara Corp オーバーレイ検査用オーバーレイマーク及びレンズ収差調査用マーク
JP4551913B2 (ja) * 2007-06-01 2010-09-29 株式会社東芝 半導体装置の製造方法
US7998640B2 (en) * 2007-06-30 2011-08-16 Sandisk Corporation Mask reuse in semiconductor processing
WO2009006175A2 (en) * 2007-06-30 2009-01-08 Sandisk 3D Llc Test structure, test structure formation and mask reuse in semiconductor processing
US7830028B2 (en) * 2007-06-30 2010-11-09 Sandisk Corporation Semiconductor test structures
US7932157B2 (en) * 2007-06-30 2011-04-26 Sandisk Corporation Test structure formation in semiconductor processing
US7939224B2 (en) * 2007-09-14 2011-05-10 Qimonda Ag Mask with registration marks and method of fabricating integrated circuits
JP4536804B2 (ja) * 2008-06-27 2010-09-01 Hoya株式会社 フォトマスクの製造方法
WO2016060545A1 (en) * 2014-10-14 2016-04-21 Mimos Berhad Overlay feature design and method for application in wafer fabrication
KR102529563B1 (ko) 2015-08-26 2023-05-04 삼성전자주식회사 마스크 오차 측정 장치 및 마스크 오차 측정 방법
US10451412B2 (en) 2016-04-22 2019-10-22 Kla-Tencor Corporation Apparatus and methods for detecting overlay errors using scatterometry

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0726803B2 (ja) * 1984-11-26 1995-03-29 株式会社ニコン 位置検出方法及び装置
JPS63260045A (ja) * 1987-04-17 1988-10-27 Hitachi Ltd バ−ニアパタ−ン
US5237393A (en) * 1990-05-28 1993-08-17 Nec Corporation Reticle for a reduced projection exposure apparatus
JP3042639B2 (ja) * 1991-07-12 2000-05-15 日本電気株式会社 半導体装置製造用フォトレティクル
JP3118899B2 (ja) * 1991-10-01 2000-12-18 日本電気株式会社 アライメントチェックパターン
JPH0831575B2 (ja) * 1993-02-12 1996-03-27 日本電気株式会社 半導体記憶装置
JP3229118B2 (ja) * 1993-04-26 2001-11-12 三菱電機株式会社 積層型半導体装置のパターン形成方法
JPH0764273A (ja) * 1993-08-27 1995-03-10 Sony Corp 位相シフトマスク
JP2555964B2 (ja) * 1993-12-10 1996-11-20 日本電気株式会社 アライメント精度調査パターン
JP3693370B2 (ja) * 1994-10-18 2005-09-07 株式会社ルネサステクノロジ 重合わせ精度測定マーク
KR100215850B1 (ko) * 1996-04-12 1999-08-16 구본준 하프톤 위상 반전 마스크 및_그제조방법

Also Published As

Publication number Publication date
DE19625669C2 (de) 2003-10-30
KR100189287B1 (ko) 1999-06-01
DE19625669A1 (de) 1997-01-02
JPH0974063A (ja) 1997-03-18
US5892291A (en) 1999-04-06
US6068952A (en) 2000-05-30
US6323560B1 (en) 2001-11-27
KR970002465A (ko) 1997-01-24

Similar Documents

Publication Publication Date Title
JP3859764B2 (ja) 重ね合わせ精度測定マーク、そのマークの欠陥修正方法、および、そのマークを有するフォトマスク
US6610448B2 (en) Alignment method, overlay deviation inspection method and photomask
EP1241523B1 (en) Photomask, method of producing photomask
KR100738289B1 (ko) 반도체 집적 회로 장치의 제조 방법
US5723236A (en) Photomasks and a manufacturing method thereof
JP2988393B2 (ja) 露光方法
KR100375146B1 (ko) 레티클 및 반도체장치의 제조방법
JPH06132189A (ja) 重ね合わせ精度測定機の測定条件の最適化方法、並びにアラインメントマーク形状あるいは露光装置におけるアラインメントマーク測定方式の最適化方法
JPH09244222A (ja) 重ね合わせ誤差測定用レチクル、そのレチクルを用いた重ね合わせ誤差測定方法および重ね合わせ誤差測定マーク
JP2002064055A (ja) アライメント方法、重ね合わせ検査方法及びフォトマスク
JPH07146544A (ja) 位相シフトマスクおよび位相シフトマスクの欠陥修正方法
US6841307B2 (en) Photomask making method and alignment method
JP3885091B2 (ja) フォトマスクの製造方法、露光方法および半導体装置の製造方法
JP2000150347A (ja) 半導体集積回路装置の製造方法
KR100392744B1 (ko) 반도체 장치, 그 제조에 이용하는 포토마스크, 및 그 중첩정밀도 향상 방법
JP2008172249A (ja) 半導体集積回路装置の製造方法
KR100529445B1 (ko) 마스크의 제조방법
JP2001085317A (ja) 半導体集積回路装置の製造方法
JPH0943830A (ja) ハーフトーン型位相シフトマスク及びハーフトーン型位相シフトマスクブランク並びにそれらの製造方法
US20050238966A1 (en) Masks for lithographic imagings and methods for fabricating the same
US6913858B2 (en) Photomask for measuring lens aberration, method of manufacturing the same, and method of measuring lens aberration
JPH05142745A (ja) 位相シフトマスク及びマスクの製造方法
KR20010028305A (ko) 위치정합 보정 방법
JP2008116750A (ja) フォーカステスト方法、フォーカステストマスク、及び半導体装置の製造方法
KR0152925B1 (ko) 부분 투과성을 갖는 하프톤 위상반전마스크 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060920

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130929

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term