KR100375146B1

KR100375146B1 - 레티클 및 반도체장치의 제조방법

Info

Publication number: KR100375146B1
Application number: KR10-2000-0039098A
Authority: KR
Inventors: 후지모토마사시
Original assignee: 엔이씨 일렉트로닉스 코포레이션
Priority date: 1999-07-09
Filing date: 2000-07-08
Publication date: 2003-03-29
Also published as: US6670632B1; CN100407051C; GB2358714A; CN1280314A; GB2358714B; US20020093110A1; GB0016949D0; JP3371852B2; US6645823B2; KR20010029909A; JP2001022051A

Abstract

광리소그래피공정에 있어서 정렬마크를 사용하는 정렬정밀도측정의 오차 및 부정확성을 감소시키고 정렬 및 중첩정밀도가 향상되는 레티클이 제공된다. 이 레티클은 소망의 회로패턴을 구비하는 제1영역 및 특정위치들에 배열된 정렬마크들을 구비하는 제2영역을 포함하고, 이 제1영역 및 제2영역은 노광장치의 노광범위 안에 위치된다. 정렬마크들 각각은 제1기하학적형상을 형성하도록 배열된 마크소자들을 포함하고 있다. 이 마크소자들의 각각은 제2기하학적형상을 형성하도록 제1피치들에서 특정방향으로 배열된 주부소자들, 제2기하학적형상의 일측단부에 위치한 제1보조부소자, 및 제2기하학적형상의 타측단부에 위치한 제2보조부소자를 갖고 있다. 이 제1보조부소자는 주부소자들의 제1부소자로부터 제2피치 떨어져 있다. 제2보조부소자는 주부소자들의 제2부소자로부터 제3피치 떨어져 있다. 주부소자들의 각각은 이 장치에서 해상가능하다. 제1 및 제2보조부소자들의 각각은 장치에서 해상불가능하다. 각 주부소자들과 제1 및 제2보조부소자들의 각각은 선형형상을 가진다.

Description

레티클 및 반도체장치의 제조방법{Reticle and method of fabricating semiconductor device}

본 발명은 반도체장치제조에 관한 것으로, 특히 반도체장치를 제조하기 위한 리소그래피공정에서 정렬 또는 적층정확성을 개선하는 레티클, 및 리소그래피공정에서 정렬 또는 적층정확성을 개선한 레티클을 사용하는 반도체장치의 제조방법에 관한 것이다.

마스크 위에 얇은 레지스터층을 위한 기하학적 형상들의 패턴을 모사하는데 사용되는 리소그래피기술은 초대형 집적반도체장치들(ULSI들)의 제조공정순서에 있어서 중요한 역할을 수행한다. 리소그래피공정을 적절히 수행하기 위하여는, 레티클 위에 정밀한 기하학적 형상의 패턴(이하에서는, "레티클패턴"이라 한다)을 가능한 한 정확히 형성할 필요가 있고 이 레티클패턴들을 가능한 한 고정밀도로 밑에 있는 층의 패턴들에 정렬 또는 적층할 필요가 있다.

초대형 집적반도체장치의 제조공정 순서에서 리소그래피공정에 통상적으로 사용되어 왔던 스텝-앤드-리피트 투영노광시스템(이하, "스테퍼"라 한다)에서, 광학렌즈들은 수차를 갖고 있으며, 따라서, 반도체웨이퍼상의 레지스트층에 모사된 레티클패턴들의 상은 상왜곡 및 위치왜곡을 가진다. 이 상 및 위치왜곡들의 량은 레티클패턴의 크기 및 피치에 따라 변화한다.

가능한 한 정확히 레티클패턴들을 형성하고 이 레티클패턴들을 가능한 한 고정밀도로 하부층에 정렬하려는 상술의 요구에 부합하기 위하여, 개선된 레티클이 개발되었고 1998년 8월에 공개된 일본 공개특허공보 평10-213895호에 개시되어 있다. 이 개선된 레티클은 정렬마크들을 포함하고, 각 정렬마크는 웨이퍼의 각 칩위치에서 회로패턴을 형성하는 기하학적 형상과 동일의 형상 및 동일한 크기를 갖는 기하학적 형상들의 조합에 의해 형성된다. 예를 들면, 만약 레티클이 원형 또는 사각형 접촉홀들용으로 설계되어져 있다면, 정렬마크는 이 원형 또는 사각형 접촉홀들과 동일한 크기를 갖는 원형 또는 사각형 형상들의 조합에 의해 형성된다. 이 원형 또는 사각형 형상들은 정렬마크의 윤곽을 정의하기 위하여 일정하게 정렬된다.

이 일본 공개특허공보 평10-213895호에 개시된 개선된 레티클로는, 칩영역에 형성된 회로패턴들 및 스크라이브선영역에 형성된 정렬마크패턴은 특정의 기하학적 상호관계를 가지며, 따라서, 칩영역에서 발생된 상 및 위치왜곡의 량은 실질적으로 스크라이브선영역에서와 동일하다. 따라서, 칩영역에서의 회로패턴들의 정렬 또는 적층정밀도는 정렬마크의 정렬 또는 적층정밀도를 측정함에 의해 정확히 인지할 수가 있다. 이것은 광리소그래피공정에서 회로패턴들의 소형화에 대처할 수 있게 한다.

다음, 일본공개특허공보 평10-213895호에 개시된 개선된 레티클의 정렬마크를 도 1을 참조하여 보다 상세히 설명된다.

도 1로부터 알 수 있는 바와 같이, 선행기술레티클의 정렬마크(500)는 이 레티클의 스크라이브선영역에 대략 사각형으로 배치된 네 개의 직사각형 마크소자들 (501A, 501B, 503A, 및 503B)을 포함하고 있다. X축을 따라 뻗어 있는 두 소자들(501A 및 501B)은 평행하고 서로 특정거리 만큼 떨어져 있다. X축에 수직한 Y축을 따라 뻗어 있는 두 소자들(503A 및 503B)은 평행하고 서로 특정거리 만큼 떨어져 있다.

마크(500)을 구비한 선행기술의 레티클은 두 인접하는 층들 중의 상부층에 도포된다. 도 1에서 점선에 의해 부가적으로 도시된 다른 레티클에 기인되는 다른 정렬마크(600)는 두 층들 중의 하부층에 형성된다. 이것은 이들 마크들(500 및 600) 사이의 위치관계를 나타내는 것이다.

상부층 마크(500)와 유사하게, 하부층마크(600)도 스크라이브선영역의 마크(500)의 것보다 작은 대략 사각을 형성하도록 배치된 네 개의 직사각형 마크소자들(605A, 605B, 607A, 및 607B)을 포함하고 있다. X축을 따라 뻗어 있는 두 소자들(605A 및 605B)은 평행하고 서로 특정거리 만큼 떨어져 있다. X축에 수직한 Y축을 따라 뻗어 있는 두 소자들(607A 및 607B)은 평행하고 서로 특정거리 만큼 떨어져 있다. 도 1에 도시한 바와 같이, 마크(500)는 마크(600)를 완전히 포위하도록 배치되어 있다.

도 2는 도 1에 도시된 마크(500)의 마크소자(503B)의 부분(509)에 대한 상세구성을 보여주고 있다. 도 2에 도시한 바와 같이, 소자(503B)의 부분(509)은 동일한 크기 및 동일한 형상의 일곱 개의 선형 부소자들(511, 512, 513, 514, 515, 516, 및 517)을 포함하는 패턴(510)을 구비하고 있다. 이들 부소자들(511 내지 517)은 Y축에 평행하게 뻗어 있도록 형성되고 동일한 피치(P)로 X축을 따라 배열되어 있다. 이 피치(P)는 레티클의 칩영역에 형성된 회로패턴의 선형 부소자들의 피치와 동일하다. 복수의 패턴들(510)은 Y축을 따라 일정간격으로 배치되어, 소자(503B)를 형성한다.

마크소자(503A)는 도 2에 도시된 소자(503B)와 동일한 구조를 갖고 있다. 정렬마크소자들(501A 및 501B)은 가상적인 사각형인 마크(500)의 중심 둘레로 소자(503B)를 90°회전하여 얻어진 구성을 가진다.

정렬마크(500)를 갖는 선행기술의 레티클이 광리소그래피공정에 사용될 때, 다음의 패턴이 반도체웨이퍼상의 광레지스트층 위에 형성된다. 레지스트층에 형성된 이 패턴은 다음의 설명에서는 "레지스트패턴"이라고 불리어진다.

도 3은 수차가 없는 소위 스테퍼의 이상적 광학계를 사용하여 광리소그래피공정을 수행함에 의해 형성되는 선행기술의 정렬마크(500)의 소자(503B)의 패턴(510)으로부터 얻어진 레지스트패턴의 예를 보여주고 있다.

도 3에 도시한 바와 같이, 레지스트패턴(520)은 소자(503B)의 패턴(510)의 일곱 개의 선형 부소자들(511, 512, 513, 514, 515, 516, 및 517)에 대응하는 일곱 개의 선형 부소자들(521, 522, 523, 524, 525, 526, 및 527)을 포함하고 있다. 스테퍼의 광학계가 수차를 갖지 않는 것으로 가정되기 때문에, 도 3에 도시한 바와 같이, 부소자들(521 내지 527)의 중심선들(CL21, CL22, CL23, CL24, CL25, CL26, 및 CL27)은 그것들의 특정기준위치들에 각각 배치되어 있다. 즉, 부소자들(521 내지 527)의 중심선들(CL21 내지 CL27)은 그들의 기준위치에 대하여 위치변화를 갖지 않는다.

도 4는 수차가 있는 소위 스테퍼의 실용 광학계를 사용하여 광리소그래피공정을 수행함에 의해 형성되는 선행기술의 정렬마크(500)의 소자(503B)의 패턴(510)으로부터 얻어진 레지스트패턴(530)의 예를 보여주고 있다.

도 4에 도시한 바와 같이, 레지스트패턴(530)은 소자(503B)의 패턴(510)의 일곱 개의 선형 부소자들(511, 512, 513, 514, 515, 516, 및 517)에 대응하는 일곱 개의 선형 부소자들(531, 532, 533, 534, 535, 536, 및 537)을 포함하고 있다. 스테퍼의 광학계가 수차를 갖고 있기 때문에, 도 4에 도시한 바와 같이, 부소자들(531 내지 537)은 각각 그것들의 기준위치들{즉, 도 3에서의 부소자들(521 내지 527)}에 대하여 위치변화를 가진다. 즉, 부소자들(531 내지 537)의 중심선들(CL31, CL32, CL33, CL34, CL35, CL36, 및 CL37)은 각각 그것들의 기준위치들에 위치된 중심선들(CL21, CL22, CL23, CL24, CL25, CL26, 및 CL27)로부터 특정 변위들(C, D, E, F, G, H, 및 I) 만큼 각각 벗어나 있다. 좌우측 가장자리들에 위치된 부소자들(531 및 537)의 변위들(C 및 I)은 안쪽에 위치된 형상들(532, 533, 534, 535, 및 536)의 변위들(D, E, F, G, 및 H) 보다는 크다.

변위들(C 및 I)과 변위들(D, E, F, G, 및 H) 사이의 차이는 조사된 광의 회절레벨차이에 기인된다. 이것은 정렬마크(500)의 패턴(510)의 부소자들(512, 513, 514, 515, 및 516)이 고립되지 않은[즉, 두 부소자들(511 및 517)이 각 부소자(512, 513, 514, 515, 또는 516)의 양 측에 각각 배치되는] 반면, 부소자들(511 및 517)은 반고립[즉, 부소자들(512 및 516)만이 각각 부소자들(511 및 517)에 인접하게 배치]된다는 사실에 기인된다. 이처럼, 부소자들(511 및 517)에 대응하는 광학적 상들은 부소자들(512 내지 516)에 대응하는 상들 보다 큰 변위(shift)를 가진다. 결과적으로, 레지스트패턴(530)의 부소자들(531 및 537)의 변위들(C 및 I)은 부소자들(532 내지 536)의 변위들(D, E, F, G, 및 H) 보다 크다. 즉, 레지스트패턴(530)의 가장자리들에 위치한 부소자들(531 및 537)의 공간주파수특성은 레지스트패턴(530)의 안쪽에 위치한 부소자들(532 내지 536)의 특성과는 다르다.

일반적으로 말하면, 광학계의 코마수차는 그것의 공간주파수특성에 의존하여 변한다. 따라서, 상술한 선행기술의 레티클로는, 공간주파수특성의 차이에 기인하여, 칩영역에 형성된 회로패턴의 정렬 또는 중첩정밀도는 스크라이브선영역에 형성된 정렬마크(500)의 그것과 동일하지 않고, 따라서 회로패턴의 정렬 또는 중첩에 오차의 문제를 초래한다.

특히, 만일 정렬마크(500)의 패턴(510)의 부소자들(511 내지 517)이 도 5a에 도시된 선형 부소자들(531 내지 537)을 갖는 레지스트패턴(530)을 생성한다면, 레지스트패턴(530)의 선형부소자들(531 내지 537)은 반사광강도분포가 도 5b에 도시된 바와 같이 되게 한다. 이 경우에 있어서, 하부층의 회로패턴에 대하여 레티클상의 회로패턴의 배열 또는 중첩정밀도는 도 5b의 반사광강도분포로부터 레지스트패턴(530)의 가장자리들에 위치한 부소자들(531 및 537)의 가장자리들(531a 및 537a)을 인지 또는 감지함에 의해 측정된다. 따라서, 부소자들(531 및 537)의 공간주파수특성이 내부의 부소자들(532 내지 536)의 그것과 다르다면, 레티클의 스크라이브선영역에 위치한 정렬마크(500)를 사용한 측정결과는 동일한 레티클의 칩영역에 위치한 회로패턴의 정렬 또는 중첩정밀도를 부정확하게 반영할 것이다. 이러한 부정확성은 광리소그래피공정 자체의 정렬 또는 중첩정밀도를 감소시킬 것이다.

상술한 이유 때문에, 레지스트패턴의 부소자들의 공간주파수특성의 오차 또는 차이를 제거하는 정렬마크를 갖는 레티클을 제공하여, 회로패턴의 정렬정밀도에 관한 측정결과에 있어서의 부정확성을 감소시키는 것이 바람직하다.

또한, 레티클의 스크라이브선영역에 형성된 정렬마크패턴의 공간주파수특성을 동일한 레티클의 칩영역에 형성된 회로패턴의 것과 동일하게 하는 개선된 반도체장치의 제조방법을 제공하는 것이 바람직하다.

따라서, 본 발명의 목적은 광리소그래피공정에 있어서 정렬 또는 중첩(적층)정밀도를 향상시키는 레티클 및 반도체장치의 제조방법을 제공하는 데 있다.

본 발명의 다른 목적은 광리소그래피공정에 있어서의 정렬마크를 사용하여 정렬정밀도측정의 오차 또는 부정확성을 감소하는 레티클 및 반도체장치의 제조방법을 제공하는데 있다.

상기 목적들 및 특정하게 언급되지 않은 다른 목적들도 이하의 설명으로부터 이 기술분야의 통상의 지식을 가진 자들에게 명백해질 것이다.

도 1은 종래기술의 레티클의 정렬마크를 보여주는 부분적 개략평면도;

도 2는 종래기술의 레티클의 정렬마크소자의 부분에 대한 상세구조를 보여주는 부분적 개략평면도;

도 3은 수차없는 이상적(ideal) 광학계의 스테퍼(stepper)를 사용하여 광리소그래피공정을 행하여 얻어진 레지스트패턴(resist pattern)을 보여주는 부분적 개략평면도;

도 4는 수차가 있는 실제 광학계의 스테퍼를 사용하여 광리소그래피공정을 행하여 얻어진 레지스트패턴을 보여주는 부분적 개략평면도;

도 5a 및 5b는 각각 정렬마크에 대응하게 형성된 레지스트패턴 및 반사광강도분포를 보여주는 개략도;

도 6은 본 발명의 제1실시예에 따른 레티클을 보여주는 부분적 개략평면도;

도 7은 도 6의 제1실시예에 따른 레티클의 정렬마크를 보여주는 개략평면도;

도 8은 도 6의 제1실시예에 따른 레티클의 정렬마크소자의 부분에 대한 상세구조를 보여주는 부분적 개략평면도;

도 9는 도 6의 제1실시예에 따른 레티클 및 실제 광학계에 수차가 있는 스테퍼를 사용하여 광리소그래피공정을 행하여 얻어진 레지스트패턴을 보여주는 부분적 개략평면도;

도 10은 도 6의 제1실시예에 따른 레티클이 사용될 때 투과된 광의 강도분포를 보여주는 개략도;

도 11은 도 6의 제1실시예에 따른 레티클 및 수차가 있는 실제 광학계의 스테퍼를 사용한 광리소그래피공정을 행하여 얻어진 레지스트패턴을 보여주는 부분적 개략평면도;

도 12는 본 발명의 제2실시예에 따른 레티클의 정렬마크소자의 부분에 대한 상세구조를 보여주는 부분적 개략평면도;

도 13은 본 발명의 제3실시예에 따른 레티클의 정렬마크소자의 부분에 대한 상세구조를 보여주는 부분적 개략평면도;

도 14는 본 발명의 제4실시예에 따른 반도체장치의 제조방법에 대한 공정단계들을 보여주는 흐름도; 및

도 15a 내지 15d는 각각 도 14의 제4실시예에 따른 방법의 공정단계들을 보여주는 부분적 개략단면도이다.

*도면의 주요부분에 대한 부호의 설명

10...레티클 12...칩영역

14...스크라이브선영역 16...정렬마크

110, 510...패턴

114, 124, 134, 154...주부소자

113, 115, 143, 145, 153, 155...보조부소자

120, 130, 320, 410...정렬마크

402...목표층 403...광레지스트층

본 발명의 제1관점에 따르면, 소망의 회로패턴을 구비하는 제1영역 및 특정위치들에 배열된 정렬마크들을 구비하는 제2영역을 포함하고, 이 제1영역 및 제2영역은 노광장치의 노광범위 안에 위치되는 레티클이 제공된다.

정렬마크들 각각은 제1기하학적형상을 형성하도록 배열된 마크소자들을 포함하고 있다.

마크소자들의 각각은 제2기하학적형상을 형성하도록 제1피치들에서 특정방향으로 배열된 주부소자들, 제2기하학적형상의 일측단부에 위치한 제1보조부소자, 및 제2기하학적형상의 타측단부에 위치한 제2보조부소자를 갖고 있다. 이 제1보조부소자는 주부소자들의 제1부소자로부터 제2피치 떨어져 있다. 제2보조부소자는 주부소자들의 제2부소자로부터 제3피치 떨어져 있다.

주부소자들의 각각은 장치에서 해상할 수 있다. 제1 및 제2보조부소자들의 각각은 장치에서 해상할 수 없다.

본 발명의 제1관점에 따른 레티클에 있어서, 제2영역에 형성되어 있는 정렬마크들의 각각은 제1기하학적형상을 형성하도록 배열된 마크소자들을 포함하고 있다. 이 마크소자들의 각각은 제2기하학적형상을 형성하도록 특정방향에서 제1피치들로 배열된 주부소자들, 제2기하학적형상의 일측단부에 위치한 제1보조부소자, 및 제2기하학적형상의 타측단부에 위치한 제2보조부소자를 갖고 있다. 이 제1보조부소자는 주부소자들의 제1부소자로부터 제2피치 떨어져 있다. 제2보조부소자는 주부소자들의 제2부소자로부터 제3피치 떨어져 있다. 주부소자들의 각각은 장치에서 해상할 수 있다. 제1 및 제2보조부소자들의 각각은 장치에서 해상할 수 없다.

따라서, 특정광이 노광장치를 사용하여 레티클을 통해 레지스트층에 조사될 때, 각 정렬마크의 제1 및 제2보조부소자들은 어떤 광학적 상도 레지스트층에 형성하지 않는다. 한편, 각 정렬마크의 주부소자들은 실질적으로 동일한 수차야기변위(aberration-induced shift)를 갖는 광학적 상을 형성한다. 이것은 주부소자들의 각각이 제1 및 제2보조부소자들의 존재에 기인하여 고립되지 않기 때문이다.

결과적으로, 각 정렬마크의 주부소자들만이 노광장치에 의해 각 정렬마크의 상들에 있어서 동일하지 않는 수차야기변위들 없이 레지스트층에 선택적으로 전사될 수 있다. 즉, 레지스트층에 있어서 각 정렬마크의 주부소자들의 모든 상들이 정렬정밀도가 측정될 때 주부소자들의 제1피치들에 따라 정확한 공간주파수특성을 나타낸다.

이처럼, 정렬마크를 갖는 레티클을 사용하는 광리소그래피공정에서는 정렬정밀도가 향상된다. 이것은 광리소그래피공정에 있어서 정렬마크들을 사용하는 정렬정밀도측정의 오차 또는 부정확성이 감소된다는 것을 의미한다.

제1관점에 따른 레티클의 바람직한 실시예에 있어서, 주부소자들의 각각은 선형형상을 갖고, 제1 및 제2보조부소자들의 각각도 선형형상을 가진다. 이 실시예에 있어서, 주부소자들 및 제1 및 제2보조부소자들은 제1영역안의 회로패턴에 동일한 피치들로 레티클상에 용이하게 형성될 수가 있고, 따라서 정렬정밀도가 더욱 개선되는 부가적 이점이 있다.

제1관점에 따른 다른 바람직한 실시예에 있어서, 주부소자들의 각각은 장치의 노출한도에 동일한 특정임계폭 보다 큰 폭을 갖는 선형형상을 갖고 있다. 제1 및 제2보조부소자들의 각각은 특정임계폭 보다 작거나 동일한 폭을 갖는 선형형상을 가진다. 이 실시예에 있어서는, 정렬정밀도가 더욱 개선되는 부가적 이점은 물론, 장치에서 주부소자들의 각각은 해상가능하게 만들어질 수가 있고 제1 및 제2보조부소자들은 해상불가능하게 만들어질 수 있는 또 다른 이점이 있다.

제1관점에 따른 상술의 바람직한 실시예들에 있어서, 주부소자들의 각각의 선형형상은 두 단부사이가 연속되든지 절단(또는 분할)되어져도 좋다. 유사하게, 제1 및 제2보조부소자들의 각각의 선형형상도 두 단부사이가 연속되든지 절단(또는 분할)되어져도 좋다.

제1관점에 따른 레티클의 또다른 바람직한 실시예에 있어서, 주부소자들이 배열되어져 있는 특정방향은 정렬정밀도측정에서의 측정방향이다.

제1관점에 따른 레티클의 또다른 바람직한 실시예에 있어서, 제1보조부소자의 제2피치와 제2보조부소자의 제3피치는 주부소자들의 제1피치와 대략 동일하다. 이 실시예에 있어서, 제1 및 제2보조부소자들은 레티클상에 용이하게 형성될 수 있는 부가적 이점이 있다.

제1관점에 따른 레티클의 또다른 바람직한 실시예에 있어서, 주부소자들의 제1피치는 제1영역에 형성된 회로패턴의 피치와 실질적으로 동일하다. 이 실시예에 있어서, 광리소그래피공정에서의 정렬정밀도의 재생성이 향상되는 부가적 이점이 있다.

제1관점에 따른 레티클의 또다른 바람직한 실시예에 있어서, 제3보조부소자 및 제4보조부소자가 주부소자들의 특정방향으로 배열되도록 추가로 제공된다. 이 제3보조부소자는 제1보조부소자에 인접하도록 제4피치로 위치된다. 제4보조부소자는 제2보조부소자에 인접하도록 제5피치로 위치된다. 이 실시예에 있어서, 제1관점에 따른 레티클의 상술한 이점들은 더욱 향상된다.

바람직하게는, 제3 및 제4보조부소자들의 각각은 선형형상을 갖거나, 또는 제3 및 제4보조부소자들의 각각은 특정임계폭 보다는 작거나 동일한 폭의 선형형상을 가진다. 이 제3 및 제4보조부소자들 각각의 선형형상은 두 양단부 사이가 연속되거나 절단(또는 분할)되어져도 좋다.

본 발명의 제2관점에 따르면, 반도체장치의 제조방법이 제공되며, 이 제조방법은:

(a) 반도체 웨이퍼의 표면 위에 위치된 목표층상에 광레지스트층을 형성하는 단계;

(b) 소망의 회로패턴을 구비하는 제1영역 및 특정위치들에 배열된 정렬마크들을 구비하는 제2영역을 갖는 레티클을 통해 상기 레지스트층에 광을 조사하는 단계;

여기서, 상기 제1영역 및 제2영역은 상기 광의 노광범위안에 위치되고;

상기 정렬마크들의 각각은 제1기하학적형상을 형성하도록 배열된 마크소자들을 가지며;

상기 마크소자들의 각각은 제2기하학적형상을 형성하도록 특정방향에서 특정피치들로 배열된 부소자들을 구비하고;

(c) 레티클상의 회로패턴 및 정렬마크들로부터 레지스트층안에 레지스트회로패턴 및 레지스트정렬마크패턴들을 각각 형성하도록 광에 노출된 상기 레지스트층을 현상하는 단계;

여기서, 상기 레지스트정렬마크패턴들의 각각은 특정방향으로 배열된 부소자들에 대응하는 레지스트부패턴들을 구비하며;

(d) 상기 레지스트정렬마크패턴들의 각각으로부터 그것들의 두 단부들에 위치한 레지스트부패턴들 중의 두 개를 선택적으로 제거하여, 상기 레지스트층안에 수정된 레지스트정렬마크패턴들을 형성하는 단계;

(e) 상기 수정된 레지스트정렬마크패턴들을 사용하여 상기 목표층의 하부층에 대하여 레지스트층의 정렬정밀도를 측정하는 단계; 및

(f) 상기 수정된 레지스트정렬마크패턴들을 갖는 레지스트층을 사용하여 상기 목표층을 선택적으로 에칭하는 단계를 포함하고 있다.

본 발명의 제2관점에 따른 반도체장치의 제조방법에 있어서, 광에 노출된 레지스트층은 레티클상의 회로패턴 및 정렬마크들로부터 레지스트층안에 레지스트회로패턴 및 레지스트정렬마크패턴들을 각각 형성하도록 상기 단계 (c)단계에서 현상되어진다. 레지스트정렬마크패턴들의 각각은 특정방향으로 배열된 부소자들에 대응하는 레지스트부패턴들을 포함하고 있다. 다음, 그것들의 두 단부들에 위치된 레지스트부패턴들 중의 두 개는 단계 (d)에서 레지스트정렬마크패턴들의 각각으로부터 선택적으로 제거되어, 레지스트층에 수정된 레지스트정렬마크패턴들을 형성한다. 그 후, 목표층의 하부층에 대한 레지스트층의 정렬정밀도는 단계 (e)에서 수정된 레지스트정렬마크패턴들을 사용하여 측정된다.

따라서, 단계 (d)에서 제거되어지는 그것들의 두 단부들에 위치된 레지스트부패턴들 중의 두 개는 제1관점에 따른 레티클에서의 제1 및 제2보조부소자들에 대응한다고 말할 수 있다. 또한, 나머지 레지스트부패턴들은 제1관점에 따른 레티클의 주부소자들에 대응한다고 말할 수 있다. 결과적으로, 여기에도 제1관점에 따른 레티클에 있어서와 동일한 이점들이 있다.

제2관점에 따른 방법에 있어서, 앞서기술한 선행기술의 레티클 또는 제1관점에 따른 레티클이 단계 (b)에서의 레티클로 사용되어져도 좋다.

제2관점에 따른 방법의 바람직한 실시예에 있어서, 마크소자들의 부소자들 각각은 양단부 사이가 연결되든지 절단(또는 분할)되어져도 좋은 선형형상을 갖고 있다.

제2관점에 따른 방법의 다른 바람직한 실시예에 있어서, 레티클의 부소자들이 배열되어진 특정방향은 단계 (e)에서의 측정방향이다.

제2관점에 따른 방법의 또 다른 바람직한 실시예에 있어서, 레티클의 부소자들의 피치는 레티클의 회로패턴의 피치와 실질적으로 동일하다.

이하에서, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.제1실시예

본 발명의 제1실시예에 따른 레티클이 도 6, 도 7, 및 도 8에 도시되어 있다.

도 6에 도시된 바와 같이, 여기에서는 직사각형상으로 되어 있는 제1실시예에 따른 레티클(10)은 복수의 칩영역들(12) 및 이 칩영역들(12)을 포위하도록 형성된 스크라이브선영역(14)를 포함하고 있다. 설명의 단순화를 위해서, 두 개의 칩영역들(12)만이 도 6에 도시되어 있다.

접촉홀패턴들 및 배선패턴들과 같은, 소망의 반도체장치의 제조를 위한 회로패턴들은 칩영역들(12)의 각각에 형성된다. 전형적으로, 레티클(10)상에 형성된 회로패턴들의 수는 각 노광단계에서 반도체 웨이퍼위에 동시에 투영된 칩들의 수와 동일하도록 설정된다.

스크라이브선영역(14)은 특정 노광시스템(미도시)의 투영영역안에 완전히 위치된다. 말할 필요도 없이, 모든 칩영역들(12)은 동일한 투영영역안에 완전히 위치된다. 다섯 개의 정렬마크들(16)이 레티클(10)의 정렬 또는 적층정밀도를 측정하기 위하여 스크라이브선영역(14)안에 형성된다. 도 6에 있어서, 마크들(16)은 직사각형상레티클(10)의 네 구석과 두 칩영역들(12)의 중간지점에 위치한다. 마크들(16)의 위치는 이 경우와 같이 제한되지는 않으며 소망하는 바와 같이 선택적으로 변경할 수가 있다.

도 7에 도시된 바와 같이, 마크(16)는 가상적인 사각형의 네 측면들에 각각 위치된 네 개의 선형소자들(101A, 101B, 103A, 및 103B)을 포함하고 있다. X축을 따라 뻗어있는 두 소자들(101A 및 101B)은 평행하고 서로 특정거리 만큼 떨어져 있다. X축에 수직하는 Y축을 따라 뻗어있는 두 소자들(103A 및 103B)은 평행하고 서로 특정거리 만큼 떨어져 있다.

도 8은 도 7에 도시된 정렬마크소자(103B)의 부분(109)에 대한 상세구조를 보여준다. 도 8에 도시된 바와 같이, 소자(103B)의 부분(109)은 동일한 크기 및 동일한 형상을 갖는 다섯 개의 선형(즉, 스트립형상)주부소자들(114) 및 동일한 크기 및 동일한 형상을 갖는 두 개의 선형(즉, 스트립형상)보조부소자들(113 및 115)을 포함하고 있다. 복수의 패턴들(110)은 Y축을 따라 일정간격으로 배열되어, 소자(103B)를 형성한다.

마크소자(103A)는 도 8에 도시된 소자(103B)와 동일한 구조를 가진다. 정렬마크소자들(101A 및 101B)은 소자(103B)를 정렬마크(16)의 가상사각형의 중심을 중심으로 90°회전하여 얻어진 구조를 가진다.

다섯 개의 주부소자들(114)은 Y축에 평행하게 뻗어 있고 동일한 피치들(P1)로 X축을 따라 배열되도록 형성된다. 이 주부소자들(114)은 동일한 폭들(W1)과 동일한 길이들(LN)을 가진다. 이 피치(P1) 및 폭(W1)은 레티클(10)의 각 칩영역(12)에 형성된 회로패턴의 것과 실질적으로 동일하다. 따라서, 회로패턴의 부소자들(114) 및 기하학적형상들을 위한 광학적 조건들은 실질적으로 서로 동일하며, 수차에 의해 부소자들(114) 및 회로패턴에 가해지는 효과는 실질적으로 동일하게 된다.

두 개의 보조부소자들(113 및 115)은 Y축에 평행하게 뻗어 있고 인접하는 주형상들(114)로부터 X축을 따라 동일한 피치들(P2)로 떨어져서 각각 위치되도록 형성된다. 이 부소자들(113 및 115)은 동일한 폭들(W2) 및 동일한 길이들(LN)을 가진다. 이 피치(P2)는 피치(P1)와 실질적으로 동일하다. 폭(W1)보다 적은 폭(W2)은 노광 또는 해상도한계 보다 적은 특정값으로 설정된다. 즉, 폭(W2)은 노광에서 해상할 수 없는 값으로 설정된다.

마크소자들(101A, 101B, 및 103A)의 각각은 도 8에 도시한 패턴과 동일한 패턴들을 포함한다. 소자(103A)의 선형형상들(113, 114, 및 115)의 방향은 소자(103B)와 동일하다. 소자들(101A 및 101B)의 선형형상들(113, 114, 및 115)의 방향은 소자(103B)에 수직한다.

도 6 내지 도 8에 도시된 제1실시예에 따른 레티클(10)이 광리소그래피공정을 위해 사용될 때, 이 레티클(10)의 칩영역들(12)안의 회로패턴들 및 스크라이브선영역(14)안의 정렬마크들(16)은 반도체웨이퍼 위의 목표층(도전성일 수도 또는 절연성일 수도 있다)상에 형성된 광레지스트층상으로 전사된다. 따라서, 도 9에 도시된 바와 같이, 레지스트정렬마크(120)가 레지스트층상에 형성된다.

도 9에 도시된 바와 같이, 레지스트정렬마크(120)는 가상사각형상의 네 측면에 각각 배치된 네 개의 선형레지스트마크소자들(121A, 121B, 123A, 및 123B)를 구비하고 있다. 소자들(121A, 121B, 123A, 및 123B)은 각각 레티클(10)상의 소자들(101A, 101B, 103A, 및 103B)에 대응한다. X축을 따라 뻗어 있는 두 소자들(121A 및 121B)은 평행하고 특정거리 만큼 서로 떨어져 있다. X축에 수직한 Y축을 따라 뻗어 있는 두 소자들(123A 및 123B)은 평행하고 특정거리 만큼 서로 떨어져 있다.

웨이퍼 위의 목표층 아래에 있는 층의 다른 정렬마크(320)는 도 9에 점선으로 도시되어 있다. 이것은 이들 마크들(120 및 320) 사이의 위치적관계를 표시하기 위한 것이다. 도 9에 도시된 바와 같이, 상부층마크(120)는 하부층마크(320)를 완전히 포위하도록 배치되어져 있다.

레지스트정렬마크(120)와 유사하게, 하부층의 마크(320)는 가상사각형상을 하도록 배열된 네 개의 사각형마크소자들(325A, 325B, 327A, 및 327B)를 구비하고 있다. X축을 따라 뻗어있는 두 소자들(325A 및 325B)은 평행하고 특정거리 만큼 서로 떨어져 있다. X축에 수직한 Y축을 따라 뻗어 있는 두 소자들(327A 및 327B)은 평행하고 특정거리만큼 서로 떨어져 있다.

하부층에 대한 레티클(10)의 정렬 또는 중첩정밀도는 레지스트층의 정렬마크(120) 및 하부층의 정렬마크(320)을 사용하여 다음과 같은 방법으로 측정된다.

예를 들면, 레지스트층의 정렬마크소자(123A) 및 하부층의 대응하는 정렬마크소자(327A) 사이의 간격(즉, 가장자리간 거리)이 광으로 측정되고, 그 다음, 레지스트층의 소자(123B) 및 하부층의 대응하는 소자(327B) 사이의 간격(즉, 가장자리간 거리)이 광적으로 측정된다. 이처럼 측정된 간격들의 값들을 이용하여, Y축을 따라 레티클(10)의 정렬 또는 적층오차가 인지된다. 순차적으로, 이와 유사한 방법으로, 레지스트층의 소자(121A) 및 하부층의 대응하는 소자(325A) 사이의 간격이 측정되고, 그 다음, 레지스트층의 소자(121B) 및 하부층의 대응하는 소자(325B) 사이의 간격이 측정된다. 이처럼 측정된 간격들의 값들을 이용하여, X축을 따라 레티클(10)의 정렬 또는 적층오차가 인지된다.

이 예에 있어서, 정렬정밀도측정은 X 및 Y축들을 따라 수행되고, 따라서, 측정방향들은 X 및 Y축을 따른다고 말할 수 있다.

상술한 바와 같이 대응하는 마크소자들 사이의 간격(즉, 가장자리간 거리)을 측정하는 대신에, 대응하는 마크소자들 사이의 피치가 측정되어도 무방하다.

도 10은 도 6의 제1실시예에 따른 레티클(10)을 사용하는 리소그래피공정에 주어진 정렬마크소자(103B)의 투과광강도의 분포를 보여준다. 도 10에는, 도 1에 도시된 선행기술의 레티클을 사용하는 리소그래피공정에 주어졌던 정렬마크소자(503B)의 투과광강도의 분포가 부가적으로 보여진다.

도 10에서 실선곡선으로 도시된 바와 같이, 제1실시예에 따른 레티클(10)을 사용하는 리소그래피공정에 있어서, 투과광강도는 패턴(110)의 보조부소자형상들(113 및 115)에 대응하는 영역들에서는 임계값(Z)보다 높은 값들을 갖는 반면 패턴(110)의 주부소자들(114)에 대응하는 영역들에서는 임계값(Z) 보다 낮은 값들을 가진다. 이것은 보조부소자들(113 및 115)이 레지스트층에 전사되지 않아, 그렇게 노광된 레지스트층이 현상된다 하더라도 레지스트층 상으로 주부소자들(114)만이 선택적으로 전사됨을 의미한다. 따라서, 레지스트층의 정렬마크소자(123B)의 부분(129)에는, 도 11에 도시된 레지스트패턴(120)이 형성되며, 이것은 패턴(110)의 주부소자들(114)에 대응하는 선형레지스트부소자들(124)만을 포함한다.

스테퍼의 광학계가 수차를 포함하고 있기 때문에, 레지스트부소자들(124)의 중심선들(CL1)은 레지스트부소자들(134)의 중심선들(CL2)로부터 각각 특정 변위들(J, K, L, M, 및 N)만큼 벗어나 있다. 레지스트부소자들(134)의 중심선들(CL2)은 스테퍼의 광학계가 수차를 포함하고 있지 않을 때 주어진다. 그러나, 이 경우, 모든 부소자들(114)을 위한 광학적 조건(즉, 회절레벨)은 동일하다. 이것은 보조부소자들(113 및 115)이 주부소자들(114)을 사이에 개재하도록 패턴(110)의 각 가장자리에 배열되기 때문이다. 결과적으로, 변위들(J, K, L, M, 및 N)은 값이 서로 실질적으로 동일하다. 이것은 모든 주부소자들(114)이 서로 실질적으로 동일한 공간주파수특성들을 가진다는 것을 의미한다.

부가적으로, 도 10의 일점쇄선 및 점선으로부터 알 수 있는 바와 같이, 도 1에 도시한 선행기술의 레티클을 사용하는 리소그래피공정에 있어서, 투과된 광의 강도는 패턴(510)의 부소자들(511 내지 517)에 대응하는 영역들 안에서의 임계값(Z) 보다 낮은 값들을 가진다. 이것은 모든 부소자들(511 내지 517)이 레지스트층상으로 전사된다는 것을 의미하고, 발명의 제1실시예와는 다르며 전술한 문제점들을 야기한다.

상술한 바와 같이, 제1실시예에 따른 레티클(10)로는, 각 정렬마크(16)의 소자들(101A, 101B, 103A, 및 103B) 각각은 각각이 선형주부소자들(114) 및 선형보조부소자들(113 및 115)을 구비하는 패턴들(110)을 포함하고 있다. 보조부소자들(113 및 115)은 주부소자들(114)을 사이에 개재하도록 패턴(110)의 각 가장자리에 배치된다. 보조부소자들(113 및 115)의 폭들(W2)은 레지스트층의 노광한계보다 낮은 값을 가진다.

이로써, 보조부소자들(113 및 115)이 레티클(10)상에 존재한다 하더라도 주부소자들(114)만이 레지스트층상으로 선택적으로 전사된다. 따라서, 모든 부소자들(124)은 실질적으로 동일한 공간주파수특성을 가진다. 그 결과, 정렬마크(10)를 사용한 정렬정밀도측정에서의 오차 또는 부정확성은 감소되어질 수 있고 광리소그래피공정에서의 정렬정밀도가 개선될 수가 있다.

제2실시예

본 발명의 제2실시예에 따른 레티클은 정렬마크소자(103B)의 부분(109)이 도 12에 도시된 구조를 갖는 것을 제외하고는 제1실시예에 따른 레티클(10)의 것과 동일한 구성을 가진다. 따라서, 레티클(10)과 동일한 구성에 대한 설명은 도 12에서 동일하거나 대응하는 소자들에 대하여 제1실시예에서 사용된 동일한 참조번호를 부여하고 구체적인 설명은 생략한다.

제2실시예에 따른 레티클의 정렬마크소자(103B)는 각각이 도 12에 도시된 바와 같은 구성을 갖는 패턴들(110A)을 포함하고 있다. 이 패턴들(110A)은 Y축을 따라 일정간격들로 배열되어, 마크소자(103B)를 형성한다. 도 12에 도시된 바와 같이, 패턴(110A)은 다섯 개의 선형주부소자들(114) 및 네 개의 선형보조부소자들(143A, 143B, 145A, 및 145B)를 포함하고 있다. 보조부소자들(143A 및 145A)은 각각 인접하는 두 주부소자들(114) 가까이에 배치된다. 보조부소자들(143B 및 145B)은 패턴(110A)의 각 가장자리에 배치되고 보조부소자들(143A 및 145A)에 각각 인접한다. 주부소자들(114)은 바깥쪽 보조부소자들(143 및 145) 사이에 개재된다고 말할 수 있다.

주부소자들(114)은 동일한 폭들(W1)과 동일한 길이들(LN)을 가진다. 부소자들(114)은 Y축에 평행하게 뻗어 있고 동일한 피치들(P1)로 X축을 따라 배열되어 있다. 이 폭(W1) 및 피치(P1)는 각각 레티클의 칩영역들(12)에 있는 각 회로패턴의 기하학적형상들의 폭 및 피치와 실질적으로 동일하다.

보조부소자들(143A, 143B, 145A, 및 145B)은 동일한 폭들(W2) 및 동일한 길이들(LN)을 가진다. 부소자들(143A 및 143B)은 Y축에 평행하게 뻗어 있고 인접하는 주부소자들(114)로부터 X축을 따라 동일한 피치들(P2)로 각각 떨어져서 배치된다. 보조부소자들(145A 및 145B)은 Y축에 평행하게 뻗어 있고 인접하는 보조부소자들(143A 및 143B)로부터 X축을 따라 동일한 피치들(P3)로 각각 떨어져서 배치된다. 이 피치들(P2 및 P3)은 피치(P1)와 동일하다.

폭(W1)보다 작은 폭(W2)은 노출 또는 해상도한계(즉, 노광에서 해상될 수 없는 값) 보다 작은 특정값으로 설정된다.

상술한 바와 같이, 도 12의 제2실시예에 따른 레티클에서는, 제1실시예와 유사하게, 보조부소자들(143A, 143B, 145A, 및 145B)이 존재한다 하더라도 주부소자들(114)만이 레지스트층상으로 선택적으로 전사된다. 따라서, 부소자들(124)은 서로 실질적으로 동일한 공간주파수특성을 가진다. 제1실시예의 레티클(10)과 비교하여 보조부소자들(143B 및 145B)이 추가로 제공되기 때문에, 공간주파수특성의 획득가능한 균등성(obtainable equality)이 향상된다. 결과적으로, 제1실시예와 비교하여, 정렬정밀도가 더욱 향상될 수가 있고 동시에 정렬정밀도측정에서의 오차 또는 부정확성이 더 효과적으로 감소되어질 수 있다.

제3실시예

본 발명의 제3실시예에 따른 레티클은 정렬마크소자(103B)의 부분(109)이 도 13에 도시된 구조를 갖는 것을 제외하고는 제1실시예에 따른 레티클(10)의 것과 동일한 구성을 가진다. 따라서, 레티클(10)과 동일한 구성에 대한 설명은 도 13에서 동일하거나 대응하는 소자들에 대하여 제1실시예에서 사용된 동일한 참조번호를 부여하고 구체적인 설명은 생략한다.

제3실시예에 따른 레티클의 정렬마크소자(103B)는 각각이 도 13에 도시된 바와 같은 구성을 갖는 패턴들(110B)을 포함하고 있다. 이 패턴들(110B)은 Y축을 따라 일정간격들로 배열되고, 따라서 마크소자(103B)를 형성한다. 도 13에 도시된 바와 같이, 패턴(110B)은 다섯 개의 파선형 주부소자들(154) 및 두 개의 파선형 보조부소자들(153 및 155)를 포함하고 있다. 보조부소자들(153 및 155)은 각각 인접하는 주부소자들(154) 가까이에 배치된다. 보조부소자들(153 및 155)은 패턴(110B)의 각 가장자리에 배치된다. 모든 주부소자들(154)은 보조부소자들(153 및 155)에 의해 사이에 끼어있다고 말할 수 있다.

도 13으로부터 알 수 있는 바와 같이, 패턴(110B)의 구조는, 부소자들(153 내지 155)의 각각이 부소자들(114, 및 143A, 143B, 145A 및 145B)을 각각 여러조각들(즉, 사각형으로 고립된 도트들 또는 점들)로 분할 또는 절단하여 형성되어 있는 것을 제외하고는, 제1실시예의 패턴(110)의 것과 동일하다.

주부소자들(154)의 각각은 Y축을 따라 일정간격들로 배열되며 동일한 크기들을 갖는 다섯 개의 사각형 도트들로 형성된다. 이 도트들은 동일한 폭들(W1)과 동일한 길이들(LN′)을 가진다. 유사하게, 보조부소자들(153 및 155)의 각각은 Y축을 따라 일정간격들로 배열되며 동일한 크기들을 갖는 다섯 개의 사각형 도트들로 형성된다. 이 도트들은 동일한 폭들(W2, 이것은 W1의 폭보다 작음)과 동일한 길이들(LN′, 이것은 LN의 길이보다는 작음)을 가진다.

상술한 바와 같이, 도 13의 제3실시예에 따른 레티클로는, 제1실시예에서와 동일한 이점들을 가진다.

제4실시예

제1실시예에 따른 상술의 레티클(10)에서는, 선형보조부소자들(113 및 115)은 노광한계보다 작은 폭(W2)을 가지며, 그러므로 보조부소자들(113 및 115)은 광레지스트층에 전사되지 않는다. 이것은 제2 및 제3실시예들에 따른 레티클들에도 적용할 수가 있다.

이와 달리, 본 발명의 제4실시예에 따르면, 모든 정렬마크들이 노광한계보다 더 넓은 폭들을 갖는 레티클을 이용하는 반도체장치의 제조방법이 제공된다. 제4실시예에 따른 방법의 공정단계들이 도 14의 흐름도에 도시되어 있다.

먼저, 단계(S101)에서, 패턴전사공정을 필요로 하는 목표층(402)(이것은 절연성이거나 또는 도전성이어도 좋다)이, 도 1에 도시된 바와 같이, 반도체웨이퍼(미도시)의 주표면 위에 형성되는 하부층(401)상에 형성된다. 다음, 광레지스트층(403)이 단계(S102)에서 웨이퍼의 전체표면을 덮도록 목표층상에 형성된다.

목표층(402)으로서, 예를 들면, 화학증기증착법(CVD)에 의해 형성된 이산화실리콘(SiO₂) 또는 폴리실리콘층 또는 스퍼터링에 의해 형성된 금속층이 사용될 수 있다.

단계(S103)에서, 레지스트층(403)은 레티클을 사용하여 자외선(UV)광과 같은 특정 노출광에 노출된다. 레티클로서는, 예를 들면, 모든 선형부소자들(511 내지 517)이 노광한계 보다 더 큰 동일한 폭들을 가지며, 도 1 및 도 2에 도시된 바와 같은 정렬마크들(500)을 구비하는 선행기술의 레티클이 사용된다.

단계(S104)에서, 이처럼 자외선광에 노출된 레지스트층(403)은 통상의 현상용액을 사용하여 현상되고, 따라서 도 15a에 도시된 바와 같이, 레지스트층(403)에 일곱 개의 선형부소자들(411, 412, 413, 414, 415, 416, 및 417)을 형성한다. 동일한 크기와 동일한 형상을 갖는 이들 부소자들(411 내지 417)은 특정축(즉, 도 1 및 도 2에서의 X축)을 따라 동일한 간격들 또는 동일한 피치들로 배열된다.

이어서, 단계(S105)에서, 레지스트층(403)안의 레지스트패턴의 두 가장자리들에 배치된 부소자들(411 및 417)은 알려져 있는 방법으로 제거된다. 예를 들면, 도 15b에 도시된 바와 같이, 전자빔(또는 이온빔, 420)이 선택적으로 부소자들(411 및 417)에 조사된 다음, 레지스트층(403)은 다시 통상의 현상용액을 사용하여 현상된다. 이처럼, 부소자들(412, 413, 414, 415, 및 416)은 변하지 않고 남아 있는 데 비하여 단지 부소자들(411 및 417)만이 제거된다. 이 단계에서의 상태가 도 15c에 도시되어 있다. 레지스트층(403)의 남아있는 부소자들(412 내지 416)은 레지스트정렬마크(410)를 구성한다.

단계(S106)에서, 어떤 하부 정렬마크가 하부층(401)에 존재하는지의 여부가 판단된다. 만약 이 층(401)이 정렬마크를 포함하고 있지 않으면(즉, 대답이 "아니오"일 때), 흐름은 단계(S108)로 건너뛴다. 만약 이 층(401)이 어떤 정렬마크를 포함하고 있으면(즉, 대답이 "예"일 때), 흐름은 단계(S107)로 진행한다.

단계(S107)에서, 층(401)에서의 하부 정렬마크에 대한 패턴화된 레지스트층(403)에서의 레지스트정렬마크(410)의 정렬정밀도 또는 오차는 통상의 방법에 의해 광적으로 측정된다.

단계(S108)에서, 목표층(402)은 마스크로서 패턴화된 레지스트층(403)을 사용하여 선택적으로 에칭되고, 그것에 의해 레지스트층(403)안의 레지스트정렬마크(410)를 목표층(402)에 전사한다. 결과적으로, 다섯 개의 선형부소자들(432, 433, 434, 435, 및 436)을 포함하고 있는 마크(410)의 상은 회로패턴들과 함께 목표층(402)에 형성된다. 부소자들(432 내지 436)을 포함하고 있는 이 상은 목표층(402)안에 형성된 정렬마크(430)을 구성한다.

단계(S109)에서, 다음 레티클이 존재하는지 여부가 판단된다. 만일 다음 레티클이 존재하지 아니하면(즉, 대답이 "아니오"이면), 흐름은 종료된다. 만일 어떤 다음 레티클이 존재하면(즉, 대답이 "예"이면), 흐름은 단계(S101)로 되돌아가고, 상술한 단계들(S101 내지 S109)이 다시 수행된다.

예를 들면, 먼저, 단계들(S101 내지 S109)이 제1회로패턴들 및 제1정렬마크들을 갖는 제1레티클을 사용하여 수행된다. 따라서, 제1회로패턴들(미도시) 및 제1정렬마크들이 제1목표층안에 형성된다.

다음, 단계들(S101 내지 S106)이 제2회로패턴들 및 제2정렬마크들을 갖는 제2레티클을 사용하여 다시 수행된다. 따라서, 제2회로패턴들(미도시) 및 제2정렬마크들(미도시)이 제2목표층상에 형성된 제2광레지스트층안에 형성된다. 이 예에 있어서, 단계(S106)에서의 판단이 "예"이므로, 제1목표층의 제1정렬마크와 제2레지스트층의 제2정렬마크 사이의 정렬정밀도는 단계(S107)에서 측정된다. 그 후, 단계(S108)에서, 제2회로패턴들 및 제2정렬마크들은 제2목표층으로 전사된다.

더욱이, 만일 제3회로패턴들 및 제3정렬마크들을 갖는 제3레티클이 존재한다면, 단계(S109)에서의 판단결과는 "예"이고 따라서, 단계들(S101 내지 S109)은 다시 한번 더 수행된다.

상술한 바와 같이, 본 발명의 제4실시예에 따른 반도체장치의 제조방법으로는, 선형부소자들(411 내지 417)은 단계(S104)에서 레티클상의 각 정렬마크의 부소자들에 대응하는 레지스트층(403)안에 형성되고, 그 다음, 두 가장자리에 배치된 두 부소자들(411 및 417)은 레지스트정렬마크(410)를 구성하는 부소자들(412 내지 416)을 남기기 위해 선택적으로 제거된다. 단계(S108)에서, 목표층(402)은 정렬마크(410)를 구비하는 패턴화된 레지스트층(403)을 사용하여 선택적으로 에칭되고, 그것에 의해 층(402)안의 정렬마크(430)를 구성하는 부소자들(432 내지 436)을 형성한다. 이 마크(410)는 단계(S107)에서 정렬정밀도측정공정에 사용된다.

레지스트층(403)의 부소자들(412 내지 416)은 제1실시예에 따른 레티클(10)을 사용하여 생성된 도 11에 도시된 부소자들(124)과 등가이므로, 레지스트부소자들(412 내지 416)은 실질적으로 동일한 공간주파수특성을 가진다. 또한, 목표층(402)안의 부소자들(432 내지 436)도 실질적으로 동일한 공간주파수특성을 가진다. 결과적으로, 제1실시예에 따른 레티클(10)을 사용하는 제조방법과 동일한 이점들을 가진다.

제1 내지 제3실시예에 따른 상술의 레티클들에 있어서, 정렬마크(16)는 소위 "바-인 타겟(bar-in target)"이라 불리워지는 네 개의 마크소자들(101A, 101B, 103A, 및 103B)을 포함하고 있다. 그러나, 본 발명은 이 구성에 한정되지는 않는다. 이 마크(16)는 어떤 형상 그리고 어떤 배열을 갖는 소자들을 포함해도 좋다.

제4실시예에 따른 상술한 반도체장치의 제조방법에 있어서, 레티클의 각 정렬마크의 모든 부소자들은 노출장치의 특정노출한계 보다 큰 폭을 가진다. 그러나, 제1 내지 제3실시예에 따른 레티클들의 어떤 것이 사용되어져도 무방하다는 것은 말할 필요도 없다. 예를 들면, 만일 보조부소자들이 노출한계에 가까운 폭을 가진다면, 보조부소자들의 영상은 레지스트층에 엷게 형성될 수 있다. 이 경우에 있어서, 만일 제1 내지 제3실시예에 따른 레티클들중 어느 하나가 제4실시예에 따른 방법을 수행하기 위하여 사용된다면, 본 발명의 이점들은 향상될 수 있다.

이상에서 본 발명의 바람직한 형태들을 개시하였지만, 이 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 정신을 벗어나지 않는 범위에서의 변경이 가능하다는 것은 쉽게 이해할 수 있을 것이다. 그러므로, 본 발명의 범위는 단지 특허청구의 범위에 의해 결정되어진다.

본 발명의 레티클은 회로패턴과 동일한 피치에 기초하여 측정용 마크를 형성하고, 또한 공간주파수특성의 유지를 도모함에 의해 중첩정밀도측정의 정확성을 향상시킨다.

Claims

삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
반도체장치의 제조방법에 있어서,

(a) 반도체 웨이퍼의 표면위에 위치된 목표층상에 광레지스트층을 형성하는 단계;

(b) 소망의 회로패턴을 구비하는 제1영역 및 특정위치들에 배열된 정렬마크들을 구비하는 제2영역을 갖는 레티클을 통해 상기 레지스트층에 광을 주사하는 단계;

여기서, 상기 제1영역 및 상기 제2영역은 상기 광의 노광범위 안에 위치되고;

상기 정렬마크들의 각각은 제1기하학적형상을 형성하도록 배열된 마크소자들을 가지며;

상기 마크소자들의 각각은 제2기하학적형상을 형성하도록 특정 방향에서 특정 피치들로 배열된 부소자들을 구비하고;

(c) 상기 레티클상의 상기 회로패턴 및 상기 정렬마크들로부터 상기 레지스트층안에 레지스트회로패턴 및 레지스트정렬마크패턴들을 각각 형성하도록 상기 광에 노출된 상기 레지스트층을 현상하는 단계;

여기서, 상기 레지스트정렬마크패턴들의 각각은 특정방향으로 배열된 상기 부소자들에 대응하는 레지스트부패턴들을 구비하며;

(d) 상기 레지스트정렬마크패턴들의 각각으로부터 그것들의 두 단부들에 위치한 상기 레지스트부패턴들 중의 두 개를 선택적으로 제거하고, 상기 레지스트층에 수정된 레지스트정렬마크패턴들을 형성하는 단계;

(e) 상기 수정된 레지스트정렬마크패턴들을 사용하여 상기 목표층의 하부층에 대하여 상기 레지스트층의 정렬정밀도를 측정하는 단계; 및

(f) 상기 수정된 레지스트정렬마크패턴들을 갖는 상기 레지스트층을 사용하여 상기 목표층을 선택적으로 에칭하는 단계를 포함하는 반도체장치의 제조방법.
제14항에 있어서, 상기 마크소자들의 상기 부소자들 각각은 선형형상을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
제15항에 있어서, 상기 마크소자들의 상기 부소자들 각각의 선형형상은 양 단부 사이가 연속적인 것을 특징으로 하는 반도체장치의 제조방법.
제15항에 있어서, 상기 마크소자들의 상기 부소자들 각각의 선형형상은 양 단부 사이가 분할되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
제15항에 있어서, 레티클의 상기 부소자들이 배열되어 있는 특정방향은 상기 단계 (e)에서의 측정방향인 것을 특징으로 하는 반도체장치의 제조방법.
제15항에 있어서, 상기 레티클의 상기 부소자들의 피치는 상기 레티클의 상기 회로패턴의 피치와 실질적으로 동일한 것을 특징으로 하는 반도체장치의 제조방법.
제15항에 있어서, 소망의 회로패턴을 구비하는 제1영역 및 특정위치들에 배열된 정렬마크들을 구비하는 제2영역을 포함하고; 상기 제1영역 및 상기 제2영역은 노광장치의 노출범위 안에 위치되며; 상기 정렬마크들 각각은 제1기하학적형상을 형성하도록 배열된 마크소자들을 포함하며; 상기 마크소자들의 각각은 제2기하학적형상을 형성하도록 제1피치들에서 특정방향으로 배열된 주부소자들, 상기 제2기하학적형상의 일측단부에 위치한 제1보조부소자, 및 상기 제2기하학적형상의 타측단부에 위치한 제2보조부소자를 구비하고; 상기 제1보조부소자는 제2피치에서 상기 주부소자들의 제1부소자로부터 떨어져 있으며; 상기 제2보조부소자는 제3피치에서 상기 주부소자들의 제2부소자로부터 떨어져 있고; 상기 주부소자들의 각각은 상기 장치 안에서 분리가능하며; 그리고, 상기 제1 및 제2보조부소자들의 각각은 상기 장치안에서 분리불가능한 레티클이, 상기 단계 (b)에서의 상기 레티클로 사용되는 것을 특징으로 하는 반도체장치의 제조방법.