JPH0794405A - 積層型半導体装置のパターン形成方法 - Google Patents
積層型半導体装置のパターン形成方法Info
- Publication number
- JPH0794405A JPH0794405A JP6074762A JP7476294A JPH0794405A JP H0794405 A JPH0794405 A JP H0794405A JP 6074762 A JP6074762 A JP 6074762A JP 7476294 A JP7476294 A JP 7476294A JP H0794405 A JPH0794405 A JP H0794405A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pattern
- alignment mark
- forming
- resist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70591—Testing optical components
- G03F7/706—Aberration measurement
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70458—Mix-and-match, i.e. multiple exposures of the same area using a similar type of exposure apparatus, e.g. multiple exposures using a UV apparatus
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
Abstract
(57)【要約】
【目的】 積層型半導体装置のパターン形成方法におい
て、各層に含まれるレンズディストーションを測定する
ための基準マークを予め半導体ウェハ上に形成し、容易
に各層に含まれるレンズディストーションによる誤差を
測定可能とした積層型半導体装置のパターン形成方法を
提供する。 【構成】 半導体ウェハ４００上にステージの位置決め
により基準マークが予め形成され、この基準マークの位
置と第１アライメントマークの位置とを比較することで
第１露光装置の誤差を測定する。その後、この誤差の補
正を行ない第２露光装置を用いて第２の層を形成し、基
準マークと第２の層に設けられた第２アライメントマー
クの位置と基準マークの位置とを比較することで第２露
光装置の誤差を測定する。
て、各層に含まれるレンズディストーションを測定する
ための基準マークを予め半導体ウェハ上に形成し、容易
に各層に含まれるレンズディストーションによる誤差を
測定可能とした積層型半導体装置のパターン形成方法を
提供する。 【構成】 半導体ウェハ４００上にステージの位置決め
により基準マークが予め形成され、この基準マークの位
置と第１アライメントマークの位置とを比較することで
第１露光装置の誤差を測定する。その後、この誤差の補
正を行ない第２露光装置を用いて第２の層を形成し、基
準マークと第２の層に設けられた第２アライメントマー
クの位置と基準マークの位置とを比較することで第２露
光装置の誤差を測定する。
Description
【０００１】
【産業上の利用分野】この発明は、積層型半導体装置の
パターン形成方法において、特に、各層の重ね合わせ精
度を向上させることを可能とする積層型半導体装置のパ
ターン形成方法に関するものである。
パターン形成方法において、特に、各層の重ね合わせ精
度を向上させることを可能とする積層型半導体装置のパ
ターン形成方法に関するものである。
【０００２】
【従来の技術】近年、半導体装置の最小加工寸法が１．
０μｍ→０．８μｍ→０．５μｍへと移行するにつれ
て、複数の層が積層されて形成される半導体装置の、各
層の重ね合せ精度がますます重要になっている。この重
ね合せ精度は、現在、最小加工寸法の１／３〜１／４が
要求されている。
０μｍ→０．８μｍ→０．５μｍへと移行するにつれ
て、複数の層が積層されて形成される半導体装置の、各
層の重ね合せ精度がますます重要になっている。この重
ね合せ精度は、現在、最小加工寸法の１／３〜１／４が
要求されている。
【０００３】一方、投影露光装置も、１：１の投影露光
装置から１：５の縮小投影露光装置へと移行してきてい
る。
装置から１：５の縮小投影露光装置へと移行してきてい
る。
【０００４】縮小投影露光装置を用いた露光方法におい
ては、まず、光源から発せられた露光光が、透明基板上
に所定のパターンが形成されたフォトマスクを透過し
て、高解像度の縮小レンズ（縮小倍率１：５が主流）を
用いて縮小され、当該パターン像を半導体ウェハ４００
のマトリックス状に配置された領域いわゆチップ領域３
１０に投影される（図２０参照）。その後、順次ウェハ
をＸＹ方向に繰り返し移動させるいわゆるステップアン
ドリピート操作により、ウェハ全面のチップ領域のすべ
てに、当該パターンが露光される。
ては、まず、光源から発せられた露光光が、透明基板上
に所定のパターンが形成されたフォトマスクを透過し
て、高解像度の縮小レンズ（縮小倍率１：５が主流）を
用いて縮小され、当該パターン像を半導体ウェハ４００
のマトリックス状に配置された領域いわゆチップ領域３
１０に投影される（図２０参照）。その後、順次ウェハ
をＸＹ方向に繰り返し移動させるいわゆるステップアン
ドリピート操作により、ウェハ全面のチップ領域のすべ
てに、当該パターンが露光される。
【０００５】この露光方法は、半導体ウェハにチップ形
成領域ごとに当該パターンを露光するので、単位時間内
に処理できる半導体ウェハの数が低下するという問題点
を有する。しかし、当該露光方法は ｉ）パターンの解像力が優れていること。
成領域ごとに当該パターンを露光するので、単位時間内
に処理できる半導体ウェハの数が低下するという問題点
を有する。しかし、当該露光方法は ｉ）パターンの解像力が優れていること。
【０００６】ii）半導体ウェハの位置制御にレーザ干渉
測長計を使用しているため、高精度に位置決めができる
こと。
測長計を使用しているため、高精度に位置決めができる
こと。
【０００７】iii)チップ領域にパターンの像を露光する
ごとに位置制御が可能なこと、チップ領域への露光ごと
にパターンの像の焦点位置を調整することが可能なこ
と。
ごとに位置制御が可能なこと、チップ領域への露光ごと
にパターンの像の焦点位置を調整することが可能なこ
と。
【０００８】iv）フォトマスクに欠陥がなければ、この
フォトマスクに起因する露光不良が発生しないこと。 などの多数の長所を有している。
フォトマスクに起因する露光不良が発生しないこと。 などの多数の長所を有している。
【０００９】次に、上記縮小投影露光装置を用いた露光
方法が、たとえば特開平１−２８３９２７号公報に開示
されている。以下、この縮小投影露光装置を用いた露光
方法の概略について、図を参照して説明する。
方法が、たとえば特開平１−２８３９２７号公報に開示
されている。以下、この縮小投影露光装置を用いた露光
方法の概略について、図を参照して説明する。
【００１０】まず、図２１を参照して、この縮小投影露
光装置５００は、楕円ミラー５５１に覆われた水銀ラン
プ５５０と、反射鏡５５２と、インテグレータ５５３
と、反射鏡５５４と、コンデンサレンズ５５５と、フォ
トマスク５５６と、縮小レンズ５５７と、半導体ウェハ
５５８と、Ｘ−Ｙステージ５５９とを備えている。
光装置５００は、楕円ミラー５５１に覆われた水銀ラン
プ５５０と、反射鏡５５２と、インテグレータ５５３
と、反射鏡５５４と、コンデンサレンズ５５５と、フォ
トマスク５５６と、縮小レンズ５５７と、半導体ウェハ
５５８と、Ｘ−Ｙステージ５５９とを備えている。
【００１１】まず、水銀ランプ５５０から発せられた露
光光５５０ａは、楕円ミラー５５１により集光され、反
射鏡５５２に照射される。露光光５５０ａは、反射鏡５
５２を反射して、インテグレータ５５３に入射する。こ
のインテグレータ５５３は、複数のフライアイレンズ
（図示せず）を有し、露光光５５０ａの光強度を均一に
する。
光光５５０ａは、楕円ミラー５５１により集光され、反
射鏡５５２に照射される。露光光５５０ａは、反射鏡５
５２を反射して、インテグレータ５５３に入射する。こ
のインテグレータ５５３は、複数のフライアイレンズ
（図示せず）を有し、露光光５５０ａの光強度を均一に
する。
【００１２】インテグレータ５５３を透過した露光光５
５０ａは、反射鏡５５４を反射して、コンデンサレンズ
５５５に入射される。その後、露光光５５０ａは、所定
のパターンが形成されたフォトマスク５５６を照射す
る。このとき、インテグレータ５５３を透過した露光光
５５０ａは、コンデンサレンズ５５５により、フォトマ
スク５５６の全面を均一に照射する。
５０ａは、反射鏡５５４を反射して、コンデンサレンズ
５５５に入射される。その後、露光光５５０ａは、所定
のパターンが形成されたフォトマスク５５６を照射す
る。このとき、インテグレータ５５３を透過した露光光
５５０ａは、コンデンサレンズ５５５により、フォトマ
スク５５６の全面を均一に照射する。
【００１３】フォトマスク５５６を透過した露光光５５
０ａは、縮小レンズ５５７により、所定の縮小倍率
（１：ｍ）に縮小され、半導体ウェハ５５８の表面で投
影像となり、半導体ウェハ５５８上のレジスト膜を露光
する。
０ａは、縮小レンズ５５７により、所定の縮小倍率
（１：ｍ）に縮小され、半導体ウェハ５５８の表面で投
影像となり、半導体ウェハ５５８上のレジスト膜を露光
する。
【００１４】次に、図２２を参照して、半導体ウェハ４
００の表面のレジスト膜を露光する露光光５５０ａは、
Ｘ−Ｙステージ５５９が、Ｘ方向またはＹ方向に所定距
離の移動と停止を繰り返し、Ｘ−Ｙステージの停止中
に、所定のチップ領域３１０に所定のパターン像が露光
される。これにより、半導体ウェハ４００上に、マトリ
ックス状に配置された複数のチップ領域３１０が形成さ
れる。
００の表面のレジスト膜を露光する露光光５５０ａは、
Ｘ−Ｙステージ５５９が、Ｘ方向またはＹ方向に所定距
離の移動と停止を繰り返し、Ｘ−Ｙステージの停止中
に、所定のチップ領域３１０に所定のパターン像が露光
される。これにより、半導体ウェハ４００上に、マトリ
ックス状に配置された複数のチップ領域３１０が形成さ
れる。
【００１５】次に、上記縮小投影露光装置５００を用い
て、第１のパターンを有する第１の層と、第２のパター
ンを有する第２の層とが積重ねられて形成された半導体
装置の露光方法について説明する。
て、第１のパターンを有する第１の層と、第２のパター
ンを有する第２の層とが積重ねられて形成された半導体
装置の露光方法について説明する。
【００１６】まず、図２３を参照して、この露光方法に
用いられる第１のパターンを有する第１のフォトマスク
７０と、第２のパターンを有する第２のフォトマスク７
１とについて説明する。この第１のフォトマスク７０
と、第２のフォトマスク７１とのそれぞれのパターン形
成領域以外の所定の位置には、アライメントマークパタ
ーン７０ａ，７０ｂ，７０ｃ，７０ｄ（７１ａ，７１
ｂ，７１ｃ，７１ｄ）が形成されている。
用いられる第１のパターンを有する第１のフォトマスク
７０と、第２のパターンを有する第２のフォトマスク７
１とについて説明する。この第１のフォトマスク７０
と、第２のフォトマスク７１とのそれぞれのパターン形
成領域以外の所定の位置には、アライメントマークパタ
ーン７０ａ，７０ｂ，７０ｃ，７０ｄ（７１ａ，７１
ｂ，７１ｃ，７１ｄ）が形成されている。
【００１７】次に、半導体ウェハ上には第１の層と、こ
の第１の層の上に第１のレジスト膜が形成されている。
その後、第１のフォトマスク７０が備えられた第１露光
装置を用いて、第１のレジスト膜の表面に第１のパター
ン像の露光を行なう。その後、この第１のレジスト膜の
現像を行ない、さらに、この第１のレジスト膜をマスク
として、第１の層のパターニングを行なう。
の第１の層の上に第１のレジスト膜が形成されている。
その後、第１のフォトマスク７０が備えられた第１露光
装置を用いて、第１のレジスト膜の表面に第１のパター
ン像の露光を行なう。その後、この第１のレジスト膜の
現像を行ない、さらに、この第１のレジスト膜をマスク
として、第１の層のパターニングを行なう。
【００１８】次に、半導体ウェハ４００を第１の露光装
置から取出して、半導体ウェハ上に第２の層および第２
のレジスト膜を形成する。
置から取出して、半導体ウェハ上に第２の層および第２
のレジスト膜を形成する。
【００１９】その後、この半導体ウェハ３００を第２の
露光装置に載置する。次に、第１の層に形成されたアラ
イメントマーク７０Ａ〜７０Ｄの位置の検出を行なう。
このアライメント７０Ａ〜７０Ｄの検出には、暗視野の
レーザビームによる検出方法、明視野の多色光による検
出方法、ヘテロダイン干渉光を用いた検出方法などの光
学的計測により行なわれる。
露光装置に載置する。次に、第１の層に形成されたアラ
イメントマーク７０Ａ〜７０Ｄの位置の検出を行なう。
このアライメント７０Ａ〜７０Ｄの検出には、暗視野の
レーザビームによる検出方法、明視野の多色光による検
出方法、ヘテロダイン干渉光を用いた検出方法などの光
学的計測により行なわれる。
【００２０】ここで、図２４を参照して、暗視野のレー
ザビームによる検出方法を用いたアライメントマーク検
出器６００の概略について説明する。まず、Ｘ−Ｙステ
ージ６１０上の所定の位置に、半導体ウェハ４００が載
置されている。Ｘ−Ｙステージ６１０は、レーザ干渉計
で正確に座標を認識しながらＸ，Ｙ方向に移動する。Ｌ
ＳＡレーザ６２０から発したレーザビームは、投影レン
ズ６３０を通じて、半導体ウェハ上のチップ領域３１０
に形成されたアライメントマーク（７０Ａ〜７０Ｄ）の
各々に集光される。このアライメントマーク（７０Ａ〜
７０Ｄ）から反射された光は、正確に配置された検出器
に導かれ、回折成分のみが検出され、アライメントマー
ク（７０Ａ〜７０Ｄ）の位置座標が認識される。
ザビームによる検出方法を用いたアライメントマーク検
出器６００の概略について説明する。まず、Ｘ−Ｙステ
ージ６１０上の所定の位置に、半導体ウェハ４００が載
置されている。Ｘ−Ｙステージ６１０は、レーザ干渉計
で正確に座標を認識しながらＸ，Ｙ方向に移動する。Ｌ
ＳＡレーザ６２０から発したレーザビームは、投影レン
ズ６３０を通じて、半導体ウェハ上のチップ領域３１０
に形成されたアライメントマーク（７０Ａ〜７０Ｄ）の
各々に集光される。このアライメントマーク（７０Ａ〜
７０Ｄ）から反射された光は、正確に配置された検出器
に導かれ、回折成分のみが検出され、アライメントマー
ク（７０Ａ〜７０Ｄ）の位置座標が認識される。
【００２１】その後、上記によりその位置を検出したア
ライメントマーク７０Ａ〜７０Ｄを基準に、第２のパタ
ーン像の露光を行ない、上述と同様に、第２のレジスト
膜の現像および第２の層のパターニングを行なう。
ライメントマーク７０Ａ〜７０Ｄを基準に、第２のパタ
ーン像の露光を行ない、上述と同様に、第２のレジスト
膜の現像および第２の層のパターニングを行なう。
【００２２】なお、さらに所定のパターンを有する層を
積層して形成する場合は、下層の最も重ね合わせが重要
な層の直下の層に形成されアライメントマークの位置を
検出し、このアライメントマークを基準にして所定のパ
ターン像の露光を行なう。
積層して形成する場合は、下層の最も重ね合わせが重要
な層の直下の層に形成されアライメントマークの位置を
検出し、このアライメントマークを基準にして所定のパ
ターン像の露光を行なう。
【００２３】しかしながら、上記露光方法には以下に示
す問題点がある。まず、図２５を参照して、第１露光装
置を用いて、第１の層に第１のパターンを露光した場
合、第１露光装置の露光時に誤差が含まれている。この
誤差の多くの原因は、レンズディストーションと呼ばれ
るもので、パターン像がレンズの影響を受けて湾曲する
ことにより生ずる誤差である。
す問題点がある。まず、図２５を参照して、第１露光装
置を用いて、第１の層に第１のパターンを露光した場
合、第１露光装置の露光時に誤差が含まれている。この
誤差の多くの原因は、レンズディストーションと呼ばれ
るもので、パターン像がレンズの影響を受けて湾曲する
ことにより生ずる誤差である。
【００２４】したがって、本来設計上の位置であれば、
図の点線で示された位置にアライメントマーク（７０Ａ
〜７０Ｄ）が形成されなければならないのに対して、実
際の露光においては、実線で示された位置にアライメン
トマーク（７０Ａ′〜７０Ｄ′）が形成されてしまう。
図の点線で示された位置にアライメントマーク（７０Ａ
〜７０Ｄ）が形成されなければならないのに対して、実
際の露光においては、実線で示された位置にアライメン
トマーク（７０Ａ′〜７０Ｄ′）が形成されてしまう。
【００２５】この設計位置から位置ずれしたアライメン
トマーク（７０Ａ′〜７０Ｄ′）を基準にして、位置合
わせを行なうと、アライメントマークのずれた方向へ位
置合わせを行なう層のパターンが移動してしまう。その
結果、各層の位置ずれが激しくなり、半導体装置の微細
化の要求に応えることができないという問題が生じてし
まう。
トマーク（７０Ａ′〜７０Ｄ′）を基準にして、位置合
わせを行なうと、アライメントマークのずれた方向へ位
置合わせを行なう層のパターンが移動してしまう。その
結果、各層の位置ずれが激しくなり、半導体装置の微細
化の要求に応えることができないという問題が生じてし
まう。
【００２６】そこで上記問題点を解決する露光方法とし
て、たとえば特開昭６３−８１８１８号公報に開示され
た露光方法がある。この露光方法は、露光装置に含まれ
るレンズディストーションを予め測定しておくものであ
る。以下、この露光方法について、図２６ないし図２９
の製造工程図を参照しながら説明する。
て、たとえば特開昭６３−８１８１８号公報に開示され
た露光方法がある。この露光方法は、露光装置に含まれ
るレンズディストーションを予め測定しておくものであ
る。以下、この露光方法について、図２６ないし図２９
の製造工程図を参照しながら説明する。
【００２７】まず、図２６を参照して、フォトマスク６
００の所定の位置には、第１のパターンと第１のアライ
メントマークパターン６００ａ〜６００ｅとを含んでい
る。次に、レンズディストーション測定用の半導体基板
４００の上に第１の層を形成し、その後、第１の層の上
に第１のレジスト膜を形成する。
００の所定の位置には、第１のパターンと第１のアライ
メントマークパターン６００ａ〜６００ｅとを含んでい
る。次に、レンズディストーション測定用の半導体基板
４００の上に第１の層を形成し、その後、第１の層の上
に第１のレジスト膜を形成する。
【００２８】次に、上記フォトマスク６００を用いて、
レジスト膜の上に、図２７に示すように、第１のアライ
メントマークパターンの像６００Ａ〜６００Ｅを露光す
る。
レジスト膜の上に、図２７に示すように、第１のアライ
メントマークパターンの像６００Ａ〜６００Ｅを露光す
る。
【００２９】その後、図２８を参照して、フォトマスク
６００をブラインド７００で覆い、アライメントマーク
パターン６００ｅのみを露出させる。このフォトマスク
６００を用いて、半導体ウェハ４００が載置されたステ
ージの位置制御により、設計上のアライメントマーク６
００Ａ〜６００Ｅの位置に誤差測定用アライメントマー
クのパターン像７００ａ〜７００ｅを露光する。
６００をブラインド７００で覆い、アライメントマーク
パターン６００ｅのみを露出させる。このフォトマスク
６００を用いて、半導体ウェハ４００が載置されたステ
ージの位置制御により、設計上のアライメントマーク６
００Ａ〜６００Ｅの位置に誤差測定用アライメントマー
クのパターン像７００ａ〜７００ｅを露光する。
【００３０】その後、図２９を参照して、レジスト膜を
現像後、このレジスト膜をマスクとして第１の層のパタ
ーニングを行なうことにより、第１アライメントマーク
６００Ａ〜６００Ｅと誤差測定用アライメントマーク７
００Ａ〜７００Ｅとを形成する。このとき、露光装置に
よる誤差が生じない場合は、アライメントマーク６００
Ａ〜６００Ｅと誤差測定用アライメントマーク７００Ａ
〜７００Ｅとが重なって形成されることとなる。しか
し、露光装置による誤差が生じた場合は、図２９に示す
ように、それぞれのマーク間にずれが生じる。このずれ
を測定することにより、第１の露光装置に含まれる誤差
を測定することが可能となる。
現像後、このレジスト膜をマスクとして第１の層のパタ
ーニングを行なうことにより、第１アライメントマーク
６００Ａ〜６００Ｅと誤差測定用アライメントマーク７
００Ａ〜７００Ｅとを形成する。このとき、露光装置に
よる誤差が生じない場合は、アライメントマーク６００
Ａ〜６００Ｅと誤差測定用アライメントマーク７００Ａ
〜７００Ｅとが重なって形成されることとなる。しか
し、露光装置による誤差が生じた場合は、図２９に示す
ように、それぞれのマーク間にずれが生じる。このずれ
を測定することにより、第１の露光装置に含まれる誤差
を測定することが可能となる。
【００３１】
【発明が解決しようとする課題】しかしながら、露光装
置に含まれるレンズディストーションなどの誤差は、気
温、湿度などの使用環境により敏感に変化する。したが
って、露光装置に含まれる誤差を管理することは非常に
困難であった。
置に含まれるレンズディストーションなどの誤差は、気
温、湿度などの使用環境により敏感に変化する。したが
って、露光装置に含まれる誤差を管理することは非常に
困難であった。
【００３２】したがって、複数の層が積み重なってなる
半導体装置においては、各層の重ね合わせを高精度に行
なうことができないという問題点があった。
半導体装置においては、各層の重ね合わせを高精度に行
なうことができないという問題点があった。
【００３３】この発明は上記問題点を解決するためにな
されたもので、積層構造からなる半導体装置のパターン
形成方法において、各層の形成時に、前工程の露光装置
の誤差を測定する工程を含む積層型半導体装置のパター
ン形成方法を提供することを目的とする。
されたもので、積層構造からなる半導体装置のパターン
形成方法において、各層の形成時に、前工程の露光装置
の誤差を測定する工程を含む積層型半導体装置のパター
ン形成方法を提供することを目的とする。
【００３４】
【課題を解決するための手段】この発明に基づいた積層
型半導体装置のパターン形成方法の１つの局面において
は、以下の工程を備えている。
型半導体装置のパターン形成方法の１つの局面において
は、以下の工程を備えている。
【００３５】まず、半導体基板の上に第１の層が形成さ
れる。その後、この第１の層の上に第１のレジスト膜が
形成される。
れる。その後、この第１の層の上に第１のレジスト膜が
形成される。
【００３６】次に、上記第１のレジスト膜の表面に、所
定の基準マークの像が、上記半導体基板が載置されたス
テージの位置決めにより所定の位置に露光される。その
後、上記第１のレジスト膜の表面に、上記基準マークに
対応した第１アライメントマークパターンを含む第１の
パターンの像が、第１露光装置を用いて露光される。
定の基準マークの像が、上記半導体基板が載置されたス
テージの位置決めにより所定の位置に露光される。その
後、上記第１のレジスト膜の表面に、上記基準マークに
対応した第１アライメントマークパターンを含む第１の
パターンの像が、第１露光装置を用いて露光される。
【００３７】次に、上記第１のレジスト膜の現像が行な
われる。その後、現像を行なった上記第１のレジスト膜
をマスクとして、上記第１の層のパターニングが行なわ
れる。
われる。その後、現像を行なった上記第１のレジスト膜
をマスクとして、上記第１の層のパターニングが行なわ
れる。
【００３８】次に、パターニングを行なった上記第１の
層の上に第２の層が形成される。さらに、その後、上記
第２の層の上に第２のレジスト膜が形成される。
層の上に第２の層が形成される。さらに、その後、上記
第２の層の上に第２のレジスト膜が形成される。
【００３９】次に、上記第１の層のパターニングにより
形成された第１アライメントマークの位置を第２露光装
置を用いて測定し、上記第２露光装置の光学系の所定の
位置に、上記半導体基板の位置決めが行なわれる。
形成された第１アライメントマークの位置を第２露光装
置を用いて測定し、上記第２露光装置の光学系の所定の
位置に、上記半導体基板の位置決めが行なわれる。
【００４０】次に、上記第１の層のパターニングにより
形成された上記基準マークの位置と、上記第１アライメ
ントマークの位置とを比較し、上記第１露光装置の第１
の誤差が測定される。
形成された上記基準マークの位置と、上記第１アライメ
ントマークの位置とを比較し、上記第１露光装置の第１
の誤差が測定される。
【００４１】次に、上記第２のレジスト膜の表面に、上
記基準マークに対応した第２アライメントマークパター
ンを含む第２のパターンの像が、上記第１の誤差に基づ
く補正を行ない上記第２露光装置を用いて露光される。
その後、上記第２のレジスト膜の現像が行なわれる。さ
らに、その後、現像した上記第２のレジスト膜をマスク
として、上記第２の層のパターニングが行なわれる。
記基準マークに対応した第２アライメントマークパター
ンを含む第２のパターンの像が、上記第１の誤差に基づ
く補正を行ない上記第２露光装置を用いて露光される。
その後、上記第２のレジスト膜の現像が行なわれる。さ
らに、その後、現像した上記第２のレジスト膜をマスク
として、上記第２の層のパターニングが行なわれる。
【００４２】次に、パターニングを行なった上記第２の
層の上に第３の層が形成される。その後、上記第３の層
の上に第３のレジスト膜が形成される。
層の上に第３の層が形成される。その後、上記第３の層
の上に第３のレジスト膜が形成される。
【００４３】次に、上記第２の層のパターニングにより
形成された第２アライメントマークの位置を第３露光装
置を用いて測定し、上記第３露光装置の光学系の所定の
位置に、上記半導体基板の位置決めが行なわれる。その
後、上記基準マークの位置と、上記第２アライメントマ
ークの位置とを比較し、上記第２露光装置の第２の誤差
が測定される。
形成された第２アライメントマークの位置を第３露光装
置を用いて測定し、上記第３露光装置の光学系の所定の
位置に、上記半導体基板の位置決めが行なわれる。その
後、上記基準マークの位置と、上記第２アライメントマ
ークの位置とを比較し、上記第２露光装置の第２の誤差
が測定される。
【００４４】次に、上記第３のレジスト膜の表面に、上
記基準マークに対応した第３アライメントマークパター
ンを含む第３のパターンの像が、上記第２の誤差に基づ
く補正を行ない、上記第３露光装置を用いて露光され
る。
記基準マークに対応した第３アライメントマークパター
ンを含む第３のパターンの像が、上記第２の誤差に基づ
く補正を行ない、上記第３露光装置を用いて露光され
る。
【００４５】次に、現像を行なった上記第３のレジスト
膜をマスクとして、上記第３の層のパターニングが行な
われる。
膜をマスクとして、上記第３の層のパターニングが行な
われる。
【００４６】次に、この発明に基づいた積層型半導体装
置のパターン形成方法の他の局面においては、半導体ウ
ェハの上にマトリックス状に複数配列されたチップ領域
を有する積層型半導体装置のパターン形成方法であっ
て、以下の工程を備えている。
置のパターン形成方法の他の局面においては、半導体ウ
ェハの上にマトリックス状に複数配列されたチップ領域
を有する積層型半導体装置のパターン形成方法であっ
て、以下の工程を備えている。
【００４７】上記半導体ウェハの上に第１の層が形成さ
れる。その後、上記第１の層の上に第１のレジスト膜が
形成される。
れる。その後、上記第１の層の上に第１のレジスト膜が
形成される。
【００４８】次に、所定の基準マークの像が、上記半導
体ウェハが載置されたステージの位置決めにより各チッ
プ領域の所定の位置に露光される。その後、上記基準マ
ークに対応した第１アライメントマークパターンを含む
第１のパターンの像が各チップ領域に第１露光装置を用
いて露光される。
体ウェハが載置されたステージの位置決めにより各チッ
プ領域の所定の位置に露光される。その後、上記基準マ
ークに対応した第１アライメントマークパターンを含む
第１のパターンの像が各チップ領域に第１露光装置を用
いて露光される。
【００４９】次に、上記第１のレジスト膜の現像が行な
われる。その後、現像を行なった上記第１のレジスト膜
をマスクとして、上記第１の層のパターニングが行なわ
れる。
われる。その後、現像を行なった上記第１のレジスト膜
をマスクとして、上記第１の層のパターニングが行なわ
れる。
【００５０】次に、パターニングを行なった上記第１の
層の上に第２の層が形成される。その後、上記第２の層
の上に第２のレジスト膜が形成される。
層の上に第２の層が形成される。その後、上記第２の層
の上に第２のレジスト膜が形成される。
【００５１】次に、上記第１の層のパターニングにより
形成された各チップ領域の第１アライメントマークの位
置を第２露光装置を用いて測定し、上記第２露光装置を
光学系の所定の位置に、上記半導体ウェハの位置決めが
行なわれる。
形成された各チップ領域の第１アライメントマークの位
置を第２露光装置を用いて測定し、上記第２露光装置を
光学系の所定の位置に、上記半導体ウェハの位置決めが
行なわれる。
【００５２】次に、上記第１の層のパターニングにより
形成された各チップ領域の上記基準マークの位置と、各
チップ領域の上記第１アライメントマークの位置とを比
較し、上記第１露光装置の各チップ領域の第１の誤差が
測定される。
形成された各チップ領域の上記基準マークの位置と、各
チップ領域の上記第１アライメントマークの位置とを比
較し、上記第１露光装置の各チップ領域の第１の誤差が
測定される。
【００５３】次に、上記第２のレジスト膜の表面に、上
記基準マークに対応した第２アライメントマークパター
ンを含む第２のパターンの像が、各チップ領域の上記第
１の誤差に基づいて補正が行なわれ上記第２露光装置を
用いて露光される。
記基準マークに対応した第２アライメントマークパター
ンを含む第２のパターンの像が、各チップ領域の上記第
１の誤差に基づいて補正が行なわれ上記第２露光装置を
用いて露光される。
【００５４】次に、上記第２のレジスト膜の現像が行な
われる。その後、現像を行なった上記第２のレジスト膜
をマスクとして、上記第２の層のパターニングが行なわ
れる。
われる。その後、現像を行なった上記第２のレジスト膜
をマスクとして、上記第２の層のパターニングが行なわ
れる。
【００５５】次に、パターニングを行なった上記第２の
層の上に第３の層が形成される。その後、上記第３の層
の上に第３のレジスト膜が形成される。
層の上に第３の層が形成される。その後、上記第３の層
の上に第３のレジスト膜が形成される。
【００５６】次に、上記第２の層のパターニングにより
形成された各チップ領域の第２アライメントマークの位
置を第３露光装置を用いて測定し、上記第３露光装置の
光学系の所定の位置に、上記半導体ウェハの位置決めが
行なわれる。
形成された各チップ領域の第２アライメントマークの位
置を第３露光装置を用いて測定し、上記第３露光装置の
光学系の所定の位置に、上記半導体ウェハの位置決めが
行なわれる。
【００５７】次に、各チップ領域の上記基準マークの位
置と、各チップ領域の上記第２アライメントマークの位
置とを比較し、上記第２露光装置の各チップ領域の第２
の誤差が測定される。
置と、各チップ領域の上記第２アライメントマークの位
置とを比較し、上記第２露光装置の各チップ領域の第２
の誤差が測定される。
【００５８】次に、上記第３のレジスト膜の表面に、上
記基準マークに対応した第３アライメントマークパター
ンを含む第３のパターンの像を、各チップ領域の上記第
２の誤差に基づいて補正を行ない上記第３露光装置を用
いて露光される。
記基準マークに対応した第３アライメントマークパター
ンを含む第３のパターンの像を、各チップ領域の上記第
２の誤差に基づいて補正を行ない上記第３露光装置を用
いて露光される。
【００５９】次に、上記第３のレジスト膜の現像が行な
われる。その後、現像した上記第３のレジスト膜をマス
クとして、上記第３の層のパターニングが行なわれる。
われる。その後、現像した上記第３のレジスト膜をマス
クとして、上記第３の層のパターニングが行なわれる。
【００６０】次に、この発明に基づいた積層型半導体装
置のパターン形成方法のさらに他の局面においては、半
導体ウェハの上にマトリックス状に複数配列されたチッ
プ領域を有する積層型半導体装置のパターン形成方法で
あって、以下の工程を備えている。
置のパターン形成方法のさらに他の局面においては、半
導体ウェハの上にマトリックス状に複数配列されたチッ
プ領域を有する積層型半導体装置のパターン形成方法で
あって、以下の工程を備えている。
【００６１】上記半導体ウェハの上に第１の層が形成さ
れる。その後、上記第１の層の上に第１のレジスト膜が
形成される。
れる。その後、上記第１の層の上に第１のレジスト膜が
形成される。
【００６２】次に、所定の基準マークの像が、上記半導
体ウェハが載置されたステージの位置決めにより上記チ
ップ領域のうちから選択された所定のチップ領域の、所
定の位置に露光される。その後、上記基準マークに対応
した第１アライメントマークパターンを含む第１のパタ
ーンの像が、すべての上記チップ領域に、第１露光装置
を用いて露光される。
体ウェハが載置されたステージの位置決めにより上記チ
ップ領域のうちから選択された所定のチップ領域の、所
定の位置に露光される。その後、上記基準マークに対応
した第１アライメントマークパターンを含む第１のパタ
ーンの像が、すべての上記チップ領域に、第１露光装置
を用いて露光される。
【００６３】次に、上記第１のレジスト膜の現像が行な
われる。その後、現像を行なった上記第１のレジスト膜
をマスクとして、上記第１の像のパターニングが行なわ
れる。
われる。その後、現像を行なった上記第１のレジスト膜
をマスクとして、上記第１の像のパターニングが行なわ
れる。
【００６４】次に、パターニングを行なった上記第１の
層の上に第２の層が形成される。その後上記第２の層の
上に第２のレジスト膜が形成される。
層の上に第２の層が形成される。その後上記第２の層の
上に第２のレジスト膜が形成される。
【００６５】次に、上記第１の層のパターニングにより
形成された所定の位置のチップ領域の第１アライメント
マークの位置を第２露光装置を用いて測定し、上記第２
露光装置の光学系の所定の位置に、上記半導体ウェハの
位置決めが行なわれる。
形成された所定の位置のチップ領域の第１アライメント
マークの位置を第２露光装置を用いて測定し、上記第２
露光装置の光学系の所定の位置に、上記半導体ウェハの
位置決めが行なわれる。
【００６６】次に、上記第１の層のパターニングにより
形成された、選択された上記チップ領域の上記基準マー
クの位置と、第１アライメントマークの位置とを比較
し、上記第１露光装置の第１の誤差が測定される。
形成された、選択された上記チップ領域の上記基準マー
クの位置と、第１アライメントマークの位置とを比較
し、上記第１露光装置の第１の誤差が測定される。
【００６７】次に、上記第２のレジスト膜の表面に、上
記基準マークに対応した第２アライメントマークパター
ンを含む第２のパターンの像が、上記第１の誤差に基づ
いた補正を行ない、上記第２露光装置を用いて露光され
る。
記基準マークに対応した第２アライメントマークパター
ンを含む第２のパターンの像が、上記第１の誤差に基づ
いた補正を行ない、上記第２露光装置を用いて露光され
る。
【００６８】次に、上記第２のレジスト膜の現像が行な
われる。その後、現像を行なった上記第２のレジスト膜
をマスクして、上記第２の層のパターニングが行なわれ
る。
われる。その後、現像を行なった上記第２のレジスト膜
をマスクして、上記第２の層のパターニングが行なわれ
る。
【００６９】次に、パターニングを行なった上記第２の
層の上に第３の層が形成される。その後、上記第３の層
の上に第３のレジスト膜が形成される。
層の上に第３の層が形成される。その後、上記第３の層
の上に第３のレジスト膜が形成される。
【００７０】次に、上記第２の層のパターニングにより
形成された所定の位置のチップ領域の、第２アライメン
トマークの位置を第３露光装置を用いて測定し、上記第
３露光装置の光学系の所定の位置に、上記半導体ウェハ
の位置決めが行なわれる。
形成された所定の位置のチップ領域の、第２アライメン
トマークの位置を第３露光装置を用いて測定し、上記第
３露光装置の光学系の所定の位置に、上記半導体ウェハ
の位置決めが行なわれる。
【００７１】次に、選択された上記チップ領域の上記基
準マークの位置と、上記第２アライメントマークの位置
とを比較し、上記第２露光装置の第２の誤差が測定され
る。その後、上記第３のレジスト膜の表面に、上記基準
マークに対応した第３アライメントマークパターンを含
む第３のパターンの像が、上記第２の誤差に基づいて補
正が行なわれ、上記第３の露光装置を用いて露光され
る。
準マークの位置と、上記第２アライメントマークの位置
とを比較し、上記第２露光装置の第２の誤差が測定され
る。その後、上記第３のレジスト膜の表面に、上記基準
マークに対応した第３アライメントマークパターンを含
む第３のパターンの像が、上記第２の誤差に基づいて補
正が行なわれ、上記第３の露光装置を用いて露光され
る。
【００７２】次に、上記第３のレジスト膜の現像が行な
われる。その後、現像を行なった上記第３のレジスト膜
をマスクとして、上記第３の層のパターニングが行なわ
れる。
われる。その後、現像を行なった上記第３のレジスト膜
をマスクとして、上記第３の層のパターニングが行なわ
れる。
【００７３】
【作用】この発明に基づいた積層型半導体装置のパター
ン形成方法の１つの局面においては、半導体基板の上
に、ステージの位置決めにより基準マークを予め形成
し、、この基準マークの位置と第１のアライメントマー
クの位置とを計測して、第１露光装置の誤差を測定す
る。さらに、基準マークの位置と第２アライメントマー
クの位置とを計測して、第２露光装置の誤差が測定され
ている。
ン形成方法の１つの局面においては、半導体基板の上
に、ステージの位置決めにより基準マークを予め形成
し、、この基準マークの位置と第１のアライメントマー
クの位置とを計測して、第１露光装置の誤差を測定す
る。さらに、基準マークの位置と第２アライメントマー
クの位置とを計測して、第２露光装置の誤差が測定され
ている。
【００７４】したがって、複数の層からなる半導体装置
のパターン形成においても、各層のパターンと同時に形
成されるアライメントマークの位置と、上記基準マーク
の位置とを比較することで、その層の形成時における露
光装置に含まれる誤差を測定することができる。
のパターン形成においても、各層のパターンと同時に形
成されるアライメントマークの位置と、上記基準マーク
の位置とを比較することで、その層の形成時における露
光装置に含まれる誤差を測定することができる。
【００７５】これにより、下層に含まれる露光装置の誤
差を正確に把握して、上層のパターンの露光を行なうこ
とができる。その結果、複数の層が積重なって形成され
る積層型半導体装置の性能の信頼性を向上させることが
できる。となる。
差を正確に把握して、上層のパターンの露光を行なうこ
とができる。その結果、複数の層が積重なって形成され
る積層型半導体装置の性能の信頼性を向上させることが
できる。となる。
【００７６】次に、この発明に基づいた積層型半導体装
置のパターン形成方法の他の局面によれば、半導体ウェ
ハの上にマトリックス状に複数配列されたチップ領域の
各々に、ステージの位置決めにより基準マークが予め形
成され、各チップ領域に形成される基準マークの位置と
第１アライメントマークの位置とを比較することで、各
チップ領域における第１露光装置の誤差を測定してい
る。さらに、基準マークの位置と第２アライメントマー
クの位置を比較することで、各チップ領域における第２
露光装置の誤差を測定している。
置のパターン形成方法の他の局面によれば、半導体ウェ
ハの上にマトリックス状に複数配列されたチップ領域の
各々に、ステージの位置決めにより基準マークが予め形
成され、各チップ領域に形成される基準マークの位置と
第１アライメントマークの位置とを比較することで、各
チップ領域における第１露光装置の誤差を測定してい
る。さらに、基準マークの位置と第２アライメントマー
クの位置を比較することで、各チップ領域における第２
露光装置の誤差を測定している。
【００７７】したがって、複数の層からなる各チップ領
域の半導体装置のパターン形成においても、各層のパタ
ーンと同時に形成されるアライメントマークの位置と基
準マークの位置とを比較することで、その層の形成時に
おける露光装置に含まれる誤差を各チップ領域ごとに測
定することができる。
域の半導体装置のパターン形成においても、各層のパタ
ーンと同時に形成されるアライメントマークの位置と基
準マークの位置とを比較することで、その層の形成時に
おける露光装置に含まれる誤差を各チップ領域ごとに測
定することができる。
【００７８】これにより、各チップ領域ごとに誤差を補
正することができ、品質の高い半導体装置を形成するこ
とができる。
正することができ、品質の高い半導体装置を形成するこ
とができる。
【００７９】次に、この発明に基づいた積層型半導体装
置のパターン形成方法のさらに他の局面においては、半
導体ウェハの上にマトリックス状に複数配列されたチッ
プ領域の、選択されたチップ領域に、ステージの位置決
めにより基準マークが予め形成され、この予め選択され
たチップ領域に形成された基準マークの位置とその選択
された領域に形成された第１のアライメントマークの位
置とを比較することで、選択されたチップ領域における
第１露光装置の誤差を測定している。
置のパターン形成方法のさらに他の局面においては、半
導体ウェハの上にマトリックス状に複数配列されたチッ
プ領域の、選択されたチップ領域に、ステージの位置決
めにより基準マークが予め形成され、この予め選択され
たチップ領域に形成された基準マークの位置とその選択
された領域に形成された第１のアライメントマークの位
置とを比較することで、選択されたチップ領域における
第１露光装置の誤差を測定している。
【００８０】さらに、基準マークの位置と上記選択され
た領域に形成された第２のアライメントマークの位置と
を比較することで、選択されたチップ領域における第２
露光装置の誤差を測定している。
た領域に形成された第２のアライメントマークの位置と
を比較することで、選択されたチップ領域における第２
露光装置の誤差を測定している。
【００８１】したがって、この選択されたチップ領域の
各層誤差を測定することで、おおよその半導体ウェハ全
体の誤差を測定することができる。その結果、すべての
チップ領域に、基準マークを形成する必要がなくなるこ
とから、基準マーク形成工程を短縮することができる。
各層誤差を測定することで、おおよその半導体ウェハ全
体の誤差を測定することができる。その結果、すべての
チップ領域に、基準マークを形成する必要がなくなるこ
とから、基準マーク形成工程を短縮することができる。
【００８２】また、複数の層からなる半導体装置のパタ
ーン形成工程においても、各層のパターンと同時に形成
されるアライメントの位置と基準マークの位置とを比較
することで、その層の形成時における露光装置に含まれ
る誤差を測定することができる。
ーン形成工程においても、各層のパターンと同時に形成
されるアライメントの位置と基準マークの位置とを比較
することで、その層の形成時における露光装置に含まれ
る誤差を測定することができる。
【００８３】
【実施例】以下、この発明に基づいた積層型半導体装置
のパターン形成方法の一実施例について図を参照して説
明する。
のパターン形成方法の一実施例について図を参照して説
明する。
【００８４】まず、図１を参照して、半導体ウェハ４０
０の上に、チップ領域３１０がマトリックス状に複数個
配置されている。また、所定の選択されたチップ領域３
１０ａ，３１０ｂ，３１０ｃ，３１０ｄ，３１０ｅのそ
れぞれには、基準マークＳ1，Ｓ2 ，Ｓ3 ，Ｓ4 ，Ｓ5
が形成されている。
０の上に、チップ領域３１０がマトリックス状に複数個
配置されている。また、所定の選択されたチップ領域３
１０ａ，３１０ｂ，３１０ｃ，３１０ｄ，３１０ｅのそ
れぞれには、基準マークＳ1，Ｓ2 ，Ｓ3 ，Ｓ4 ，Ｓ5
が形成されている。
【００８５】以下、このように基準マーク３１０ａ〜３
１０ｅが形成されたチップ領域と、形成されないチップ
領域とが混在する場合の、２つの層が積重なって形成さ
れた積層型半導体装置のパターン形成方法について説明
する。なお、基準マークの役割および基準マークが形成
される領域と形成されない領域が混在する理由について
は、以下説明する。
１０ｅが形成されたチップ領域と、形成されないチップ
領域とが混在する場合の、２つの層が積重なって形成さ
れた積層型半導体装置のパターン形成方法について説明
する。なお、基準マークの役割および基準マークが形成
される領域と形成されない領域が混在する理由について
は、以下説明する。
【００８６】まず、この実施例に用いられる第１，第２
および第３のフォトマスクの形状について、図２ないし
図４を参照して説明する。
および第３のフォトマスクの形状について、図２ないし
図４を参照して説明する。
【００８７】まず、図２を参照して、第１のフォトマス
ク１００は、所定の位置に形成された第１パターン１０
０ａと、第１アライメントマークパターンａ1 〜ａ5 を
有している。本実施例においては、これらのパターンの
領域を露光光が透過し、ポジ型レジスト膜を感光する。
ク１００は、所定の位置に形成された第１パターン１０
０ａと、第１アライメントマークパターンａ1 〜ａ5 を
有している。本実施例においては、これらのパターンの
領域を露光光が透過し、ポジ型レジスト膜を感光する。
【００８８】次に、図３を参照して、第２のフォトマス
ク２００は、所定の位置に形成された第２パターン２０
０ｂと、第１アライメントマークパターンａ1 〜ａ5 の
座標位置と異なる座標位置に形成された第２アライメン
トマークパターンｂ1 〜ｂ5を有している。この第２の
フォトマスク２００も、第１のフォトマスク１００と同
様に、各パターンの領域を露光光が透過し、ポジ型レジ
スト膜を感光する。
ク２００は、所定の位置に形成された第２パターン２０
０ｂと、第１アライメントマークパターンａ1 〜ａ5 の
座標位置と異なる座標位置に形成された第２アライメン
トマークパターンｂ1 〜ｂ5を有している。この第２の
フォトマスク２００も、第１のフォトマスク１００と同
様に、各パターンの領域を露光光が透過し、ポジ型レジ
スト膜を感光する。
【００８９】次に、図４を参照して、第３のフォトマス
ク３００は、所定の位置に形成された第３パターン３０
０ｃと、第１アライメントマークパターンａ1 〜ａ5 お
よび第２アライメントマークパターンｂ1 〜ｂ5 の座標
位置と異なる座標位置に形成された第３アライメントマ
ークパターンｃ1 〜ｃ5 とを有している。この第３のフ
ォトマスク３００も、第１および第２のフォトマスク１
００，２００と同様に、各パターンの領域を露光光が透
過し、ポジ型レジスト膜を感光する。
ク３００は、所定の位置に形成された第３パターン３０
０ｃと、第１アライメントマークパターンａ1 〜ａ5 お
よび第２アライメントマークパターンｂ1 〜ｂ5 の座標
位置と異なる座標位置に形成された第３アライメントマ
ークパターンｃ1 〜ｃ5 とを有している。この第３のフ
ォトマスク３００も、第１および第２のフォトマスク１
００，２００と同様に、各パターンの領域を露光光が透
過し、ポジ型レジスト膜を感光する。
【００９０】次に、第１のフォトマスク１００が装着さ
れた第１の露光装置を用いて、チップ領域に第１のパタ
ーンが形成されるまでの工程について、図５ないし図１
０および図１７を参照して説明する。なお、図１７は、
製造工程のフロー図を示している。また図においては、
便宜上１つのチップ領域のみについて示しているが、半
導体ウェハ３００への露光に関しては、従来技術で説明
したステップアンドリピート方式により、チップ領域３
１０が半導体ウェハ３００上にマトリックス状に形成さ
れる。
れた第１の露光装置を用いて、チップ領域に第１のパタ
ーンが形成されるまでの工程について、図５ないし図１
０および図１７を参照して説明する。なお、図１７は、
製造工程のフロー図を示している。また図においては、
便宜上１つのチップ領域のみについて示しているが、半
導体ウェハ３００への露光に関しては、従来技術で説明
したステップアンドリピート方式により、チップ領域３
１０が半導体ウェハ３００上にマトリックス状に形成さ
れる。
【００９１】まず、図５を参照して、予め第１のフォト
マスク１００をブラインド５００で覆い、いずれか１つ
のアライメントマークパターンたとえばアライメントマ
ークパターンａ4 のみが露出するようにする。
マスク１００をブラインド５００で覆い、いずれか１つ
のアライメントマークパターンたとえばアライメントマ
ークパターンａ4 のみが露出するようにする。
【００９２】次に、図６を参照して、半導体ウェハ４０
０の上に、第１の層２を形成する（図１７，ステップ１
０（以下Ｓ１０とする））。その後、第１の層２の上に
第１レジスト膜４を形成する（図１７，Ｓ２０）。
０の上に、第１の層２を形成する（図１７，ステップ１
０（以下Ｓ１０とする））。その後、第１の層２の上に
第１レジスト膜４を形成する（図１７，Ｓ２０）。
【００９３】次に、図７〜図９を参照して、基準マーク
が形成されるチップ領域の工程について説明する。な
お、基準マークが形成されない領域は、基準マークが形
成される工程を除いて、基準マークが形成される領域の
工程と同一である。
が形成されるチップ領域の工程について説明する。な
お、基準マークが形成されない領域は、基準マークが形
成される工程を除いて、基準マークが形成される領域の
工程と同一である。
【００９４】まず、図７を参照して、上述した第１フォ
トマスク１００のアライメントマークパターンａ4 のみ
を用いて、半導体ウェハ３００が載置された第１露光装
置のステージの位置決めにより、半導体チップ領域の所
定の位置に、基準マークパターン像（ｓ1 〜ｓ5 ）を露
光する（図１７，Ｓ３０）。このとき、基準マークパタ
ーン像（ｓ1 〜ｓ5 ）の座標位置は、第１フォトマスク
１００に形成されるアライメントマークパターン（ａ1
〜ａ5 ）の座標位置とは異なる位置に設けることが望ま
しい。
トマスク１００のアライメントマークパターンａ4 のみ
を用いて、半導体ウェハ３００が載置された第１露光装
置のステージの位置決めにより、半導体チップ領域の所
定の位置に、基準マークパターン像（ｓ1 〜ｓ5 ）を露
光する（図１７，Ｓ３０）。このとき、基準マークパタ
ーン像（ｓ1 〜ｓ5 ）の座標位置は、第１フォトマスク
１００に形成されるアライメントマークパターン（ａ1
〜ａ5 ）の座標位置とは異なる位置に設けることが望ま
しい。
【００９５】次に、図８を参照して、第１フォトマスク
１００を覆っているブラインド５００を取外し、第１レ
ジスト膜４の表面に第１露光装置を用いて、第１フォト
マスク１００の第１パターンの像１００ａおよび第１ア
ライメントマークの像ｓ1 〜ｓ5 を露光する（図１７，
Ｓ４０）。
１００を覆っているブラインド５００を取外し、第１レ
ジスト膜４の表面に第１露光装置を用いて、第１フォト
マスク１００の第１パターンの像１００ａおよび第１ア
ライメントマークの像ｓ1 〜ｓ5 を露光する（図１７，
Ｓ４０）。
【００９６】次に、図９を参照して、第１レジスト膜４
の現像を行なう（図１７，Ｓ５０）。その後、現像され
た第１レジスト膜４をマスクとして、第１の層２のパタ
ーニングを行なう（図１７，Ｓ６０）。
の現像を行なう（図１７，Ｓ５０）。その後、現像され
た第１レジスト膜４をマスクとして、第１の層２のパタ
ーニングを行なう（図１７，Ｓ６０）。
【００９７】以上により、選択されたチップ領域上に第
１のパターン１００Ａと、第１アライメントマークＡ1
〜Ａ5 と、基準アライメントＳ1 〜Ｓ5 が形成される。
１のパターン１００Ａと、第１アライメントマークＡ1
〜Ａ5 と、基準アライメントＳ1 〜Ｓ5 が形成される。
【００９８】したがって、半導体ウェハ４００の上に
は、図１０に示すようにパターンが形成されている。
は、図１０に示すようにパターンが形成されている。
【００９９】次に、図１１を参照して、半導体ウェハ４
００の上に、第２の層６を形成する（図１７，Ｓ７
０）。その後、第２の層６の上に第２のレジスト膜８を
形成する（図１７，Ｓ８０）。
００の上に、第２の層６を形成する（図１７，Ｓ７
０）。その後、第２の層６の上に第２のレジスト膜８を
形成する（図１７，Ｓ８０）。
【０１００】次に、第２の層６および第２のレジスト膜
８が形成された半導体ウェハ４００を、第２のフォトマ
スク２００が装着された第２の露光装置に載置する。そ
の後、この第２の露光装置を用いて、所定のチップ領域
上の第１アライメントマークＡ1 〜Ａ5 を複数箇所測定
し、第２の露光装置の光学系に対する半導体ウェハ４０
０の位置決め補正を行なう（図１７，Ｓ９０）。
８が形成された半導体ウェハ４００を、第２のフォトマ
スク２００が装着された第２の露光装置に載置する。そ
の後、この第２の露光装置を用いて、所定のチップ領域
上の第１アライメントマークＡ1 〜Ａ5 を複数箇所測定
し、第２の露光装置の光学系に対する半導体ウェハ４０
０の位置決め補正を行なう（図１７，Ｓ９０）。
【０１０１】次に、基準マークＳ1 〜Ｓ5 と第１アライ
メントマークＡ1 〜Ａ5 とを用いて、第１の露光装置に
含まれる誤差、いわゆる第１レンズディストーション
（ＬＤ１）を測定する（図１７，Ｓ１００）。
メントマークＡ1 〜Ａ5 とを用いて、第１の露光装置に
含まれる誤差、いわゆる第１レンズディストーション
（ＬＤ１）を測定する（図１７，Ｓ１００）。
【０１０２】ここで、基準マークＳ1 〜Ｓ5 および第１
アライメントマークＡ1 〜Ａ5 の位置の検出には、従来
技術で説明した位置検出と同様の方法を用いて検出し、
以下のようにしてＬＤ１を算出する。
アライメントマークＡ1 〜Ａ5 の位置の検出には、従来
技術で説明した位置検出と同様の方法を用いて検出し、
以下のようにしてＬＤ１を算出する。
【０１０３】たとえば、図１８を参照して、基準マーク
Ｓ1 （Ｘ1 ，Ｙ1 ）と、第１アライメントマークＡ（Ｘ
A1，ＹA1）の設計上の座標の位置の差が ΔＸ1 ＝Ｘ1 −ＸA1 ΔＹ1 ＝Ｙ1 −ＹA1 の場合において、パターニング後における第１アライメ
ントマークＡ1 ′の位置が（ＸA1′，ＹA1′）とする
と、基準マークＳ1 （Ｘ1 ，Ｙ1 ）との位置の差は、 ΔＸ1 ′＝Ｘ1 −ＸA1′ ΔＹ1 ′＝Ｙ1 −ＹA1′ となり、第１のレンズディストーション誤差α1 は、 Δｘ1 ′＝ΔＸ1 ′−ΔＸ1 Δｙ1 ′＝ΔＹ1 ′−ΔＹ1 より、α1 ＝（Δｘ1 ，Δｙ1 ）となる。
Ｓ1 （Ｘ1 ，Ｙ1 ）と、第１アライメントマークＡ（Ｘ
A1，ＹA1）の設計上の座標の位置の差が ΔＸ1 ＝Ｘ1 −ＸA1 ΔＹ1 ＝Ｙ1 −ＹA1 の場合において、パターニング後における第１アライメ
ントマークＡ1 ′の位置が（ＸA1′，ＹA1′）とする
と、基準マークＳ1 （Ｘ1 ，Ｙ1 ）との位置の差は、 ΔＸ1 ′＝Ｘ1 −ＸA1′ ΔＹ1 ′＝Ｙ1 −ＹA1′ となり、第１のレンズディストーション誤差α1 は、 Δｘ1 ′＝ΔＸ1 ′−ΔＸ1 Δｙ1 ′＝ΔＹ1 ′−ΔＹ1 より、α1 ＝（Δｘ1 ，Δｙ1 ）となる。
【０１０４】同様にして、基準マークＳ2 〜Ｓ5 と第１
アライメントマークＡ2 〜Ａ5 の誤差α2 ，α3 ，α4
は、 α2 ＝（Δｘ2 ，Δｙ2 ） α3 ＝（Δｘ3 ，Δｙ3 ） α4 ＝（Δｘ4 ，Δｙ4 ） α5 ＝（Δｘ5 ，Δｙ5 ） となる。以上のようにして、第１レンズディストーショ
ンを測定する。
アライメントマークＡ2 〜Ａ5 の誤差α2 ，α3 ，α4
は、 α2 ＝（Δｘ2 ，Δｙ2 ） α3 ＝（Δｘ3 ，Δｙ3 ） α4 ＝（Δｘ4 ，Δｙ4 ） α5 ＝（Δｘ5 ，Δｙ5 ） となる。以上のようにして、第１レンズディストーショ
ンを測定する。
【０１０５】このようにして測定された第１レンズディ
ストーションの補正の方法としては、誤差を計測した結
果、単にＸまたはＹ方向に平行移動のみの誤差であれ
ば、ＸＹステージを用いて、誤差量を補正すればよい。
ストーションの補正の方法としては、誤差を計測した結
果、単にＸまたはＹ方向に平行移動のみの誤差であれ
ば、ＸＹステージを用いて、誤差量を補正すればよい。
【０１０６】また、パターン像がＸＹ方向に広がる方向
やまたは縮小する方向に歪みを生じた場合には、レンズ
のチャンバ内気圧を調節して、倍率の補正を行なう方法
や、特開平２−３１０９１２号公報に開示されているよ
うに、フォトマスクを変形させることによって、レンズ
のディストーションによる誤差量を補正することが可能
となる。
やまたは縮小する方向に歪みを生じた場合には、レンズ
のチャンバ内気圧を調節して、倍率の補正を行なう方法
や、特開平２−３１０９１２号公報に開示されているよ
うに、フォトマスクを変形させることによって、レンズ
のディストーションによる誤差量を補正することが可能
となる。
【０１０７】次に、図１２を参照して、第２の露光装置
に第１レンズディストーション（ＬＤ１）の補正を行な
い、第２フォトマスク２００のパターン像を第２レジス
ト膜８の表面のすべてのチップ領域に露光する（図１
７，Ｓ１１０）。
に第１レンズディストーション（ＬＤ１）の補正を行な
い、第２フォトマスク２００のパターン像を第２レジス
ト膜８の表面のすべてのチップ領域に露光する（図１
７，Ｓ１１０）。
【０１０８】次に、図１３を参照して、第２レジスト膜
８の現像を行なう（図１７，Ｓ１２０）。その後、この
現像を行なった第２レジスト膜８をマスクとして第２の
層６のパターニングを行なう（図１７，Ｓ１３０）。以
上により、第２のパターンが第１パターンの上に形成さ
れる。
８の現像を行なう（図１７，Ｓ１２０）。その後、この
現像を行なった第２レジスト膜８をマスクとして第２の
層６のパターニングを行なう（図１７，Ｓ１３０）。以
上により、第２のパターンが第１パターンの上に形成さ
れる。
【０１０９】次に、図１４を参照して、半導体ウェハ４
００の上に、第３の層１０を形成する（図１７，Ｓ１４
０）。その後、第３の層１０の上に第２のレジスト膜１
２を形成する（図１７，Ｓ１５０）。
００の上に、第３の層１０を形成する（図１７，Ｓ１４
０）。その後、第３の層１０の上に第２のレジスト膜１
２を形成する（図１７，Ｓ１５０）。
【０１１０】次に、第３の層１０と第３のレジスト膜１
２が形成された半導体ウェハを、第３のフォトマスク３
００が装着された第３の露光装置に載置する。その後、
この第３の露光装置を用いて、所定のチップ領域上の第
２アライメントマークＢ1 〜Ｂ5 を複数箇所測定し、第
３の露光装置の光学系に対する半導体ウェハ４００の位
置決め補正を行なう（図１７，Ｓ１６０）。
２が形成された半導体ウェハを、第３のフォトマスク３
００が装着された第３の露光装置に載置する。その後、
この第３の露光装置を用いて、所定のチップ領域上の第
２アライメントマークＢ1 〜Ｂ5 を複数箇所測定し、第
３の露光装置の光学系に対する半導体ウェハ４００の位
置決め補正を行なう（図１７，Ｓ１６０）。
【０１１１】次に、基準マークＳ1 〜Ｓ5 と第２アライ
メントマークＢ1 〜Ｂ5 とを用いて、第２の露光装置に
含まれる誤差、いわゆる第２レンズディストーション
（ＬＤ２）を測定する（図１７，Ｓ１７０）。
メントマークＢ1 〜Ｂ5 とを用いて、第２の露光装置に
含まれる誤差、いわゆる第２レンズディストーション
（ＬＤ２）を測定する（図１７，Ｓ１７０）。
【０１１２】なお、第２レンズディストーション（ＬＤ
２）は、上述した第１レンズディストーション（ＬＤ
１）と同様の方法により算出する。
２）は、上述した第１レンズディストーション（ＬＤ
１）と同様の方法により算出する。
【０１１３】次に、図１５を参照して、第３の露光装置
に第２レンズディストーション（ＬＤ２）の補正を行な
い、第３フォトマスク３００のパターンの像を第３レジ
スト膜１２の表面のすべてのチップ領域に露光する（図
１７，Ｓ１８０）。
に第２レンズディストーション（ＬＤ２）の補正を行な
い、第３フォトマスク３００のパターンの像を第３レジ
スト膜１２の表面のすべてのチップ領域に露光する（図
１７，Ｓ１８０）。
【０１１４】次に、図１６を参照して、第３レジスト膜
１２の現像を行なう（図１７，Ｓ１９０）。その後、こ
の現像を行なった第３レジスト膜１２をマスクとして、
第３の層１０のパターニングを行なう（図１７，Ｓ２０
０）。以上により、第３のパターンが第１パターンおよ
び第２パターンの上に形成される。
１２の現像を行なう（図１７，Ｓ１９０）。その後、こ
の現像を行なった第３レジスト膜１２をマスクとして、
第３の層１０のパターニングを行なう（図１７，Ｓ２０
０）。以上により、第３のパターンが第１パターンおよ
び第２パターンの上に形成される。
【０１１５】なお、本実施例においては基準マークが形
成される領域と基準マークが形成されない領域とが混在
する場合について説明したが、これは、選択されたチッ
プ領域にのみ基準マークを形成することにより、基準マ
ーク形成工程を極力削除することで、半導体装置の製造
工程の短縮を図り、基準マークが形成された領域におけ
るレンズディストーションの測定から半導体ウェハ全体
の第１レンズディストーションを測定しようとしたもの
である。
成される領域と基準マークが形成されない領域とが混在
する場合について説明したが、これは、選択されたチッ
プ領域にのみ基準マークを形成することにより、基準マ
ーク形成工程を極力削除することで、半導体装置の製造
工程の短縮を図り、基準マークが形成された領域におけ
るレンズディストーションの測定から半導体ウェハ全体
の第１レンズディストーションを測定しようとしたもの
である。
【０１１６】したがって、半導体装置の製造工程の増加
を無視することができるのであれば、図１９に示すよう
にすべてのチップ領域３１０に基準マークを設けるよう
にし、すべてのチップ領域での第１レンズディストーシ
ョンを計測することで、チップ領域ごとのレンズディス
トーションを測定することが可能となる。
を無視することができるのであれば、図１９に示すよう
にすべてのチップ領域３１０に基準マークを設けるよう
にし、すべてのチップ領域での第１レンズディストーシ
ョンを計測することで、チップ領域ごとのレンズディス
トーションを測定することが可能となる。
【０１１７】以上、この実施例によれば、半導体基板上
の所定のチップ領域に基準マークを形成し、第１層目の
パターンの形成と同時に第１のアライメントマークを形
成している。これにより、第１のアライメントマークと
基準マークとの位置との関係から第１露光装置に含まれ
る第１レンズディストーションを測定することができ
る。
の所定のチップ領域に基準マークを形成し、第１層目の
パターンの形成と同時に第１のアライメントマークを形
成している。これにより、第１のアライメントマークと
基準マークとの位置との関係から第１露光装置に含まれ
る第１レンズディストーションを測定することができ
る。
【０１１８】さらに、第２層目の形成時において、第１
レンズディストーション誤差補正を行なった後に、第２
露光装置を用いて露光を行ない、第２層目のパターン形
成と同時に第２アライメントマークを形成している。こ
れにより、第２アライメントマークと基準マークとの位
置の関係から第２露光装置に含まれる第２レンズディス
トーションを測定することが可能となる。
レンズディストーション誤差補正を行なった後に、第２
露光装置を用いて露光を行ない、第２層目のパターン形
成と同時に第２アライメントマークを形成している。こ
れにより、第２アライメントマークと基準マークとの位
置の関係から第２露光装置に含まれる第２レンズディス
トーションを測定することが可能となる。
【０１１９】このように、レンズディストーションを測
定するための基準となるマークを予め基板上に形成して
おき、各層のパターン形成と同時に各層に含まれるレン
ズディストーションを測定するためのアライメントマー
クを同時に形成することで、各層の重ね合わせを正確に
行なうことができる。
定するための基準となるマークを予め基板上に形成して
おき、各層のパターン形成と同時に各層に含まれるレン
ズディストーションを測定するためのアライメントマー
クを同時に形成することで、各層の重ね合わせを正確に
行なうことができる。
【０１２０】
【発明の効果】この発明に基づいた積層型半導体装置の
パターン形成方法の１つの局面においては、半導体基板
の上に、ステージの位置決めにより基準マークを予め形
成し、、この基準マークの位置と第１のアライメントマ
ークの位置とを計測して、第１露光装置の誤差を測定す
る。さらに、基準マークの位置と第２アライメントマー
クの位置とを計測して、第２露光装置の誤差が測定され
ている。
パターン形成方法の１つの局面においては、半導体基板
の上に、ステージの位置決めにより基準マークを予め形
成し、、この基準マークの位置と第１のアライメントマ
ークの位置とを計測して、第１露光装置の誤差を測定す
る。さらに、基準マークの位置と第２アライメントマー
クの位置とを計測して、第２露光装置の誤差が測定され
ている。
【０１２１】したがって、複数の層からなる半導体装置
のパターン形成においても、各層のパターンと同時に形
成されるアライメントマークの位置と、上記基準マーク
の位置とを比較することで、その層の形成時における露
光装置に含まれる誤差を測定することができる。
のパターン形成においても、各層のパターンと同時に形
成されるアライメントマークの位置と、上記基準マーク
の位置とを比較することで、その層の形成時における露
光装置に含まれる誤差を測定することができる。
【０１２２】これにより、下層に含まれる露光装置の誤
差を正確に把握して、上層のパターンの露光を行なうこ
とができる。その結果、複数の層が積重なって形成され
る積層型半導体装置の性能の信頼性を向上させることが
できる。となる。
差を正確に把握して、上層のパターンの露光を行なうこ
とができる。その結果、複数の層が積重なって形成され
る積層型半導体装置の性能の信頼性を向上させることが
できる。となる。
【０１２３】次に、この発明に基づいた積層型半導体装
置のパターン形成方法の他の局面によれば、半導体ウェ
ハの上にマトリックス状に複数配列されたチップ領域の
各々に、ステージの位置決めにより基準マークが予め形
成され、各チップ領域に形成される基準マークの位置と
第１アライメントマークの位置とを比較することで、各
チップ領域における第１露光装置の誤差を測定してい
る。さらに、基準マークの位置と第２アライメントマー
クの位置を比較することで、各チップ領域における第２
露光装置の誤差を測定している。
置のパターン形成方法の他の局面によれば、半導体ウェ
ハの上にマトリックス状に複数配列されたチップ領域の
各々に、ステージの位置決めにより基準マークが予め形
成され、各チップ領域に形成される基準マークの位置と
第１アライメントマークの位置とを比較することで、各
チップ領域における第１露光装置の誤差を測定してい
る。さらに、基準マークの位置と第２アライメントマー
クの位置を比較することで、各チップ領域における第２
露光装置の誤差を測定している。
【０１２４】したがって、複数の層からなる各チップ領
域の半導体装置のパターン形成においても、各層のパタ
ーンと同時に形成されるアライメントマークの位置と基
準マークの位置とを比較することで、その層の形成時に
おける露光装置に含まれる誤差を各チップ領域ごとに測
定することができる。
域の半導体装置のパターン形成においても、各層のパタ
ーンと同時に形成されるアライメントマークの位置と基
準マークの位置とを比較することで、その層の形成時に
おける露光装置に含まれる誤差を各チップ領域ごとに測
定することができる。
【０１２５】これにより、各チップ領域ごとに誤差を補
正することができ、品質の高い半導体装置を形成するこ
とができる。
正することができ、品質の高い半導体装置を形成するこ
とができる。
【０１２６】次に、この発明に基づいた積層型半導体装
置のパターン形成方法のさらに他の局面においては、半
導体ウェハの上にマトリックス状に複数配列されたチッ
プ領域の、選択されたチップ領域に、ステージの位置決
めにより基準マークが予め形成され、この予め選択され
たチップ領域に形成された基準マークの位置とその選択
された領域に形成された第１のアライメントマークの位
置とを比較することで、選択されたチップ領域における
第１露光装置の誤差を測定している。
置のパターン形成方法のさらに他の局面においては、半
導体ウェハの上にマトリックス状に複数配列されたチッ
プ領域の、選択されたチップ領域に、ステージの位置決
めにより基準マークが予め形成され、この予め選択され
たチップ領域に形成された基準マークの位置とその選択
された領域に形成された第１のアライメントマークの位
置とを比較することで、選択されたチップ領域における
第１露光装置の誤差を測定している。
【０１２７】さらに、基準マークの位置と上記選択され
た領域に形成された第２のアライメントマークの位置と
を比較することで、選択されたチップ領域における第２
露光装置の誤差を測定している。
た領域に形成された第２のアライメントマークの位置と
を比較することで、選択されたチップ領域における第２
露光装置の誤差を測定している。
【０１２８】したがって、この選択されたチップ領域の
各層誤差を測定することで、おおよその半導体ウェハ全
体の誤差を測定することができる。その結果、すべての
チップ領域に、基準マークを形成する必要がなくなるこ
とから、基準マーク形成工程を短縮することができる。
各層誤差を測定することで、おおよその半導体ウェハ全
体の誤差を測定することができる。その結果、すべての
チップ領域に、基準マークを形成する必要がなくなるこ
とから、基準マーク形成工程を短縮することができる。
【０１２９】また、複数の層からなる半導体装置のパタ
ーン形成工程においても、各層のパターンと同時に形成
されるアライメントの位置と基準マークの位置とを比較
することで、その層の形成時における露光装置に含まれ
る誤差を測定することができる。
ーン形成工程においても、各層のパターンと同時に形成
されるアライメントの位置と基準マークの位置とを比較
することで、その層の形成時における露光装置に含まれ
る誤差を測定することができる。
【図１】 半導体ウェハ上に形成されるチップ領域の構
成を示す平面図である。
成を示す平面図である。
【図２】 この発明に基づいた実施例に用いられる第１
フォトマスクの平面図である。
フォトマスクの平面図である。
【図３】 この発明に基づいた実施例に用いられる第２
フォトマスクの平面図である。
フォトマスクの平面図である。
【図４】 この発明に基づいた実施例に用いられる第３
フォトマスクの平面図である。
フォトマスクの平面図である。
【図５】 この実施例に用いられる第１フォトマスクが
ブラインドにより覆われている状態を示す平面図であ
る。
ブラインドにより覆われている状態を示す平面図であ
る。
【図６】 （ａ）は、この発明に基づいたパターン形成
方法における、チップ領域の第１工程を示す平面図であ
り、（ｂ）はその縦断面図である。
方法における、チップ領域の第１工程を示す平面図であ
り、（ｂ）はその縦断面図である。
【図７】 （ａ）は、この発明に基づいたパターン形成
方法における、チップ領域の第２工程を示す平面図であ
り、（ｂ）はその縦断面図である。
方法における、チップ領域の第２工程を示す平面図であ
り、（ｂ）はその縦断面図である。
【図８】 （ａ）は、この発明に基づいたパターン形成
方法における、チップ領域の第３工程を示す平面図であ
り、（ｂ）はその縦断面図である。
方法における、チップ領域の第３工程を示す平面図であ
り、（ｂ）はその縦断面図である。
【図９】 （ａ）は、この発明に基づいたパターン形成
方法における、チップ領域の第４工程を示す平面図であ
り、（ｂ）はその縦断面図である。
方法における、チップ領域の第４工程を示す平面図であ
り、（ｂ）はその縦断面図である。
【図１０】 第１のパターンが形成された半導体ウェハ
の平面図である。
の平面図である。
【図１１】 （ａ）は、この発明に基づいたパターン形
成方法における、チップ領域の第５工程を示す平面図で
あり、（ｂ）はその縦断面図である。
成方法における、チップ領域の第５工程を示す平面図で
あり、（ｂ）はその縦断面図である。
【図１２】 （ａ）は、この発明に基づいたパターン形
成方法における、チップ領域の第６工程を示す平面図で
あり、（ｂ）はその縦断面図である。
成方法における、チップ領域の第６工程を示す平面図で
あり、（ｂ）はその縦断面図である。
【図１３】 （ａ）は、この発明に基づいたパターン形
成方法における、チップ領域の第７工程を示す平面図で
あり、（ｂ）はその縦断面図である。
成方法における、チップ領域の第７工程を示す平面図で
あり、（ｂ）はその縦断面図である。
【図１４】 （ａ）は、この発明に基づいたパターン形
成方法における、チップ領域の第８工程を示す平面図で
あり、（ｂ）は、その縦断面図である。
成方法における、チップ領域の第８工程を示す平面図で
あり、（ｂ）は、その縦断面図である。
【図１５】 （ａ）は、この発明に基づいたパターン形
成方法における、チップ領域の第９工程を示す平面図で
あり、（ｂ）は、その縦断面図である。
成方法における、チップ領域の第９工程を示す平面図で
あり、（ｂ）は、その縦断面図である。
【図１６】 （ａ）は、この発明に基づいたパターン形
成方法における、チップ領域の第１０工程を示す平面図
であり、（ｂ）は、その縦断面図である。
成方法における、チップ領域の第１０工程を示す平面図
であり、（ｂ）は、その縦断面図である。
【図１７】 この発明に基づいたパターン形成方法の工
程を示すフロー図である。
程を示すフロー図である。
【図１８】 この発明に基づいたパターン形成方法にお
ける誤差測定の方法を示す模式図である。
ける誤差測定の方法を示す模式図である。
【図１９】 基準マークがチップ領域全体に形成されて
いる状態を示す平面図である。
いる状態を示す平面図である。
【図２０】 従来技術における半導体ウェハ上のパター
ン形成領域を示す平面図である。
ン形成領域を示す平面図である。
【図２１】 縮小投影露光装置の構成を示す全体模式図
である。
である。
【図２２】 半導体ウェハ上にマトリックス状にチップ
領域が形成される状態を示す概念図である。
領域が形成される状態を示す概念図である。
【図２３】 従来のフォトマスクに形成されるアライメ
ントマークパターンを示す平面図である。
ントマークパターンを示す平面図である。
【図２４】 アライメントマーク検出方法を示す模式図
である。
である。
【図２５】 従来技術における露光方法の問題点を示す
模式図である。
模式図である。
【図２６】 従来技術におけるフォトマスクの構造を示
す平面図である。
す平面図である。
【図２７】 従来技術における半導体ウェハに形成され
るアライメントマークの状態を示す平面図である。
るアライメントマークの状態を示す平面図である。
【図２８】 従来技術に用いられるフォトマスクがブラ
インドにより覆われている状態を示す平面図である。
インドにより覆われている状態を示す平面図である。
【図２９】 従来技術における半導体ウェハ上に形成さ
れたアライメントマークと誤差測定用アライメントマー
クの関係を示す平面図である。
れたアライメントマークと誤差測定用アライメントマー
クの関係を示す平面図である。
４００ 半導体ウェハ、３１０ チップ領域、３１０
ａ，３１０ｂ，３１０ｃ，３１０ｄ，３１０ｅ 基準マ
ークが形成されるチップ領域、ｓ1 ，ｓ2 ，ｓ3，ｓ
4 ，ｓ5 基準マークパターン像、Ｓ1 ，Ｓ2 ，Ｓ3 ，
Ｓ4 ，Ｓ5 基準マーク、ａ1 ，ａ2 ，ａ3 ，ａ4 ，ａ
5 第１アライメントマークパターン、ｂ1，ｂ2 ，ｂ3
，ｂ4 ，ｂ5 第２アライメントマークパターン、Ａ1
，Ａ2 ，Ａ 3 ，Ａ4 ，Ａ5 第１アライメントマー
ク、Ｂ1 ，Ｂ2 ，Ｂ3 ，Ｂ4 ，Ｂ5 第２アライメント
マーク。なお、図中同一符号は、同一または相当部分を
示す。
ａ，３１０ｂ，３１０ｃ，３１０ｄ，３１０ｅ 基準マ
ークが形成されるチップ領域、ｓ1 ，ｓ2 ，ｓ3，ｓ
4 ，ｓ5 基準マークパターン像、Ｓ1 ，Ｓ2 ，Ｓ3 ，
Ｓ4 ，Ｓ5 基準マーク、ａ1 ，ａ2 ，ａ3 ，ａ4 ，ａ
5 第１アライメントマークパターン、ｂ1，ｂ2 ，ｂ3
，ｂ4 ，ｂ5 第２アライメントマークパターン、Ａ1
，Ａ2 ，Ａ 3 ，Ａ4 ，Ａ5 第１アライメントマー
ク、Ｂ1 ，Ｂ2 ，Ｂ3 ，Ｂ4 ，Ｂ5 第２アライメント
マーク。なお、図中同一符号は、同一または相当部分を
示す。
Claims (21)
- 【請求項１】 半導体基板の上に第１の層を形成する工
程と、 前記第１の層の上に第１のレジスト膜を形成する工程
と、 前記第１のレジスト膜の表面に、所定の基準マークの像
を、前記半導体基板が載置されたステージの位置決めに
より所定の位置に露光する工程と、 前記第１のレジスト膜の表面に、前記基準マークに対応
した第１アライメントマークパターンを含む第１のパタ
ーンの像を、第１露光装置を用いて露光する工程と、 前記第１のレジスト膜の現像を行なう工程と、 現像を行なった前記第１のレジスト膜をマスクとして、
前記第１の層のパターニングを行なう工程と、 パターニングを行なった前記第１の層の上に第２の層を
形成する工程と、 前記第２の層の上に第２のレジスト膜を形成する工程
と、 前記第１の層のパターニングにより形成された第１アラ
イメントマークの位置を第２露光装置を用いて測定し、
前記第２露光装置の光学系の所定の位置に、前記半導体
基板を位置決めする工程と、 前記第１の層のパターニングにより形成された前記基準
マークの位置と、前記第１アライメントマークの位置と
を比較し、前記第１露光装置の第１の誤差を測定する工
程と、 前記第２のレジスト膜の表面に、前記基準マークに対応
した第２アライメントマークパターンを含む第２のパタ
ーンの像を、前記第１の誤差に基づく補正を行ない前記
第２露光装置を用いて露光する工程と、 前記第２のレジスト膜の現像を行なう工程と、 現像を行なった前記第２のレジスト膜をマスクとして、
前記第２の層のパターニングを行なう工程と、 パターニングを行なった前記第２の層の上に第３の層を
形成する工程と、 前記第３の層の上に第３のレジスト膜を形成する工程
と、 前記第２の層のパターニングにより形成された第２アラ
イメントマークの位置を第３露光装置を用いて測定し、
前記第３露光装置の光学系の所定の位置に、前記半導体
基板を位置決めする工程と、 前記基準マークの位置と、前記第２アライメントマーク
の位置とを比較し、前記第２露光装置の第２の誤差を測
定する工程と、 前記第３のレジスト膜の表面に、前記基準マークに対応
した第３アライメントマークパターンを含む第３のパタ
ーンの像を、前記第２の誤差に基づく補正を行ない前記
第３露光装置を用いて露光する工程と、 前記第３のレジスト膜の現像を行なう工程と、 現像を行なった前記第３のレジスト膜をマスクとして、
前記第３の層のパターニングを行なう工程と、 を備えた、積層型半導体装置のパターン形成方法。 - 【請求項２】 前記基準マークの像を露光する工程は、
前記半導体基板の四隅の近傍に露光する工程を含む、 請求項１に記載の積層型半導体装置のパターン形成方
法。 - 【請求項３】 前記第１アライメントマークパターンの
像を露光する工程は、前記基準マークの近傍に露光する
工程を含む、 請求項１に記載の積層型半導体装置のパターン形成方
法。 - 【請求項４】 前記第２アライメントマークパターンの
像を露光する工程は、前記第１アライメントマークの座
標位置とは異なる位置で、前記基準マークの近傍に露光
する工程を含む、 請求項１に記載の積層型半導体装置のパターン形成方
法。 - 【請求項５】 前記第３アライメントマークパターンの
像を露光する工程は、前記第１および第２アライメント
マークの座標位置とは異なる位置で、前記基準マークの
近傍に露光する工程を含む、 請求項１に記載の積層型半導体装置のパターン形成方
法。 - 【請求項６】 前記第１露光装置の第１の誤差を測定す
る工程は、 前記基準マークの座標位置と、設計上の前記第１アライ
メントマークの座標位置との差と、 前記基準マークの座標位置と、前記第１の層に形成され
た前記第１アライメントマークの座標位置との差と、 を比較する工程を含む、請求項１に記載の積層型半導体
装置のパターン形成方法。 - 【請求項７】 前記第２露光装置の第２の誤差を測定す
る工程は、 前記基準マークの座標位置と、設計上の前記第２アライ
メントマークの座標位置との差と、 前記基準マークの座標位置と、前記第２の層に形成され
た前記第２アライメントマークの座標位置との差と、 を比較する工程を含む、請求項１に記載の積層型半導体
装置のパターン形成方法。 - 【請求項８】 半導体ウェハの上にマトリックス状に複
数配列されたチップ領域を有する積層型半導体装置のパ
ターン形成方法であって、 前記半導体ウェハの上に第１の層を形成する工程と、 前記第１の層の上に第１のレジスト膜を形成する工程
と、 所定の基準マークの像を、前記半導体ウェハが載置され
たステージの位置決めにより各チップ領域の所定の位置
に露光する工程と、 前記基準マークに対応した第１アライメントマークパタ
ーンを含む第１のパターンの像を、各チップ領域に第１
露光装置を用いて露光する工程と、 前記第１のレジスト膜の現像を行なう工程と、 現像を行なった前記第１のレジスト膜をマスクとして、
前記第１の層のパターニングを行なう工程と、 パターニングを行なった前記第１の層の上に第２の層を
形成する工程と、 前記第２の層の上に第２のレジスト膜を形成する工程
と、 前記第１の層のパターニングにより形成された各チップ
領域の第１アライメントマークの位置を第２露光装置を
用いて測定し、前記第２露光装置の光学系の所定の位置
に、前記半導体ウェハを位置決めする工程と、 前記第１の層のパターニングにより形成された各チップ
領域の前記基準マークの位置と、各チップ領域の前記第
１アライメントマークの位置とを比較し、前記第１露光
装置の各チップ領域の第１の誤差を測定する工程と、 前記第２のレジスト膜の表面に、前記基準マークに対応
した第２アライメントマークパターンを含む第２のパタ
ーンの像を、各チップ領域の前記第１の誤差に基づく補
正を行ない前記第２露光装置を用いて露光する工程と、 前記第２のレジスト膜の現像を行なう工程と、 現像を行なった前記第２のレジスト膜をマスクとして、
前記第２の層のパターニングを行なう工程と、 パターニングを行なった前記第２の層の上に第３の層を
形成する工程と、 前記第３の層の上に第３のレジスト膜を形成する工程
と、 前記第２の層のパターニングにより形成された各チップ
領域の第２アライメントマークの位置を第３露光装置を
用いて測定し、前記第３露光装置の光学系の所定の位置
に、前記半導体ウェハを位置決めする工程と、 各チップ領域の前記基準マークの位置と、各チップ領域
の前記第２アライメントマークの位置とを比較し、前記
第２露光装置の各チップ領域の第２の誤差を測定する工
程と、 前記第３のレジスト膜の表面に、前記基準マークに対応
した第３アライメントマークパターンを含む第３のパタ
ーンの像を、各チップ領域の前記第２の誤差に基づく補
正を行ない前記第３露光装置を用いて露光する工程と、 前記第３のレジスト膜の現像を行なう工程と、 現像を行なった前記第３のレジスト膜をマスクとして、
前記第３の層のパターニングを行なう工程と、 を備えた、積層型半導体装置のパターン形成方法。 - 【請求項９】 前記基準マークの像を露光する工程は、
前記チップ領域の四隅の近傍に露光する工程を含む、 請求項８に記載の積層型半導体装置のパターン形成方
法。 - 【請求項１０】 前記第１アライメントマークパターン
の像を露光する工程は、前記基準マークの近傍に露光す
る工程を含む、 請求項８に記載の積層型半導体装置のパターン形成方
法。 - 【請求項１１】 前記第２アライメントマークパターン
の像を露光する工程は、前記第１アライメントマークパ
ターンの座標位置とは異なる位置で、前記基準マークの
近傍に露光する工程を含む、 請求項８に記載の積層型半導体装置のパターン形成方
法。 - 【請求項１２】 前記第３アライメントマークパターン
の像を露光する工程は、前記第１アライメントマークパ
ターンおよび前記第２アライメントマークパターンの座
標位置とは異なる位置で、前記基準マークの近傍に露光
する工程を含む、 請求項８に記載の積層型半導体装置のパターン形成方
法。 - 【請求項１３】 前記第１の露光装置の第１の誤差を測
定する工程は、 前記基準マークの座標位置と、設計上の前記第１アライ
メントマークの座標位置との差と、 前記基準マークの座標位置と、前記第１の層に形成され
た前記第１アライメントマークの座標位置との差と、 を比較する工程を含む、請求項８に記載の積層型半導体
装置のパターン形成方法。 - 【請求項１４】 前記第２の露光装置の第２の誤差を測
定する工程は、 前記基準マークの座標位置と、設計上の前記第２アライ
メントマークの座標位置との差と、 前記基準マークの座標位置と、前記第２の層に形成され
た前記第２アライメントマークの座標位置との差と、 を比較する工程を含む、請求項８に記載の積層型半導体
装置のパターン形成方法。 - 【請求項１５】 半導体ウェハの上にマトリックス状に
複数配列されたチップ領域を有する積層型半導体装置の
パターン形成方法であって、 前記半導体ウェハの上に第１の層を形成する工程と、 前記第１の層の上に第１のレジスト膜を形成する工程
と、 所定の基準マークの像を、前記半導体ウェハが載置され
たステージの位置決めにより、前記チップ領域のうちか
ら選択された所定のチップ領域の所定の位置に露光する
工程と、 前記基準マークに対応した第１アライメントマークパタ
ーンを含む第１のパターンの像を、すべての前記チップ
領域に第１露光装置を用いて露光する工程と、 前記第１のレジスト膜の現像を行なう工程と、 現像を行なった前記第１のレジスト膜をマスクとして、
前記第１の像のパターニングを行なう工程と、 パターニングを行なった前記第１の層の上に第２の層を
形成する工程と、 前記第２の層の上に第２のレジスト膜を形成する工程
と、 前記第１の層のパターニングにより形成された所定の位
置のチップ領域の第１アライメントマークの位置を第２
露光装置を用いて測定し、前記第２露光装置の光学系の
所定の位置に、前記半導体ウェハを位置決めする工程
と、 前記第１の層のパターニングにより形成された、選択さ
れた前記チップ領域の前記基準マークの位置と、第１ア
ライメントマークの位置とを比較し、前記第１露光装置
の第１の誤差を測定する工程と、 前記第２のレジスト膜の表面に、前記基準マークに対応
した第２アライメントマークパターンを含む第２のパタ
ーンの像を、前記第１の誤差に基づく補正を行ない、前
記第２露光装置を用いて露光する工程と、 前記第２のレジスト膜の現像を行なう工程と、 現像を行なった前記第２のレジスト膜をマスクして、前
記第２の層のパターニングを行なう工程と、 パターニングを行なった前記第２の層の上に第３の層を
形成する工程と、 前記第３の層の上に第３のレジスト膜を形成する工程
と、 前記第２の層のパターニングにより形成された所定の位
置のチップ領域の第２アライメントマークの位置を第３
露光装置を用いて測定し、前記第３露光装置の光学系の
所定の位置に、前記半導体ウェハを位置決めする工程
と、 選択された前記チップ領域の前記基準マークの位置と、
前記第２アライメントマークの位置とを比較し、前記第
２露光装置の第２の誤差を測定する工程と、 前記第３のレジスト膜の表面に、前記基準マークに対応
した第３アライメントマークパターンを含む第３のパタ
ーンの像を、前記第２の誤差に基づいて補正を行ない前
記第３露光装置を用いて露光する工程と、 前記第３のレジスト膜の現像を行なう工程と、 現像を行なった前記第３のレジスト膜をマスクとして、
前記第３の層のパターニングを行なう工程と、 を備えた積層型半導体装置のパターン形成方法。 - 【請求項１６】 前記基準マークの像を露光する工程
は、選択された前記チップ領域の四隅の近傍に露光する
工程を含む、 請求項１５に記載の積層型半導体装置のパターン形成方
法。 - 【請求項１７】 前記第１アライメントマークパターン
の像を露光する工程は、前記基準マークの近傍に露光す
る工程を含む、 請求項１５に記載の積層型半導体装置のパターン形成方
法。 - 【請求項１８】 前記第２アライメントマークパターン
の像を露光する工程は、前記第１のアライメントマーク
の座標位置とは異なる位置で、前記基準マークの近傍に
露光する工程を含む、 請求項１５に記載の積層型半導体装置のパターン形成方
法。 - 【請求項１９】 前記第３アライメントマークパターン
の像を露光する工程は、前記第１のアライメントマーク
および前記第２のアライメントマークの座標位置とは異
なる位置で、前記基準マークの近傍に露光する工程を含
む、 請求項１５に記載の積層型半導体装置のパターン形成方
法。 - 【請求項２０】 前記第１露光装置の第１の誤差を測定
する工程は、 前記基準マークの座標位置と、前記設計上の第１アライ
メントマークの座標位置との差と、 前記基準マークの座標位置と、前記第１の層に形成され
た前記第１アライメントマークの座標位置との差と、 を比較する工程を含む、請求項１５に記載の積層型半導
体装置のパターン形成方法。 - 【請求項２１】 前記第２露光装置の第２の誤差を測定
する工程は、 前記基準マークの座標位置と、前記設計上の第２アライ
メントマークの座標位置との差と、 前記基準マークの座標位置と、前記第２の層に形成され
た前記第２アライメントマークの座標位置との差と、 を比較する工程を含む、請求項１５に記載の積層型半導
体装置のパターン形成方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07476294A JP3229118B2 (ja) | 1993-04-26 | 1994-04-13 | 積層型半導体装置のパターン形成方法 |
| US08/230,927 US5451479A (en) | 1993-04-26 | 1994-04-21 | Method of forming a pattern of a multilayer type semiconductor device |
| DE4414369A DE4414369C2 (de) | 1993-04-26 | 1994-04-25 | Verfahren zum Bilden einer Struktur einer Halbleitereinrichtung vom Mehrschichttyp |
| KR1019940008850A KR0123266B1 (ko) | 1993-04-26 | 1994-04-26 | 다층형 반도체 장치의 패턴 형성 방법(A Method o Forming a Pattern of Multilayer Type semiconductor Device) |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-99572 | 1993-04-26 | ||
| JP9957293 | 1993-04-26 | ||
| JP07476294A JP3229118B2 (ja) | 1993-04-26 | 1994-04-13 | 積層型半導体装置のパターン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0794405A true JPH0794405A (ja) | 1995-04-07 |
| JP3229118B2 JP3229118B2 (ja) | 2001-11-12 |
Family
ID=26415948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07476294A Expired - Fee Related JP3229118B2 (ja) | 1993-04-26 | 1994-04-13 | 積層型半導体装置のパターン形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5451479A (ja) |
| JP (1) | JP3229118B2 (ja) |
| KR (1) | KR0123266B1 (ja) |
| DE (1) | DE4414369C2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09330862A (ja) * | 1996-06-07 | 1997-12-22 | Nikon Corp | 露光装置の調整方法 |
| JP2004118134A (ja) * | 2002-09-30 | 2004-04-15 | Hitachi Ltd | 液晶表示素子の製造方法および液晶表示素子の製造システム |
| US7503028B2 (en) | 2006-01-10 | 2009-03-10 | International Business Machines Corporation | Multilayer OPC for design aware manufacturing |
| JP2020091429A (ja) * | 2018-12-06 | 2020-06-11 | キヤノン株式会社 | 形成方法、システム、リソグラフィ装置、物品の製造方法、およびプログラム |
| JP2021081738A (ja) * | 2021-02-05 | 2021-05-27 | キヤノン株式会社 | リソグラフィ装置 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2803999B2 (ja) * | 1993-11-10 | 1998-09-24 | 現代電子産業株式会社 | 半導体装置の微細パターン製造法 |
| JP3859764B2 (ja) * | 1995-06-27 | 2006-12-20 | 株式会社ルネサステクノロジ | 重ね合わせ精度測定マーク、そのマークの欠陥修正方法、および、そのマークを有するフォトマスク |
| JPH09115817A (ja) * | 1995-10-13 | 1997-05-02 | Nikon Corp | 露光方法及び装置 |
| IT1277948B1 (it) * | 1995-12-18 | 1997-11-12 | Texas Instruments Italia Spa | Perfezionamento relativo alla lavorazione di semiconduttori |
| US5723238A (en) * | 1996-12-04 | 1998-03-03 | Advanced Micro Devices, Inc. | Inspection of lens error associated with lens heating in a photolithographic system |
| US5874778A (en) * | 1997-06-11 | 1999-02-23 | International Business Machines Corporation | Embedded power and ground plane structure |
| US6040892A (en) * | 1997-08-19 | 2000-03-21 | Micron Technology, Inc. | Multiple image reticle for forming layers |
| US6162314A (en) * | 1998-09-29 | 2000-12-19 | Alliant Techsystems Inc. | Thermal welding of fiber reinforced thermoplastic prepreg |
| US6552776B1 (en) | 1998-10-30 | 2003-04-22 | Advanced Micro Devices, Inc. | Photolithographic system including light filter that compensates for lens error |
| US6166865A (en) * | 1999-05-19 | 2000-12-26 | Nikon Corporation | Projection optical system and exposure apparatus |
| US6350548B1 (en) | 2000-03-15 | 2002-02-26 | International Business Machines Corporation | Nested overlay measurement target |
| DE10064223C1 (de) * | 2000-12-22 | 2002-07-11 | Infineon Technologies Ag | Verfahren zum Überwachen der Herstellung integrierter Schaltkreise abhängig von einem Wafer zu Waferlayoutversatz |
| JP4198877B2 (ja) * | 2000-12-25 | 2008-12-17 | 株式会社ルネサステクノロジ | 半導体デバイスの製造方法 |
| JP4022374B2 (ja) * | 2001-01-26 | 2007-12-19 | 株式会社ルネサステクノロジ | 半導体デバイスの製造方法およびそのシステム |
| DE10115281A1 (de) * | 2001-03-28 | 2002-10-24 | Infineon Technologies Ag | Verfahren zur Overlayeinstellung zweier Maskenebenen bei einem photolithographischen Prozess zur Herstellung einer integrierten Schaltung |
| JP3886820B2 (ja) * | 2002-02-14 | 2007-02-28 | 株式会社東芝 | 露光装置の事前引当システム、露光装置の事前引当方法、及び露光装置の事前引当プログラム |
| DE10248224B4 (de) * | 2002-10-16 | 2005-08-04 | Infineon Technologies Ag | Verfahren zur Justage und zur Belichtung eines Halbleiterwafers |
| DE10345466A1 (de) * | 2003-09-30 | 2005-04-28 | Infineon Technologies Ag | Verfahren zur Erfassung von Plazierungsfehlern von Schaltungsmustern bei der Übertragung mittels einer Maske in Schichten eines Substrats eines Halbleiterwafers |
| JP4838061B2 (ja) * | 2006-02-10 | 2011-12-14 | ラピスセミコンダクタ株式会社 | 半導体集積回路におけるチップｉｄ付加方法 |
| IT1392992B1 (it) * | 2009-02-23 | 2012-04-02 | Applied Materials Inc | Procedimento e apparecchiatura per la stampa serigrafica di uno schema a strato multiplo |
| TWI539250B (zh) * | 2011-03-15 | 2016-06-21 | Orc Mfg Co Ltd | A registration device and an exposure device having a registration device |
| CN103197501B (zh) * | 2013-02-19 | 2015-09-09 | 北京京东方光电科技有限公司 | 一种阵列基板及其制备方法和显示装置 |
| CN110703562B (zh) * | 2019-09-24 | 2022-04-12 | 华润微电子（重庆）有限公司 | 一种曝光机校准测机的方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0793251B2 (ja) * | 1986-09-25 | 1995-10-09 | 株式会社ニコン | 投影光学装置 |
| JPH01283927A (ja) * | 1988-05-11 | 1989-11-15 | Mitsubishi Electric Corp | 縮小投影露光装置 |
| JPH02246314A (ja) * | 1989-03-20 | 1990-10-02 | Fujitsu Ltd | パターン作成方法 |
| JPH02310912A (ja) * | 1989-05-26 | 1990-12-26 | Hitachi Ltd | 露光方法及びその装置 |
| JPH0828321B2 (ja) * | 1990-08-20 | 1996-03-21 | 松下電器産業株式会社 | レジスト塗布評価方法 |
| DE4108578A1 (de) * | 1991-03-14 | 1992-09-17 | Mikroelektronik Und Technologi | Verfahren zur reduzierung geraetebedingter ueberdeckungsfehler und schichtanordnung zur erzeugung kontrastreicher justierfolgemarken |
-
1994
- 1994-04-13 JP JP07476294A patent/JP3229118B2/ja not_active Expired - Fee Related
- 1994-04-21 US US08/230,927 patent/US5451479A/en not_active Expired - Fee Related
- 1994-04-25 DE DE4414369A patent/DE4414369C2/de not_active Expired - Fee Related
- 1994-04-26 KR KR1019940008850A patent/KR0123266B1/ko not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09330862A (ja) * | 1996-06-07 | 1997-12-22 | Nikon Corp | 露光装置の調整方法 |
| JP2004118134A (ja) * | 2002-09-30 | 2004-04-15 | Hitachi Ltd | 液晶表示素子の製造方法および液晶表示素子の製造システム |
| US7503028B2 (en) | 2006-01-10 | 2009-03-10 | International Business Machines Corporation | Multilayer OPC for design aware manufacturing |
| US8214770B2 (en) | 2006-01-10 | 2012-07-03 | International Business Machines Corporation | Multilayer OPC for design aware manufacturing |
| JP2020091429A (ja) * | 2018-12-06 | 2020-06-11 | キヤノン株式会社 | 形成方法、システム、リソグラフィ装置、物品の製造方法、およびプログラム |
| JP2021081738A (ja) * | 2021-02-05 | 2021-05-27 | キヤノン株式会社 | リソグラフィ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5451479A (en) | 1995-09-19 |
| DE4414369C2 (de) | 1996-09-19 |
| JP3229118B2 (ja) | 2001-11-12 |
| DE4414369A1 (de) | 1994-10-27 |
| KR0123266B1 (ko) | 1997-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3229118B2 (ja) | 積層型半導体装置のパターン形成方法 | |
| US6114072A (en) | Reticle having interlocking dicing regions containing monitor marks and exposure method and apparatus utilizing same | |
| US6610448B2 (en) | Alignment method, overlay deviation inspection method and photomask | |
| US4657379A (en) | Photomask and exposure apparatus using the same | |
| JP4528464B2 (ja) | アライメント方法、重ね合わせ検査方法及びフォトマスク | |
| US11640118B2 (en) | Method of pattern alignment for field stitching | |
| JP2610815B2 (ja) | 露光方法 | |
| JP3210145B2 (ja) | 走査型露光装置及び該装置を用いてデバイスを製造する方法 | |
| EP0702272A1 (en) | Exposure apparatus and exposure method | |
| JP2914315B2 (ja) | 走査型縮小投影露光装置及びディストーション測定方法 | |
| WO2010125813A1 (ja) | 露光方法及びデバイス製造方法、並びに重ね合わせ誤差計測方法 | |
| US6850858B1 (en) | Method and apparatus for calibrating a metrology tool | |
| JP2003017386A (ja) | 位置合わせ方法、露光方法、露光装置及びデバイスの製造方法 | |
| JP2000306822A (ja) | 半導体装置の製造方法 | |
| US6784070B2 (en) | Intra-cell mask alignment for improved overlay | |
| US6896999B2 (en) | Method of exposing a semiconductor wafer in an exposer | |
| JP4529099B2 (ja) | レチクル、露光方法および半導体装置の製造方法 | |
| JPH08306621A (ja) | 露光方法、露光装置および半導体集積回路装置の製造方法 | |
| KR100576518B1 (ko) | 노광장치 및 그를 이용한 반도체 소자의 노광 방법 | |
| KR20010028305A (ko) | 위치정합 보정 방법 | |
| JP2022027019A (ja) | 計測方法、露光装置、および物品の製造方法 | |
| JPH11204419A (ja) | 露光方法およびそれに使用される露光原版 | |
| JP2787904B2 (ja) | 露光装置 | |
| JP2000156344A (ja) | 露光方法及び露光装置 | |
| KR20060071010A (ko) | 광 감지센서 시스템을 갖는 반도체소자 제조용 노광장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010821 |
|
| LAPS | Cancellation because of no payment of annual fees |