DE4414369C2 - Verfahren zum Bilden einer Struktur einer Halbleitereinrichtung vom Mehrschichttyp - Google Patents
Verfahren zum Bilden einer Struktur einer Halbleitereinrichtung vom MehrschichttypInfo
- Publication number
- DE4414369C2 DE4414369C2 DE4414369A DE4414369A DE4414369C2 DE 4414369 C2 DE4414369 C2 DE 4414369C2 DE 4414369 A DE4414369 A DE 4414369A DE 4414369 A DE4414369 A DE 4414369A DE 4414369 C2 DE4414369 C2 DE 4414369C2
- Authority
- DE
- Germany
- Prior art keywords
- alignment
- layer
- forming
- resist film
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70591—Testing optical components
- G03F7/706—Aberration measurement
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70458—Mix-and-match, i.e. multiple exposures of the same area using a similar type of exposure apparatus, e.g. multiple exposures using a UV apparatus
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
Die vorliegende Erfindung betrifft ein Verfahren zum
Bilden einer Struktur einer Halbleitereinrichtung vom
Mehrschichttyp.
Da die minimale Verarbeitungsgröße einer Halbleiterein
richtung von 1,0 µm auf 0,8 µm und weiter auf 0,5 µm
herab verkleinert worden ist, wurde die Genauigkeit beim
Überlagern entsprechender Schichten einer durch Stapeln
von Mehrfachschichten gebildeten Halbleitereinrichtung
wesentlicher. Derzeit wird eine Überlagerungsgenauigkeit
von 1/3-1/4 der minimalen Verarbeitungsgröße verlangt.
Hinsichtlich der Ausrichtungseinrichtungen zur Verkleine
rungsprojektion werden inzwischen Ausrichtungseinrich
tungen zur 1 : 5-Verkleinerungsprojektion anstelle der
Ausrichtungseinrichtungen zur 1 : 1-Projektion verwendet.
Bei einem Belichtungsverfahren, das Ausrichtungseinrich
tungen zur Verkleinerungsprojektion verwendet, wird zu
erst ein aus einer Lichtquelle emittiertes Belichtungs
licht durch eine Fotomaske geleitet, in welcher eine vor
bestimmte Struktur auf einem transparenten Substrat aus
gebildet ist und welche dann durch eine Verkleinerungs
linse mit großer Auflösung verkleinert wird (hauptsächlich
ein Verkleinerungsverhältnis von 1 : 5) zum Projizieren des
Strukturbildes auf in einer Matrix angeordnete Gebiete,
sogenannte Chipgebiete 310, einer Halbleiterscheibe 400
(siehe Fig. 20). Dann wird durch wiederholtes Bewegen
der Scheibe in X- und Y-Richtung, d. h. durch einen Step-
und-Repeat-Betrieb, die Struktur auf Chipgebiete auf der
ganzen Oberfläche der Scheibe projiziert.
Da die Projektion der Struktur für jeden Chip ausgeführt
wird, der bei diesem Belichtungsverfahren ein Gebiet auf
der Halbleiterscheibe bildet, wird die Anzahl der in
einer Einheitszeit verarbeitbaren Halbleiterscheiben
verkleinert. Jedoch weist dieses Belichtungsverfahren
folgende Vorteile auf:
- i) die Auflösung der Struktur ist sehr gut,
- ii) das Anordnen kann aufgrund eines zum Steuern einer Position der Halbleiterscheibe verwendeten Laser-Meß interferometers mit großer Genauigkeit ausgeführt werden,
- iii) die Positionssteuerung kann jederzeit ausgeführt werden, wenn das Strukturbild auf das Chipgebiet proji ziert wird; wobei die Fokussierposition des Struktur bildes jederzeit eingestellt werden kann, wenn die Be lichtung auf dem Chipgebiet ausgeführt wird, und
- iv) eine unzureichende Belichtung infolge der Fotomaske wird nicht auftreten, es sei denn, die Fotomaske weist Defekte auf.
Das vorstehend erwähnte Belichtungsverfahren, das Aus
richtungseinrichtungen zur Verkleinerungsprojektion ver
wendet, ist beispielsweise in der Japani
schen Offenlegungsschrift Nr. 1-283927 offenbart. Das eine Aus
richtungseinrichtung zur Verkleinerungsprojektion verwen
dende Belichtungsverfahren wird nachstehend unter Bezug
nahme auf die Zeichnungen kurz beschrieben werden.
Zunächst umfaßt unter Bezugnahme auf Fig. 21 eine Aus
richtungseinrichtung zur verkleinernden Projektion 500
eine von einem Hohlspiegel 551 umgebene Quecksilberlampe
550, einen Reflexionsspiegel 552, einen Integrator 553,
einen Reflexionsspiegel 554, eine Kondensorlinse 555,
eine Fotomaske 556, eine Verkleinerungslinse 557, eine
Halbleiterscheibe 558 und eine X-Y-Halteeinrichtung 559.
Aus der Quecksilberlampe 550 emittiertes Belichtungslicht
550a wird durch den Hohlspiegel 551 gesammelt und auf den
Reflexionsspiegel 552 gerichtet. Das Belichtungslicht
550a wird vom Reflexionsspiegel 552 reflektiert, derart
daß es am Integrator 553 eintritt. Der Integrator 553
enthält eine Mehrzahl von Fresnellinsen (nicht darge
stellt) zum gleichmäßigen Verteilen der Lichtintensität
des Belichtungslichts 550a.
Das durch den Integrator 553 geleitete Belichtungslicht
550a wird vom Reflexionsspiegel 554 reflektiert, derart,
daß es auf die Kondensorlinse 555 fällt. Das Belichtungs
licht 550a wird dann auf die Fotomaske 556 gerichtet, in
welcher eine vorbestimmte Struktur ausgebildet ist. Das
durch den Integrator 553 geleitete Belichtungslicht 550a
wird durch die Kondensorlinse 555 gleichmäßig auf die
ganze Oberfläche der Fotomaske 556 gerichtet.
Das durch die Fotomaske 556 geleitete Belichtungslicht
550a wird um ein vorbestimmtes Verkleinerungsverhält
nis (1 : m) durch die Verkleinerungslinse 557 verkleinert,
und das Bild wird auf die Oberfläche der Halbleiter
scheibe 558 projiziert, so daß ein Resistfilm auf der
Halbleiterscheibe 558 belichtet wird.
Unter Bezugnahme auf Fig. 22 bewegt sich und stoppt die
X-Y-Halteeinrichtung 559 danach wiederholt um einen bzw.
in einem vorgeschriebenen Abstand in X-Richtung oder
Y-Richtung, und wenn die X-Y-Halteeinrichtung stoppt, dann
wird ein vorbestimmtes Strukturbild auf das vorbestimmte
Chipgebiet 310 mit dem Belichtungslicht 550a projiziert,
welches einen Resistfilm auf der Oberfläche der Halb
leiterscheibe 400 belichtet. Eine Mehrzahl von in einer
Matrix angeordneten Chipgebieten 310 wird somit auf der
Halbleiterscheibe 400 gebildet.
Anschließend wird eine Beschreibung eines Verfahrens zum
Belichten einer durch Stapeln einer ersten Schicht mit
einer ersten Struktur und einer zweiten Schicht mit einer
zweiten Struktur gebildeten Halbleitereinrichtung unter
Verwendung der vorstehend beschriebenen Ausrichtungsein
richtung zur Verkleinerungsprojektion 500 erfolgen.
Unter Bezugnahme auf Fig. 23 werden eine erste Fotomaske
70 mit einer ersten Struktur und eine zweite Fotomaske 71
mit einer zweiten Struktur beschrieben, welche beide beim
Belichtungsverfahren verwendet werden. Markierungs
strukturen zur Ausrichtung 70a, 70b, 70c und 70d (71a,
71b, 71c und 71d) sind an vorbestimmten Positionen in den
Gebieten gebildet, welche entsprechende strukturbildende
Gebiete auf der ersten Fotomaske 70 und der zweiten Foto
maske 71 ausschließen.
Eine erste Schicht und ein die erste
Schicht abdeckender erster Resistfilm werden auf der Halbleiter
scheibe gebildet. Mit einer mit der ersten Fotomaske 70
versehenen ersten Belichtungseinrichtung wird das erste
Strukturbild auf die Oberfläche des ersten Resistfilms
projiziert. Dann wird der erste Resistfilm entwickelt und
die erste Schicht unter Verwendung des ersten Resistfilms
als Maske strukturiert.
Die Halbleiterscheibe 400 wird aus der ersten Belich
tungseinrichtung entnommen, und eine zweite Schicht und
ein zweiter Resistfilm werden auf der Halbleiterscheibe
gebildet. Danach wird die Halbleiterscheibe 400 in eine
zweite Belichtungseinrichtung gesetzt.
Danach werden die Positionen der auf der ersten Schicht
gebildeten Markierungen zur Ausrichtung 70A-70D er
mittelt. Die Ermittlung dieser Markierungen zur Ausrich
tung 70A-70D wird durch eine optische Messung ausgeführt,
wie beispielsweise eine Ermittlung unter Verwendung von
einem Laserstrahl im Dunkelfeld, von mehrfarbigem Licht
im Hellfeld oder von Überlagerungs-Interferenzlicht.
Unter Bezugnahme auf Fig. 24 wird
eine Einrichtung zum Ermitteln der Markierung zur Aus
richtung 600 beschrieben, welche den Laserstrahl im Dunkel
feld zur Ermittlung verwendet. Zuerst wird die Halblei
terscheibe 400 an einer vorbestimmten Position auf eine
X-Y-Halteeinrichtung 610 gesetzt. Die X-Y-Halteeinrich
tung 610 bewegt sich in X- und Y-Richtung, wobei sie die
Koordinaten mit dem Laserinterferometer genau erkennt.
Ein von einem LSA-Laser 620 emittierter Laserstrahl läuft
durch eine Projektionslinse 630, um ihn auf jede auf dem
Chipgebiet 310 auf der Halbleiterscheibe gebildete
Markierung zur Ausrichtung (70A-70D) zu konzentrieren.
Das von diesen Markierungen zur Ausrichtung (70A-70D)
reflektierte Licht wird einer genau angeordneten Er
mittlungseinrichtung zugeführt, derart daß zum Erkennen
der Positionskoordinaten der Markierungen zur Ausrichtung
(70A-70D) nur Refraktionskomponenten ermittelt werden.
Die Projektion des zweiten Strukturbildes wird dann auf
Grundlage der Markierungen zur Ausrichtung (70A-70D) aus
geführt, deren Positionen wie vorstehend beschrieben er
mittelt worden sind, und anschließend wird das Bilden des
zweiten Resistfilms und das Strukturieren der zweiten
Schicht ausgeführt.
Wenn es gewünscht ist, zusätzliche Schichten mit vorbe
stimmten Strukturen zu stapeln, dann sollten die
Positionen der Markierungen zur Ausrichtung ermittelt
werden, welche auf der Schicht direkt unter einer
derartigen unteren Schicht gebildet sind, deren Über
lagerungsgenauigkeit wesentlich ist, und dann kann die
Projektion des vorbestimmten Strukturbildes auf Grundlage
dieser Markierungen zur Ausrichtung ausgeführt werden.
Jedoch weist das vorstehend beschriebene Belichtungsver
fahren folgendes Problem auf. Wenn unter Bezugnahme auf
Fig. 25 die erste Struktur auf die erste Schicht unter
Verwendung der ersten Belichtungseinrichtung projiziert
wird, dann wird ein Belichtungsfehler durch die erste
Belichtungseinrichtung hervorgerufen. Als wesentlicher
Grund für diesen Fehler wird eine Linsenverzerrung ange
führt, bei welcher das Strukturbild durch die Linse de
formiert wird.
Daher sind die Markierungen zur Ausrichtung (70A-70D)
ursprünglich derart vorgesehen, daß sie an den Positionen
gebildet werden, die in der Zeichnung durch gestrichelte
Linien gekennzeichnet sind. Praktisch werden jedoch die
Markierungen zur Ausrichtung (70A′-70D′) während der Be
lichtung an den Positionen gebildet, die durch volle
Linien gekennzeichnet sind.
Wenn die Ausrichtung auf Grundlage dieser gegenüber den
vorgesehenen Positionen versetzten Markierungen zur
Ausrichtung (70A′-70D′) ausgeführt wird, dann wird eine
Struktur auf einer auszurichtenden Schicht in einer
Richtung verschoben sein, in welcher die Markierungen zur
Ausrichtung versetzt sind. Das führt zu einer wesentli
chen Ausrichtungsversetzung zwischen entsprechenden
Schichten, so daß die Miniaturisierungsanforderung der
Halbleitereinrichtung nicht erreicht werden kann.
Eine Möglichkeit, ein derartiges Problem zu lösen, zeigt
beispielsweise das in der Japanischen
Offenlegungsschrift Nr. 63-81818 offenbarte Belichtungsver
fahren. Dieses Belichtungsverfahren ist darauf gerichtet,
die in der Belichtungseinrichtung hervorgerufene Linsen
verzerrung im voraus zu messen. Dieses Belichtungsver
fahren wird nachstehend unter Bezugnahme auf die Fig.
26-29 beschrieben werden, welche Herstellungsschritte
darstellen.
Unter Bezugnahme auf Fig. 26 sind eine erste Struktur
und erste Markierungsstrukturen zur Ausrichtung 600a-600e
an vorbestimmten Positionen einer Fotomaske 600
enthalten. Eine zur Messung der Linsenverzerrung vorge
sehene erste Schicht wird auf einer Halbleiterscheibe 400
gebildet, und anschließend wird ein erster Resistfilm auf
der ersten Schicht gebildet.
Unter Verwendung der Fotomaske 600 werden Bilder der
ersten Markierungsstrukturen zur Ausrichtung 600A-600E
auf den Resistfilm projiziert, wie in Fig. 27 gezeigt.
Unter Bezugnahme auf Fig. 28 wird die Fotomaske 600
durch eine Blende 700 abgedeckt, um nur die Markierungs
struktur zur Ausrichtung 600e zu projizieren. Durch die
Positionssteuerung der Halteeinrichtung mit der darauf
gesetzten Halbleiterscheibe 400 werden unter Verwendung
der Fotomaske 600 die Strukturbilder der Markierungen zur
Ausrichtung 700A-700E zum Messen der Fehler auf die
vorgesehenen Positionen der Markierungen zur Ausrichtung
600A-600E projiziert.
Unter Bezugnahme auf Fig. 29 wird nach der Entwicklung
des Resistfilms die erste Schicht unter Verwendung des
Resistfilms als Maske strukturiert zum Bilden der ersten
Markierungen zur Ausrichtung 600A-600E und der
Markierungen zur Ausrichtung 700A-700E, welche zum Messen
der Fehler vorgesehen sind. Zu diesem Zeitpunkt werden die
Markierungen zur Ausrichtung 700A-700E zum Messen der
Fehler gerade auf den Markierungen zur Ausrichtung
600A-600E gebildet, wenn durch die Belichtungseinrichtung kein
Fehler hervorgerufen wird.
Jedoch sind Fehler, wie beispielsweise die in der Belich
tungseinrichtung hervorgerufene Linsenverzerrung,
empfindlich gegenüber der Verwendungsumgebung, ein
schließlich der Temperatur, der Feuchtigkeit und der
gleichen Umgebungsänderung. Daher ist es sehr schwierig
gewesen, diese in der Belichtungseinrichtung hervorge
rufenen Fehler zu steuern.
Folglich ist es bei der Halbleitereinrichtung, bei
welcher die Schichten gestapelt sind, kompliziert ge
wesen, entsprechende Schichten mit großer Genauigkeit zu
überlagern.
Aus der DE 41 08 578 A1 ist ein Verfahren zum Bilden einer
Struktur einer Halbleitereinrichtung mit mehreren Schichten be
kannt. In diesem Verfahren werden Justiergrundmarken ausge
bildet, an denen eine Maske, die eine Anordnung von Justier
folgemasken trägt, ausgerichtet wird. Mit Hilfe dieser Ju
stiergrundmarken und Justierfolgemarken erfolgt die Kalibrierung
des verwendeten Belichtungssystems. Nach der einmaligen Kalibrierung
des Systems werden jedoch keine weiteren Korrekturen
vorgenommen.
Aus der EP 0 389 209 A2 ist ein Verfahren zum Bilden einer
Struktur einer Halbleitereinrichtung mit mehreren Schichten be
kannt, in der eine Folgeschicht jeweils an einer in der un
mittelbar zuvor aufgebrachten Schicht angeordneten Justiermarke
ausgerichtet wird.
Die Aufgabe der vorliegenden Erfindung besteht darin, ein Ver
fahren zum Bilden von Strukturen einer Halbleitereinrichtung mit
mehreren Schichten vorzusehen, in denen die Fehler, die durch
einen vorhergehenden, in einer Belichtungseinrichtung ablaufenden
Prozeß entstehen, für jede Schicht korrigiert werden können,
ohne daß sich diese Fehler dabei addieren.
Diese Aufgabe wird durch ein Verfahren nach Anspruch 1 gelöst.
Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Gemäß dem Verfahren zum Bilden von Strukturen der Halb
leitereinrichtung vom Mehrschichttyp kann selbst beim
Bilden von Strukturen der aus Mehrfachschichten gebil
deten Halbleitereinrichtung der in der Belichtungsein
richtung hervorgerufene Fehler, der während der Bildung
von jeder Schicht auftritt, durch Vergleichen der
Position der gleichzeitig mit der Struktur der Schicht
gebildeten Markierung zur Ausrichtung mit der Position
der Referenzmarkierung gemessen werden.
Somit kann die Belichtung der oberen Schichten mit genau
erkannten in den unteren Schichten enthaltenen Fehlern
der Belichtungseinrichtung ausgeführt werden, wodurch
eine Verbesserung der Zuverlässigkeit bei der Herstellung
einer durch Stapeln einer Mehrzahl von Schichten gebil
deten Halbleitereinrichtung vom Mehrschichttyp erreicht
wird.
Es folgt die Beschreibung von Ausführungsbeispielen anhand der
Figuren. Von den Figuren zeigen
Fig. 1 eine Draufsicht, welche eine Struktur von
Chipgebieten darstellt, welche auf einer
Halbleiterscheibe ausgebildet sind;
Fig. 2 eine Draufsicht einer ersten Fotomaske,
die in einer Ausführungsform der
vorliegenden Erfindung verwendet wird;
Fig. 3 eine Draufsicht einer zweiten Fotomaske,
die in einer Ausführungsform der
vorliegenden Erfindung verwendet wird;
Fig. 4 eine Draufsicht einer dritten Fotomaske,
die in einer Ausführungsform der
vorliegenden Erfindung verwendet wird;
Fig. 5 eine Draufsicht, welche die in der
Ausführungsform verwendete erste Fotomaske
darstellt, die durch eine Blende abgedeckt
ist;
Fig. 6-9 Chipgebiete gemäß ersten bis vierten
Schritten eines Verfahrens zur
Strukturbildung der vorliegenden
Erfindung, bei welchen (a) eine Draufsicht
und (b) eine Querschnittansicht derselben
darstellen;
Fig. 10 eine Draufsicht einer Halbleiterscheibe,
bei welcher eine erste Struktur
ausgebildet ist;
Fig. 11-16 Chipgebiete gemäß fünften bis zehnten
Schritten des Verfahrens zur
Strukturbildung der vorliegenden
Erfindung, bei welchen (a) Draufsichten
und (b) Querschnittansichten derselben
darstellen;
Fig. 17 ein Ablaufdiagramm, welches die Schritte
des Verfahrens zur Strukturbildung der
vorliegenden Erfindung darstellt;
Fig. 18 eine schematische Darstellung, welche ein
Verfahren zum Messen eines Fehlers bei dem
Strukturbildungs-Verfahren der
vorliegenden Erfindung zeigt;
Fig. 19 eine Draufsicht, welche die auf allen
Chipgebieten gebildeten
Referenzmarkierungen darstellt;
Fig. 20 eine Draufsicht, welche strukturbildende
Gebiete auf der Halbleiterscheibe des
Standes der Technik zeigt;
Fig. 21 ein Schaltbild, welches einen Gesamtaufbau
einer Ausrichtungseinrichtung zur
Verkleinerungsprojektion darstellt;
Fig. 22 eine vereinfachte Darstellung, welche die
Chipgebiete zeigt, die in einer Matrix auf
der Halbleiterscheibe gebildet werden;
Fig. 23 eine Draufsicht, welche auf einer
herkömmlichen Fotomaske gebildete
Markierungsstrukturen zur Ausrichtung
darstellt;
Fig. 24 ein Schaltbild, welches ein Verfahren zum
Ermitteln von Markierungen zur Ausrichtung
zeigt;
Fig. 25 eine schematische Darstellung, welche ein
Problem bei einem herkömmlichen
Belichtungsverfahren zeigt;
Fig. 26 eine Draufsicht, welche einen Aufbau der
herkömmlichen Fotomaske zeigt;
Fig. 27 eine Draufsicht, welche auf einer
Halbleiterscheibe gebildete Markierungen
zur Ausrichtung des Standes der Technik
darstellt;
Fig. 28 eine Draufsicht, welche die durch eine
Blende abgedeckte Fotomaske zeigt, die dem
Stand der Technik entsprechend verwendet
wird; und
Fig. 29 eine Draufsicht, welche auf der
Halbleiterscheibe gebildete Markierungen
zur Ausrichtung bezüglich von Markierungen
zur Ausrichtung zum Messen von Fehlern dem
Stand der Technik entsprechend darstellt.
Im folgenden wird eine erste Ausführungsform beschrieben.
Unter Bezugnahme auf Fig. 1 ist zunächst eine Mehrzahl
von Chipgebieten 310 in einer Matrix auf einer Halb
leiterscheibe 400 angeordnet. Die Referenzmarkierungen
S₁, S₂, S₃, S₄ und S₅ sind an allen vorbestimmten gewähl
ten Chipgebieten 310a, 310b, 310c, 310d und 310e ent
sprechend ausgebildet.
Die nachstehende Beschreibung betrifft ein Verfahren zum
Bilden von Strukturen der Halbleitereinrichtung vom Mehr
schichttyp, welche durch Stapeln von zwei Schichten in
dem Fall gebildet wird, wenn Chipgebiete mit den
Referenzmarkierungen S₁-S₅ und Chipgebiete ohne diese
Referenzmarkierungen vermischt sind. Der Zweck der
Referenzmarkierungen und der Grund des Vermischens von
Gebieten mit oder ohne diesen Referenzmarkierungen wird
aus der nachstehenden Beschreibung augenscheinlich
werden.
Unter Bezugnahme auf die Fig. 2, 3 und 4 wird die Form
einer in der vorliegenden Ausführungsform verwendeten
ersten, zweiten und dritten Fotomaske beschrieben werden.
Unter Bezugnahme auf Fig. 2 umfaßt eine erste Fotomaske
100 gemeinsam mit ersten Markierungsstrukturen zur Aus
richtung a₁-a₅ eine an einer vorbestimmten Position ge
bildete erste Struktur 100a. Es wird angemerkt, daß bei
der vorliegenden Ausführungsform ein Belichtungslicht
durch Gebiete mit diesen Strukturen tritt, wodurch ein
Resistfilm vom Positivtyp belichtet wird.
Unter Bezugnahme auf Fig. 3 umfaßt eine zweite Fotomaske
200 eine an einer vorbestimmten Position ausgebildete
zweite Struktur 200b, wobei zweite Markierungsstrukturen
zur Ausrichtung b₁-b₅ an Positionskoordinaten ausgebildet
sind, welche sich von denjenigen der ersten Markierungs
strukturen zur Ausrichtung a₁-a₅ unterscheiden. Bei der
zweiten Fotomaske 200 wird angemerkt, daß das Belich
tungslicht durch jedes Strukturgebiet tritt, wodurch der
Resistfilm vom Positivtyp belichtet wird, wie mit der
ersten Fotomaske 100.
Unter Bezugnahme auf Fig. 4 umfaßt eine dritte Fotomaske
300 eine an einer vorbestimmten Position ausgebildete
dritte Struktur 300c, und dritte Markierungsstrukturen
zur Ausrichtung c₁-c₅ sind an denjenigen Positions
koordinaten gebildet, welche sich entweder von denen der
ersten Markierungsstrukturen zur Ausrichtung a₁-a₅ oder
von denen der zweiten Markierungsstrukturen zur Ausrich
tung b₁-b₅ unterscheiden. Belichtungslicht tritt durch
entsprechende Strukturgebiete der Fotomaske 300 hindurch,
um einen Resistfilm vom Positivtyp zu belichten, wie bei
der ersten und zweiten Fotomaske 100, 200.
Nun erfolgt unter Bezugnahme auf die Fig. 5, 10 und 17
eine Beschreibung der Schritte bis zur Bildung der ersten
Struktur im Chipgebiet unter Verwendung einer ersten Be
lichtungseinrichtung, welche mit der ersten Fotomaske 100
versehen ist. Fig. 17 zeigt ein Ablaufdiagramm des Her
stellungsprozesses. Es sollte ferner angemerkt werden,
daß die Chipgebiete 310 in einer Matrix auf der Halb
leiterscheibe 400 durch das vorstehend beschriebene Step-
und-Repeat-Verfahren zur Projektion auf die Halbleiter
scheibe 400 gebildet werden, obwohl zur Vereinfachung nur
ein Chipgebiet in den Zeichnungen dargestellt ist.
Unter Bezugnahme auf Fig. 5 ist die erste Fotomaske 100
zunächst durch eine Blende 500 abgedeckt worden, derart,
daß eine beliebige Struktur der Markierungsstrukturen zur
Ausrichtung, beispielsweise nur die Markierungsstruktur
zur Ausrichtung a₄, belichtet wird.
Unter Bezugnahme auf Fig. 6 wird eine erste Schicht 2
auf der Halbleiterscheibe 400 gebildet (Schritt 10
(nachstehend als S10 bezeichnet) in Fig. 17). An
schließend wird ein erster Resistfilm 4 auf der ersten
Schicht 2 gebildet (S20 in Fig. 17).
Unter Bezugnahme auf die Fig. 7-9 werden die Her
stellungsschritte des Chipgebiets beschrieben werden, in
welchem die Referenzmarkierungen gebildet werden. Der
Prozeß für das Chipgebiet ohne Referenzmarkierungen
stimmt mit demjenigen im Gebiet mit Referenzmarkierungen
überein, abgesehen von einem Schritt zum Bilden der
artiger Referenzmarkierungen. Unter Bezugnahme auf Fig.
7 werden unter Verwendung von nur einer Markierungs
struktur zur Ausrichtung s₄ der ersten Fotomaske 100
Bilder der Referenz-Markierungsstrukturen (s₁-s₅) an vor
bestimmten Positionen auf einem Halbleiter-Chipgebiet
projiziert durch Anordnen einer ersten Belichtungsein
richtung mit der darauf gelegten Halbleiterscheibe 400
(S30 in Fig. 17). Zu dieser Zeit ist es erwünscht,
Positionskoordinaten von Bildern der Referenz-
Markierungsstrukturen (s₁-s₅) vorzusehen, welche sich von
denjenigen der auf der ersten Fotomaske 100 gebildeten
Markierungsstrukturen zur Ausrichtung (a₁-a₅) unterschei
den.
Unter Bezugnahme auf Fig. 8 wird die die erste Fotomaske
100 abdeckende Blende 500 entfernt und es werden ein Bild
der ersten Struktur 100a der ersten Fotomaske 100 und
Bilder der ersten Markierungen zur Ausrichtung a₁-a₅ auf
die Oberfläche des ersten Resistfilms 4 unter Verwendung
der ersten Belichtungseinrichtung projiziert (S40 in
Fig. 17).
Unter Bezugnahme auf Fig. 9 wird der erste Resistfilm 4
entwickelt (S50 in Fig. 17). Unter Verwendung des ent
wickelten ersten Resistfilms 4 als Maske wird die erste
Schicht 2 strukturiert (S60 in Fig. 17).
Somit werden ein erstes Muster 100A, erste Markierungen
zur Ausrichtung A₁-A₅ und Referenzmarkierungen zur Aus
richtung S₁-S₅ auf dem gewählten Chipgebiet gebildet. Die
Muster werden somit auf der Halbleiterscheibe 400 gebil
det, wie in Fig. 10 dargestellt.
Unter Bezugnahme auf Fig. 11 wird eine zweite Schicht 6
auf der Halbleiterscheibe 400 gebildet (S70 in Fig. 17).
Ein zweiter Resistfilm 8 wird anschließend auf der
zweiten Schicht 6 gebildet (S80 in Fig. 17).
Die Halbleiterscheibe 400, bei welcher die zweite Schicht
6 und der zweite Resistfilm 8 ausgebildet sind, wird auf
eine zweite Belichtungseinrichtung mit der daran ange
brachten zweiten Fotomaske 200 gesetzt. Unter Verwendung
der zweiten Belichtungseinrichtung wird eine Mehrzahl von
Punkten der auf vorbestimmten Chipgebieten vorgesehenen
ersten Markierungen zur Ausrichtung A₁-A₅ gemessen zum
Korrigieren der Anordnung dem Halbleiterscheibe 400 be
züglich des optischen Systems der zweiten Belichtungs
einrichtung (S90 in Fig. 17).
Danach wird unter Verwendung der Referenzmarkierungen S₁-S₅
sowie der ersten Markierungen zur Ausrichtung A₁-A₅ ein
in der ersten Belichtungseinrichtung hervorgerufener
Fehler, eine sogenannte erste Linsenverzerrung (LDI),
gemessen (S100 in Fig. 17).
Die Ermittlung der Positionen der Referenzmarkierungen
S₁-S₅ und der ersten Markierungen zur Ausrichtung A₁-A₅
wird durch das gleiche beim herkömmlichen Positions-
Ermittlungsverfahren beschriebene Verfahren ausgeführt,
und LD1 wird berechnet, wie nachstehend angegeben.
Wenn unter Bezugnahme auf Fig. 18 beispielsweise die
Positionsdifferenz der vorgesehenen Koordinaten zwischen
einer Referenzmarkierung S₁(X₁, Y₁) und einer ersten
Markierung zur Ausrichtung A₁(XA1, YA1)
ΔX₁ = X₁-XA1
ΔY₁ = Y₁-YA1
ΔY₁ = Y₁-YA1
beträgt und wenn vorausgesetzt wird, daß die Position der
ersten Markierung zur Ausrichtung A₁′ nach der Struk
turierung (XA1′, YA1′) ist, dann beträgt der Abstand von
der Referenzmarkierung S₁(X₁, Y₁):
ΔX₁′ = X₁ - XA1′
ΔY₁′ = Y₁ - YA1′.
ΔY₁′ = Y₁ - YA1′.
Somit wird ein erster Linsenverzerrungs-Fehler α₁
α₁ = (Δx₁′, Δy₁′)
betragen, da
Δx₁ = ΔX₁′ - ΔX₁
Δy₁ = ΔY₁′ - ΔY₁.
Δy₁ = ΔY₁′ - ΔY₁.
In der gleichen Weise werden die entsprechenden Fehler
α₁, α₂ und α₄ zwischen jeden Referenzmarkierungen S₂-S₅
und jeden ersten Markierungen zur Ausrichtung A₂-A₅ fol
gendermaßen berechnet:
α₂ = (Δx₂, Δy₂)
α₃ = (Δx₃, Δy₃)
α₄ = (Δx₄, Δy₄)
α₅ = (Δx₅, Δy₅).
α₃ = (Δx₃, Δy₃)
α₄ = (Δx₄, Δy₄)
α₅ = (Δx₅, Δy₅).
Die erste Linsenverzerrung kann somit gemessen werden.
Bei einem Korrekturverfahren der somit gemessenen ersten
Linsenverzerrung kann die Korrektur des Fehlers durch die
X-Y-Halteeinrichtung solange ausgeführt werden, bis der
gemessene Fehler lediglich durch Translation in X-Rich
tung oder Y-Richtung korrigiert ist.
In dem Fall, daß die Verzerrung des Strukturbildes in der
X- oder Y-Richtung vergrößert oder verkleinert ist, kann
der Fehler infolge der Linsenverzerrung korrigiert werden
durch Verfahren, wie beispielsweise zum Korrigieren der
Vergrößerung durch Steuern des Innendrucks der Linsen
kammer oder zum Deformieren der Fotomaske, wie in der
Japanischen Offenlegungsschrift Nr. 2-310912
offenbart.
Unter Bezugnahme auf Fig. 12 wird die erste Linsenver
zerrung (LD1) in der zweiten Belichtungseinrichtung
korrigiert und das Bild der Struktur der zweiten Foto
maske 200 auf jedes Chipgebiet auf der Oberfläche des
zweiten Resistfilms 8 projiziert (S110 in Fig. 17).
Unter Bezugnahme auf Fig. 13 wird unter Verwendung des
zweiten Resistfilms 8 als Maske die zweite Schicht 6
strukturiert (S130 in Fig. 17). Die zweite Struktur ist
somit auf der ersten Struktur ausgebildet.
Unter Bezugnahme auf Fig. 14 wird danach eine dritte
Schicht 10 auf der Halbleiterscheibe 400 gebildet (S140
in Fig. 17). Ein dritter Resistfilm 12 wird auf der
dritten Schicht 10 gebildet (S150 in Fig. 17).
Dann wird die Halbleiterscheibe 400, bei welcher die
dritte Schicht 10 und der dritte Resistfilm 12 ausgebil
det sind, auf eine dritte Belichtungseinrichtung mit der
daran angebrachten dritten Fotomaske 300 gesetzt. Unter
Verwendung der dritten Belichtungseinrichtung wird eine
Mehrzahl von Punkten von zweiten Markierungen zur Aus
richtung B₁-B₅ auf vorbestimmten Chipgebieten gemessen zum
Korrigieren der Anordnung der Halbleiterscheibe 400 be
züglich des optischen Systems der dritten Belichtungsein
richtung (S160 in Fig. 17).
Unter Verwendung der Referenzmarkierungen S₁-S₅ sowie der
zweiten Markierungen zur Ausrichtung B₁-B₅ wird ein in der
zweiten Belichtungseinrichtung hervorgerufener Fehler,
das heißt eine zweite Linsenverzerrung (LD2), gemessen
(S170 in Fig. 17).
Die zweite Linsenverzerrung (LD2) kann nach dem gleichen
Verfahren wie die erste Linsenverzerrung (LD1) berechnet
werden.
Unter Bezugnahme auf Fig. 15 wird nach der Korrektur der
zweiten Linsenverzerrung (LD2) in der dritten Belich
tungseinrichtung das Bild der Struktur der dritten Foto
maske 300 auf jedes Chipgebiet auf der Oberfläche des
dritten Resistfilms 12 projiziert (S180 in Fig. 17).
Unter Bezugnahme auf Fig. 16 wird der dritte Resistfilm
12 entwickelt (S190 in Fig. 17). Unter Verwendung des
entwickelten dritten Resistfilms 12 als Maske wird die
dritte Schicht 10 strukturiert (S200 in Fig. 17). Die
dritte Struktur ist somit auf der ersten und der zweiten
Struktur ausgebildet.
Ferner ist bei der vorliegenden Ausführungsform eine Be
schreibung für den Fall erfolgt, daß die Gebiete mit und
ohne Referenzmarkierungen vermischt sind, womit beab
sichtigt wird, die Anzahl von zum Bilden der Referenz
markierungen erforderlichen Schritten soweit wie möglich
zu verkleinern, indem die Referenzmarkierungen nur in den
gewählten Chipgebieten gebildet werden, wodurch der Her
stellungsprozeß der Halbleitereinrichtung verkürzt werden
kann und die erste Linsenverzerrung der gesamten Halb
leiterscheibe auf Grundlage der in den Gebieten mit
Referenzmarkierungen gemessenen Linsenverzerrung erhalten
werden kann.
Mit anderen Worten, unabhängig von einer Zunahme der
Anzahl von Herstellungsschritten der Halbleitereinrich
tung können Referenzmarkierungen in allen Chipgebieten
310 vorgesehen werden, wie in Fig. 19 dargestellt, der
art daß die erste Linsenverzerrung in allen Chipgebieten
gemessen wird, wodurch die Linsenverzerrung für jedes
Chipgebiet gemessen werden kann.
Wie vorstehend beschrieben, werden in dieser Ausführungs
form Referenzmarkierungen in vorbestimmten Chipgebieten
auf dem Halbleitersubstrat gebildet und werden erste
Markierungen zur Ausrichtung gleichzeitig mit der Bildung
der Struktur der ersten Schicht gebildet. Somit kann die
in der ersten Belichtungseinrichtung hervorgerufene erste
Linsenverzerrung gemäß dem Positionsverhältnis zwischen
den ersten Markierungen zur Ausrichtung und den Referenz
markierungen gemessen werden.
Wenn die zweite Schicht gebildet wird, dann wird die Be
lichtung nach der Korrektur des ersten Linsenverzerrungs-
Fehlers durch die zweite Belichtungseinrichtung ausge
führt und werden die zweiten Markierungen zur Ausrichtung
gleichzeitig mit der Bildung der Struktur der zweiten
Schicht gebildet. Somit kann die in der zweiten Belich
tungseinrichtung hervorgerufene zweite Linsenverzerrung
gemäß dem Positionsverhältnis zwischen den zweiten
Markierungen zur Ausrichtung und den Referenzmarkierungen
gemessen werden.
Somit werden Markierungen, die als Referenz zum Messen
der Linsenverzerrung verwendet werden, auf dem Substrat
im voraus gebildet und werden Markierungen zur Ausrich
tung zum Messen der Linsenverzerrung, welche in den ent
sprechenden Schichten enthalten sind, gleichzeitig beim
Bilden der Strukturen der entsprechenden Schichten gebil
det, so daß die entsprechenden Schichten genau über
einander überlagert werden können.
Wie vorstehend beschrieben, werden bei einem
Verfahren zum Bilden von Strukturen einer Halbleiterein
richtung vom Mehrschichttyp gemäß der vorliegenden Erfin
dung Referenzmarkierungen im voraus auf einer Halbleiter
scheibe durch Anordnen einer Halteeinrichtung gebildet
und werden anschließend die Positionen dieser Referenz
markierungen mit Positionen der ersten Markierungen zur
Ausrichtung zum Messen eines Fehlers einer ersten Belich
tungseinrichtung verglichen.
Ferner wird ein Fehler einer zweiten Belichtungseinrich
tung durch Messen der Positionen der Referenzmarkierungen
und der zweiten Markierungen zur Ausrichtung gemessen.
Somit kann selbst bei der Strukturbildung einer aus einer
Mehrzahl von Schichten gebildeten Halbleitereinrichtung
der Fehler gemessen werden, der in der zum Bilden der
Schicht verwendeten Belichtungseinrichtung hervorgerufen
wird, durch Vergleichen der Positionen der gleichzeitig
mit der Struktur von jeder Schicht gebildeten
Markierungen zur Ausrichtung mit den Positionen der
Referenzmarkierungen.
Das eliminiert den herkömmlichen Schritt zum Bilden von
Markierungen zum Messen von Fehlern an jeder Schicht.
Folglich kann die Anzahl von Herstellungsschritten der
aus Mehrfachschichten gebildeten Halbleitereinrichtung
verkleinert werden, und ferner können deren Herstellungs
kosten verkleinert werden.
Somit kann die Projektion der Strukturen der oberen
Schichten mit dem in den unteren Schichten enthaltenen
genau erkannten Fehler der Belichtungseinrichtung ausge
führt werden, was eine Verbesserung der Zuverlässigkeit
bei der Herstellung der durch eine Mehrzahl von ge
stapelten Schichten gebildeten Halbleitereinrichtung vom
Mehrschichttyp ergibt.
In einer weiteren Ausführungsform des Verfahrens zum Bilden von
Strukturen der Halbleitereinrichtung vom Mehrschichttyp
werden im voraus
Referenzmarkierungen durch Ausrichten der Halteeinrich
tung auf entsprechende in einer Matrix angeordnete Chip
gebiete auf der Halbleiterscheibe gebildet und werden die
Positionen dieser Referenzmarkierungen mit Positionen der
auf jedem Chipgebiet ausgebildeten ersten Markierungen
zur Ausrichtung verglichen zum Messen des in jedem Chip
gebiet enthaltenen Fehlers der ersten Belichtungsein
richtung. Ferner kann der Fehler der zweiten Belichtungs
einrichtung in jedem Chipgebiet durch Vergleichen der
Positionen der Referenzmarkierungen und der zweiten
Markierungen zur Ausrichtung gemessen werden.
Somit werden selbst bei der Bildung der Strukturen von
jedem Chipgebiet der aus Mehrfachschichten gebildeten
Halbleitereinrichtung die Positionen der gleichzeitig mit
der Struktur von jeder Schicht gebildeten Markierungen
zur Ausrichtung mit den Positionen der Referenz
markierungen verglichen, so daß der Fehler, der in der
zum Bilden der Schicht verwendeten Belichtungseinrichtung
hervorgerufen wird, für jedes Chipgebiet gemessen werden
kann. Ferner kann der Fehler der zweiten Belichtungs
einrichtung im gewählten Chipgebiet gewonnen werden durch
Vergleichen der Positionen der Referenzmarkierung und der
zweiten Markierung zur Ausrichtung, welche im gewählten
Gebiet ausgebildet ist.
Der Fehler kann für jedes Chipgebiet korrigiert werden,
so daß eine Halbleitereinrichtung von hoher Qualität er
halten werden kann.
In einer weiteren Ausführungsform des Verfahrens zum Bilden von
Strukturen der Halbleitereinrichtung vom Mehrschichttyp
werden im voraus
Referenzmarkierungen auf den Chipgebieten, welche aus der
Mehrzahl von in einer Matrix angeordneten Chipgebieten
gewählt sind, auf der Halbleiterscheibe durch Anordnen
der Halteeinrichtung gebildet, wobei die Positionen
dieser Referenzmarkierungen mit Positionen der auf diesen
gewählten Chipgebieten gebildeten ersten Markierungen zur
Ausrichtung zum Messen des Fehlers der ersten Belich
tungseinrichtung für die gewählten Chipgebiete verglichen
werden. Ferner kann der Fehler der zweiten Belichtungs
einrichtung in den gewählten Chipgebieten gemessen werden
durch Vergleichen der Positionen der Referenzmarkierungen
mit den Positionen der in den gewählten Gebieten gebil
deten zweiten Markierungen zur Ausrichtung.
Somit kann der Fehler der gesamten Halbleiterscheibe
gemäß dem für die gewählten Chipgebiete gemessenen Fehler
der ersten Belichtungseinrichtung näherungsweise gemessen
werden. Folglich kann die zum Bilden der Referenz
markierungen erforderliche Anzahl von Schritten ver
kleinert werden, da die Referenzmarkierungen nicht auf
allen Chipgebieten gebildet werden müssen.
Claims (10)
1. Verfahren zum Bilden einer Struktur einer Halb
leitereinrichtung vom Mehrschichttyp, welches die
Schritte umfaßt:
Bilden einer ersten Schicht (2) auf einem Halbleiter substrat (400);
Bilden eines ersten Resistfilms (4) auf der ersten Schicht (2);
Anordnen des Halbleitersubstrats (400) durch eine Halteeinrichtung Projizieren einer Abbildung einer vorbestimmten Referenzmarkierung (s₁, s₂, s₃, s₄, s₅) an einer vorbestimmten Position auf die Oberfläche des ersten Resistfilms (4);
Projizieren einer Abbildung einer ersten Struktur, welche eine der Referenzmarkierung (s₁, s₂, s₃, s₄, s₅) ent sprechende erste Markierungsstruktur zur Ausrichtung (a₁, a₂, a₃, a₄, a₅) umfaßt, auf die Oberfläche des ersten Resistfilms (4) mit einer ersten Belichtungseinrichtung;
Entwickeln des ersten Resistfilms (4);
Strukturieren der ersten Schicht (2) unter Verwendung des entwickelten ersten Resistfilms (4) als Maske;
Bilden einer zweiten Schicht (6) auf der strukturierten ersten Schicht (4);
Bilden eines zweiten Resistfilms (8) auf der zweiten Schicht (6);
Messen einer Position der durch Strukturieren der ersten Schicht (2) gebildeten ersten Markierung zur Ausrichtung (A₁, A₂, A₃, A₄, A₅) mit einer zweiten Belichtungseinrich tung zum Anordnen des Halbleitersubstrats (400) an einer vorbestimmten Position eines optischen Systems der zweiten Belichtungseinrichtung;
Vergleichen einer Position der Referenzmarkierung (S₁, S₂, S₃, S₄, S₅) mit einer Position der ersten Markierung zur Ausrichtung (A₁, A₂, A₃, A₄, A₅), wobei beide durch Strukturieren der ersten Schicht (4) gebildet sind, zum Messen eines ersten Fehlers der ersten Belichtungsein richtung;
Korrigieren einer Abbildung einer zweiten Struktur auf Grundlage des ersten Fehlers und Projizieren des zweiten Strukturbildes, welches eine der Referenzmarkierung ent sprechende zweite Markierungsstruktur zur Ausrichtung (b₁, b₂, b₃, b₄, b₅) umfaßt, auf die Oberfläche des zweiten Resistfilms (8) mit einer zweiten Belichtungsein richtung;
Entwickeln des zweiten Resistfilms (8);
Strukturieren der zweiten Schicht (6) unter Verwendung des entwickelten zweiten Resistfilms (8) als Maske;
Bilden einer dritten Schicht (10) auf der strukturierten zweiten Schicht (6);
Bilden eines dritten Resistfilms (12) auf der dritten Schicht (10);
Messen einer Position der durch Strukturieren der zweiten Schicht (6) gebildeten zweiten Markierung zur Ausrichtung (B₁, B₂, B₃, B₄, B₅) mit einer dritten Belichtungsein richtung zum Anordnen des Halbleitersubstrats (400) an einer vorbestimmten Position eines optischen Systems der dritten Belichtungseinrichtung;
Vergleichen einer Position der Referenzmarkierung (S₁, S₂, S₃, S₄, S₅) mit einer Position der zweiten Markierung zur Ausrichtung (B₁, B₂, B₃, B₄, B₅) zum Messen eines zweiten Fehlers der zweiten Belichtungseinrichtung;
Projizieren eines dritten Strukturbildes, welches eine der Referenzmarkierung (S₁, S₂, S₃, S₄, S₅) entsprechende dritte Markierungsstruktur zur Ausrichtung (c₁, c₂, c₃, c₄, c₅) umfaßt, auf eine Oberfläche des dritten Resist films (12) mit der dritten Belichtungseinrichtung nach Ausführen einer Korrektur auf Grundlage des zweiten Fehlers;
Entwickeln des dritten Resistfilms (12) und
Strukturieren der dritten Schicht (10) unter Verwendung des entwickelten dritten Resistfilms (12) als Maske.
Bilden einer ersten Schicht (2) auf einem Halbleiter substrat (400);
Bilden eines ersten Resistfilms (4) auf der ersten Schicht (2);
Anordnen des Halbleitersubstrats (400) durch eine Halteeinrichtung Projizieren einer Abbildung einer vorbestimmten Referenzmarkierung (s₁, s₂, s₃, s₄, s₅) an einer vorbestimmten Position auf die Oberfläche des ersten Resistfilms (4);
Projizieren einer Abbildung einer ersten Struktur, welche eine der Referenzmarkierung (s₁, s₂, s₃, s₄, s₅) ent sprechende erste Markierungsstruktur zur Ausrichtung (a₁, a₂, a₃, a₄, a₅) umfaßt, auf die Oberfläche des ersten Resistfilms (4) mit einer ersten Belichtungseinrichtung;
Entwickeln des ersten Resistfilms (4);
Strukturieren der ersten Schicht (2) unter Verwendung des entwickelten ersten Resistfilms (4) als Maske;
Bilden einer zweiten Schicht (6) auf der strukturierten ersten Schicht (4);
Bilden eines zweiten Resistfilms (8) auf der zweiten Schicht (6);
Messen einer Position der durch Strukturieren der ersten Schicht (2) gebildeten ersten Markierung zur Ausrichtung (A₁, A₂, A₃, A₄, A₅) mit einer zweiten Belichtungseinrich tung zum Anordnen des Halbleitersubstrats (400) an einer vorbestimmten Position eines optischen Systems der zweiten Belichtungseinrichtung;
Vergleichen einer Position der Referenzmarkierung (S₁, S₂, S₃, S₄, S₅) mit einer Position der ersten Markierung zur Ausrichtung (A₁, A₂, A₃, A₄, A₅), wobei beide durch Strukturieren der ersten Schicht (4) gebildet sind, zum Messen eines ersten Fehlers der ersten Belichtungsein richtung;
Korrigieren einer Abbildung einer zweiten Struktur auf Grundlage des ersten Fehlers und Projizieren des zweiten Strukturbildes, welches eine der Referenzmarkierung ent sprechende zweite Markierungsstruktur zur Ausrichtung (b₁, b₂, b₃, b₄, b₅) umfaßt, auf die Oberfläche des zweiten Resistfilms (8) mit einer zweiten Belichtungsein richtung;
Entwickeln des zweiten Resistfilms (8);
Strukturieren der zweiten Schicht (6) unter Verwendung des entwickelten zweiten Resistfilms (8) als Maske;
Bilden einer dritten Schicht (10) auf der strukturierten zweiten Schicht (6);
Bilden eines dritten Resistfilms (12) auf der dritten Schicht (10);
Messen einer Position der durch Strukturieren der zweiten Schicht (6) gebildeten zweiten Markierung zur Ausrichtung (B₁, B₂, B₃, B₄, B₅) mit einer dritten Belichtungsein richtung zum Anordnen des Halbleitersubstrats (400) an einer vorbestimmten Position eines optischen Systems der dritten Belichtungseinrichtung;
Vergleichen einer Position der Referenzmarkierung (S₁, S₂, S₃, S₄, S₅) mit einer Position der zweiten Markierung zur Ausrichtung (B₁, B₂, B₃, B₄, B₅) zum Messen eines zweiten Fehlers der zweiten Belichtungseinrichtung;
Projizieren eines dritten Strukturbildes, welches eine der Referenzmarkierung (S₁, S₂, S₃, S₄, S₅) entsprechende dritte Markierungsstruktur zur Ausrichtung (c₁, c₂, c₃, c₄, c₅) umfaßt, auf eine Oberfläche des dritten Resist films (12) mit der dritten Belichtungseinrichtung nach Ausführen einer Korrektur auf Grundlage des zweiten Fehlers;
Entwickeln des dritten Resistfilms (12) und
Strukturieren der dritten Schicht (10) unter Verwendung des entwickelten dritten Resistfilms (12) als Maske.
2. Verfahren zum Bilden einer Struktur einer Halb
leitereinrichtung vom Mehrschichttyp nach Anspruch 1, bei
welchem der Schritt des Projizierens des Bildes der
Referenzmarkierung (s₁, s₂, s₃, s₄, s₅) einen Schritt des
Belichtens der Referenzmarkierungen in der Nähe der vier Ecken des Halbleiter
substrats (400) umfaßt.
3. Verfahren zum Bilden einer Struktur einer Halbleitereinrichtung
vom Mehrschichttyp nach Anspruch 1, dadurch gekennzeichnet,
daß die Halbleitereinrichtung eine Mehrzahl von in
einer Matrix auf einer Halbleiterscheibe (400) angeordnete
Chipgebiete (310) umfaßt, und daß Referenzmarkierungen auf (S₁,
S₂, S₃, S₄, S₅) in jedem Chipgebiet gebildet werden.
4. Verfahren zum Bilden einer Struktur einer Halbleiterein
richtung vom Mehrschichttyp nach Anspruch 1, dadurch gekennzeichnet,
daß die Halbleitereinrichtung eine Mehrzahl von in
einer Matrix auf einer Halbleiterscheibe (400) angeordnete
Chipgebiete (310) umfaßt, und daß die Referenzmarkierungen nur
in vorbestimmten, ausgewählten Chipgebieten (310a, 310b, 310c,
310d, 310e) gebildet werden.
5. Verfahren zum Bilden einer Struktur einer Halbleitereinrichtung
vom Mehrschichttyp nach einem der Ansprüche 3 oder 4,
dadurch gekennzeichnet, daß die Referenzmarkierungen jeweils
in den vier Eckbereichen der Chipgebiete gebildet werden.
6. Verfahren zum Bilden einer Struktur einer Halb
leitereinrichtung vom Mehrschichttyp nach einem der Ansprüche 1-5, bei
welchem der Schritt des Projizierens des Bildes der
ersten Markierungsstruktur zur Ausrichtung (a₁, a₂, a₃,
a₄, a₅) einen Schritt des Belichtens der ersten Markierungsstruktur in der Nähe der
Referenzmarkierung (S₁, S₂, S₃, S₄, S₅) umfaßt.
7. Verfahren zum Bilden einer Struktur einer Halb
leitereinrichtung vom Mehrschichttyp nach einem der Ansprüche 1-6, bei
welchem der Schritt des Projizierens des Bildes der
zweiten Markierungsstruktur zur Ausrichtung (b₁, b₂, b₃,
b₄, b₅) einen Schritt des Belichtens der zweiten Markierungsstruktur in der Nähe der
Referenzmarkierung (S₁, S₂, S₃, S₄, S₅) an einer sich von
den Positionskoordinaten der ersten Markierung zur Aus
richtung (A₁, A₂, A₃, A₄, A₅) unterscheidenden Position
umfaßt.
8. Verfahren zum Bilden einer Struktur einer Halb
leitereinrichtung vom Mehrschichttyp nach einem der Ansprüche 1-7, bei
welchem der Schritt des Projizierens des Strukturbildes
der dritten Markierungsstruktur zur Ausrichtung (c₁, c₂,
c₃, c₄, c₅) einen Schritt des Belichtens der dritten Markierungsstruktur in der Nähe
der Referenzmarkierung (S₁, S₂, S₃, S₄, S₅) an einer sich
von den Positionskoordinaten der ersten und der zweiten
Markierung zur Ausrichtung (A₁, A₂, A₃, A₄, A₅, B₁, B₂, B₃,
B₄, B₅) unterschiedlichen Position umfaßt.
9. Verfahren zum Bilden einer Struktur einer Halbleitereinrichtung
vom Mehrschichttyp nach einem der Ansprüche 1-8, bei
welchem der Schritt des Messens des ersten Fehlers der
ersten Belichtungseinrichtung einen Schritt des Vergleichens
einer Differnez zwischen Positionskoordinaten der Referenzmarkierung (S₁, S₂, S₃, S₄, S₅) und vorgesehenen Positionskoordinaten der ersten Markierung zur Ausrichtung (A₁, A₂, A₃, A₄, A₅) mit
einer Differenz zwischen Positionskoordinaten der Referenzmarkierung (S₁, S₂, S₃, S₄, S₅) und Positions koordinaten der auf der ersten Schicht (2) gebildeten ersten Markierung zur Ausrichtung (A₁, A₂, A₃, A₄, A₅) umfaßt.
einer Differnez zwischen Positionskoordinaten der Referenzmarkierung (S₁, S₂, S₃, S₄, S₅) und vorgesehenen Positionskoordinaten der ersten Markierung zur Ausrichtung (A₁, A₂, A₃, A₄, A₅) mit
einer Differenz zwischen Positionskoordinaten der Referenzmarkierung (S₁, S₂, S₃, S₄, S₅) und Positions koordinaten der auf der ersten Schicht (2) gebildeten ersten Markierung zur Ausrichtung (A₁, A₂, A₃, A₄, A₅) umfaßt.
10. Verfahren zum Bilden einer Struktur einer Halb
leitereinrichtung vom Mehrschichttyp nach eine der Ansprüche 1-9, bei
welchem der Schritt des Messens des zweiten Fehlers der
zweiten Belichtungseinrichtung einen Schritt des Ver
gleichens
einer Differenz zwischen Positionskoordinaten der Referenzmarkierung (S₁, S₂, S₃, S₄, S₅) und vorgesehenen Positionskoordinaten der zweiten Markierung zur Ausrich tung (B₁, B₂, B₃, B₄, B₅) mit
einer Differenz zwischen Positionskoordinaten der Referenzmarkierung (S₁, S₂, S₃, S₄, S₅) und Positions koordinaten der auf der zweiten Schicht gebildeten zweiten Markierung zur Ausrichtung (B₁, B₂, B₃, B₄, B₅) umfaßt.
einer Differenz zwischen Positionskoordinaten der Referenzmarkierung (S₁, S₂, S₃, S₄, S₅) und vorgesehenen Positionskoordinaten der zweiten Markierung zur Ausrich tung (B₁, B₂, B₃, B₄, B₅) mit
einer Differenz zwischen Positionskoordinaten der Referenzmarkierung (S₁, S₂, S₃, S₄, S₅) und Positions koordinaten der auf der zweiten Schicht gebildeten zweiten Markierung zur Ausrichtung (B₁, B₂, B₃, B₄, B₅) umfaßt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9957293 | 1993-04-26 | ||
JP07476294A JP3229118B2 (ja) | 1993-04-26 | 1994-04-13 | 積層型半導体装置のパターン形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4414369A1 DE4414369A1 (de) | 1994-10-27 |
DE4414369C2 true DE4414369C2 (de) | 1996-09-19 |
Family
ID=26415948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4414369A Expired - Fee Related DE4414369C2 (de) | 1993-04-26 | 1994-04-25 | Verfahren zum Bilden einer Struktur einer Halbleitereinrichtung vom Mehrschichttyp |
Country Status (4)
Country | Link |
---|---|
US (1) | US5451479A (de) |
JP (1) | JP3229118B2 (de) |
KR (1) | KR0123266B1 (de) |
DE (1) | DE4414369C2 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10064223C1 (de) * | 2000-12-22 | 2002-07-11 | Infineon Technologies Ag | Verfahren zum Überwachen der Herstellung integrierter Schaltkreise abhängig von einem Wafer zu Waferlayoutversatz |
DE10248224B4 (de) * | 2002-10-16 | 2005-08-04 | Infineon Technologies Ag | Verfahren zur Justage und zur Belichtung eines Halbleiterwafers |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2284300B (en) * | 1993-11-10 | 1997-11-19 | Hyundai Electronics Ind | Process for forming fine pattern of semiconductor device |
JP3859764B2 (ja) | 1995-06-27 | 2006-12-20 | 株式会社ルネサステクノロジ | 重ね合わせ精度測定マーク、そのマークの欠陥修正方法、および、そのマークを有するフォトマスク |
JPH09115817A (ja) * | 1995-10-13 | 1997-05-02 | Nikon Corp | 露光方法及び装置 |
IT1277948B1 (it) * | 1995-12-18 | 1997-11-12 | Texas Instruments Italia Spa | Perfezionamento relativo alla lavorazione di semiconduttori |
JPH09330862A (ja) * | 1996-06-07 | 1997-12-22 | Nikon Corp | 露光装置の調整方法 |
US5723238A (en) * | 1996-12-04 | 1998-03-03 | Advanced Micro Devices, Inc. | Inspection of lens error associated with lens heating in a photolithographic system |
US5874778A (en) * | 1997-06-11 | 1999-02-23 | International Business Machines Corporation | Embedded power and ground plane structure |
US6040892A (en) | 1997-08-19 | 2000-03-21 | Micron Technology, Inc. | Multiple image reticle for forming layers |
US6162314A (en) * | 1998-09-29 | 2000-12-19 | Alliant Techsystems Inc. | Thermal welding of fiber reinforced thermoplastic prepreg |
US6552776B1 (en) | 1998-10-30 | 2003-04-22 | Advanced Micro Devices, Inc. | Photolithographic system including light filter that compensates for lens error |
US6166865A (en) * | 1999-05-19 | 2000-12-26 | Nikon Corporation | Projection optical system and exposure apparatus |
US6350548B1 (en) | 2000-03-15 | 2002-02-26 | International Business Machines Corporation | Nested overlay measurement target |
JP4198877B2 (ja) * | 2000-12-25 | 2008-12-17 | 株式会社ルネサステクノロジ | 半導体デバイスの製造方法 |
JP4022374B2 (ja) * | 2001-01-26 | 2007-12-19 | 株式会社ルネサステクノロジ | 半導体デバイスの製造方法およびそのシステム |
DE10115281A1 (de) * | 2001-03-28 | 2002-10-24 | Infineon Technologies Ag | Verfahren zur Overlayeinstellung zweier Maskenebenen bei einem photolithographischen Prozess zur Herstellung einer integrierten Schaltung |
JP3886820B2 (ja) * | 2002-02-14 | 2007-02-28 | 株式会社東芝 | 露光装置の事前引当システム、露光装置の事前引当方法、及び露光装置の事前引当プログラム |
JP3879645B2 (ja) * | 2002-09-30 | 2007-02-14 | 株式会社日立製作所 | 液晶表示素子の製造方法および液晶表示素子の製造システム |
DE10345466A1 (de) * | 2003-09-30 | 2005-04-28 | Infineon Technologies Ag | Verfahren zur Erfassung von Plazierungsfehlern von Schaltungsmustern bei der Übertragung mittels einer Maske in Schichten eines Substrats eines Halbleiterwafers |
US7503028B2 (en) | 2006-01-10 | 2009-03-10 | International Business Machines Corporation | Multilayer OPC for design aware manufacturing |
JP4838061B2 (ja) * | 2006-02-10 | 2011-12-14 | ラピスセミコンダクタ株式会社 | 半導体集積回路におけるチップid付加方法 |
IT1392992B1 (it) * | 2009-02-23 | 2012-04-02 | Applied Materials Inc | Procedimento e apparecchiatura per la stampa serigrafica di uno schema a strato multiplo |
TWI539250B (zh) * | 2011-03-15 | 2016-06-21 | Orc Mfg Co Ltd | A registration device and an exposure device having a registration device |
CN103197501B (zh) * | 2013-02-19 | 2015-09-09 | 北京京东方光电科技有限公司 | 一种阵列基板及其制备方法和显示装置 |
JP6861693B2 (ja) * | 2018-12-06 | 2021-04-21 | キヤノン株式会社 | 形成方法、システム、リソグラフィ装置、物品の製造方法、およびプログラム |
CN110703562B (zh) * | 2019-09-24 | 2022-04-12 | 华润微电子(重庆)有限公司 | 一种曝光机校准测机的方法 |
JP7089607B2 (ja) * | 2021-02-05 | 2022-06-22 | キヤノン株式会社 | リソグラフィ装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0793251B2 (ja) * | 1986-09-25 | 1995-10-09 | 株式会社ニコン | 投影光学装置 |
JPH01283927A (ja) * | 1988-05-11 | 1989-11-15 | Mitsubishi Electric Corp | 縮小投影露光装置 |
JPH02246314A (ja) * | 1989-03-20 | 1990-10-02 | Fujitsu Ltd | パターン作成方法 |
JPH02310912A (ja) * | 1989-05-26 | 1990-12-26 | Hitachi Ltd | 露光方法及びその装置 |
JPH0828321B2 (ja) * | 1990-08-20 | 1996-03-21 | 松下電器産業株式会社 | レジスト塗布評価方法 |
DE4108578A1 (de) * | 1991-03-14 | 1992-09-17 | Mikroelektronik Und Technologi | Verfahren zur reduzierung geraetebedingter ueberdeckungsfehler und schichtanordnung zur erzeugung kontrastreicher justierfolgemarken |
-
1994
- 1994-04-13 JP JP07476294A patent/JP3229118B2/ja not_active Expired - Fee Related
- 1994-04-21 US US08/230,927 patent/US5451479A/en not_active Expired - Fee Related
- 1994-04-25 DE DE4414369A patent/DE4414369C2/de not_active Expired - Fee Related
- 1994-04-26 KR KR1019940008850A patent/KR0123266B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10064223C1 (de) * | 2000-12-22 | 2002-07-11 | Infineon Technologies Ag | Verfahren zum Überwachen der Herstellung integrierter Schaltkreise abhängig von einem Wafer zu Waferlayoutversatz |
DE10248224B4 (de) * | 2002-10-16 | 2005-08-04 | Infineon Technologies Ag | Verfahren zur Justage und zur Belichtung eines Halbleiterwafers |
Also Published As
Publication number | Publication date |
---|---|
KR0123266B1 (ko) | 1997-11-11 |
JP3229118B2 (ja) | 2001-11-12 |
JPH0794405A (ja) | 1995-04-07 |
DE4414369A1 (de) | 1994-10-27 |
US5451479A (en) | 1995-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4414369C2 (de) | Verfahren zum Bilden einer Struktur einer Halbleitereinrichtung vom Mehrschichttyp | |
DE2845603C2 (de) | Verfahren und Einrichtung zum Projektionskopieren | |
DE19829986C1 (de) | Verfahren zur Direktbelichtung von Leiterplattensubstraten | |
DE19837037B4 (de) | Retikel, Belichtungsverfahren, Belichtungsgerät und Halbleitervorrichtung | |
DE3643578C2 (de) | Projektionsbelichtungsvorrichtung und Verfahren für deren Betrieb | |
DE60127029T2 (de) | Ausrichtungsverfahren, Verfahren zur Inspektion von Überlagerungsfehlern und Photomaske | |
WO1980001722A1 (en) | Process and equipment for copying masks on a piece | |
DE3213338C2 (de) | Verfahren und Vorrichtung zum Justieren eines Substrates, insbesondere eines Halbleiterwafers | |
EP0001042A1 (de) | Verfahren und Vorrichtung zur Belichtung durch Korpuskularstrahlen-Schattenwurf | |
DE10223761A1 (de) | Fotomaske zur Aberrationsmessung, Aberrationsmessverfahren, Einheit zur Aberrationsmessung und Herstellungsverfahren für die Einheit | |
EP0055303B1 (de) | Maske zur Abbildung eines Musters auf einer Photoresistschicht, Verfahren zur Herstellung dieser Maske und Verwendung derselben in einem photolithographischen Prozess | |
WO1999054785A1 (de) | Verfahren zur messung der lage von strukturen auf einer maskenoberfläche | |
JPS5968928A (ja) | 半導体装置の製造方法 | |
KR100298633B1 (ko) | 반도체장치의제조방법 | |
DE10338018B4 (de) | Fotolitographisches Verfahren | |
DE2421509C3 (de) | Verfahren und Vorrichtung zur Ausrichtung einer Folge von Masken in Bezug auf ein Substrat | |
DE19521390C2 (de) | Fokussierungsverfahren in der Photolithographie | |
DE69332773T2 (de) | Maske mit Teilmustern und Belichtungsverfahren unter Verwendung derselben | |
JPS63275115A (ja) | 半導体装置のパタ−ン形成方法 | |
KR100230798B1 (ko) | 포토 마스크 | |
EP0184820A2 (de) | Anordnung zur Ausrichtung von unbelichteten Leiterplattenrohlingen und Fotomasken zueinander, sowie Fotomasken zur Verwendung darin | |
DD156302A1 (de) | Verfahren zur ueberdeckung in der schrittweisen projektionslithographie | |
KR200148125Y1 (ko) | 포토 마스크 | |
JPH04209518A (ja) | 位置ずれ計測方法、及び露光装置の精度確認方法 | |
US5747817A (en) | One-step method for on-line lithographic pattern inspection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: G03F 9/00 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |