JP2001022051A - レチクル及び半導体装置の製造方法 - Google Patents
レチクル及び半導体装置の製造方法Info
- Publication number
- JP2001022051A JP2001022051A JP19676699A JP19676699A JP2001022051A JP 2001022051 A JP2001022051 A JP 2001022051A JP 19676699 A JP19676699 A JP 19676699A JP 19676699 A JP19676699 A JP 19676699A JP 2001022051 A JP2001022051 A JP 2001022051A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- patterns
- measurement
- reticle
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
(57)【要約】
【課題】 重ね合わせ精度測定における精度の向上を図
る。 【解決手段】 本発明のレチクルは、露光装置の投影範
囲内であり、半導体回路パターンが形成されたチップ領
域と、チップ領域以外の領域であるスクライブライン領
域に重ね合わせ精度を測定する為の測定用マークが複数
設けられる。測定用マークは、重ね合わせ精度の測定方
向（１２１）に沿って所定のピッチ（１１１）をおいて
配置された複数の主パターン（１１４）と、複数の主パ
ターンに対して測定方向の前後に各々設けられ、前記第
１パターンとのピッチ（１１２）が上記所定のピッチ
（１１１）と等しくされた補助パターン（１１３，１１
５）とから構成される。上記構成により、複数の主パタ
ーンのみに対応するレジストパターンが形成され、形成
されたレジストパターンに対して重ね合わせ精度測定が
実施される。
る。 【解決手段】 本発明のレチクルは、露光装置の投影範
囲内であり、半導体回路パターンが形成されたチップ領
域と、チップ領域以外の領域であるスクライブライン領
域に重ね合わせ精度を測定する為の測定用マークが複数
設けられる。測定用マークは、重ね合わせ精度の測定方
向（１２１）に沿って所定のピッチ（１１１）をおいて
配置された複数の主パターン（１１４）と、複数の主パ
ターンに対して測定方向の前後に各々設けられ、前記第
１パターンとのピッチ（１１２）が上記所定のピッチ
（１１１）と等しくされた補助パターン（１１３，１１
５）とから構成される。上記構成により、複数の主パタ
ーンのみに対応するレジストパターンが形成され、形成
されたレジストパターンに対して重ね合わせ精度測定が
実施される。
Description
【０００１】
【発明の属する技術分野】本発明はレチクルに関し、特
に重ね合わせ精度測定の精度向上に寄与する測定用マー
クを備えたレチクルに関する。
に重ね合わせ精度測定の精度向上に寄与する測定用マー
クを備えたレチクルに関する。
【０００２】
【従来の技術】ＵＬＳＩ（Ultra Large Scale Integ
ration）の製造工程において、リソグラフィ技術は重要
な役割を担う。リソグラフィ技術には、微細パターンが
正確に形成されると同時に、パターンが下地層に精度良
く重ね合わされることが要求される。
ration）の製造工程において、リソグラフィ技術は重要
な役割を担う。リソグラフィ技術には、微細パターンが
正確に形成されると同時に、パターンが下地層に精度良
く重ね合わされることが要求される。
【０００３】リソグラフィ技術に用いられる縮小投影露
光装置（ステッパー）のレンズは理想的には無収差であ
るべきであるが、現実には収差を有する為、ウェハ上に
転写されたパターンは必然的に歪む。この歪みには、像
としての歪みと位置としてのずれがある。この像歪み及
び位置ずれの具合は、パターンの寸法及びピッチにより
異なる。
光装置（ステッパー）のレンズは理想的には無収差であ
るべきであるが、現実には収差を有する為、ウェハ上に
転写されたパターンは必然的に歪む。この歪みには、像
としての歪みと位置としてのずれがある。この像歪み及
び位置ずれの具合は、パターンの寸法及びピッチにより
異なる。
【０００４】上記課題に対処すべく成され、本発明に関
連する公知技術として特開平１０−２１３８９５号公報
では、レチクルの重ね合わせ精度測定用マークに関する
技術が開示されている。この測定用マークは、チップ領
域の回路パターンを構成する図形と同じ寸法、形状の図
形の集合により形成される。この様に設けられた測定用
マークにおいて、チップ領域に設けられた回路パターン
とスクライブライン領域に設けられた測定用マークのパ
ターンとの間には相関が生じる為、両領域における歪み
の影響が同程度となる。従って、実素子の回路パターン
の重ね合わせ精度が忠実に再現される。
連する公知技術として特開平１０−２１３８９５号公報
では、レチクルの重ね合わせ精度測定用マークに関する
技術が開示されている。この測定用マークは、チップ領
域の回路パターンを構成する図形と同じ寸法、形状の図
形の集合により形成される。この様に設けられた測定用
マークにおいて、チップ領域に設けられた回路パターン
とスクライブライン領域に設けられた測定用マークのパ
ターンとの間には相関が生じる為、両領域における歪み
の影響が同程度となる。従って、実素子の回路パターン
の重ね合わせ精度が忠実に再現される。
【０００５】
【発明が解決しようとする課題】図６（ａ）は、上記公
知技術の発想に基づく測定用マークを示す図である。
又、本図はウェハ上のチップ領域とレチクルのパターン
との位置合わせが出来た状態における、測定用マーク
（２０１Ａ及びＢ，２０３Ａ及びＢ）と下地層の測定用
マーク（２０５Ａ及びＢ，２０７Ａ及びＢ）との配置関
係を示す。
知技術の発想に基づく測定用マークを示す図である。
又、本図はウェハ上のチップ領域とレチクルのパターン
との位置合わせが出来た状態における、測定用マーク
（２０１Ａ及びＢ，２０３Ａ及びＢ）と下地層の測定用
マーク（２０５Ａ及びＢ，２０７Ａ及びＢ）との配置関
係を示す。
【０００６】図６（ｂ）は、図６（ａ）における測定用
マーク成分２０３Ｂの領域２０９におけるパターン構造
の詳細を示す。このパターン構造は、他の測定用マーク
成分（２０１Ａ及びＢ，２０３Ａ）にも共通する。図６
（ｂ）において、７本の線パターンにより形成される線
パターン群（２１３，２１４，２１５）は、レチクルの
チップ領域に設けられたデバイスパターンのピッチと同
じピッチ２１１に基づいて形成される。
マーク成分２０３Ｂの領域２０９におけるパターン構造
の詳細を示す。このパターン構造は、他の測定用マーク
成分（２０１Ａ及びＢ，２０３Ａ）にも共通する。図６
（ｂ）において、７本の線パターンにより形成される線
パターン群（２１３，２１４，２１５）は、レチクルの
チップ領域に設けられたデバイスパターンのピッチと同
じピッチ２１１に基づいて形成される。
【０００７】図７（ａ）は、測定用マーク（図６
（ａ））が設けられたレチクルに基づいて、理想的なス
テッパー光学系による露光処理が実行された場合のウェ
ハ上のレジストパターンを示す図である。このパターン
は、レンズ収差が無い場合のレジストパターンでる。ス
テッパー光学系が無収差である場合、図７（ａ）に示さ
れる様に線パターン群の各々において、中心位置（一点
鎖線にて図示）からのずれは生じない。
（ａ））が設けられたレチクルに基づいて、理想的なス
テッパー光学系による露光処理が実行された場合のウェ
ハ上のレジストパターンを示す図である。このパターン
は、レンズ収差が無い場合のレジストパターンでる。ス
テッパー光学系が無収差である場合、図７（ａ）に示さ
れる様に線パターン群の各々において、中心位置（一点
鎖線にて図示）からのずれは生じない。
【０００８】図７（ｂ）は、測定用マーク（図６
（ａ））が設けられたレチクルに基づいて、現実のステ
ッパー光学系による露光処理が実行された場合のウェハ
上のレジストパターンを示す図である。このパターン
は、レンズ収差が有る場合のレジストパターンである。
ステッパー光学系にレンズ収差がある場合、図７（ｂ）
に示される様に線パターン群において、端部に形成され
た線パターン（２１３，２１５）のずれ量Ｃ，Ｉと、端
部に挟まれた中央部の線パターン２１４の各ずれ量Ｄ〜
Ｈとは異なる。
（ａ））が設けられたレチクルに基づいて、現実のステ
ッパー光学系による露光処理が実行された場合のウェハ
上のレジストパターンを示す図である。このパターン
は、レンズ収差が有る場合のレジストパターンである。
ステッパー光学系にレンズ収差がある場合、図７（ｂ）
に示される様に線パターン群において、端部に形成され
た線パターン（２１３，２１５）のずれ量Ｃ，Ｉと、端
部に挟まれた中央部の線パターン２１４の各ずれ量Ｄ〜
Ｈとは異なる。
【０００９】この様なずれ量の差が生じる理由は、端部
に形成された線パターン２１３，２１５は半孤立パター
ンであり、両隣から線パターンにより挟まれる中央部の
線パターン２１４とは露光時の光の回折量が異なる為で
ある。従って、端部の線パターン２１３，２１５の空間
周波数成分は、中央部の線パターン２１４の空間周波数
成分とは異なり、光学的像シフト量が異なる。
に形成された線パターン２１３，２１５は半孤立パター
ンであり、両隣から線パターンにより挟まれる中央部の
線パターン２１４とは露光時の光の回折量が異なる為で
ある。従って、端部の線パターン２１３，２１５の空間
周波数成分は、中央部の線パターン２１４の空間周波数
成分とは異なり、光学的像シフト量が異なる。
【００１０】上記空間周波数の違いにより光学系のコマ
収差の影響が異なる。結果的に、レチクルのチップ領域
に設けられたデバイスパターンの重ねずれ量と、測定用
マークの線パターン群の重ねずれ量とが一致せず、重ね
合わせ誤差が生じる。これは重ね合わせ精度測定におい
て、端部に形成された線パターン２１３，２１５（図８
（ａ）参照）は、エッジとして検出される為（図８
（ｂ）参照）、レチクルのチップ領域に設けられたデバ
イスパターンの空間周波数とは異なる空間周波数のパタ
ーンが計測されることによる。
収差の影響が異なる。結果的に、レチクルのチップ領域
に設けられたデバイスパターンの重ねずれ量と、測定用
マークの線パターン群の重ねずれ量とが一致せず、重ね
合わせ誤差が生じる。これは重ね合わせ精度測定におい
て、端部に形成された線パターン２１３，２１５（図８
（ａ）参照）は、エッジとして検出される為（図８
（ｂ）参照）、レチクルのチップ領域に設けられたデバ
イスパターンの空間周波数とは異なる空間周波数のパタ
ーンが計測されることによる。
【００１１】上記中央部に形成された線パターンの空間
周波数の特性が維持されることにより、重ね合わせ精度
測定における重ね合わせ誤差を低減する測定用マークを
備えたレチクルが望まれる。空間周波数の特性が維持さ
れる為に、チップ領域に設けられた回路パターン（実デ
バイスパターン）のピッチと実質的に等しいピッチに基
づいて複数のパターンが測定用パターンとして形成さ
れ、更に、複数のパターンのうち空間周波数の特性の変
化に影響を与えるパターンが着目され、より簡易な改造
が施されることが望まれる。
周波数の特性が維持されることにより、重ね合わせ精度
測定における重ね合わせ誤差を低減する測定用マークを
備えたレチクルが望まれる。空間周波数の特性が維持さ
れる為に、チップ領域に設けられた回路パターン（実デ
バイスパターン）のピッチと実質的に等しいピッチに基
づいて複数のパターンが測定用パターンとして形成さ
れ、更に、複数のパターンのうち空間周波数の特性の変
化に影響を与えるパターンが着目され、より簡易な改造
が施されることが望まれる。
【００１２】本発明の目的は上記課題に基づいて、重ね
合わせ精度測定の精度向上に寄与する測定用マークを備
えたレチクルを提供することにある。又、本発明の他の
目的は、最終的に製造される半導体装置（半導体集積回
路）の見地から、上記レチクルを考慮した半導体装置の
製造方法を提供することにある。
合わせ精度測定の精度向上に寄与する測定用マークを備
えたレチクルを提供することにある。又、本発明の他の
目的は、最終的に製造される半導体装置（半導体集積回
路）の見地から、上記レチクルを考慮した半導体装置の
製造方法を提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成する為に
本発明のレチクル（図１参照）は、露光装置の投影範囲
内であって、半導体回路パターンが形成される第１領域
（１２）以外の第２領域（１４）に重ね合わせ精度を測
定する為の測定用マーク（１６）が複数設けられたレチ
クルである。この測定用マーク（図２参照）は、上記重
ね合わせ精度の測定方向（１２１）に沿って所定の相互
間隔（１１１）をおいて配置された複数の第１パターン
（１１４）と、測定方向に関して該複数の第１パターン
の前後に各々設けられ、第１パターンとの間隔（１１
２）が上記所定の相互間隔（１１１）と等しくされた第
２パターン（１１３，１１５）とから成る。
本発明のレチクル（図１参照）は、露光装置の投影範囲
内であって、半導体回路パターンが形成される第１領域
（１２）以外の第２領域（１４）に重ね合わせ精度を測
定する為の測定用マーク（１６）が複数設けられたレチ
クルである。この測定用マーク（図２参照）は、上記重
ね合わせ精度の測定方向（１２１）に沿って所定の相互
間隔（１１１）をおいて配置された複数の第１パターン
（１１４）と、測定方向に関して該複数の第１パターン
の前後に各々設けられ、第１パターンとの間隔（１１
２）が上記所定の相互間隔（１１１）と等しくされた第
２パターン（１１３，１１５）とから成る。
【００１４】上記所定の相互間隔（１１１）は、上記半
導体回路パターンのパターンピッチと実質的に等しいこ
とが好ましい。この場合、重ね合わせ精度の再現性が向
上される。又、第２パターンの幅（１１７，１１９）
は、露光限界となる幅よりも狭く形成されることが好ま
しい。この場合、第２パターン（１１３，１１５）は露
光過程において解像されない為、複数の第１パターン
（１１４）の空間周波数特性が実質的に維持された状態
で重ね合わせ精度測定が実行される。更に、複数の第１
パターン（１１４）の各々と第２パターン（１１３，１
１５）は、線パターンであることが好ましい。この場
合、第１領域（１２）に形成された回路パターンのピッ
チと等しいピッチ（１１１）に基づくパターン形成が容
易となり、重ね合わせ精度がより向上される。
導体回路パターンのパターンピッチと実質的に等しいこ
とが好ましい。この場合、重ね合わせ精度の再現性が向
上される。又、第２パターンの幅（１１７，１１９）
は、露光限界となる幅よりも狭く形成されることが好ま
しい。この場合、第２パターン（１１３，１１５）は露
光過程において解像されない為、複数の第１パターン
（１１４）の空間周波数特性が実質的に維持された状態
で重ね合わせ精度測定が実行される。更に、複数の第１
パターン（１１４）の各々と第２パターン（１１３，１
１５）は、線パターンであることが好ましい。この場
合、第１領域（１２）に形成された回路パターンのピッ
チと等しいピッチ（１１１）に基づくパターン形成が容
易となり、重ね合わせ精度がより向上される。
【００１５】本発明の他の観点における半導体装置の製
造方法は、形成過程と、露光過程と、現像過程と、除去
過程と、測定過程と、エッチング過程と、上記６過程に
基づく繰返し過程とから実現される。形成過程では、半
導体ウェハ上にフォトレジスト層が形成される。露光過
程では、露光装置の投影範囲内であって、半導体回路パ
ターンが形成される第１領域以外の第２領域に重ね合わ
せ精度を測定する為の測定用マークが、上記重ね合わせ
精度の測定方向に沿って所定の相互間隔をおいて配置さ
れた複数のパターンにより複数設けられたレチクルに基
づいて露光される。形成過程では、露光領域に対し現像
処理を施して、レジストパターンが形成される。除去過
程では、レジストパターンにおいて、上記複数のパター
ンのうち両端に配置されるパターンに対応するレジスト
パターンが除去される。測定過程では、上記複数パター
ンに対応するレジストパターンのうち、除去されたレジ
ストパターン以外のレジストパターンを用いて重ね合わ
せ精度の測定が実施される。エッチング過程では、上記
測定に用いられたレジストパターに対してエッチング処
理が施される。更に、繰返し過程では、上記回路パター
ンと異なる回路パターンを有するレチクル毎に上記フォ
トレジスト層形成、露光、レジストパタン形成、除去、
測定、及びエッチング過程が繰返される。
造方法は、形成過程と、露光過程と、現像過程と、除去
過程と、測定過程と、エッチング過程と、上記６過程に
基づく繰返し過程とから実現される。形成過程では、半
導体ウェハ上にフォトレジスト層が形成される。露光過
程では、露光装置の投影範囲内であって、半導体回路パ
ターンが形成される第１領域以外の第２領域に重ね合わ
せ精度を測定する為の測定用マークが、上記重ね合わせ
精度の測定方向に沿って所定の相互間隔をおいて配置さ
れた複数のパターンにより複数設けられたレチクルに基
づいて露光される。形成過程では、露光領域に対し現像
処理を施して、レジストパターンが形成される。除去過
程では、レジストパターンにおいて、上記複数のパター
ンのうち両端に配置されるパターンに対応するレジスト
パターンが除去される。測定過程では、上記複数パター
ンに対応するレジストパターンのうち、除去されたレジ
ストパターン以外のレジストパターンを用いて重ね合わ
せ精度の測定が実施される。エッチング過程では、上記
測定に用いられたレジストパターに対してエッチング処
理が施される。更に、繰返し過程では、上記回路パター
ンと異なる回路パターンを有するレチクル毎に上記フォ
トレジスト層形成、露光、レジストパタン形成、除去、
測定、及びエッチング過程が繰返される。
【００１６】上記手順が実施された場合、測定用マーク
に対応するレジストパターンのうち、上記除去されたレ
ジストパターン以外のレジストパターンの空間周波数特
性が実質的に維持された状態で重ね合わせ精度測定が実
行される。更に、複数のパターンの各々は、線パターン
であることが好ましい。この場合、回路パターンのピッ
チと等しいピッチ（１１１）に基づくパターンが形成さ
れる為、重ね合わせ精度がより向上される。
に対応するレジストパターンのうち、上記除去されたレ
ジストパターン以外のレジストパターンの空間周波数特
性が実質的に維持された状態で重ね合わせ精度測定が実
行される。更に、複数のパターンの各々は、線パターン
であることが好ましい。この場合、回路パターンのピッ
チと等しいピッチ（１１１）に基づくパターンが形成さ
れる為、重ね合わせ精度がより向上される。
【００１７】尚、上記構成要件に付された符号は本発明
の理解を容易にするためにふされたものであり、特許請
求項の範囲の解釈に際して参酌されるべきではない。
の理解を容易にするためにふされたものであり、特許請
求項の範囲の解釈に際して参酌されるべきではない。
【００１８】
【発明の実施の形態】本発明の実施の形態を添付図面と
対応して詳細に説明する。図１及び図２は、本発明の実
施の形態に係るレチクルを示す図である。
対応して詳細に説明する。図１及び図２は、本発明の実
施の形態に係るレチクルを示す図である。
【００１９】図１（ａ）に示される様に、本発明のレチ
クル１０の表面には、複数（図示例では２）のチップ領
域（第１領域）１２が配置される。チップ領域１２に
は、ウェハ（図示せず）上の絶縁膜（図示せず）のチッ
プ領域に転写すべき半導体回路パターン（以下、回路パ
ターンと呼ぶ。コンタクトホールパターン、配線パター
ン等）が形成される。尚、レチクル１０の表面に設けら
れる回路パターンの数（図示例では２）は、一般に１回
の露光ショットでウェハ上に投影されるチップ数と同数
とされる。
クル１０の表面には、複数（図示例では２）のチップ領
域（第１領域）１２が配置される。チップ領域１２に
は、ウェハ（図示せず）上の絶縁膜（図示せず）のチッ
プ領域に転写すべき半導体回路パターン（以下、回路パ
ターンと呼ぶ。コンタクトホールパターン、配線パター
ン等）が形成される。尚、レチクル１０の表面に設けら
れる回路パターンの数（図示例では２）は、一般に１回
の露光ショットでウェハ上に投影されるチップ数と同数
とされる。
【００２０】レチクル１０の表面におけるチップ領域１
２以外の領域（一般に各チップ領域１２の周囲）は、重
ね合わせ精度の測定に用いられる測定用マーク１６が形
成されるスクライブライン領域（第２領域）１４であ
る。即ち、露光装置（図示せず）の投影範囲内であっ
て、チップ領域１２以外の領域、特にその周囲の領域が
スクライブライン領域１４となっている。図示例では、
測定用マーク１６はレチクル１０の４隅の各々と、２つ
のチップ領域１２との間とに設けられている。
２以外の領域（一般に各チップ領域１２の周囲）は、重
ね合わせ精度の測定に用いられる測定用マーク１６が形
成されるスクライブライン領域（第２領域）１４であ
る。即ち、露光装置（図示せず）の投影範囲内であっ
て、チップ領域１２以外の領域、特にその周囲の領域が
スクライブライン領域１４となっている。図示例では、
測定用マーク１６はレチクル１０の４隅の各々と、２つ
のチップ領域１２との間とに設けられている。
【００２１】図１（ｂ）は、図１（ａ）に示された測定
用マーク１６の詳細を示す図である。測定用マーク１６
としてバーインバーターゲットが示されるが、本発明を
限定するものではない。又、図１（ｂ）には、測定用マ
ーク（１０１Ａ及び１０１Ｂ、１０３Ａ及び１０３Ｂ）
の内側に下地層の測定用マーク（１０５Ａ及びＢ、１０
７Ａ及びＢ）が示される。この状態は、レチクル１０を
用いてショットする際に、ウェハ上のチップ領域とレチ
クル１０のマスクパターンとの位置合わせが出来た状態
である。
用マーク１６の詳細を示す図である。測定用マーク１６
としてバーインバーターゲットが示されるが、本発明を
限定するものではない。又、図１（ｂ）には、測定用マ
ーク（１０１Ａ及び１０１Ｂ、１０３Ａ及び１０３Ｂ）
の内側に下地層の測定用マーク（１０５Ａ及びＢ、１０
７Ａ及びＢ）が示される。この状態は、レチクル１０を
用いてショットする際に、ウェハ上のチップ領域とレチ
クル１０のマスクパターンとの位置合わせが出来た状態
である。
【００２２】図１（ｂ）における矢印１２１は、重ね合
わせ精度測定の測定方向を示す。例えば、マーク成分１
０３Ａとマーク成分１０７Ａ間の中心間或いはエッジ間
の距離、マーク成分１０３Ｂとマーク成分１０７Ｂ間の
中心間或いはエッジ間の距離が算出される。
わせ精度測定の測定方向を示す。例えば、マーク成分１
０３Ａとマーク成分１０７Ａ間の中心間或いはエッジ間
の距離、マーク成分１０３Ｂとマーク成分１０７Ｂ間の
中心間或いはエッジ間の距離が算出される。
【００２３】図２（ａ）は、図１（ｂ）のマーク成分１
０３Ｂの領域１０９におけるパターン構造の詳細図であ
る。このパターン構造は、他のマーク成分（１０１Ａ及
びＢ，１０３Ａ）にも共通する。図２（ａ）に示される
測定用マークは、複数の主パターン（第１パターン）１
１４と補助パターン（第２パターン）１１３，１１５と
から形成される。複数の主パターン１１４は、補助パタ
ーン１１３，１１５によりその両端が挟まれる様に配置
される。
０３Ｂの領域１０９におけるパターン構造の詳細図であ
る。このパターン構造は、他のマーク成分（１０１Ａ及
びＢ，１０３Ａ）にも共通する。図２（ａ）に示される
測定用マークは、複数の主パターン（第１パターン）１
１４と補助パターン（第２パターン）１１３，１１５と
から形成される。複数の主パターン１１４は、補助パタ
ーン１１３，１１５によりその両端が挟まれる様に配置
される。
【００２４】複数の主パターン１１４は、重ね合わせ精
度の測定方向１２１に沿って配置される。相互に配置さ
れるパターン中心間隔（以下、ピッチと呼ぶ）１１１
は、図１（ａ）に示されるチップ領域１２に形成された
回路パターンのパターンピッチ（所定の相互間隔）と実
質的に一致する。これにより、回路パターンと測定マー
ク間の光学的条件が同じになる。
度の測定方向１２１に沿って配置される。相互に配置さ
れるパターン中心間隔（以下、ピッチと呼ぶ）１１１
は、図１（ａ）に示されるチップ領域１２に形成された
回路パターンのパターンピッチ（所定の相互間隔）と実
質的に一致する。これにより、回路パターンと測定マー
ク間の光学的条件が同じになる。
【００２５】測定方向１２１に関して複数の主パターン
１１４の前後には補助パターン１１３，１１５が配置さ
れる。補助パターン１１３，１１５と主パターン１１４
との間隔１１２は、複数の主パターン１１４の相互間隔
１１１に等しい。
１１４の前後には補助パターン１１３，１１５が配置さ
れる。補助パターン１１３，１１５と主パターン１１４
との間隔１１２は、複数の主パターン１１４の相互間隔
１１１に等しい。
【００２６】補助パターン１１３，１１５のパターン幅
１１７，１１９は、実際にウェハに転写（解像）されな
い様に、露光限界となる幅以下の幅で形成される。複数
の主パターン１１４のうち、両端に配置される２つの主
パターン１１４の外側には補助パターン１１３，１１５
が有る為、光学的な条件はこれらの内側に配置される３
つの第１パターン１１４と同じになる。従って、複数の
主パターン１１４の空間周波数特性が実質的に同一に維
持され、重ね合わせ精度測定の際の重ね合わせ誤差の発
生が防止される。
１１７，１１９は、実際にウェハに転写（解像）されな
い様に、露光限界となる幅以下の幅で形成される。複数
の主パターン１１４のうち、両端に配置される２つの主
パターン１１４の外側には補助パターン１１３，１１５
が有る為、光学的な条件はこれらの内側に配置される３
つの第１パターン１１４と同じになる。従って、複数の
主パターン１１４の空間周波数特性が実質的に同一に維
持され、重ね合わせ精度測定の際の重ね合わせ誤差の発
生が防止される。
【００２７】尚、本実施の形態では、複数の主パターン
１１４及び補助パターン１１３，１１５は、線パターン
として形成されるが本発明を限定しない。複数の主パタ
ーン１１４の空間周波数の特性が実質的に同一に維持さ
れれば良い。例えば、重ね合わせ精度の測定時の走査奇
跡（測定方向）１２１に沿って配置される孤立点のパタ
ーンが適用されても良い。
１１４及び補助パターン１１３，１１５は、線パターン
として形成されるが本発明を限定しない。複数の主パタ
ーン１１４の空間周波数の特性が実質的に同一に維持さ
れれば良い。例えば、重ね合わせ精度の測定時の走査奇
跡（測定方向）１２１に沿って配置される孤立点のパタ
ーンが適用されても良い。
【００２８】図２（ｂ）に示されるパターン構造図は、
図２（ａ）に示された補助パターン１１３，１１５の数
を複数の主パターン１１４の両端方向に増やした場合を
示す。この場合、複数のパターン１１４の光学的条件が
より維持される。従って、重ね合わせ精度測定の際の重
ね合わせ誤差の発生がより防止される。
図２（ａ）に示された補助パターン１１３，１１５の数
を複数の主パターン１１４の両端方向に増やした場合を
示す。この場合、複数のパターン１１４の光学的条件が
より維持される。従って、重ね合わせ精度測定の際の重
ね合わせ誤差の発生がより防止される。
【００２９】図３は、図２（ａ）に示されたパターン構
造のレチクルに対して露光処理を行った場合（実線にて
図示）の強度分布図である。本図では、図５に示された
従来のパターン構造に基づいて、露光光学系が理想的な
場合（点線）と、レンズ収差が存在する場合（一点鎖
線）とが示される。光強度の閾値Ｚ以下の強度値におい
てレジストパターンがウェハ上に形成される。従って、
本願発明のパタン構造に依れば、側パターン１１３，１
１５は解像されない限界幅以下の幅で形成される為、レ
ジストパターンとしてウェハ上に形成されない。
造のレチクルに対して露光処理を行った場合（実線にて
図示）の強度分布図である。本図では、図５に示された
従来のパターン構造に基づいて、露光光学系が理想的な
場合（点線）と、レンズ収差が存在する場合（一点鎖
線）とが示される。光強度の閾値Ｚ以下の強度値におい
てレジストパターンがウェハ上に形成される。従って、
本願発明のパタン構造に依れば、側パターン１１３，１
１５は解像されない限界幅以下の幅で形成される為、レ
ジストパターンとしてウェハ上に形成されない。
【００３０】図４は、図３に示された本発明のパターン
構造に対する露光処理を経て、ウェハ上に形成されたレ
ジストパターンの様子を示す図である。各パターンの中
心位置のずれ量（Ｊ〜Ｎ）は実質的に等しい。
構造に対する露光処理を経て、ウェハ上に形成されたレ
ジストパターンの様子を示す図である。各パターンの中
心位置のずれ量（Ｊ〜Ｎ）は実質的に等しい。
【００３１】本実施の形態において、補助パターン１１
３，１１５は露光限界の幅以下に形成されウェハ上には
対応するレジストパターンは形成されない。以下に、補
助パターン１１３，１１５が複数の主パターン１１４と
露光限界の幅以上に形成された場合を示す。この場合、
最終的に製造される半導体集積回路の見地から製造方法
を示す。
３，１１５は露光限界の幅以下に形成されウェハ上には
対応するレジストパターンは形成されない。以下に、補
助パターン１１３，１１５が複数の主パターン１１４と
露光限界の幅以上に形成された場合を示す。この場合、
最終的に製造される半導体集積回路の見地から製造方法
を示す。
【００３２】本製造方法において、図２（ａ）に示され
た補助パターン１１３，１１５は、複数の主パターン１
１４の幅と同じ幅（露光限界以上の幅）で形成され、露
光処理を経て重ね合わせ精度測定が実施される前に補助
パターンに対応するレジストパターンがウェハ上から除
去される。
た補助パターン１１３，１１５は、複数の主パターン１
１４の幅と同じ幅（露光限界以上の幅）で形成され、露
光処理を経て重ね合わせ精度測定が実施される前に補助
パターンに対応するレジストパターンがウェハ上から除
去される。
【００３３】図５は、上記製造方法の概念を示すフロチ
ャート図である。前提となる第１の回路パターンが形成
された第１のレチクルに基づいて、以下の処理が施され
る。始めに、フォトレジスト膜がウェハ上に形成され
る。次に、第１のレチクルに基づいて露光、現像処理が
行われ、第１の回路パターンに基づくレジストパターン
が形成される。この時、上記複数の主パターンと同じ幅
で形成された補助パターンは解像される。
ャート図である。前提となる第１の回路パターンが形成
された第１のレチクルに基づいて、以下の処理が施され
る。始めに、フォトレジスト膜がウェハ上に形成され
る。次に、第１のレチクルに基づいて露光、現像処理が
行われ、第１の回路パターンに基づくレジストパターン
が形成される。この時、上記複数の主パターンと同じ幅
で形成された補助パターンは解像される。
【００３４】次に、上記レジストパターンにおいて、補
助パターンに対応するレジストパターンが除去され、除
去されたレジストパターン以外のレジストパターンに基
づいてエッチング処理が行われる。以上により第１のレ
チクルに対応する第１の処理が実行される。複数の主パ
ターン１１４に対応するレジストパターンで形成された
第１の測定用マークが、第１の処理において形成され
る。
助パターンに対応するレジストパターンが除去され、除
去されたレジストパターン以外のレジストパターンに基
づいてエッチング処理が行われる。以上により第１のレ
チクルに対応する第１の処理が実行される。複数の主パ
ターン１１４に対応するレジストパターンで形成された
第１の測定用マークが、第１の処理において形成され
る。
【００３５】次に、第２の回路パターンが形成された第
２のレチクルに基づいて以下の処理が施される。始めに
上記第１の処理が施されたウェハ上に、フォトレジスト
膜が形成される（ステップＳ１０１）。次に、第２のフ
ォトマスクに基づいて露光処理が行われ（ステップＳ１
０２）、続いて現像処理が行われ第２の回路パターンに
基づくレジストパターンが形成される（ステップＳ１０
３）。
２のレチクルに基づいて以下の処理が施される。始めに
上記第１の処理が施されたウェハ上に、フォトレジスト
膜が形成される（ステップＳ１０１）。次に、第２のフ
ォトマスクに基づいて露光処理が行われ（ステップＳ１
０２）、続いて現像処理が行われ第２の回路パターンに
基づくレジストパターンが形成される（ステップＳ１０
３）。
【００３６】次に、上記レジストパターンにおいて、補
助パターンに対応するレジストパターンが除去される
（ステップＳ１０４）。第２のレチクルにおける複数の
主パターンに対応するレジストパターンのうち、上記除
去されたレジストパターン以外のレジストパターン（第
２の測定用マーク）を用いて重ね合わせ精度の測定が実
施される（ステップＳ１０５）。
助パターンに対応するレジストパターンが除去される
（ステップＳ１０４）。第２のレチクルにおける複数の
主パターンに対応するレジストパターンのうち、上記除
去されたレジストパターン以外のレジストパターン（第
２の測定用マーク）を用いて重ね合わせ精度の測定が実
施される（ステップＳ１０５）。
【００３７】ステップＳ１０５において、第１の処理で
形成された第１の測定用マークと、第２の測定用マーク
とにおける所定位置の間隔に基づいて重ね合わせ精度の
測定が行われる。この場合、補助パターンに対応するレ
ジストパターンが測定の対象から外されている為、重ね
ずれ誤差の発生が防止される。
形成された第１の測定用マークと、第２の測定用マーク
とにおける所定位置の間隔に基づいて重ね合わせ精度の
測定が行われる。この場合、補助パターンに対応するレ
ジストパターンが測定の対象から外されている為、重ね
ずれ誤差の発生が防止される。
【００３８】次に、除去されたレジストパターン以外の
レジストパターンに基づいてエッチング処理が行われる
（ステップＳ１０６）。以上により、第２のレチクルに
対応する第２の処理が実行される。
レジストパターンに基づいてエッチング処理が行われる
（ステップＳ１０６）。以上により、第２のレチクルに
対応する第２の処理が実行される。
【００３９】更に、第３の回路パターンが形成された第
３のレチクルが存在する場合、即ち前の回路パターンと
異なる回路パターンが形成されたレチクルが次に存在す
る場合（ステップＳ１０７，Ｙｅｓ）、上記ステップＳ
１０１からステップＳ１０６の処理が繰返し実行され
る。尚、ステップＳ１０１の処理の前には、ウェハに転
写すべき回路パターンに基づいて酸化膜形成、或いはＣ
ＶＤ（Chemical VaporDeposition）等の膜形成処理が
適宜実行される。
３のレチクルが存在する場合、即ち前の回路パターンと
異なる回路パターンが形成されたレチクルが次に存在す
る場合（ステップＳ１０７，Ｙｅｓ）、上記ステップＳ
１０１からステップＳ１０６の処理が繰返し実行され
る。尚、ステップＳ１０１の処理の前には、ウェハに転
写すべき回路パターンに基づいて酸化膜形成、或いはＣ
ＶＤ（Chemical VaporDeposition）等の膜形成処理が
適宜実行される。
【００４０】
【発明の効果】本発明によるレチクルは、回路パターン
と同じピッチに基づいて測定用マークを形成し、更に空
間周波数特性の維持を図ることにより、重ね合わせ精度
測定の精度を向上する。
と同じピッチに基づいて測定用マークを形成し、更に空
間周波数特性の維持を図ることにより、重ね合わせ精度
測定の精度を向上する。
【図１】 本発明のレチクル及び測定用マークの配置を
示す図である。
示す図である。
【図２】 本発明のレチクルにおける測定用マークのパ
ターン構造を示す図である。
ターン構造を示す図である。
【図３】 本発明のレチクルを用いた露光時の光強度特
性を示す図である。
性を示す図である。
【図４】 本発明のレチクルを用いて露光した場合に形
成されたレジストパターンの配置を説明する図である。
成されたレジストパターンの配置を説明する図である。
【図５】 本発明の他の観点における半導体集積回路の
製造方法を示すフローチャート図である。
製造方法を示すフローチャート図である。
【図６】 従来のレチクルにおける測定用マークの配置
及びパターン構造を示す図である。
及びパターン構造を示す図である。
【図７】 従来のレチクルを用いて露光した場合に形成
されたレジストパターンの配置を説明する図である。
されたレジストパターンの配置を説明する図である。
【図８】 重ね合わせ精度測定において測定用マークの
パターンが検出される様子を示す図である。
パターンが検出される様子を示す図である。
１０ ：レチクル １２ ：チップ領域（第１領域） １４ ：スクライブライン領域（第２領域） １６ ：測定用マーク １０１Ａ、１０１Ｂ、１０３Ａ、１０３Ｂ、１０５Ａ、
１０５Ｂ、１０７Ａ、１０７Ｂ、２０１Ａ、２０１Ｂ、
２０３Ａ、２０３Ｂ、２０５Ａ、２０５Ｂ、２０７Ａ、
２０７Ｂ：（測定用）マーク成分 １０９、１０９’、２０９：領域 １１１、１１２、２１１ ：ピッチ １１３、１１５：補助パターン １１４ ：主パターン １１７、１１９：補助パターンの幅 １２１ ：測定方向 ２１３、２１５：端部に形成された線パターン ２１４ ：中央部に形成された線パターン
１０５Ｂ、１０７Ａ、１０７Ｂ、２０１Ａ、２０１Ｂ、
２０３Ａ、２０３Ｂ、２０５Ａ、２０５Ｂ、２０７Ａ、
２０７Ｂ：（測定用）マーク成分 １０９、１０９’、２０９：領域 １１１、１１２、２１１ ：ピッチ １１３、１１５：補助パターン １１４ ：主パターン １１７、１１９：補助パターンの幅 １２１ ：測定方向 ２１３、２１５：端部に形成された線パターン ２１４ ：中央部に形成された線パターン
Claims (7)
- 【請求項１】 露光装置の投影範囲内であって、半導体
回路パターンが形成される第１領域以外の第２領域に重
ね合わせ精度を測定する為の測定用マークが複数設けら
れたレチクルにおいて、 前記測定用マークは、前記重ね合わせ精度の測定方向に
沿って所定の相互間隔をおいて配置された複数の第１パ
ターンと、前記測定方向に関して前記複数の第１パター
ンの前後に各々設けられ、前記第１パターンとの間隔が
前記所定の相互間隔と等しくされた第２パターンとから
成ることを特徴とするレチクル。 - 【請求項２】 前記所定の相互間隔は、前記半導体回路
パターンのパターンピッチと実質的に等しいことを特徴
とする請求項１記載のレチクル。 - 【請求項３】 前記第２パターンの幅は、露光限界とな
る幅よりも狭く形成されることを特徴とする請求項１記
載のレチクル。 - 【請求項４】 前記第１パターンと前記第２パターン
は、線パターンであることを特徴とする請求項１記載の
レチクル。 - 【請求項５】 半導体ウェハ上にフォトレジスト層を形
成する過程と、 露光装置の投影範囲内であって、半導体回路パターンが
形成される第１領域以外の第２領域に重ね合わせ精度を
測定する為の測定用マークが、前記重ね合わせ精度の測
定方向に沿って所定の相互間隔をおいて配置された複数
のパターンにより複数設けられたレチクルに基づいて露
光する過程と、 前記露光領域に対して現像を施し、レジストパターンを
形成する過程と、 前記レジストパターンにおいて、前記複数のパターンの
うち両端に配置されるパターンに対応するレジストパタ
ーンを除去する過程と、 前記複数のパターンに対応するレジストパターンのう
ち、前記除去されたレジストパターン以外のレジストパ
ターンを用いて前記測定を実行する過程と、 前記測定に用いられたレジストパターンに対してエッチ
ングを施す過程と、から成ることを特徴とする半導体装
置の製造方法。 - 【請求項６】前記フォトレジスト層を形成する過程、前
記露光する過程、前記レジストパターンを形成する過
程、前記除去する過程、前記測定する過程及び前記エッ
チング過程を前記回路パターンと異なる回路パターンを
有するレチクル毎に繰り返す過程とを更に備えることを
特徴とする請求項５記載の半導体装置の製造方法。 - 【請求項７】 前記複数のパターンの各々は、線パター
ンであることを特徴とする請求項５記載の半導体装置の
製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19676699A JP3371852B2 (ja) | 1999-07-09 | 1999-07-09 | レチクル |
| US09/611,580 US6670632B1 (en) | 1999-07-09 | 2000-07-05 | Reticle and method of fabricating semiconductor device |
| CN001207164A CN100407051C (zh) | 1999-07-09 | 2000-07-07 | 用于制造半导体器件的标线片 |
| KR10-2000-0039098A KR100375146B1 (ko) | 1999-07-09 | 2000-07-08 | 레티클 및 반도체장치의 제조방법 |
| GB0128504A GB2367146B (en) | 1999-07-09 | 2000-07-10 | Method of fabricating a semiconductor device |
| GB0016949A GB2358714B (en) | 1999-07-09 | 2000-07-10 | Reticle |
| US10/056,540 US6645823B2 (en) | 1999-07-09 | 2002-01-25 | Reticle and method of fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19676699A JP3371852B2 (ja) | 1999-07-09 | 1999-07-09 | レチクル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001022051A true JP2001022051A (ja) | 2001-01-26 |
| JP3371852B2 JP3371852B2 (ja) | 2003-01-27 |
Family
ID=16363276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19676699A Expired - Fee Related JP3371852B2 (ja) | 1999-07-09 | 1999-07-09 | レチクル |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6670632B1 (ja) |
| JP (1) | JP3371852B2 (ja) |
| KR (1) | KR100375146B1 (ja) |
| CN (1) | CN100407051C (ja) |
| GB (1) | GB2358714B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6953733B2 (en) | 2001-04-13 | 2005-10-11 | Oki Electric Industry Co., Ltd. | Method of manufacturing alignment mark and aligning method using the same |
| JP2007180547A (ja) * | 2005-12-27 | 2007-07-12 | Asml Netherlands Bv | リソグラフィ装置、パターニングデバイスおよびデバイス製造方法 |
| JP2007183404A (ja) * | 2006-01-06 | 2007-07-19 | Elpida Memory Inc | 回路パターン露光方法及びマスク |
| JP2008225224A (ja) * | 2007-03-14 | 2008-09-25 | Toshiba Corp | フォトマスク、フォトマスク重ね合わせ補正方法、及び半導体装置の製造方法 |
| US7466413B2 (en) | 2003-07-11 | 2008-12-16 | Asml Netherlands B.V. | Marker structure, mask pattern, alignment method and lithographic method and apparatus |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6914017B1 (en) * | 2000-08-30 | 2005-07-05 | Micron Technology, Inc. | Residue free overlay target |
| JP2002148782A (ja) * | 2000-11-10 | 2002-05-22 | Nec Corp | アライメントマーク |
| JP4011353B2 (ja) * | 2002-01-31 | 2007-11-21 | 沖電気工業株式会社 | 合わせ測定用のレジストパターン |
| WO2004008201A2 (en) * | 2002-07-11 | 2004-01-22 | Hymite A/S | Accurate positioning of components of an optical assembly |
| JP2004120515A (ja) * | 2002-09-27 | 2004-04-15 | Oki Electric Ind Co Ltd | フェーズロックループ回路 |
| EP1498779A3 (en) * | 2003-07-11 | 2005-03-23 | ASML Netherlands B.V. | Marker structure for alignment or overlay |
| US6967709B2 (en) * | 2003-11-26 | 2005-11-22 | International Business Machines Corporation | Overlay and CD process window structure |
| JP2007173375A (ja) * | 2005-12-20 | 2007-07-05 | Nec Corp | 複合実装デバイス及びその製造方法 |
| KR100928505B1 (ko) * | 2007-10-22 | 2009-11-26 | 주식회사 동부하이텍 | 반도체 소자 제작 방법 및 장치 |
| SG153747A1 (en) | 2007-12-13 | 2009-07-29 | Asml Netherlands Bv | Alignment method, alignment system and product with alignment mark |
| JP5006889B2 (ja) * | 2008-02-21 | 2012-08-22 | エーエスエムエル ネザーランズ ビー．ブイ． | 粗ウェーハ位置合わせ用マーク構造及びこのようなマーク構造の製造方法 |
| JP2009216844A (ja) * | 2008-03-10 | 2009-09-24 | Seiko Instruments Inc | 縮小投影露光装置用レチクルおよびそれを用いた露光方法 |
| CN101924013B (zh) * | 2009-06-17 | 2012-10-03 | 上海华虹Nec电子有限公司 | 一种增强外延后光刻套准精度的方法 |
| US8329360B2 (en) * | 2009-12-04 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus of providing overlay |
| CN102314073A (zh) * | 2010-07-02 | 2012-01-11 | 无锡华润上华半导体有限公司 | 光刻版及其套刻方法 |
| US9470987B1 (en) * | 2015-10-22 | 2016-10-18 | United Microelectronics Corp. | Overlay mask |
| US10461038B1 (en) * | 2018-08-31 | 2019-10-29 | Micron Technology, Inc. | Methods of alignment marking semiconductor wafers, and semiconductor packages having portions of alignment markings |
| CN109860153B (zh) * | 2019-03-29 | 2020-08-04 | 长江存储科技有限责任公司 | 集成电路器件、形成对准测量图形的方法以及光掩模 |
| CN110600414A (zh) * | 2019-08-01 | 2019-12-20 | 中国科学院微电子研究所 | 晶圆异构对准方法及装置 |
Family Cites Families (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US436563A (en) * | 1890-09-16 | Matthias n | ||
| US435740A (en) * | 1890-09-02 | Thill-tug | ||
| JPS58102939A (ja) | 1981-12-15 | 1983-06-18 | Canon Inc | マスクアライナ−用マスク及びマスクアライナ− |
| US4759626A (en) | 1986-11-10 | 1988-07-26 | Hewlett-Packard Company | Determination of best focus for step and repeat projection aligners |
| JPH01260818A (ja) * | 1988-04-12 | 1989-10-18 | Mitsubishi Electric Corp | アライメントマークの付設構造 |
| JPH02112222A (ja) * | 1988-10-21 | 1990-04-24 | Toshiba Corp | 位置検出用マーク |
| JPH02152220A (ja) * | 1988-12-02 | 1990-06-12 | Canon Inc | 位置合せ方法 |
| JP2918051B2 (ja) * | 1989-12-18 | 1999-07-12 | 富士通株式会社 | 電子ビーム露光装置 |
| JP2594660B2 (ja) | 1990-02-06 | 1997-03-26 | 富士通株式会社 | 荷電粒子ビーム露光方法 |
| JP3017839B2 (ja) * | 1991-06-10 | 2000-03-13 | 東芝機械株式会社 | 欠陥検査方法及び検査装置 |
| US5242770A (en) | 1992-01-16 | 1993-09-07 | Microunity Systems Engineering, Inc. | Mask for photolithography |
| JP3328323B2 (ja) * | 1992-07-20 | 2002-09-24 | 株式会社日立製作所 | 位相シフトマスクの製造方法および半導体集積回路装置の製造方法 |
| KR970009208B1 (en) * | 1993-07-26 | 1997-06-07 | Lg Electronics Inc | Cathode structure of electron gun for crt |
| US5365072A (en) * | 1993-08-30 | 1994-11-15 | The United States Of America As Represented By The Secretary Of The Navy | Repositionable substrate for microscopes |
| US5667918A (en) | 1993-09-27 | 1997-09-16 | Micron Technology, Inc. | Method of lithography using reticle pattern blinders |
| KR970010666B1 (ko) * | 1993-12-27 | 1997-06-30 | 현대전자산업 주식회사 | 반도체 소자의 패턴 중첩오차 측정방법 |
| US5444538A (en) * | 1994-03-10 | 1995-08-22 | New Vision Systems, Inc. | System and method for optimizing the grid and intrafield registration of wafer patterns |
| US5580829A (en) * | 1994-09-30 | 1996-12-03 | Motorola, Inc. | Method for minimizing unwanted metallization in periphery die on a multi-site wafer |
| US5477058A (en) * | 1994-11-09 | 1995-12-19 | Kabushiki Kaisha Toshiba | Attenuated phase-shifting mask with opaque reticle alignment marks |
| US5570405A (en) * | 1995-06-06 | 1996-10-29 | International Business Machines Corporation | Registration and alignment technique for X-ray mask fabrication |
| JPH0934100A (ja) | 1995-07-20 | 1997-02-07 | Ricoh Co Ltd | レティクルとレティクルにより作成される半導体装置 |
| US5545570A (en) * | 1995-09-29 | 1996-08-13 | Taiwan Semiconductor Manufacturing Company | Method of inspecting first layer overlay shift in global alignment process |
| KR0156422B1 (ko) * | 1995-10-05 | 1999-02-01 | 김광호 | 반도체장치 제조용 레티클 |
| KR0170889B1 (ko) * | 1995-12-19 | 1999-03-30 | 김광호 | 반도체장치 제조용 레티클 |
| JP3516546B2 (ja) * | 1995-12-22 | 2004-04-05 | 株式会社ルネサステクノロジ | 重ね合せ誤差の低減方法 |
| JPH09270379A (ja) * | 1996-04-01 | 1997-10-14 | Miyazaki Oki Electric Co Ltd | フォーカス評価用レチクルおよびフォーカス評価方法 |
| JP3495517B2 (ja) * | 1996-08-07 | 2004-02-09 | 株式会社リコー | 斜入射照明用レチクル |
| JPH10213895A (ja) | 1997-01-30 | 1998-08-11 | Sony Corp | レチクルの合わせ測定用マーク |
| JPH10312994A (ja) | 1997-05-12 | 1998-11-24 | Sony Corp | 半導体装置の製造方法 |
| US5827625A (en) * | 1997-08-18 | 1998-10-27 | Motorola, Inc. | Methods of designing a reticle and forming a semiconductor device therewith |
| JPH11142121A (ja) * | 1997-11-11 | 1999-05-28 | Nikon Corp | レチクルの歪み計測方法および歪み計測装置 |
| JPH11162810A (ja) * | 1997-11-26 | 1999-06-18 | Mitsubishi Electric Corp | 電子ビーム露光用アラインメントマーク |
| US5982044A (en) * | 1998-04-24 | 1999-11-09 | Vanguard International Semiconductor Corporation | Alignment pattern and algorithm for photolithographic alignment marks on semiconductor substrates |
| US6042946A (en) | 1998-07-29 | 2000-03-28 | Lexmark International, Inc. | Polyurethane roller with high surface resistance |
| US6042976A (en) * | 1999-02-05 | 2000-03-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of calibrating WEE exposure tool |
| TW388803B (en) | 1999-03-29 | 2000-05-01 | Nanya Technology Corp | A structure and method of measuring overlapping marks |
| US6251745B1 (en) * | 1999-08-18 | 2001-06-26 | Taiwan Semiconductor Manufacturing Company | Two-dimensional scaling method for determining the overlay error and overlay process window for integrated circuits |
-
1999
- 1999-07-09 JP JP19676699A patent/JP3371852B2/ja not_active Expired - Fee Related
-
2000
- 2000-07-05 US US09/611,580 patent/US6670632B1/en not_active Expired - Lifetime
- 2000-07-07 CN CN001207164A patent/CN100407051C/zh not_active Expired - Fee Related
- 2000-07-08 KR KR10-2000-0039098A patent/KR100375146B1/ko not_active IP Right Cessation
- 2000-07-10 GB GB0016949A patent/GB2358714B/en not_active Expired - Fee Related
-
2002
- 2002-01-25 US US10/056,540 patent/US6645823B2/en not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6953733B2 (en) | 2001-04-13 | 2005-10-11 | Oki Electric Industry Co., Ltd. | Method of manufacturing alignment mark and aligning method using the same |
| US7045909B2 (en) | 2001-04-13 | 2006-05-16 | Oki Electric Industry Co., Ltd. | Alignment mark structure |
| US7466413B2 (en) | 2003-07-11 | 2008-12-16 | Asml Netherlands B.V. | Marker structure, mask pattern, alignment method and lithographic method and apparatus |
| KR100933731B1 (ko) * | 2003-07-11 | 2009-12-24 | 에이에스엠엘 네델란즈 비.브이. | 패턴 유도성 변위를 보정하기 위한 정렬 또는 오버레이용 마커구조체, 상기 마커구조체를 한정하기 위한 마스크 패턴 및 상기 마스크 패턴을 사용하는 리소그래피 투영장치 |
| JP2010002916A (ja) * | 2003-07-11 | 2010-01-07 | Asml Netherlands Bv | パターン誘発変位を補正するためのアラインメント又はオーバレイ用マーカ構造、当該マーカ構造を規定するためのマスク・パターン、及び当該マスク・パターンを使用するリトグラフ投影装置 |
| JP2007180547A (ja) * | 2005-12-27 | 2007-07-12 | Asml Netherlands Bv | リソグラフィ装置、パターニングデバイスおよびデバイス製造方法 |
| JP4599343B2 (ja) * | 2005-12-27 | 2010-12-15 | エーエスエムエル ネザーランズ ビー．ブイ． | リソグラフィ装置、パターニングデバイスおよびデバイス製造方法 |
| JP2007183404A (ja) * | 2006-01-06 | 2007-07-19 | Elpida Memory Inc | 回路パターン露光方法及びマスク |
| JP4689471B2 (ja) * | 2006-01-06 | 2011-05-25 | エルピーダメモリ株式会社 | 回路パターン露光方法及びマスク |
| JP2008225224A (ja) * | 2007-03-14 | 2008-09-25 | Toshiba Corp | フォトマスク、フォトマスク重ね合わせ補正方法、及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100407051C (zh) | 2008-07-30 |
| JP3371852B2 (ja) | 2003-01-27 |
| US20020093110A1 (en) | 2002-07-18 |
| CN1280314A (zh) | 2001-01-17 |
| GB0016949D0 (en) | 2000-08-30 |
| US6645823B2 (en) | 2003-11-11 |
| GB2358714B (en) | 2002-02-20 |
| US6670632B1 (en) | 2003-12-30 |
| KR20010029909A (ko) | 2001-04-16 |
| GB2358714A (en) | 2001-08-01 |
| KR100375146B1 (ko) | 2003-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3371852B2 (ja) | レチクル | |
| US7244533B2 (en) | Method of the adjustable matching map system in lithography | |
| JP3197484B2 (ja) | フォトマスク及びその製造方法 | |
| JP4301584B2 (ja) | レチクル、それを用いた露光装置、露光方法および半導体装置の製造方法 | |
| JP2988393B2 (ja) | 露光方法 | |
| KR100253052B1 (ko) | 패턴형성방법 및 패턴형성장치 | |
| JP3516546B2 (ja) | 重ね合せ誤差の低減方法 | |
| US6420077B1 (en) | Contact hole model-based optical proximity correction method | |
| US20010005619A1 (en) | Method of forming photomask and method of manufacturing semiconductor device | |
| JP2914315B2 (ja) | 走査型縮小投影露光装置及びディストーション測定方法 | |
| US6803292B2 (en) | Method for manufacturing a semiconductor device and semiconductor device with overlay mark | |
| US4610948A (en) | Electron beam peripheral patterning of integrated circuits | |
| JP3511552B2 (ja) | 重ね合わせ測定マークおよび測定方法 | |
| US6306558B1 (en) | Method of forming small contact holes using alternative phase shift masks and negative photoresist | |
| JP3245556B2 (ja) | ミックスアンドマッチ露光方法 | |
| JP2970473B2 (ja) | アライメント方法およびアライメント誤差検査方法 | |
| JP3757551B2 (ja) | マスクパターン作成方法およびこの方法により形成されたマスク | |
| US6784070B2 (en) | Intra-cell mask alignment for improved overlay | |
| KR20010028305A (ko) | 위치정합 보정 방법 | |
| JP3441966B2 (ja) | 走査型露光装置および方法、デバイス製造方法 | |
| US6799312B1 (en) | Dark line CD and XY-CD improvement method of the variable shaped beam lithography in mask or wafer making | |
| JPH0774074A (ja) | レチクル | |
| JPH05165195A (ja) | ガラスマスク並びに該ガラスマスクを使用した半導体装置の製造方法 | |
| JPS6235101B2 (ja) | ||
| KR20030000840A (ko) | 반도체 소자의 오버레이 측정 패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020702 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021022 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |