JP2007183404A - 回路パターン露光方法及びマスク - Google Patents

回路パターン露光方法及びマスク Download PDF

Info

Publication number
JP2007183404A
JP2007183404A JP2006001357A JP2006001357A JP2007183404A JP 2007183404 A JP2007183404 A JP 2007183404A JP 2006001357 A JP2006001357 A JP 2006001357A JP 2006001357 A JP2006001357 A JP 2006001357A JP 2007183404 A JP2007183404 A JP 2007183404A
Authority
JP
Japan
Prior art keywords
mask
pattern
auxiliary
row
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006001357A
Other languages
English (en)
Other versions
JP4689471B2 (ja
Inventor
Nobuyoshi Osa
信恵 小佐
Tadao Yasusato
直生 安里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006001357A priority Critical patent/JP4689471B2/ja
Priority to TW095147091A priority patent/TWI338913B/zh
Priority to US11/648,541 priority patent/US7632614B2/en
Priority to CN2007100014146A priority patent/CN1996151B/zh
Publication of JP2007183404A publication Critical patent/JP2007183404A/ja
Application granted granted Critical
Publication of JP4689471B2 publication Critical patent/JP4689471B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】最外周のパターンのみでなく、その内側のパターンも含む全てのパターンの寸法のバラツキを抑制する。
【解決手段】マスクに照明光を照射して該マスクに形成されているマスクパターンを半導体基板上に転写する回路パターン露光方法であって、マスクは、所定ピッチで繰り返し配置された複数の主マスクパターン10と、最外周の主マスクパターン10aの外側に配置され、それ自体は半導体基板上に転写されない補助マスクパターン20とを有し、補助マスクパターン20は、主マスクパターン10aに隣接配置された第1補助マスク列20aと、第1補助マスク列20aに隣接配置された第2補助マスク列20bとを備え、第1補助マスク列20aと第2補助マスク列20bとは、主マスクパターン10の繰り返しピッチよりも狭ピッチで配置されている。
【選択図】図2

Description

本発明は、半導体基板上に回路パターンを形成するための回路パターン露光方法及びそれに用いられるマスクに関するものである。
光リソグラフィの分野では、解像技術の進歩によって、露光光波長の1/2以下の微細な回路パターンの形成が可能となった。特に、ラインとスペースが一定ピッチで繰り返されるライン・スペースパターン(以下「L/Sパターン」と略す場合もある)のような密集パターンの形成においては、斜入射照明法の適用によって、十分な焦点深度が得られるようになった。斜入射照明法とは、マスク照明光の垂直入射成分をカットし、斜入射成分によってマスクパターンを照明する方法である。通常の結像状態では、マスクパターンからの0次回折光と±1次回折光の3光束を投影レンズで集光している(3光束干渉の結像)。これに対して斜入射照明では、±1次回折光の一方をカットし、0次回折光と±1次回折光の一方との2光束を投影レンズで集光する(2光束干渉の結像)。
3光束干渉の結像状態と2光束干渉の結像状態とをベストフォーカスで比較すると、±1次回折光の一方を捨てている分、2光束干渉の結像の方がコントラストは低下する。しかし、2光束干渉では、結像面(半導体基板)上での入射角度が3光束干渉の1/2になる。このため、焦点がずれたときのボケの程度は、3光束干渉の結像よりも2光束干渉の結像の方が小さくなり、より広い焦点範囲でパターン形成に十分な光強度分布が得られる。また、ハーフトーン位相シフトマスクを用いると、焦点深度(パターンが得られる焦点範囲)をさらに拡大可能であることが知られている。ここで、ハーフトーン位相シフトマスクとは、マスク上の遮光領域を半透明(透過率2〜20%)に形成し、該遮光領域を透過した光と該遮光領域周辺の非遮光領域を透過した光との位相を180度反転させるマスクである。回折光が生じるL/Sパターンの形成では、ハーフトーン位相シフトマスクと斜入射照明法とを用いることによって、0次回折光と+1次回折光(或いは−1次回折光)とのバランスを改善して、コントラストを向上させることができる。
一方、斜入射照明法のような変形照明法は、回折光が生じない孤立パターンに対しては効果が少なく、焦点深度はあまり拡大しない。孤立パターンの焦点深度を拡大させるためには、照明光学系の低NA化や小コヒーレント化の方が効果は高い。ここで、照明光学系の低NA化とは、マスクパターンを垂直成分に近い光のみで照明することを意味する。ハーフトーン位相シフトマスクを用いる場合にも、小コヒーレント照明の方が焦点深度は拡大する。要するに、孤立パターンと密集パターンの露光特性を同時に向上させることは困難であった。
そこで、「補助パターン」と呼ばれるそれ自体は回路パターンの形成に直接寄与しないマスクパターンを備えたマスクを用いる手法が検討されてきた。補助パターンについては、特許文献1に開示されている。特許文献1には、斜入射照明法を用いて微細ホールパターンとスリットパターンとを形成する際に、マスク上に補助パターンを配置することによって、焦点深度が拡大することが示されている。また、ラインパターンの形成においても同様の効果が得られることが示されている。要するに、意図する回路パターンに対応したメインパターン(主パターン)と、上記補助パターンとが配置されたマスクを変形照明条件下で用いることによって、2光束干渉の結像状態に近づき、焦点深度が拡大することが示されている。この際、補助パターンの位置及び寸法が焦点深度に大きく影響する。
補助パターンと主パターンとの間隔の最適値は、それらの寸法及び用いられる光学条件によって異なるが、その光学条件における限界解像度の1.5倍程度に最適値がある。特許文献2には、斜入射照明法とハーフトーン位相シフトマスクとを組み合わせることによって、2光束干渉の結像におけるコントラストの低下を改善できることが示されている。2光束干渉の結像では、平均の明るさの情報を持った0次回折光がピッチの情報を持った+1次回折光(或いは−1次回折光)に比べて強くなり過ぎ、光強度分布の振幅が平均値に対して小さくなる結果、コントラストが低下する。よって、ハーフトーン位相シフトマスクを用いて、0次回折光を小さくすることによって光強度のバランスが改善され、コントラスト低下が抑制される。
特開平4−268714号公報(第3頁、図4(a)(b)) 特開平5−2261号公報(第3頁、図1)
上記の通り、斜入射照明法を用いる場合、焦点深度拡大効果が得られ難い密集パターンの外周に補助パターンを配置していた。より正確には、密集パターンに対応した主パターンの外周に補助パターンが配置されたマスクを用いて露光を行っていた。これによって、密集パターンの最外周のパターンの寸法を所望の寸法とすることができる。或いは、所望の焦点深度が得られる。
しかし、補助パターンを形成する際に、最外周のパターンよりも内側のパターンの寸法精度には考慮が払われていなかった。この結果、密集パターンの最外周のパターン寸法は所望の寸法となっていても、その内側のパターン寸法が変動してしまっていることを本件発明者は発見した。
本発明の目的は、密集パターンの最外周のパターンのみでなく、その周囲のパターンの寸法変動をも可及的に低減させることにある。
本発明の回路パターン露光方法は、マスクに照明光を照射して該マスクに形成されているマスクパターンを半導体基板上に転写する回路パターン露光方法であって、次の構成を有するマスクを用いることを特徴とする。使用されるマスクは、所定ピッチで繰り返し配置された複数の主マスクパターンと、最外周の主マスクパターンの外側に配置され、それ自体は前記半導体基板上に転写されない補助マスクパターンとを有し、前記補助マスクパターンは、前記最外周の主マスクパターンに隣接配置された第1補助マスク列と、該第1補助マスク列に隣接配置された第2補助マスク列とを備え、前記第1補助マスク列と前記第2補助マスク列とは、前記主マスクパターンの繰り返しピッチよりも狭ピッチで配置されている。
第1補助マスク列及び第2補助マスク列は、一般的なライン状のパターンとして形成してもよく、主マスクパターンの長手方向に沿って配置された複数の微小マスクによって形成してもよい。
また、第1補助マスク列のマスクパターンとしての実効的な寸法よりも第2補助マスク列のそれを大とすることによって、半導体基板上における光強度分布のさらなる均一化が図られる。第1補助マスク列と第2補助マスク列の長さが同一の場合、第1補助マスク列を形成する微小マスクよりも、第2補助マスク列を形成する微小マスクを大とすることで、第1補助マスク列のマスクパターンとしての実効的な寸法よりも第2補助マスク列のそれを大とすることができる。また、第1補助マスク列を形成している複数の微小マスクの配置間隔よりも、第2補助マスクを形成している複数の微小マスクの配置間隔を狭くすることによって、第1補助マスク列のマスクパターンとしての実効的な寸法よりも第2補助マスク列のそれを大とすることができる。
また、転写される回路パターンの寸法が設計値よりも小さくなることを見越して、マスクパターンの寸法を予め大きくしておくこともできる。例えば、最外周の主マスクパターンの幅を他の主マスクパターンの幅よりも広くしておくことによって、最外周の回路パターンの幅を設計値に調整することもできる。
本発明によれば、最外周の主マスクパターン及びその周囲における光強度分布が安定するので、回路パターンの寸法のバラツキが低減する。
以下、本発明の回路パターン露光方法の実施形態の一例について説明する。まず、本例の回路パターン露光方法によって形成することを意図する半導体回路パターンの一例を図1に模式的に示す。この半導体回路パターンは、DRAM(Dynamic Random Access Memory)1の回路パターン2である。具体的には、所定の線幅を有するライン3が所定ピッチで多数配列されたL/Sパターンである。もっとも、図1には、最外周のライン3aと、その内側の2本のライン3b、3cのみを拡大して図示してある。ライン3a、3b、3cを含む全てのライン3の線幅(L)は100nm、各ライン3のピッチ(S)は200nmである。
次に、図1に示す回路パターン2の露光方法について説明する。もっとも、使用されるマスクの構造以外は従来の露光方法と異なるところはないので、マスクの構造についてのみ詳細に説明し、それ以外については概略のみを説明する。本例の回路パターン露光方法では、KrF露光によって回路パターン2を形成する。具体的には、開口数(NA)=0.85、コヒーレント・ファクター(σ)=0.85、遮光率=4/5の輪帯照明(円形光源の中心80%を遮光した斜入射照明)を用いて露光を行う。
図2は、本例の回路パターン露光方法において使用されるマスクの一部を示す平面模式図である。このマスクは、遮光領域の透過率が6%、位相差が180度のハーフトーン位相シフトマスクであって、図1に示す回路パターン2(ライン3)に対応した主マスクパターン10と、補助マスクパターン20とが配置されている。尚、上記遮光領域とは、主マスクパターン10も補助マスクパターン20も形成されていない領域を意味する。
主マスクパターン10は、ライン3と同一の形状及び寸法を有する帯状に形成されており、図示されている主マスクパターン10aが図1に示すライン3aに対応する。以下同様に、主マスクパターン10bがライン3bに、主マスクパターン10cがライン3cにそれぞれ対応する。よって、主マスクパターン10b及び10cの幅(L1)は、ライン3b及び3cを含むその他の不図示のラインの線幅(L)と同じ100nmである。但し、ライン3aに対応する主マスクパターン10aの幅(L2)だけは103nmとしてある(3nmのバイアスを付加してある)。また、隣接する主マスクパターン10間の距離(S1)は100nmである。
補助マスクパターン20は、主マスクパターン10と平行に配置された3列の補助マスク列20a、20b、20cによって構成されている。さらに、各補助マスク列20a、20b、20cは、主マスクパターン10の長手方向(縦方向)に沿って配置された複数の微小マスク21によって構成されている。もっとも、各補助マスク列20a、20b、20cを構成している微小マスク21の縦方向における配列ピッチは、露光装置の限界解像度以下としてある。よって、各補助マスク列20a、20b、20cは、実質的にライン状の補助パターンに近い効果を奏する。一方、微小マスクをドット状に配置して補助マスク列を構成することには次のようなメリットがある。すなわち、主マスクパターンが非直線的な繰り返しパターンを有する場合であっても、その主マスクパターンの周囲に補助マスク列を形成し易い。例えば、DRAMのメモリセルアレイは容量パターンを最密集でレイアウトするために、XY方向での繰り返しパターンではなく、千鳥配置のようにパターンが繰り返される場合がある。この場合、当然の帰結として、主マスクパターンも千鳥配置のように繰り返されることとなり、最外周の主マスクパターンの境界は凸凹になる。しかし、微小マスクをドット状に配置することによって、上記凸凹な境界に沿って補助マスク列を形成し易い。
再び図2を参照する。以下の説明では、主マスクパターン10aに隣接している補助マスク列から順に、第1補助マスク列20a、第2補助マスク列20b、第3補助マスク列20cと称して区別する。もっとも、かかる呼称及び区別は説明の便宜上の呼称及び区別に過ぎない。
第1補助マスク列20aは、幅(w1)=100nm、長さ(l1)=70nmの微小マスク21によって構成されており、各微小マスク21間の距離(s1)は70nmである。また、主マスクパターン10aと第1補助マスク列20aとの間の距離(d1)は、85nmである。
第2補助マスク列20bは、幅(w2)=100nm、長さ(l2)=75nmの微小マスク21によって構成されており、各微小マスク21間の距離(s2)は65nmである。また、第1補助マスク列20aと第2補助マスク列20bとの間の距離(d2)は、75nmである。
第3補助マスク列20cは、幅(w3)=100nm、長さ(l3)=90nmの微小マスク21によって構成されており、各微小マスク21間の距離(s3)は40nmである。また、第2補助マスク列20bと第3補助マスク列20cとの間の距離(d3)は、75nmである。
以上の数値から明らかなように、第1補助マスク列20aを構成している微小マスク21よりも第2補助マスク列20bを構成している微小マスク21の方が縦方向の寸法(l1、l2)が大きい。さらに、第2補助マスク列20bを構成している微小マスク21よりも第3補助マスク列20cを構成している微小マスク21の方が縦方向の寸法(l2、l3)が大きい。すなわち、主マスクパターン10aから離れた補助マスク列ほど実効的な補助パターン寸法が大きくなるようにしてある。尚、各補助マスク列20a〜20cのピッチは175nmであり、ライン3のピッチS(200nm)よりも小さい。
図3に示されているグラフは、図2のマスクを用いた場合の光強度分布を示している。このグラフは、図2に示す主マスクパターン10の長手方向と直交する方向における光強度分布を示しており、横軸の0の位置は、主マスクパターン10aのエッジ11の位置に相当する。また、横軸の+方向が主マスクパターン10が配置されている領域、−方向が補助マスクパターン20が配置されている領域に相当する。このグラフより、補助マスクパターン20が配置されている領域では、光強度が0.4弱に低下していることが分かる。ここで、補助マスクパターン20を構成している各補助マスク列20a、20b、20cは、露光装置の限界解像度よりも狭ピッチ(175nm)で配置されているので、補助マスクパターン20自体の転写を生じさせることはなく、主マスクパターン10aの外側の一定範囲に光強度の低い領域が形成されることとなる。この結果、主マスクパターン10aのエッジ11における光強度の急峻な変化が回避され、安定した光強度分布が得られる。以上のことは、主マスクパターン10aの転写によって形成される最外周のライン3a(図1)のみでなく、これよりも内側のライン3b、3cから当該最外周のライン3aまでの間の領域で安定した光強度分布が得られ、これらライン3a、3b、3cを含む回路パターン外周部の寸法のバラツキが小さくなることを意味する。すなわち、回路パターンの最外周のみでなく、最外周のラインを含む回路パターン外周部における寸法のバラツキが低減することを意味する。実際、回路パターン外周部におけるラインの寸法のバラツキは、1nm以内に収まっていた。
本発明の回路パターン露光方法において使用されるマスクの他例を図4に示す。このマスクは、図2に示すマスクと基本構成を共通にする。よって、図2に示すマスクと同一の構成については、図4中に同一の符合を付して説明を省略する。図4に示すマスクが図2に示すマスクと相違する点は、第3補助マスク列20cの外側に、第4補助マスク列20d、第5補助マスク列20eが追加されている点、及び主マスクパターン10の幅が全て100nmである点(バイアスが付加されていない点)のみである。
図4に示されている補助マスクパターン20の各寸法の具体的数値例を表1に示す。尚、補助マスク列は増減可能であり、補助マスク列を増減した際には、各列の寸法を適宜変更することも可能である。そこで、表1には、補助マスク列が1列の場合から5列の場合までの各寸法の具体的数値例を示す。図4には、補助マスク列が5列配置されており、表1最右欄の数値が同図に示されている補助マスク列20a〜20eの各寸法の具体的数値例である。
Figure 2007183404
次に、図4に示す補助マスクパターン20が配置されていないマスク(主マスクパターン10のみのマスク)、主マスクパターン10に加えて補助マスク列20aのみが配置されたマスク、補助マスク列20a、20bが配置されたマスク、といったように、補助マスク列が1列ずつ追加されたマスクによって露光された回路パターンのラインの寸法(線幅)を測定した結果を表2に示す。尚、表2の最左欄の数字は、露光された回路パターンのラインの位置を示している。具体的には、「1」は最外周のライン、「2」は最外周より1本内側のライン(2番目のライン)、「3」は2本内側のライン(3番目のライン)といったように、最外周のラインを基準としたときの当該ラインの位置を示している。尚、この測定での露光条件は上記と同様である。すなわち、開口数(NA)=0.85、コヒーレント・ファクター(σ)=0.85、遮光率=4/5の輪帯照明を用いたKrF露光である。
Figure 2007183404
表2より、補助マスクパターン20が配置されていないマスクを用いた場合(補助パターン無しの場合)、最外周のラインが極端に細くなり、3番目のラインが特に太くなる傾向が生じることが判明した。また、かかる傾向は、補助マスク列が増えるにつれて小さくなることも判明した。さらに、今回の露光条件の下では、補助マスク列を3列配置することによって、2番目以降のラインの寸法バラツキが1nm以内に抑えられることが確認された。
図5に示されているグラフは、上記測定において補助マスクパターンが配置されていないマスクを用いたときの光強度分布を示している。横軸の0の位置は、図4に示す主マスクパターン10aのエッジ11の位置に相当する。このグラフより、主マスクパターン10aの外側に補助マスクパターン20が配置されていない場合、主マスクパターン10aにおける光強度の最低値が上昇するのみでなく、それよりも内側数本の主マスクパターン10b、10cにおける最低光強度がより低下することが分かる。かかる光強度分布のボトム位置(最低値)の変動によって、転写されるラインの寸法に変動が生じる。
図6に示されているグラフは、図4に示す主マスクパターン10に加えて、補助マスク列20aのみが配置されたマスクを用いた場合の光強度分布を示している。このグラフより、補助マスク列が一列配置されるだけで、主マスクパターン10aにおける光強度が大幅に改善され、主マスクパターン10b、10cを含む内側の主マスクパターン10における光強度との差が小さくなっていることが分かる。
ここで、コントラストの低下を気にしなければ、補助マスクパターンを主マスクパターンにより近づけて配置することによって、最外周のラインの寸法を設計値にすることができる。しかし、最外周のラインに対応する主マスクパターンよりも内側の領域においては、光強度ピーク及び光強度の最低値が一定ではなく、最外周のラインよりも内側のラインの寸法に変動が生じてしまう。図7に示すグラフは、補助マスク列が3列配置されたマスクを用いた場合の光強度分布を示している。図3に示すグラフも補助マスク列が3列配置されたマスクを用いた場合の光強度分布を示している点では共通しているが、使用されているマスクに若干の違いがある。具体的には、図3に示す光強度分布は、図2に示すマスク、すなわち、図1に示す最外周のライン3aに対応する主マスクパターン10aの幅を他の主マスクパターン10よりも3nm太くしたマスクを用いた場合の光強度分布であった。しかし、図7に示す光強度分布は、全ての主マスクパターンの幅が同一(100nm)のマスクを用いた場合の光強度分布を示している。両グラフより、最外周のラインに対応する主マスクパターンの外側に補助マスク列を3列配置することによって、該主マスクパターンの周囲における光強度分布のピーク及び最低値を一定することができ、最外周のライン以外のラインの寸法を設計値することができることが分かる。さらに、最外周のラインに対応する主マスクパターンに若干のバイアスを付加することによって、最外周のラインの寸法をも設計値にすることができることも理解できる。ここでバイアスを付加するとは、転写されるラインが設計値よりも細くなることを見越して、マスクの幅をラインの設計値よりも若干太くしておくことを意味する。
本発明の回路パターン露光方法において使用されるマスクのさらに他例を図8に示す。このマスクは、図4に示すマスクと基本構成を共通にする。よって、図4に示すマスクと同一の構成については、図8中に同一の符号を付して説明を省略する。図8に示すマスクが図4に示すマスクと相違する点は、図4に示す各補助マスク列20a〜20eがドット状に配置された複数の微小マスク21から構成されているのに対し、図8に示す各補助マスク列30a〜30eは連続する一本のラインである点である。
図8に示されている補助マスク列30a〜30eの各寸法の具体的数値例を表3に示す。尚、補助マスク列は増減可能であり、補助マスク列を増減した際には、各列の寸法を適宜変更することも可能である。そこで、表3には、補助マスク列が1列の場合から5列の場合までの各寸法の具体的数値例を示す。図8には、補助マスク列が5列配置されており、表3最右欄の数値が同図に示されている補助マスク列30a〜30eの各寸法の具体的数値例である。
Figure 2007183404
次に、図8に示す補助マスクパターン30が配置されていないマスク(主マスクパターン10のみのマスク)、主マスクパターン10に加えて補助マスク列30aがのみが配置されたマスク、補助マスク列30a、30bが配置されたマスク、といったように、補助マスク列が1列ずつ追加されたマスクによって露光された回路パターンのラインの寸法(線幅)を測定した結果を表4に示す。尚、表4の最左欄の数字は、露光された回路パターンのラインの位置を示している。具体的には、「1」は最外周のライン、「2」は最外周より1本内側のライン(2番目のライン)、「3」は2本内側のライン(3番目のライン)といったように、最外周のラインを基準としたときの当該ラインの位置を示している。尚、この測定での露光条件は上記と同様である。
Figure 2007183404
表4より、ライン状の補助マスク列を配置する場合、主マスクパターン10に加えて補助マスク列を2列以上配置することによって、回路パターン外周部のライン寸法のバラツキを低減可能であることが理解できる。図9に示されているグラフは、上記測定において補助マスク列が一列のみ配置されたマスクを用いたときの光強度分布を示している。横軸の0の位置は、図8に示す主マスクパターン10aのエッジ11の位置に相当する。このグラフより、ドット状に配置された微小マスクからなる補助マスクパターンの場合と同様に、補助マスク列を一列配置しただけでは、主マスクパターン10aのエッジ11における光強度分布のピーク/ボトムの揺らぎを十分に抑えることができず、ラインの寸法にバラツキが生じてしまうことが分かる。
一方、図10に示されているグラフは、上記測定において補助マスク列が二列配置されたマスクを用いたときの光強度分布を示している。二列の補助マスクのピッチは、意図するラインのピッチ(=主マスクパターンのピッチ)よりも狭ピッチとしてある。このグラフより、狭ピッチで配置された二列の補助マスク列によって、主マスクパターン10aのエッジ11における光強度の急峻な変化が抑制され、光強度分布が一定に保たれることが分かる。
比較例として、二列の補助マスク列を意図するラインのピッチ(=主マスクパターンのピッチ)と同ピッチで配置したマスクの例を図11に示す。図11では、第1補助マスク列40a及び第2補助マスク列40bの幅(l)はいずれも50nmである。また、第1補助マスク列40aと主マスクパターン10aとの間の間隔(s1)は120nmである。さらに、第1補助マスク列40aと第2補助マスク列40bとの間の間隔(s2)は145nm、ピッチは200nmである。図12に、図11に示すマスクを用いた場合の光強度分布を示す。このグラフより、補助マスク列のピッチが広いと、補助マスク列における光強度のピーク/ボトムも明確になることが分かる。補助マスクパターン自体が半導体基板上に転写しないようにするためには、補助マスクパターンにおける最低光強度をある限界値以上にしておく必要があり、補助マスクパターンにおける光強度のピーク値はかなり高くなってしまう。そのため、図11に示す主マスクパターン10aのエッジでは光強度が急峻に変化することになり、転写されるラインの寸法変動を十分に防止することができない。図11に示すマスクを用いて回路パターンを転写したところ、主マスクパターン10aに対応する最外周のライン(1本目のライン)の幅は83nmであった。また、主マスクパターン10bに対応する2本目のラインの幅は102nm、主マスクパターン10cに対応する3本目のラインの幅は104nmであった。以下同様に、4本目のラインの幅は101nm、5本目のラインの幅は99nmであった。すなわち、最外周のラインの幅が極端に細り、3本目のラインの幅が特に太くなる傾向が十分に改善されていなかった。
これまでの説明より、本発明によれば、L/Sパターンの端部で光強度が急激に変化することを防止することにより、最外周のライン及びそれより1本内側のラインを除き、全てのラインを設計値どおりの幅に形成することが可能であることが理解される。また、最外周ライン及びそれより1本内側のラインについては、対応するマスクパターンにバイアスを付加することで所望の寸法に調整可能であることも理解できる。よって、手動補正ではなく、OPC(Optical Proximity Correction:光近接効果補正)ツールによる自動補正の場合にも、補正対象を最外周のライン及びその1本内側のラインに限定することができ、データのアレイ構造の大部分を保持することができる。繰り返しパターンのアレイ構造が保持できると、OPC後のデータ量増加が抑えられ、マスク作製が容易になるという利点がある。
尚、これまでは、L/Sパターンを形成する場合を例にとって本発明の実施形態を説明したが、本発明はスリットパターンやホールパターンの形成にも適用可能である。この場合、補助マスクパターンを微細なホールパターンやスリットパターンとすることは容易に理解できる。また、露光波長(g/I線あるいはArFエキシマレーザー)及びマスクのタイプ(位相シフトマスク/遮光マスクあるいは透過型/反射型)にも制限はない。
本発明の回路パターン露光方法を用いて製造されるDRAMの一例を示す模式図である。 本発明の回路パターン露光方法において用いられるマスクの一例を示す模式図である。 光強度分布の一例を示す図である。 本発明の回路パターン露光方法において用いられるマスクの他例を示す模式図である。 光強度分布の他例を示す図である。 光強度分布の他例を示す図である。 光強度分布の他例を示す図である。 本発明の回路パターン露光方法において用いられるマスクの他例を示す模式図である。 光強度分布の他例を示す図である。 光強度分布の他例を示す図である。 補助マスク列のピッチが広いマスクの一例を示す模式図である。 図11に示すマスクを用いた場合の光強度分布を示す図である。
符号の説明
1 DRAM
2 回路パターン
3 ライン
10、10a、10b、10c 主マスクパターン
20、30 補助マスクパターン
20a、20b、20c、20d、20e 補助マスク列
30a、30b、30c、30d、30e 補助マスク列
40a、40b 補助マスク列
21 微小マスク

Claims (10)

  1. マスクに照明光を照射して該マスクに形成されているマスクパターンを半導体基板上に転写する回路パターン露光方法であって、
    前記マスクは、所定ピッチで繰り返し配置された複数の主マスクパターンと、最外周の主マスクパターンの外側に配置され、それ自体は前記半導体基板上に転写されない補助マスクパターンとを有し、
    前記補助マスクパターンは、前記最外周の主マスクパターンに隣接配置された第1補助マスク列と、該第1補助マスク列に隣接配置された第2補助マスク列とを備え、前記第1補助マスク列と前記第2補助マスク列とは、前記主マスクパターンの繰り返しピッチよりも狭ピッチで配置されていることを特徴とする回路パターン露光方法。
  2. 第1補助マスク列及び第2補助マスク列が、主マスクパターンに沿って配置された複数の微小マスクによって形成されていることを特徴とする請求項1記載の回路パターン露光方法。
  3. 第1補助マスク列を形成している微小マスクよりも、第2補助マスク列を形成している微小マスクの方が大であることを特徴とする請求項2記載の回路パターン露光方法。
  4. 第1補助マスク列を形成している複数の微小マスクの配置間隔よりも、第2補助マスク列を形成している複数の微小マスクの配置間隔の方が狭いことを特徴とする請求項2記載の回路パターン露光方法。
  5. 最外周の主マスクパターンの幅が他の主マスクパターンの幅よりも広いことを特徴とする請求項1乃至請求項4のいずれかに記載の回路パターン露光方法。
  6. 半導体基板上に転写されるマスクパターンが形成されたマスクであって、
    所定ピッチで繰り返し配置された複数の主マスクパターンと、最外周の主マスクパターンの外側に配置され、それ自体は前記半導体基板上に転写されない補助マスクパターンとを有し、
    前記補助マスクパターンは、前記最外周の主マスクパターンに隣接配置された第1補助マスク列と、該第1補助マスク列に隣接配置された第2補助マスク列とを備え、前記第1補助マスク列と前記第2補助マスク列とは、前記主マスクパターンの繰り返しピッチよりも狭ピッチで配置されていることを特徴とするマスク。
  7. 第1補助マスク列及び第2補助マスク列が、主マスクパターンに沿って配置された複数の微小マスクによって形成されていることを特徴とする請求項6記載のマスク。
  8. 第1補助マスク列を形成している微小マスクよりも、第2補助マスク列を形成している微小マスクの方が大であることを特徴とする請求項7記載のマスク。
  9. 第1補助マスク列を形成している複数の微小マスクの配置間隔よりも、第2補助マスク列を形成している複数の微小マスクの配置間隔の方が狭いことを特徴とする請求項7記載のマスク。
  10. 最外周の主マスクパターンの幅が他の主マスクパターンの幅よりも広いことを特徴とする請求項6乃至請求項9のいずれかに記載のマスク。
JP2006001357A 2006-01-06 2006-01-06 回路パターン露光方法及びマスク Active JP4689471B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006001357A JP4689471B2 (ja) 2006-01-06 2006-01-06 回路パターン露光方法及びマスク
TW095147091A TWI338913B (en) 2006-01-06 2006-12-15 Circuit pattern exposure method and mask
US11/648,541 US7632614B2 (en) 2006-01-06 2007-01-03 Circuit pattern exposure method and mask
CN2007100014146A CN1996151B (zh) 2006-01-06 2007-01-05 电路图形曝光方法和在其中使用的掩模

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006001357A JP4689471B2 (ja) 2006-01-06 2006-01-06 回路パターン露光方法及びマスク

Publications (2)

Publication Number Publication Date
JP2007183404A true JP2007183404A (ja) 2007-07-19
JP4689471B2 JP4689471B2 (ja) 2011-05-25

Family

ID=38233095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006001357A Active JP4689471B2 (ja) 2006-01-06 2006-01-06 回路パターン露光方法及びマスク

Country Status (4)

Country Link
US (1) US7632614B2 (ja)
JP (1) JP4689471B2 (ja)
CN (1) CN1996151B (ja)
TW (1) TWI338913B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010191403A (ja) * 2009-02-17 2010-09-02 Hynix Semiconductor Inc フォトマスク
JP2011209638A (ja) * 2010-03-30 2011-10-20 Oki Semiconductor Co Ltd フォトマスク、及び半導体装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090023080A1 (en) * 2007-07-20 2009-01-22 Yeon-Ah Shim Mask and manufacturing method thereof
US8907639B2 (en) * 2011-07-28 2014-12-09 Fairchild Semiconductor Corporation Boost power converter with high-side active damping in discontinuous conduction mode
WO2015124397A1 (en) 2014-02-21 2015-08-27 Asml Netherlands B.V. Optimization of target arrangement and associated target
CN111766760A (zh) * 2020-06-18 2020-10-13 上海华力集成电路制造有限公司 辅助图形嵌入方法及嵌入模块

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04268714A (ja) * 1991-02-25 1992-09-24 Nikon Corp 露光方法、半導体素子の形成方法、及びフォトマスク
JPH052261A (ja) * 1991-06-24 1993-01-08 Nippon Telegr & Teleph Corp <Ntt> マスクとそれを用いた投影露光方法
JPH0553291A (ja) * 1991-08-23 1993-03-05 Nikon Corp マスク製造方法、及びマスク製造システム
JPH10312994A (ja) * 1997-05-12 1998-11-24 Sony Corp 半導体装置の製造方法
JP2001022051A (ja) * 1999-07-09 2001-01-26 Nec Corp レチクル及び半導体装置の製造方法
JP2004272211A (ja) * 2003-02-17 2004-09-30 Matsushita Electric Ind Co Ltd フォトマスク、そのフォトマスクを用いたパターン形成方法及びマスクデータ作成方法
JP2004272228A (ja) * 2003-02-21 2004-09-30 Canon Inc マスク及びその製造方法、露光装置及び方法、並びに、デバイス製造方法
JP2005157022A (ja) * 2003-11-27 2005-06-16 Elpida Memory Inc 補助パターン付きマスクの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100190762B1 (ko) * 1995-03-24 1999-06-01 김영환 사입사용 노광마스크
JP3588212B2 (ja) 1996-12-20 2004-11-10 株式会社ルネサステクノロジ 露光用マスク及びその作製方法並びに半導体装置の製造方法
JPH117120A (ja) * 1997-06-18 1999-01-12 Sony Corp マスクパターン作成方法およびマスクパターン作成装置並びにマスク作成装置
JP3119217B2 (ja) * 1997-10-31 2000-12-18 日本電気株式会社 フォトマスクおよびフォトマスクを使用した露光方法
US6620556B2 (en) * 1999-03-15 2003-09-16 Canon Kabushiki Kaisha Mask for multiple exposure
JP2002116529A (ja) 2000-10-06 2002-04-19 Dainippon Printing Co Ltd 半導体回路設計パタンデータの補正方法、該補正方法により得られたパタンデータにより作製されたフォトマスク
JP4190227B2 (ja) * 2002-07-31 2008-12-03 富士通マイクロエレクトロニクス株式会社 フォトマスク、その設計方法及びそれを用いた半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04268714A (ja) * 1991-02-25 1992-09-24 Nikon Corp 露光方法、半導体素子の形成方法、及びフォトマスク
JPH052261A (ja) * 1991-06-24 1993-01-08 Nippon Telegr & Teleph Corp <Ntt> マスクとそれを用いた投影露光方法
JPH0553291A (ja) * 1991-08-23 1993-03-05 Nikon Corp マスク製造方法、及びマスク製造システム
JPH10312994A (ja) * 1997-05-12 1998-11-24 Sony Corp 半導体装置の製造方法
JP2001022051A (ja) * 1999-07-09 2001-01-26 Nec Corp レチクル及び半導体装置の製造方法
JP2004272211A (ja) * 2003-02-17 2004-09-30 Matsushita Electric Ind Co Ltd フォトマスク、そのフォトマスクを用いたパターン形成方法及びマスクデータ作成方法
JP2004272228A (ja) * 2003-02-21 2004-09-30 Canon Inc マスク及びその製造方法、露光装置及び方法、並びに、デバイス製造方法
JP2005157022A (ja) * 2003-11-27 2005-06-16 Elpida Memory Inc 補助パターン付きマスクの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010191403A (ja) * 2009-02-17 2010-09-02 Hynix Semiconductor Inc フォトマスク
JP2011209638A (ja) * 2010-03-30 2011-10-20 Oki Semiconductor Co Ltd フォトマスク、及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN1996151A (zh) 2007-07-11
JP4689471B2 (ja) 2011-05-25
TWI338913B (en) 2011-03-11
CN1996151B (zh) 2011-05-04
TW200735179A (en) 2007-09-16
US7632614B2 (en) 2009-12-15
US20070160918A1 (en) 2007-07-12

Similar Documents

Publication Publication Date Title
KR101544324B1 (ko) 표시 장치 제조용 포토마스크 및 패턴 전사 방법
US7681173B2 (en) Mask data generation method and mask
US5863677A (en) Aligner and patterning method using phase shift mask
JP2004069841A (ja) マスクパターンおよびそれを用いたレジストパターンの形成方法
KR100201043B1 (ko) 위상 시프트 마스크를 사용한 패턴의 형성 방법
JP2009512186A (ja) 分離されたアシストフィーチャを用いたプロセスマージンの向上
JP4689471B2 (ja) 回路パターン露光方法及びマスク
KR19980071829A (ko) 투영 노광 장치용으로 사용된 포토마스크
JP2007013088A (ja) 二重露光技術を用いた二重露光方法及びこの二重露光方法のためのフォトマスク
US7910266B2 (en) Pattern forming method and mask
CN100561340C (zh) 光学近距修正的方法
JP2010156943A (ja) 背面位相格子マスク及びその製造方法
JP2725895B2 (ja) 露光機構
JP2008116862A (ja) フォトマスク
JP5524447B2 (ja) 露光用マスク、パターン形成方法及び露光用マスクの製造方法
JPH10233361A (ja) 露光方法と露光用マスク
JP3303077B2 (ja) マスクおよびパタン形成方法
JP2005157022A (ja) 補助パターン付きマスクの製造方法
JP2006210928A (ja) 像面にパターンを投影するための構造体
US8742546B2 (en) Semiconductor device with a plurality of dot patterns and a line pattern having a projection part
JP3178391B2 (ja) フォトマスクの設計方法
JP6370755B2 (ja) マスク及びパターン形成方法
JP2012203357A (ja) フォトマスク及びその製造方法
US20120009510A1 (en) Lithography mask and method of manufacturing semiconductor device
JP2004172600A (ja) 露光マスク、フォーカス測定方法、露光装置管理方法及び電子デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110216

R150 Certificate of patent or registration of utility model

Ref document number: 4689471

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250