JP2009512186A - 分離されたアシストフィーチャを用いたプロセスマージンの向上 - Google Patents

分離されたアシストフィーチャを用いたプロセスマージンの向上 Download PDF

Info

Publication number
JP2009512186A
JP2009512186A JP2008534530A JP2008534530A JP2009512186A JP 2009512186 A JP2009512186 A JP 2009512186A JP 2008534530 A JP2008534530 A JP 2008534530A JP 2008534530 A JP2008534530 A JP 2008534530A JP 2009512186 A JP2009512186 A JP 2009512186A
Authority
JP
Japan
Prior art keywords
pitch
mask
features
scatter bar
feature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008534530A
Other languages
English (en)
Inventor
マシュー イティ
シン バンウォー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2009512186A publication Critical patent/JP2009512186A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本発明はリソグラフィ結像システムのプロセスマージンを向上させるシステムおよび方法を提供する。プロセスマージンの向上は、分離した状態のアシストフィーチャの斬新な配置、及び/または禁制ピッチや特定のピッチ方向の使用(1310,1312)によって実現する。ライン端プルバックおよび/または双極子照明源の軸に垂直なピッチ(822,824)の解像度不足を利用した斬新なジオメトリを利用する。一連の分離状態のスキャッタバーセグメントをマスク上の例えばコンタクト等のクリティカルフィーチャの位置の近傍に戦略的に配置する(1212,1312)ことにより、連続したスキャッタバーを使用することに起因するレジスト残渣が軽減される。

Description

本発明は一般には半導体デバイスに関し、詳細には分離しているアシストフィーチャの使用によるリソグラフィ結像プロセスのプロセスマージンの向上方法に関する。
半導体産業では、高デバイス密度化の傾向が続いている。この高デバイス密度化を達成するために、半導体ウェハ上のデバイス寸法を(例えばサブミクロンレベルで)縮小する努力が行われてきており、その努力は今も続いている。このような密度を得るためには、フィーチャサイズをより小さくし、かつフィーチャ形状をより精密にすることが必要である。これには、配線の幅や間隔、コンタクトホールの間隔や直径、及び様々なフィーチャのコーナーやエッジ等の表面形状が含まれていてもよい。このような微小フィーチャの各々の寸法や微小フィーチャ間の寸法は限界寸法(critical dimention:CD)と称される。CDを縮小し、かつ、より正確なCDを再現することにより、高デバイス密度化が達成しやすくなる。
高解像度リソグラフィプロセスを使用することで微小フィーチャが実現する。一般的に、リソグラフィとは様々な媒体間でのパターン転写プロセスのことである。集積回路製造のリソグラフィでは、シリコンのスライス片であるウェハに、照射に対して感光する膜であるフォトレジストを均一に塗布する。この膜を、ある特定のパターン(例えばパターニングされたレジスト)を構成する介在マスター型版(例えばマスク、レチクル等)を介して、照射(例えば、光学的光、X線、電子ビーム等)で選択露光する。塗布膜の種類によって、塗布膜の露光領域は、ある特定の現像用溶剤内で非露光領域に比べて溶解しやすくなっているか、または溶解しにくくなっている。現像工程において、溶解しやすい領域は現像液で除去され、一方溶解しにくい領域はシリコンウェハ上に残り、パターニングされた状態の塗布膜を形成する。このパターンは、マスクイメージかそのネガイメージのどちらかに相当する。パターニングされたレジストはシリコンウェハの後のプロセスに使用される。
より小さな限界寸法を実現することは、リソグラフィシステムの解像度に関係する。高解像度化により限界寸法を縮小する取り組みは、数種の手法によって達成することができる。第1の手法は露光照射光の波長の低減を含んでおり、例えば水銀によるg線(436nm)からエキシマレーザー(193nm)、さらには157nm、90nm、65nm等への移行によって達成される。第2の手法は、光学設計、製造技術、及び測定学の改良を含んでいる。こういった改良は、開口数の増加を通じて解像度も増大させることにつながってきた。第3の手法は、いろいろな解像度向上技術の利用を含んでいる。位相シフトマスク技術や軸外照明技術の使用は、結像システムのリソグラフィに関する定数「k」の低減を通じて解像度の改善につながってきた。
kが小さい結像システムでは、マスクスペクトルの高空間周波数成分において、透過された光エネルギーのかなりの部分が伝わってくる。一般にこの高空間周波数成分は、結像システムの低周波数域を通過させるひとみでは捕獲されない。この高空間周波数成分の損失は、元来のイメージから1つ以上の方向に歪んだイメージを生じてしまう。イメージの歪みには、ラインの短縮、コーナーのラウンディング、例えば結像したラインの幅が隣接するライン間の間隔に応じて変化し得る非線形性効果や近接効果等の効果が含まれる。イメージの歪みの結果、意図した機能を満たすには再現性が不十分なイメージを生じる可能性がある。このような歪みを補正もしくは相殺する方法によって、プロセスマージンが高くなり、その結果システムの効率を向上することができる。
光近接効果補正(optical proximity correction:OPC)は、既知のパターン歪みを補償するのに用いられ得る手法の一つである。OPCは、結像中に生じる可能性のあるマスク形状への既知の効果を補償するために用いられる。OPCを利用することにより、ライン幅の均一性が改善され、クロックレートの高速化及び回路全体の高性能化が可能になる。OPCは、結像プロセスウィンドウを広げることも可能で、その結果高歩留まりが得られる。OPC技術の1つは、所望のパターンの結像をより小さなばらつきで行うことが可能なアシストフィーチャをマスクに加えることである。しかし、アシストフィーチャが存在すると、望ましくないレジスト残渣が生じてしまう可能性があり、このことがリソグラフィプロセスの歩留まりに悪影響を及ぼしてしまう。レジスト残渣を生じさせないようにすると、リソグラフィ結像プロセスの歩留まりを著しく向上できる。
本発明のいくつかの態様の基本的な理解が得られるように、以下に本発明の概要を簡単に記す。この概要は本発明の大要ではない。また、この概要は、本発明の鍵となる、あるいは重要な要素を特定することも、本発明の範囲を記述することも意図していない。この唯一の目的は、本発明のいくつかの概念を、後に示すより詳細な説明の前置きとして簡単な形で提示することである。
本発明はリソグラフィ結像システムのプロセスマージンを向上させるシステム及び方法を提供する。リソグラフィシステムのプロセスマージンに影響を及ぼす1つの要因は近接効果と称される。近接効果は、環境変動の結果、同一の公称限界寸法の組を有するプリントフィーチャがばらつくことを指す。ピッチの変化は環境条件の変化もしくは環境変動の一例である。近接効果の例としては、ピッチの変化に応じて生じるライン幅の変化がある。ある公称ライン幅の場合、ピッチを広げると隣接するライン同士の間隔も大きくなる。ピッチのばらつきの結果、プリントラインの幅のばらつきは15%程度になる可能性がある。このようなピッチのばらつきは、比較的密なフィーチャを含む領域と比較的疎なフィーチャを含む領域とを備えたマスクにおいて顕著である。スキャッタバーが、ピッチとその結果もたらされるライン幅の変動の制御を支援するために用いられている場合もある。しかし、スキャッタバーのエッジで回折された光によるレジストの局所露光の結果として、レジスト残渣が生じ得る。このようなレジスト残渣が存在することで、システムの歩留まりに悪影響を及ぼす可能性がある。
本発明の一態様に従って、サブ解像度アシストフィーチャの斬新なジオメトリ(寸法)を用いて環境を変化させることにより、マスクパターンのウェハ上への転写に悪影響を及ぼしかねないプリントラインの幅のばらつきを低減する。本発明の一つ以上の態様に従って、半隔離フィーチャの近傍に位置する斬新なサブ解像度アシストフィーチャのエッジから回折された光は、半隔離フィーチャに対応する光とともに効果的な干渉を生み出す。こうして生じたプリントラインの幅は、フィーチャ密度がより高いマスク領域によって形成されたプリントライン幅により一致する。さらに、斬新なサブ解像度アシストフィーチャから回折された光はレジストの一部の局所露光をもたらさないので、レジスト層除去後に望まないレジスト残渣を生じない。
本発明の一態様に従って、分離されたサブ解像度アシストフィーチャを配置することによりプロセスマージンの向上を実現する。この態様に従って、分離されたスキャッタバーを使用し、レジスト残渣の生成を回避するように配置する。分離されたスキャッタバーとは、2つ以上の分離状態のスキャッタバーセグメントからなる列を備えたスキャッタバーのことである。関連する態様に従って、ライン端プルバック(line-end pull back)を利用してレジスト残渣の生成を回避するように、分離状態のスキャッタバーセグメントの寸法を選定する。ライン端プルバックはライン短縮とも呼ばれるが、ウェハ上のラインのプリンティングされた長さがマスク上のラインの長さよりも短くなることが多いという実態を指している。ライン端プルバックは回折、マスクパターンのラウンディング、及び/またはレジスト内への化学物質の拡散の結果であり得る。ライン端にはプルバックが施され、その結果得られるレジストに結像されたラインはマスク内のラインよりも短い。
本発明のこの態様に従って、分離状態のスキャッタバーセグメントの配置及び寸法を、分離されたスキャッタバーがレジスト層上にプリンティングされないように選定することができ、さらに、歩留まりを制限し得るレジスト残渣がウェハ上に生じることを軽減できる。分離されたスキャッタバーを配置することで、隣接するフィーチャのプリント(転写)に対する光学システムへのピッチを低減し易くなる。よって、隣接するフィーチャのプリントされた限界寸法は、マスクのフィーチャのバランスのために実現した限界寸法により一致している。さらに、光の回折によって分離状態のスキャッタバーセグメントの各々の端で発生するライン端プルバックの結果、望ましくないレジスト残渣の生成も回避できる。
本発明の別の態様に従って、レジスト残渣の生成を回避するために「禁制」ピッチを利用して分離状態のスキャッタバーセグメントを形成する。禁制ピッチとは、リソグラフィ結像システムのプロセスウィンドウの低下を招く恐れのあるピッチのことを指す。アシストフィーチャを加えて投影システムから見た見かけの密度やピッチを変更した結果、あるピッチ範囲においてプロセスウィンドウに急激な減少や下向きのスパイクが発生する可能性がある。プロセスウィンドウが下向きのスパイクを有していたり閾値を下回ったりするピッチの値を禁制ピッチと称する。これらのピッチはプロセスウィンドウの望まない低下を引き起こしてしまうので、所望のパターンのレイアウト内での使用が「禁止」されている。しかし、一態様に従って、禁制ピッチに分離状態のスキャッタバーセグメントを配置することにより、隣接するフィーチャの限界寸法の制御を改善するというプロセス上の利点が得られ、また、得られたイメージの歩留まりに悪影響を及ぼす可能性のあるレジスト残渣の生成を軽減することができる。
本発明の別の態様に従って、双極子(ダイポール)照明源の軸に垂直なピッチの解像度不足を利用した斬新なジオメトリ(寸法)が得られる。この態様に従って、双極子に垂直な軸における結像システムの解像度が双極子の軸に平行な方向の解像度よりも低い双極子照明源が使用される。この解像度の差によって、例えばワード線等の一連のフィーチャの配置に用いられる密なピッチが可能となるが、一方で、同じピッチを双極子の軸に垂直に伸びるスキャッタバーセグメントに、レジスト残渣を生成することなく使用することができる。双極子の軸に垂直な方向の解像度不足によって、下にあるビット線の幅と長さが同位であるスキャッタバーフィーチャサイズが可能になるが、それでもまだ結像システムによって解像されない。
本発明の一態様に従って、分離状態のスキャッタバーセグメントをワード線に垂直に配置することにより、レジスト残渣の生成を回避しながら限界寸法の制御を維持する。一態様では、分離状態のセグメントは、ビット線ピッチに一致するピッチで配置された格子を備えており、これにより分離状態のスキャッタバーセグメントをビット線コンタクトの真上に配置することが可能になる。この態様に従って、格子を備えた要素のピッチを、結像システムによって解像されることのないピッチで、双極子照明源の軸に垂直な方向に向ける。格子要素の寸法は、プリンティングされない程度か、レジスト残渣が生じてしまわない程度である。
本発明のさらに別の態様に従って、シミュレーションにより分離状態のスキャッタバーセグメントのサイズ、間隔、及び配置を決定してもよい。マスクを透過する光の回折の干渉は複雑であり、シミュレーションが分離状態のスキャッタバーセグメントの最適な配置の決定や得られるシステムの焦点深度の決定を支援することができる。
上述の目的や関連する目的を実現するために、本発明のある例示的な態様を、以下の説明と添付図面とともに本明細書に記述する。しかし、これらの態様は、本発明の理念を用いた様々な方法のうちのいくつかを示したものであり、本発明は、このような態様やその均等物をすべて含むことが意図されている。本発明の他の効果及び新規的な特徴は、図面とともに考察される場合において、以下に続く本発明の詳細な説明から明らかになるであろう。
以下に、図面を参照して本発明を説明する。ここで、全図面を通じ、同様の参照符号は同様の要素を表すために使用している。本発明は、プロセスマージンを向上させる分離されたスキャッタバーの供給を支援するシステムおよび方法を参照して説明される。この分離されたスキャッタバーは、レジスト残渣を生じさせずに、半隔離フィーチャの限界寸法のばらつきを小さくする利点をもたらす。これらの例示的な態様の記述は説明のためのものであり、限定のためのものではないことは理解すべきである。
「構成要素(component)」という語は、コンピュータ関連の実在物、つまり、ハードウェア、ハードウェアとソフトウェアの組み合わせ、ソフトウェア、もしくは実行中のソフトウェアのいずれも表し得る。例えば、構成要素は、プロセッサ上で実行されるプロセス、プロセッサ、オブジェクト、実行ファイル、実行スレッド、プログラム、およびコンピュータであってもよい。実例として、サーバ上で実行されるアプリケーションとサーバの両方ともが構成要素であってもよい。構成要素は1つの物理的な場所(例えば、1つのコンピュータ内)に存在してもよく、かつ/または、2つ以上の協働する場所(例えば、並列処理コンピュータ、コンピュータネットワーク)の間に分布していてもよい。「ピッチ」という語は、ライン幅と繰り返しパターンのライン間の間隔との合計を表している。
本発明は、リソグラフィ結像システムのプロセスマージンを向上させるシステムおよび方法を提供する。プロセスマージンの向上は分離しているアシストフィーチャを配置することによって達成される。このアシストフィーチャは、1本の連続したスキャッタバーの使用に起因することが多いレジスト残渣の生成を防止する斬新な幾何形状を利用してサイズや位置を調整する。プロセスを制限してしまうレジスト残渣の生成を招いてしまいかねないレジスト層の局所露光を軽減するために、分離しているスキャッタバーセグメントを備えた分離されたスキャッタバーの寸法および間隔は、ライン端プルバック、禁制ピッチ、および/または双極子照明源に垂直な軸における解像度の不足を活用している。
図1は、メモリ部の製造に用いられる一般的なウェハ100上に形成されていてもよいビット線及びワード線を図示したものである。メモリ部は、個別のメモリセル、ワード線、ビット線、およびメモリ部の機能を制御する制御回路を備えている。ウェハ100は複数のワード線102,104,106,108,110および複数のビット線112からなる。各ビット線112にはコンタクト114が接続されている。コンタクト114により、例えば、ワード線とビット線の間にあるメモリセルに対する書き込みや読み出しを制御する制御回路等の他の回路と各ビット線112との接続が行いやすくなる。ウェハ100の製造において、各コンタクト114とワード線102がすぐ傍にあるために、プロセスウィンドウに制限を与えてしまう。ビット線コンタクト114が存在する結果、一連のワード線102,104,106,108,110で形成される繰り返しパターンに対応するピッチが崩れてしまう。このピッチの崩れのために、ワード線を備えた層の形成時に用いられるマスクを通過する光に起因する回折パターンが遮られてしまう可能性がある。
リソグラフィ結像プロセスにおいて、ワード線104のプリントは隣接するワード線102,106のプリントの影響を受ける。レジスト層上に形成されたワード線104のイメージは、ワード線フィーチャの輪郭が描かれたパターニングされたマスクを通過した露光の結果である。ワード線104用にレジスト上に形成されたイメージは、マスク(例えばポジ型フォトマスク、ネガ型フォトマスク等)を透過して現れる露光を介して生成することができ、例えばワード線102,106に相当するマスクパターンフィーチャといった近傍もしくは隣接のマスクパターンフィーチャの各エッジから回折する露光光によって増強及び/または集約が可能である。しかし、この例によれば、ワード線102は一連のワード線のうちの一番端のワード線であるので、隣接ワード線であるワード線104を片側にしか持たない。従って、ワード線102の場合、ワード線102の第1のエッジ116の形成(例えば露光、現像等)は対応するワード線104の形成に用いられた露光光の軌道が逸れたものの影響を受ける可能性があるが、一方、ワード線102の第2のエッジ118は自身の形成に影響する隣接ワード線を持たない。その結果、レジスト層上では、マスクパターン内の他のフィーチャからの回折光によってエッジ118を現像する光の干渉が存在しないので、ワード線102のプリンティングは2つ以上の隣り合うワード線とは異なるやり方で行われる。よって、ワード線102は所望の限界寸法から逸脱したライン幅を示し、このことが今度は製造されたメモリデバイスの性能に悪影響を及ぼし得る。
図2は光波202がマスク204を透過する際の回折効果を図示したものである。図2は、マスク204上のフィーチャパターンの開口に対応するピッチが変化した結果として、ウェハ221上のレジスト層220の露光が影響を受ける様子を図示している。さらに、図示しているように、2つの隣り合う構造を有するワード線/ビット線と比較して、終端のワード線またはビット線に影響する露光光回折は異なっている。光波202は、マスク204の方を向いている縦方向の矢印によって示されるように、マスク204に近づいていくように図示されている。マスク204は透光性領域206,208,210及び遮光性領域212,214,216,218からなる。使用されるレジストの種類に応じて、遮光性領域か透光性領域のどちらかがワード線もしくはビット線の所望のパターンを描くことができる。光波202がマスク204を透過する際、透光性領域に入射した光はマスクを透過し、一方、遮光性領域に入射した光は遮断される。マスクを透過した光はウェハ221のレジスト層220を露光する。さらに詳細には、回折の影響を受けずに、透光性領域206を透過した光はレジスト領域222に、透光性領域208を透過した光はレジスト領域224に、そして透光性領域210を透過した光はレジスト領域226にそれぞれ入射する。その上、やはり回折の影響を受けずに、遮光性領域212,214,216,218に入射した光は遮断されてレジスト領域232,228,230,234に達するのをそれぞれ阻止される。
しかし、実際には、レジスト層220の様々な領域に入射した光は、マスク204の透光性領域と遮光性領域の間のエッジからの回折光の影響を受ける。進行してレジスト層220に入射する光波202を考察した結果、透光性マスク領域208,210にそれぞれ対応するレジスト層領域224,226が受けた露光は同等であるが、透光性マスク領域206に対応するレジスト層領域222が受けた露光レベルは異なっていることが明らかになった。この露光レベルの違いは、マスク204上のフィーチャのピッチが変化していた結果、レジスト層に達する光の回折パターンも変化したためである。
遮光性マスク領域214,216にそれぞれ対応するレジスト層領域228,230は完全に露光されないのではなく、むしろマスク204の透光性領域と遮光性領域の間のエッジで回折した光からある程度の量の露光を受けている。しかし、レジスト層領域232を考察すると、ピッチがマスク内で変化していたために、同様のレジスト層領域228,230とは異なるレベルの露光を受けていることが明らかになった。その上、レジスト層領域224と隣接するレジスト層領域228の間の露光の差は、レジスト層領域224と隣接するレジスト層領域230の間の露光の差と実質的に同一である。しかし、レジスト層領域222と隣接するレジスト層領域228の間の露光の差は、レジスト層領域222と隣接するレジスト層領域232の間の露光の差と実質的に同一ではない。この不一致は、レジスト層領域222に対応するフィーチャの限界寸法の質に影響を及ぼす。これは実際、図1でワード線102として図示されていた一番端のワード線の場合に現れる状況である。
回折の影響は、ウェハ220上の光回折パターンを示すウェハ/マスクの組み合わせ280によってさらに図示されている。遮光性マスク領域214の直下に位置するレジスト層領域228の中心領域236は、遮光性マスク領域214のエッジ240から回折する光238が照射されている。さらに、レジスト層領域228の中心領域236は、遮光性マスク領域214のエッジ244から回折する光242が照射される可能性がある。領域228で受ける全露光は、隣接および/または近傍の遮光性マスク領域の各エッジから回折された光を含む全光源からの回折光の合計である。同様に、遮光性マスク領域216の直下に位置するレジスト層領域230の中心領域246は、遮光性マスク領域216のエッジ250から回折する光248が照射されている。さらに、レジスト層領域230の中心領域246は、遮光性マスク領域216のエッジ254から回折する光252が照射されている。中心領域246で受ける全露光は、マスクパターンの隣接および/または近傍の遮光性領域の各エッジから回折された光を含む全光源からの回折光の合計である。
遮光性マスクパターン領域のいろいろなエッジで回折された光はまた、透光性パターン領域の下のレジスト層領域、例えば透光性マスク領域208の下に位置するレジスト層領域224等の露光に加わる可能性がある。例えば、レジスト層領域224の中心領域256は、遮光性マスク領域216のエッジ254から回折された光258で露光される。また、中心領域256は、遮光性マスク領域214のエッジ240から回折された光260で露光される。レジスト層領域の露光は、それぞれのレジスト層領域に対応するマスクパターンの透光性領域を透過する光と相関があるだけでなく、隣接および/または近傍の遮光性マスクパターン領域の各エッジからのものを含む全光源からの回折光とも相関があることが分かるであろう。
マスクパターンが均一な限界寸法の均一なピッチを有する場合、マスクを通って出射した光がウェハのレジスト層を露光すると、マスクパターンの同様の領域全体にわたってばらつきのない効果をもたらすであろう。しかし、図1のワード線102に相当するマスクパターンフィーチャの場合と同様に、マスクパターンピッチをパターンフィーチャの間で変化させる場合、標準ピッチを用いた露光領域と非露光領域と比較して、レジストの露光領域と隣接する非露光領域の両方に対するウェハのレジスト層上の回折パターンは異なっている。ウェハ/マスクの組み合わせ280に話を戻すと、レジスト層領域222の中心領域262は、遮光性マスク領域214のエッジ244から回折した光264で露光される。この例では、マスクパターン内のピッチが変化していた場合に、中心領域262もまた遮光性マスク領域212のエッジ270から回折された光268によって露光される可能性がある。しかし、エッジ270から進行する光268は、光260が進行して隣接するレジスト層領域224の中心領域256に到達するであろう距離よりもさらに遠くへ進行してレジスト層領域222の中心262に到達しなければならない。距離の差は中心領域262に到達する光の位相及び強度の両方に影響を及ぼし、その結果、中心領域262の露光は中心領域256とは異なってくるであろう。例えば透光性マスク領域206等の透光性マスクパターン領域が一番端のウェハフィーチャ(例えばワード線、ビット線等)に相当する場合には、エッジ270は決して光を回折せず、よって回折光268が存在してレジスト層領域222内で露光に加わることはない。回折パターンの違いに起因する露光レベルの差は限界寸法の質に影響を及ぼし、またこれは、マスクパターン内のピッチの変動に起因し得る「近接効果」とよく称されている状況の一例である。
近接効果は、環境変動の結果、ほぼ等しい公称限界寸法の組を有するプリントフィーチャがばらつくことを指す。近接効果の一例は、ピッチの関数として生じるライン幅の変動が挙げられる。ある公称ライン幅の場合、ピッチを大きくすると隣接するラインの間隔も大きくなる。ピッチの変化は環境条件の変化または環境変動の一例である。ピッチのばらつきの結果、プリントラインの幅のばらつきは15%程度になる。このようなピッチのばらつきは、比較的密なマスクフィーチャを含む領域から比較的疎なフィーチャを含む領域へと移行するマスクにおいて顕著である。半隔離フィーチャとは、比較的低密度のフィーチャを含む領域内のマスクフィーチャ、もしくは、一連の密集領域内の一番端の、または終端のマスクフィーチャを指す。半隔離マスクフィーチャの場合、半隔離フィーチャに隣接するアシストフィーチャ(例えば分離されたスキャッタバー等)を加えることで半隔離フィーチャのピッチが変化し、その結果、フィーチャ密度が高い領域内のマスクフィーチャに一致したより均一なライン間隔が得られる。このようなアシストフィーチャがマスク上に存在すると、半隔離フィーチャ近傍の領域内における回折パターン形成が、フィーチャが比較的密集している回折パターンにより一致するように回折パターンが形成可能なように変化する。その結果、フィーチャ密度に関係なく、様々な焦点範囲にわたって限界寸法のばらつきがより小さくなる。このようなアシストフィーチャが加えられる場合、このフィーチャは一般的に、所望のフィーチャの公称ライン幅よりも狭く、アシストフィーチャが結像システムにより解像されることもウェハ上にプリンティングされることもない程度のライン幅を有する。しかし、アシストフィーチャを加えることによって、レジスト残渣が生じてしまい、このことが形成された回路の歩留まりや性能に悪影響を及ぼす可能性がある。望まないレジスト残渣の生成を軽減するには、次に続く図面を参照して以下に詳述するように、ライン端プルバックを操作/採用してもよい。
図3は、ワード線パターンフィーチャ302,304,306,308,310からなるマスク300を図示したものである。マスク300はビット線312及びコンタクト314からなるウェハの上方に位置している。マスク300はさらに、ワード線フィーチャ302と各コンタクト314との間に位置する従来のスキャッタバー301(例えばサブ解像度アシストフィーチャ)を備えている。ワード線フィーチャ302,304,306,308,310のピッチ316は、ライン幅318に、隣接するワード線パターンフィーチャの間隔320を加えたものからなる。スキャッタバー301が間隔320で存在することによって、ワード線フィーチャ302に対してピッチが大きくなり、ワード線フィーチャ304,306,308の各ピッチに合致するワード線フィーチャ302のピッチが得られる。スキャッタバー301が存在しなければ、ワード線パターンフィーチャ302のピッチはワード線フィーチャ304,306,308のピッチとは一致しないであろう。スキャッタバー301が存在することで、ワード線フィーチャ302はワード線フィーチャ304,306,308,310のバランスを保ったまま共通のライン幅318を保つことができる。さらに、ワード線フィーチャ302と隣接するワード線フィーチャ304との間隔320を、ワード線フィーチャの他の隣接する対の間隔と一致させることができる。スキャッタバー技術を使用した結果生じる可能性のある望まないレジスト残渣の生成を軽減するには、以下に詳述するように、ライン端プルバックを操作してもよい。
レジスト残渣は、スキャッタバー301の各エッジにおいて回折された光によるレジストの局所露光の結果として形成され得る。回折光により、パターンの端(例えば、ウェハ上に形成中の一連のワード線のうち一番端のワード線等)において、隣接するフィーチャに対応する露光光によって、隣接するフィーチャのプリントラインの幅がマスクのより高密度な部分にプリンティングされたラインの幅に一致するような効果的な干渉が生じる。しかし、スキャッタバー301から回折された光によって、スキャッタバー301に対応したレジスト領域の一部に望まない局所露光も生じてしまうことにより、レジスト層の除去の際に望まないレジスト残渣が生成してしまう。このようなレジスト残渣が存在すると、プリンティングされたウェハの歩留まりに悪影響を及ぼしてしまう。
図4は露光中のウェハ、および、直接露光光と回折された露光光による露光後にライン端プルバックを示すプリントイメージを図示したものである。露光が施されたウェハは、マスクフィーチャ402、例えば、ウェハ404のレジスト層上に結像されるラインに相当するマスクパターンの遮光部等を備えている。露光中、ウェハ404に向かって進行する光406は遮光部402によって遮断される。しかし、マスクフィーチャ402のエッジ408,410に入射する光は回折される。回折光412,414はフィーチャ402の中心に向かって曲げられて、遮光性マスクフィーチャ402によって露光が妨げられるはずであるウェハ404の部分416,418を露光することができる。回折の結果、マスクフィーチャ402のプリントイメージ422は両端において420によって示される量だけ短くなっている。
さらに、図5は、複数のマスクパターンフィーチャ及び対応するプリントイメージを図示したものであり、ここでは、マスクパターンフィーチャサイズとライン端プルバック現象によって制約されるようなプリントイメージサイズの間の関係を示している。例えば、マスクフィーチャが小さくなるほど対応するプリントイメージも小さくなり、ライン端プルバックの効果がより顕著になる。マスクフィーチャの長さが十分に小さくなったら、本発明の一態様に従い、回折効果によって、ウェハ上にプリントされているイメージはなく、また、レジスト層に形成されたレジスト残渣はないという結果となる。例えば、図5は公称長さ504のマスクラインフィーチャ502を図示したものである。ラインフィーチャ502の各端での回折のせいで、投影されたイメージ506は公称長さ504よりも短い公称長さ508でプリンティングされる。プリントイメージ506の各端は距離510だけ短くなっていた。同様に、公称長さ514のマスクラインフィーチャ512は、結果として公称長さ518のイメージ516を投影する。さらに、プリントイメージの各端は量510だけ短くなっていた。別の例によれば、マスクラインフィーチャ522はかろうじて長さ528のプリントイメージ526として解像されている。また、プリントイメージの各端は量510だけ短くなっていた。マスクラインフィーチャ532は、ラインの各端での回折の結果回折光がウェハ上で交わる、または重なるほど十分に小さい(例えばサブ解像度サイズ程度)ものとして描かれており、これが今度はプリントイメージの欠落を招く可能性がある。
図6は、本発明に一態様に従って、連続したスキャッタバーに伴うことが多いレジスト残渣の生成を軽減するためにライン端プルバックを利用する、分離されたスキャッタバーを図示したものである。本図によれば、分離されたスキャッタバー602は分離しているスキャッタバーセグメント604の列からなる。光606が分離状態のスキャッタバーセグメント604を通過すると、光606は分離状態のスキャッタバーセグメント604の各々のエッジ608で回折する可能性がある。スキャッタバーセグメントの604の各エッジ608での回折の結果、ウェハ610に入射する光はウェハ610上のレジスト層を露光し、各スキャッタバーセグメント604の公称長さに対して短くなった各スキャッタバーセグメント604のプリントイメージ612を形成することができる。回折が2つ以上の面で生じ得ることを図示するために、スキャッタバー602及びウェハ610の端面図614を提供する。光606は、スキャッタバーセグメント604の各エッジからも二次元で回折する。スキャッタバーセグメント604の各エッジ608での回折の結果、ウェハ610に入射する光は各スキャッタバーセグメント604のイメージ612を露光することができる。ここで、各イメージ612はマスク内の各スキャッタバーセグメント604の公称幅に対して短い。
マスクパターンフィーチャは形状が矩形であってもよいが、形成されたプリントイメージ612はライン端プルバックやコーナーのラウンディングの結果として長円形になり得る。分離状態のスキャッタバーセグメント604のサイズをさらに小さくする場合には、比較的小さな分離されたスキャッタバー622に関して描かれたように、回折光は、本発明の一態様に従い、結像システムによってマスクフィーチャのイメージが解像されない(例えば、レジスト層上にイメージは露光されず、レジスト残渣も生じない)ように、ウェハ上で交わり、かつ/または、重なり得る。
分離されたスキャッタバー622は分離状態のスキャッタバーセグメント624の列からなり、各々はスキャッタバー602の各セグメント604よりも長さが短い。光626が分離状態のスキャッタバーセグメント624を通過すると、光626は分離状態のスキャッタバーセグメント624の各々のエッジ628で回折される。短めのスキャッタバーセグメント624の各エッジ628での回折の結果、ウェハ630に入射する回折光は交わるかまたは重なり得る。その結果、各スキャッタバーセグメントのイメージ632は露光されることもなく、またレジスト残渣が生じることもない。
端面図604にはスキャッタバー622の端が図示されており、ここで光626は各スキャッタバーセグメントのエッジから少なくとも二次元で回折されている。スキャッタバーセグメント624のエッジでの回折の結果、ウェハ630に入射する光は通常は各スキャッタバーセグメントのイメージ632を露光することができるが、ここでこのイメージはマスク内における各セグメント624の公称幅よりも狭い。しかし、この場合、点632で回折された露光光を重ねることで図示されているように、一次元でのライン端プルバックの結果イメージは露光されていない。
図7は、本発明の一態様に従って、分離状態のスキャッタバーセグメントの列からなる分離されたスキャッタバーの一例を図示したものである。図7では、一連のワード線の形成時に分離されたスキャッタバー701を利用することができ、ここで、一番端のワード線は、例えばビット線コンタクト714等の一連のクリティカルフィーチャ(critical feature)に隣接して形成されることになっている。図7では、ワード線形成用のパターンフィーチャ702,704,706,708,710からなるマスク700を図示している。マスク700は、コンタクト714を有するビット線712からなるウェハの上方に位置している。ワード線パターンフィーチャ702,704,706,708,710のピッチ716は、ライン幅718に、隣接するワード線の間隔720を加えたものからなる。この配置において、コンタクト714に隣接するワード線フィーチャ702は、ワード線フィーチャ704,706,708,710のバランスを保ったまま共通のライン幅718を保っている。さらに、ワード線フィーチャ702と隣接するワード線フィーチャ704との間隔720は、ワード線フィーチャの他の隣接する対の間隔と一致する寸法で保たれている。マスク700はさらに分離されたスキャッタバー701を備えている。分離されたスキャッタバー701は、ビット線712の真下に位置し、かつコンタクト714とワード線フィーチャ702の間でコンタクト714に隣接する位置に配置された分離状態のスキャッタバーセグメント722の第1の列を備えている。分離されたスキャッタバー701はさらに、隣接するビット線712の間に分離状態のスキャッタバーセグメント722に沿って位置する分離状態のスキャッタバーセグメント724の第2の列を備えている。
分離されたスキャッタバー701の分離状態のスキャッタバーセグメント722,724が分離している状態であることで、連続したスキャッタバーに伴うことが多いレジスト残渣の生成が軽減される。分離されたスキャッタバーセグメント722,724の配置及び寸法は、スキャッタバー722,724に対応するイメージが決してレジスト層上にプリントされないように、さらには形成後のウェハの歩留まりを制限し得るレジスト残渣が生成される結果とならないように選定することができる。分離状態のセグメント722,724は個々に、分離状態のスキャッタバーセグメント722,724の各々の端を通過する光に起因するライン端プルバックを個々のセグメント722,724のイメージが結像システムによって解像されないように操作できるような小さな値の長さ及び/または幅で設計することができる。分離状態のスキャッタバーセグメント722,724の列を配置することにより、ワード線フィーチャ702およびスキャッタバー701に対する光学システムへのピッチが変わるという利点が得られ、ここでピッチの変化は、ワード線フィーチャ702をプリントした結果、終端ではないワード線の限界寸法により合致した限界寸法を有するワード線が得られるように行われる。また、本発明の一態様に従って、分離されたスキャッタバーセグメント722,724の各々の端での光の回折によって生じるライン端プルバックの結果、望まないレジスト残渣の生成が軽減される。
図8は、本発明の一態様に従う分離されたスキャッタバーの別の例を図示したものである。マスク800はワード線パターンフィーチャ802,804,806,808,810を備えている。マスク800はビット線812及びコンタクト814からなるウェハの上方に位置している。ワード線フィーチャ802,804,806,808,810のピッチ816は、ライン幅818に、隣接するワード線フィーチャの間隔820を加えたものからなる。この配置において、コンタクト814に隣接する終端ワード線フィーチャ802は、終端ではないワード線フィーチャ804,806,808,810のバランスを保ったまま共通のライン幅818を保っている。さらに、ワード線フィーチャ802と隣接するワード線フィーチャ804との間隔820は、ワード線フィーチャの他の隣接する対の間隔と一致する間隔で保たれている。
マスク800はさらに分離されたスキャッタバー801を備えている。分離されたスキャッタバー801は、ビット線812の真上かつコンタクト814と終端ワード線フィーチャ802の間に位置し、コンタクト814のワード線フィーチャ802側に隣接する分離状態のスキャッタバーセグメント822の第1の列を備えている。分離されたスキャッタバー801はさらに、隣接するビット線812の間に位置し、コンタクト814のワード線フィーチャ802とは反対側に隣接する分離状態のスキャッタバーセグメント824の第2の列を備えている。
分離されたスキャッタバーセグメント822,824の配置および寸法は、スキャッタバーセグメントが決してレジスト層上にプリントされないように選定されているので、これによりウェハプロセスの歩留まり悪影響を与える可能性のあるレジスト残渣の生成を軽減できる。分離状態のスキャッタバーセグメント822,824の列を配置することにより、ワード線フィーチャ802およびスキャッタバー801に対する光学システムへのピッチが、ワード線フィーチャ802に対応するワード線のプリントが限界寸法等に対してウェハフィーチャのバランスにより一致するように狭くなるという利点が得られる。本発明の一態様によれば、分離状態のスキャッタバーセグメント822,824のサイズは、結像システムによる解像が確実に起こらないように決められており、このことはライン端プルバックによって実現することができる。さらに、本態様に従って、分離状態のスキャッタバーセグメント822,824の各々の端での光の回折によって生じるライン端プルバックの結果、望まないレジスト残渣の生成が軽減される。
本発明の他の態様に従って、分離状態のスキャッタバーセグメント822,824は、その長さが双極子照明源の軸に垂直な方向に伸びるように配置されている。例えば、双極子に垂直な軸における結像システムの解像度が双極子の軸に平行な方向の解像度よりも小さくなるような双極子照明源が利用され得る。このような解像度の差によって、密なピッチが例えばワード線等のフィーチャの列の配置に用いられることが可能になるが、一方、同じピッチを、双極子の軸に垂直に伸びるスキャッタバーセグメントにも、結像システムによって解像されることなく使用することができる。双極子の軸に垂直な方向の解像度不足により、下にあるビット線の幅と長さが同位であるスキャッタバーフィーチャのサイズが可能になるが、それでもまだ結像システムによって解像されることはなく、従ってスキャッタバーセグメントに対応するプリントフィーチャの形成が回避される。これにより、レジスト残渣の生成が軽減される。
解像度の差は、照明源によって様々な方向に互いに異なる解像度が得られる場合に考慮される。例えば、ワード線フィーチャ802とコンタクト814の間で、コンタクト814の直近かつビット線812の真上にある分離状態のスキャッタバーセグメント822といった分離状態のスキャッタバーセグメントを配置することで、コンタクト814近傍において終端フィーチャ802を介して生成されるワード線の限界寸法の要求を、スキャッタバーセグメントに伴う望まないレジスト残渣が生じることなく確実に満たす。
その上、禁制ピッチを有する分離されたスキャッタバーを利用することにより、スキャッタバーフィーチャの解像及び/または結像、並びにレジスト残渣の生成を回避することができる。禁制ピッチとは、リソグラフィ結像システムのプロセスウィンドウの低下を招く恐れのあるピッチのことである。アシストフィーチャを加えることにより投影システムから見た見かけの密度やピッチを変更した結果、あるピッチ範囲においてプロセスウィンドウに急激な減少や下向きのスパイクが発生する可能性がある。図9を参考に以下に詳述するように、プロセスウィンドウが下向きのスパイクを有していたり閾値を下回ったりするピッチの値を禁制ピッチと称する。
図9はプロセスウィンドウをピッチの関数としてプロットしたものである。図示しているように、プロセスウィンドウはピッチに対し非線形関数である。あるリソグラフィ結像プロセスの場合、プロセスウィンドウには閾値「t」、すなわち902が存在し、それ以上では結像は正常に実現できるが、それ以下ではフィーチャの結像は役に立たないものしか得られない。「a」と「b」の間の第1のピッチ範囲904、さらに「c」と「d」の間の第2のピッチ範囲906では、プロセスウィンドウは閾値「t」を下回っている。得られるピッチが「a」と「b」の間か「c」と「d」の間のいずれの範囲内にあるように配置されたフィーチャは、結像システムによって正常に解像されることはない。このような理由から及びこの図示において、範囲904と範囲906に相当するピッチの値を「禁制ピッチ」と称する。
これらのピッチは、ウェハに所望のイメージを転写するのに用いられるマスクパターンのレイアウトに使用するのは「禁止」されており、その理由は、このようなピッチではプロセスウィンドウが顕著に減少してしまうからである。このような禁制ピッチで配置されたフィーチャは光学システムによって解像されることはなく、従って結像プロセス中もレジスト層上に露光されることがない。しかし、このようなピッチはウェハ上に所望のワード線パターンを形成するためには用いないが、分離状態のスキャッタバーセグメントを有する分離されたスキャッタバーを禁制ピッチで配置して利用することで、処理されたイメージの歩留まりに悪影響を及ぼすはずである望まないレジスト残渣を軽減することができ、一方で、限界寸法の制御を向上させる利点もまだ得られる。
図10は、本発明の一態様に従う分離状態のスキャッタバーセグメントの列からなる分離されたスキャッタバーの配置の一例を図示したものである。分離されたスキャッタバー1001は、例えばワード線等のフィーチャの列の形成時に利用する。ここで、終端のワード線は、例えば下にあるウェハに存在するビット線コンタクト等のクリティカルフィーチャの列に隣接するように形成されている。この図ではワード線が用いられているが、フィーチャが繰り返し配置されるいかなる列に対してもこの状況は当てはまることが分かる。さらに、この図ではビット線コンタクトが用いられているが、例えばワード線等のフィーチャが繰り返し配置される列に対応するピッチを遮るいかなるフィーチャの存在に対してもこの状況は当てはまることが分かる。図10では、ワード線フィーチャ1002,1004,1006,1008,1010からなるマスク1000を図示している。マスクはビット線1012及びコンタクト1014を備えたウェハの上方に位置している。ワード線フィーチャ1002,1004,1006,1008,1010のピッチ1016は、ライン幅1018に、隣接するワード線フィーチャの間隔1020を加えたものからなる。この配置において、終端ワード線フィーチャ1002によって形成されたワード線のイメージは、パターンフィーチャ1004,1006,1008,1010によって形成されたワード線イメージのバランスに共通のライン幅1018を保つことができる。さらに、フィーチャ1002と隣接するワード線フィーチャ1004によって形成されたワード線の間隔1020は、ワード線の他の隣接する対の間隔と一致する寸法で保たれている。
ワード線フィーチャ1002,1004,1006,1008,1010を介してワード線イメージを生成するマスク1000はさらに、分離されたスキャッタバー1001を備えていてもよい。分離されたスキャッタバー1001は、コンタクト1014の近傍でコンタクト1014とワード線フィーチャ1002との間に位置する分離状態のスキャッタバーセグメント1022の列からなる。
本発明の一態様に従って、分離状態のスキャッタバーセグメント1022の寸法及び分離状態のスキャッタバーセグメントの間隔を、スキャッタバーセグメント1022が禁制ピッチを備えていてレジスト層上にプリンティングされないように選定することにより、処理後のウェハの歩留まりを制限する可能性のあるレジスト残渣の生成を軽減することができる。分離されたスキャッタバー1001が分離している状態であることにより、連続したスキャッタバーに伴うことが多いレジスト残渣の生成が防止されている。スキャッタバー1001が備える分離状態のスキャッタバーセグメント102のピッチ1024は、図9を参照して上述したように、ピッチ1024が結像システムに対する禁制ピッチの範囲内にあるように選定される。分離状態のスキャッタバーセグメント1022の間隔及び寸法が禁制ピッチの範囲内に入っているので、個々の分離状態のスキャッタバーセグメント1022は結像システムによって解像されることもウェハのレジスト層にプリントされることもない。さらに、ウェハのレジスト層にレジスト残渣も生成されない。分離状態のスキャッタバーセグメント1022の列を配置することにより、終端ワード線フィーチャ1002及び分離されたスキャッタバー1001に対する光学システムへのピッチが、終端フィーチャ1002に対応するワード線が終端ではないワード線フィーチャを介して形成されるワード線のバランスと一致する限界寸法を示すことができるように小さくなる利点が得られる。さらに、分離状態のスキャッタバーセグメントを結像システムの禁制ピッチに配置した結果、望まないレジスト残渣の生成が回避される。
図11は、本発明の一態様に従う別の分離されたスキャッタバーを図示したものであり、ここでは格子がマスク上のワード線フィーチャに垂直に配置されていてもよい。格子を備えた分離した状態のフィーチャのピッチは、分離状態の格子要素がコンタクトの真上に並んでいるビット線ピッチと等しい。本図によれば、ワード線フィーチャ1102,1104,1106,1108,1110,1112を備えたマスク1100をウェハ上のビット線1114及びコンタクト1116の上方に配置することができる。ワード線フィーチャ1102,1104,1106,1108,1110,1112はそれぞれ同一の限界寸法ライン幅1118を有している。ライン幅1118及びワード線フィーチャ1108と1110の間隔1120はピッチ「P」すなわち1124となる。ワード線フィーチャ1102と1104の間、1104と1106の間、1108と1110の間、そして1110と1112の間には共通の間隔1120が存在する。しかし、ワード線フィーチャ1106と1108の間隔1122は、隣接ワード線フィーチャの対に対応するピッチの2倍の大きさのピッチ「2P」すなわち1126となる。
通常、このようにピッチが大きくなると、ワード線フィーチャ1106,1108を介したワード線の結像に悪影響を及ぼすであろう。しかし、本発明の一態様に従って、マスク1100はさらに、下にあるコンタクト1116の真上に位置する分離状態の格子要素1128の列を備えている。コンタクト1116は分かり易いように図示しているが、格子要素1128の下にあると理解される。格子要素1128が存在することによって、結像システムから見たワード線フィーチャ1106,1108に対するピッチが変化する。格子要素があることにより、ワード線フィーチャがコンタクト1116の上方の場所に一定のピッチで存在する場合に発生する、回折を模倣する回折の干渉が生じる。回折の干渉の結果、ばらつきのない限界寸法の組を有するワード線イメージを形成するようにプリンティングされるワード線フィーチャ1106,1108が生じるが、これは、もし別のワード線フィーチャがワード線フィーチャ1106,1108の間にピッチ「P」で実際に存在するとしたら得られるであろう結果と同様である。
図11に図示された例において、格子要素の幅1130及び個々の格子要素の間隔1132は、格子要素のピッチがビット線ピッチ1134と同一であるようになっている。本発明の一態様に従って、格子要素のサイズはライン端プルバックの効果のために格子要素が結像システムによって解像されることがない程度のサイズでありながら、格子要素のサイズ及び間隔はビット線ピッチに一致する。本発明の別の態様に従って、格子要素のピッチはビット線ピッチに一致するとともに、格子要素のピッチは、格子要素が結像システムによって解像されることがない程度の禁制ピッチの範囲内にある。本発明のさらに別の態様に従って、格子要素のピッチはビット線ピッチに一致するとともに、格子要素のピッチは、格子要素が結像システムによって解像されることがないように、双極子照明源の軸に垂直な方向の解像度不足を利用している。しかし、ビット線ピッチとは異なるピッチを格子要素に用いてもよいことが分かる。他の実施例では、格子要素のピッチはビット線ピッチとは異なるが、格子要素のサイズ及び間隔は、結像システムが個々の格子要素を解像することがないようなビット線方向の禁制ピッチになっている。これらの実施例の全てにおいて、ライン端プルバック、双極子照明源の軸に垂直な軸方向の解像度不足、及び禁制ピッチで間隔を置いた格子要素の配置のいずれかの原因のために、格子要素のサイズ及び間隔は、結像システムによって解像されることがないように選定される。さらに、格子要素のサイズ及び間隔は、ライン端プルバック、双極子照明源の軸に垂直な軸方向の解像度不足、もしくは禁制ピッチで間隔を置いて配置されている格子要素の中からの任意に組み合わせた結果として結像システムによって解像されないように選定され得ることが分かる。従って、これらの状況のすべてにおいて、格子要素は結像システムによって解像されず、その結果、ウェハのレジスト層上にはプリントされない。これにより、ウェハ上のレジスト残渣の生成を軽減することができる。
分離状態のスキャッタバーセグメントのサイズ、間隔、及び配置をシミュレーションによって決定することが可能である。マスクを透過する光の回折の干渉は複雑であるので、シミュレーションが分離状態のスキャッタバーセグメントの最適配置を決定するのを支援し得る。本発明の別の態様に従って、シミュレーションを用いて、分離されたスキャッタバー等と併せて使用される結像システムの焦点深度を決定する。
図12及び13へと移ると、本発明に従って実施され得る手法が説明されている。説明を簡潔に行うために、これらの手法は一連のブロックとして図示し説明されているが、いくつかのブロックは本発明に従い本明細書に示されたものとは異なる順番で、及び/または他のブロックと同時に行われるように、本発明はブロックの順番によって限定されるものではないことは理解し、かつ認識されるであろう。さらに、本発明に従って手法を実施するのに、図示されたブロックのすべてが必要であるとは限らないであろう。
図12は、本発明の一態様のリソグラフィシステムのプロセスマージンを向上させる方法1200を図示したものである。図示されているように、本方法は、ライン端プルバックを利用して望まないレジスト残渣を生じることなくウェハフィーチャの形成を改善するために分離状態のスキャッタバーセグメントのサイズ及び配置を決定する際に、結像システムの特徴を考慮している。
方法1200はステップ1202で始まり、ここで、半導体の製造用のリソグラフィ結像プロセスにおいて使用されるマスクの初期レイアウトを、与えられたマスクの用途に見合った適切なデザインルールに従って形成する。ステップ1204において、プロセスは、得られたマスクに対して、マスクの変更がない場合にフィーチャがプロセスウィンドウ制限になる可能性のある領域を決定する検査を続ける。このような領域は、繰り返しが設定されたフィーチャ、例えば、メモリ部にワード線を形成する際に使用される一連のワード線パターンフィーチャに対応するピッチの崩れ等を含んでいるが、これに限定されるものではない。ピッチの崩れは、例えば、マスクパターン転写される前の半導体ウェハにおける既設のコンタクト等の望まないクリティカルフィーチャが存在した結果である可能性がある。この例ではワード線形成用のフィーチャの繰り返しパターンが用いられているが、本方法1200をピッチの変化が求められる任意のフィーチャ列に適用してもよいことが理解される。さらに、本手法に示されているクリティカルフィーチャはコンタクトであるが、クリティカルフィーチャはピッチの変化を必要とする任意のフィーチャであってもよいことが理解される。
ステップ1206において、分離されたスキャッタバーを配置するための適切な場所の選定が行われる。選定された場所が、結像システムから見たピッチが共通のマスクフィーチャ(例えばピッチ調節を必要としないフィーチャ等)のピッチを模倣するように、ワード線パターンフィーチャ近傍、または問題になっている他のフィーチャ近傍の環境の変化を促進する。選定した場所は、共通のマスクフィーチャに対応した同一のピッチまたはほぼ同等のピッチで、疑わしいフィーチャに隣接していてもよい。ステップ1208において、分離されたスキャッタバーの全体の長さを決定する。図示した例では、スキャッタバーの全体の長さは、隣接するワード線フィーチャの長さと一致する長さであってもよい。
ステップ1210において、分離状態のスキャッタバーセグメントの個々の最大サイズを、セグメントが結像システムによって解像されないように決定する。これは、あるフィーチャサイズに対するライン端プルバックの予想量の知見を用いること等によって行い易くなる。最大サイズは、露光光の波長、パターンが転写されるウェハとマスクの距離、例えば単極子、双極子、四極子、輪帯、軸上、軸外等の使用される照明方式、光学システムのレンズ、鏡、及び他の要素の品質、サイズ及び配置等の様々な因子の関数であってもよいが、これらに限定されるものではない。いったん分離状態のスキャッタバーセグメントの場所、全体の長さ、及び最大サイズを決定したら、ステップ1212において、分離されたスキャッタバーを、分離されたスキャッタバーの各セグメントがステップ1210で特定した最大サイズよりも決して大きくならないように設計し制作する。得られたスキャッタバーによって、マスクの密集領域で観察された寸法と同等の限界寸法を有するワード線(複数のワード線)もしくは当該のフィーチャ(複数のフィーチャ)の結像が可能になるのに必要な効果的な回折効果がもたらされる。ライン端プルバックの効果を利用することによって、個々の分離状態のスキャッタバーセグメントが解像されることがなく、よって最終的には当該半導体ウェハの性能や歩留まりに悪影響を及ぼし得るレジスト残渣の生成を回避できる。ライン端プルバック現象が生じた結果レジスト残渣の発生が軽減することを確実に行うには、例えば、スキャッタバーセグメントの最大サイズはスキャッタバーセグメントの結像が生じ得る閾値サイズよりも小さくてもよい。すべての領域が検討されるまでの間、プロセス制限の可能性のあるフィーチャを含む別の領域に対して、ステップ1204からステップ1212までのプロセスを繰り返してもよい。最後に、ステップ1214において、分離されたスキャッタバーを含むマスクに対して、システムの全プロセスウィンドウ及び焦点深度を決定するシミュレーションを行う。
図13は、本発明の一態様のリソグラフィシステムのプロセスマージンを向上させる方法1300を図示したものである。図示されているように、本方法は、「禁制(forbidden)」ピッチを利用するために分離状態のスキャッタバーセグメントのサイズ及び配置を決定する際に、結像システムの特徴を考慮している。
本方法はステップ1302で始まり、ここで、半導体の製造用のリソグラフィプロセスにおいて使用されるマスクの初期レイアウトを、与えられたマスクの用途に見合った適切なデザインルールに従って形成する。ステップ1304において、プロセスは、得られたマスクに対して、マスクの変更がない場合にフィーチャがプロセスウィンドウ制限になる可能性のある領域を決定する検査を続ける。このような領域は、繰り返しが設定されたフィーチャ、例えば、メモリ部の製造に使用される一連のワード線に対応するピッチの崩れ等を含んでいるが、これに限定されるものではない。ピッチの崩れは、例えば、マスクパターン転写される半導体ウェハにおける既設のコンタクトといった避けるべきクリティカルフィーチャが存在した結果である可能性がある。この例ではワード線に対応するマスクフィーチャが用いられているが、本手法をピッチの変化が求められる任意のフィーチャ列に適用してもよいことが理解される。さらに、本説明ではコンタクトが使用されているが、クリティカルフィーチャは、マスク内の任意のフィーチャ列のピッチの変化を必要とする任意の残存ウェハフィーチャであってもよいことが理解される。
ステップ1306において、プロセスは、分離されたスキャッタバーを配置する適切な場所の選定を続ける。選定された場所が、結像システムから見たフィーチャのピッチがマスクフィーチャに相当するウェハ上のイメージのより均一な限界寸法になるように、問題になっているマスクフィーチャ近傍の環境の変化を促進する。この場所は当該マスクフィーチャ(例えばピッチ変更が望まれるフィーチャ等)に隣接することが多く、マスクフィーチャの残り(例えば、コンタクト等のクリティカルウェハフィーチャから離れたマスクフィーチャ)に対応するピッチとほぼ同等であるピッチを生成することができる。
ステップ1308において、分離されたスキャッタバーの全体の長さを決定する。図示された例では、スキャッタバーの全体の長さは、ピッチの変更が望まれる隣接するマスクフィーチャの長さに一致する長さであってもよい。
ステップ1310において、結像システムのスキャッタバーセグメント列方向の禁制ピッチを表すピッチの範囲を決定する。禁制ピッチの組に基づいて、分離状態のスキャッタバーセグメントのピッチを、スキャッタバーセグメント列が生成したパターンが禁制ピッチの範囲内に入り、そして結像システムのプロセスウィンドウの閾値を下回るように選定してもよい。得られたピッチは、個々のセグメントの長さと連続したセグメントの間隔の関数である。禁制ピッチは、露光光の波長、パターンが転写されるウェハとマスクの距離、例えば単極子、双極子、四極子、輪帯、軸上、軸外等の使用される照明方式、光学システムのレンズ、鏡、及び他の要素の品質、サイズ及び配置等の様々な因子の関数であってもよいが、これらに限定されるものではない。いったん分離状態のスキャッタバーセグメントの場所、全体の長さ、分離状態のセグメントサイズ、及び間隔を決定したら、ステップ1312において、分離されたスキャッタバーの各セグメントが結像システムの禁制ピッチの範囲内に納まるピッチを生成するように分離されたスキャッタバーを設計し制作する。これにより、露光技術を施している間にスキャッタバーセグメントをウェハ上に結像しないことを確実に行いやすくなる。得られたスキャッタバーによって、ピッチ変更を施さないマスクフィーチャを有する他のワード線またはフィーチャに一致する限界寸法を有するワード線もしくはフィーチャの結像を可能にする効果的な回折効果がもたらされる。その上、禁制ピッチとは、このピッチが用いられる特定の結像システムによって解像可能ではないピッチのことであるため、個々の分離状態のスキャッタバーセグメントは解像されない。これにより、最終的には半導体ウェハの性能や歩留まりに悪影響を及ぼし得るレジスト残渣の生成が軽減しやすくなる。すべての領域が検討されるまでの間、プロセス制限の可能性のあるフィーチャを含む別の領域に対して、ステップ1304からステップ1312までのプロセスを繰り返してもよい。最後に、1314において、分離されたスキャッタバーを含むマスクに対して、システムの全プロセスウィンドウ及び焦点深度を決定するシミュレーションを行う。
方法1200では分離されたスキャッタバーを形成してライン端プルバックを利用することを扱い、方法1300では禁制ピッチを用いた分離されたスキャッタバーを形成することを扱っているが、この2つの手法を合わせて両手法の利点を備えた分離されたスキャッタバーを形成してもよいことが理解できる。さらに、分離状態のスキャッタバーセグメントのサイズ、配置、方向の決定の際にいずれかの手法の代わりに、またはいずれかの手法と一緒に、他の考察、例えば、双極子照明源に垂直な軸方向の解像度不足を考慮してもよい。
上述してきた内容は本発明の実例を含んでいる。本発明を説明するために考えられるすべての要素や手法の組み合わせを記述するのは実現可能なことではないのは当然だが、当業者であれば、本発明の別の結合や置換が多数可能であることが認識できるであろう。すなわち、本発明は、添付請求項の精神と範疇の範囲内であるこのような修正、変更、変形をすべて含むことが意図されている。さらに、詳細な説明と請求項のいずれにおいても「含む(include)」という語が用いられる範囲内で、この語は、「備える(comprising)」という語が請求項内の移行句として用いられる場合に解釈されるのと同様の内容を含んでいることが意図されている。
メモリ部の製造に用いられる一般的なウェハ上に形成されうるビット線及びワード線の配置を示す図。 光波がマスクを透過する際の光の回折効果を示す図。 ワード線パターンフィーチャとスキャッタバーからなるマスクを示す図。 ライン端プルバックもしくはライン短縮における回折の効果を示す図。 ラインフィーチャサイズとプリントイメージサイズとの関係およびライン端プルバックの効果を示す図。 本発明の一態様の分離されたスキャッタバーを備えたマスクを示す図。 本発明の一態様の分離状態のスキャッタバーセグメントの列を有する分離されたスキャッタバーを備えたマスクを示す図。 本発明の一態様の分離状態のスキャッタバーセグメントの列を有する分離されたスキャッタバーを備えたフォトマスクを示す図。 プロセスウィンドウをピッチの関数としてプロットした図。 本発明の一態様の分離状態のスキャッタバーセグメントの列からなる分離されたスキャッタバーの配置の一例を示す図。 本発明の一態様の分離状態のスキャッタバーセグメントの列を有する分離されたスキャッタバーを備えたマスクを示す図。 本発明の一態様であるリソグラフィシステムのプロセスマージンを向上させる方法を示す図。 本発明の一態様であるリソグラフィシステムのプロセスマージンを向上させる方法を示す図。

Claims (10)

  1. マスク上の半隔離されたパターンフィーチャをリソグラフィ結像技術のプロセスマージンに対して制限する可能性のある因子として特定するステップと(1202,1204,1302,1304)、
    前記結像技術の解像度の閾値を決定するステップと(1310)、
    前記半隔離されたマスクフィーチャの近傍に1つ以上の分離されたサブ解像度アシストフィーチャを配置するステップ(1212)とを含む、
    リソグラフィ結像システムのプロセスマージンを向上させる方法。
  2. 前記1つ以上の分離されたサブ解像度アシストフィーチャは1つ以上の分離されたスキャッタバー(301)を備えている、請求項1記載の方法。
  3. 前記1つ以上の分離されたスキャッタバーは2つ以上の分離状態のスキャッタバーセグメントを備えている(1212)、請求項2記載の方法。
  4. 前記決定された結像システムの解像度の閾値および前記解像度の閾値にて発生する既知量のライン端プルバックの少なくとも1つに、少なくとも部分的に基づいて、分離状態のスキャッタバーセグメントの最大サイズ閾値を決定するステップ(1210)と、前記2つ以上の分離状態のスキャッタバーセグメントを前記最大サイズ閾値のライン端プルバックよりも小さくなるように構成するステップ(1212)とをさらに含む、請求項3記載の方法。
  5. 結像システムによって解像可能なピッチの範囲外のピッチを有する前記2つ以上の分離状態のスキャッタバーセグメントを構成することにより、結像システムによる分離状態のスキャッタバーセグメントの解像を軽減するステップ(1312)をさらに含む、請求項3記載の方法。
  6. さらに、結像システム(822,824)の双極子照明源の軸に垂直なピッチを形成するステップをさらに含む、請求項5記載の方法。
  7. 結像システムの焦点深度のシミュレーションを行うステップ(1214,1314)をさらに含む、請求項4記載の方法。
  8. 1つ以上の半隔離されたマスクフィーチャ(204,300,402,502,512,522,532)と、
    前記1つ以上の半隔離されたマスクフィーチャの少なくとも1つの近傍に位置し、前記1つ以上の半隔離されたマスクフィーチャのピッチを変化させ、露光過程後のフォトレジスト残渣を軽減する1つ以上の分離されたスキャッタバー(722,724,822,824)とを備えたフォトマスク。
  9. 歩留まりを制限する可能性のあるフォトマスク上のパターンフィーチャを特定する手段(1204,1304)と、
    前記フォトマスク上には確実にプリント可能だがウェハ上のレジスト層上にフォトマスクフィーチャをプリントするのに使用される露光源による解像は不可能なサブ解像度サイズの複数の分離状態のスキャッタバーセグメントを形成する手段(1212,1312)とを備えた、ウェハ歩留まりの向上及びフォトレジスト露光技術後のレジスト残渣の軽減を支援するシステム。
  10. 前記複数のスキャッタバーセグメントを前記特定されたパターンフィーチャに隣接して配置し、前記特定されたパターンフィーチャのピッチを調整する手段(1212,1312)と、
    前記フォトマスクを介して前記ウェハ上の前記レジスト層を露光する手段(1214,1314)をさらに備えた請求項9記載のシステム。
JP2008534530A 2005-10-07 2006-08-23 分離されたアシストフィーチャを用いたプロセスマージンの向上 Pending JP2009512186A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/245,824 US7749662B2 (en) 2005-10-07 2005-10-07 Process margin using discrete assist features
PCT/US2006/032916 WO2007044132A1 (en) 2005-10-07 2006-08-23 Improved process margin using discrete assist features

Publications (1)

Publication Number Publication Date
JP2009512186A true JP2009512186A (ja) 2009-03-19

Family

ID=37560710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008534530A Pending JP2009512186A (ja) 2005-10-07 2006-08-23 分離されたアシストフィーチャを用いたプロセスマージンの向上

Country Status (8)

Country Link
US (1) US7749662B2 (ja)
JP (1) JP2009512186A (ja)
KR (1) KR20080059638A (ja)
CN (1) CN101278233B (ja)
DE (1) DE112006002656B4 (ja)
GB (1) GB2444214B (ja)
TW (1) TWI465836B (ja)
WO (1) WO2007044132A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US7917879B2 (en) 2007-08-02 2011-03-29 Tela Innovations, Inc. Semiconductor device with dynamic array section
US20070269749A1 (en) * 2006-05-18 2007-11-22 Richard Elliot Schenker Methods to reduce the minimum pitch in a pattern
US7493590B1 (en) * 2006-07-11 2009-02-17 Kla-Tencor Technologies Corporation Process window optical proximity correction
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
EP2321748B1 (en) 2008-07-16 2017-10-04 Tela Innovations, Inc. Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
KR101195267B1 (ko) * 2010-12-29 2012-11-14 에스케이하이닉스 주식회사 미세 패턴 형성 방법
US8656319B2 (en) * 2012-02-08 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Optical proximity correction convergence control
US8895211B2 (en) 2012-12-11 2014-11-25 GlobalFoundries, Inc. Semiconductor device resolution enhancement by etching multiple sides of a mask
KR20180123156A (ko) * 2016-04-04 2018-11-14 케이엘에이-텐코 코포레이션 필 팩터 변조에 의한 공정 호환성 개선
WO2018063331A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Fill pattern to enhance ebeam process margin
WO2020212107A1 (en) * 2019-04-15 2020-10-22 Asml Netherlands B.V. Method for determining corrections to features of a mask
CN113156760A (zh) * 2021-03-22 2021-07-23 泉芯集成电路制造(济南)有限公司 光刻掩模版以及掩模版图案成型方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0519446A (ja) * 1991-07-11 1993-01-29 Hitachi Ltd 半導体装置又は半導体集積回路装置の製造方法又は露光方法及びそれに用いるマスク
JPH09288347A (ja) * 1996-02-20 1997-11-04 Ricoh Co Ltd ダミーパターン付きレチクルおよびこのレチクルを用いて製造された半導体装置
JP2001513221A (ja) * 1997-02-28 2001-08-28 エイエスエム リソグラフィ ホールディング エヌ.ブイ. サブ解像散乱バーを使用した中間ピッチフィーチャのための光学近接補正方法
JP2002357892A (ja) * 2001-03-14 2002-12-13 Asml Masktools Bv 解像度以下の補助フィーチャとして罫線ラダー・バーを利用した光近接補正方法
US20040091791A1 (en) * 2002-11-13 2004-05-13 Barber Duane B. Scatter dots
JP2005157022A (ja) * 2003-11-27 2005-06-16 Elpida Memory Inc 補助パターン付きマスクの製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242770A (en) * 1992-01-16 1993-09-07 Microunity Systems Engineering, Inc. Mask for photolithography
US5447810A (en) * 1994-02-09 1995-09-05 Microunity Systems Engineering, Inc. Masks for improved lithographic patterning for off-axis illumination lithography
KR100346448B1 (ko) * 1994-12-29 2002-11-23 주식회사 하이닉스반도체 반도체소자용노광마스크
US5824436A (en) 1997-02-28 1998-10-20 Motorola, Inc. Electrically conductive polymeric coating for an electrochemical charge storage device
US6114071A (en) 1997-11-24 2000-09-05 Asml Masktools Netherlands B.V. Method of fine feature edge tuning with optically-halftoned mask
US6406819B1 (en) * 1999-12-21 2002-06-18 United Microelectronics Corp. Method for selective PSM with assist OPC
US6335130B1 (en) 2000-05-01 2002-01-01 Asml Masktools Netherlands B.V. System and method of providing optical proximity correction for features using phase-shifted halftone transparent/semi-transparent features
JP3768794B2 (ja) * 2000-10-13 2006-04-19 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6433878B1 (en) * 2001-01-29 2002-08-13 Timbre Technology, Inc. Method and apparatus for the determination of mask rules using scatterometry
KR100498441B1 (ko) 2001-04-17 2005-07-01 삼성전자주식회사 광근접 효과의 보정을 위한 마스크와 그 제조 방법
US6553562B2 (en) 2001-05-04 2003-04-22 Asml Masktools B.V. Method and apparatus for generating masks utilized in conjunction with dipole illumination techniques
WO2003079111A1 (en) * 2002-03-04 2003-09-25 Massachusetts Institute Of Technology A method and system of lithography using masks having gray-tone features
US7063923B2 (en) 2002-07-11 2006-06-20 United Electronics Corp. Optical proximity correction method
US7147975B2 (en) 2003-02-17 2006-12-12 Matsushita Electric Industrial Co., Ltd. Photomask
US7251377B2 (en) * 2003-04-29 2007-07-31 Synopsys, Inc. Cell library that can automatically avoid forbidden pitches
US20040248016A1 (en) * 2003-06-06 2004-12-09 Lucas Kevin D. Method of designing a reticle and forming a semiconductor device therewith
DE102004009173A1 (de) * 2004-02-25 2005-09-15 Infineon Technologies Ag Verfahren zur Kompensation der Verkürzung von Linienenden bei der Bildung von Linien auf einem Wafer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0519446A (ja) * 1991-07-11 1993-01-29 Hitachi Ltd 半導体装置又は半導体集積回路装置の製造方法又は露光方法及びそれに用いるマスク
JPH09288347A (ja) * 1996-02-20 1997-11-04 Ricoh Co Ltd ダミーパターン付きレチクルおよびこのレチクルを用いて製造された半導体装置
JP2001513221A (ja) * 1997-02-28 2001-08-28 エイエスエム リソグラフィ ホールディング エヌ.ブイ. サブ解像散乱バーを使用した中間ピッチフィーチャのための光学近接補正方法
JP2002357892A (ja) * 2001-03-14 2002-12-13 Asml Masktools Bv 解像度以下の補助フィーチャとして罫線ラダー・バーを利用した光近接補正方法
US20040091791A1 (en) * 2002-11-13 2004-05-13 Barber Duane B. Scatter dots
JP2005157022A (ja) * 2003-11-27 2005-06-16 Elpida Memory Inc 補助パターン付きマスクの製造方法

Also Published As

Publication number Publication date
GB2444214A (en) 2008-05-28
GB2444214B (en) 2011-03-30
TWI465836B (zh) 2014-12-21
US7749662B2 (en) 2010-07-06
DE112006002656B4 (de) 2020-06-04
WO2007044132A1 (en) 2007-04-19
US20070082277A1 (en) 2007-04-12
GB0805194D0 (en) 2008-04-30
TW200720838A (en) 2007-06-01
DE112006002656T5 (de) 2008-08-21
CN101278233A (zh) 2008-10-01
KR20080059638A (ko) 2008-06-30
CN101278233B (zh) 2014-03-19

Similar Documents

Publication Publication Date Title
JP2009512186A (ja) 分離されたアシストフィーチャを用いたプロセスマージンの向上
US7013453B2 (en) Full sized scattering bar alt-PSM technique for IC manufacturing in sub-resolution ERA
US8715893B2 (en) Masks for use in lithography including image reversal assist features, lithography systems including such masks, and methods of forming such masks
JP4184918B2 (ja) コンタクトホールの形成方法
JP2010156943A (ja) 背面位相格子マスク及びその製造方法
JP2006527398A (ja) レチクルを設計し、半導体素子をレチクルで作製する方法
US20070111109A1 (en) Photolithography scattering bar structure and method
US9213233B2 (en) Photolithography scattering bar structure and method
JP2004251969A (ja) 位相シフトマスク、位相シフトマスクを用いたパターンの形成方法および電子デバイスの製造方法
US6824933B2 (en) Mask for manufacturing semiconductor devices, method for fabricating the same, and exposure method for the same
US20030162329A1 (en) Method for manufacturing a lithographic reticle for transferring an integrated circuit design to a semiconductor wafer and structure thereof
US6784005B2 (en) Photoresist reflow for enhanced process window for random, isolated, semi-dense, and other non-dense contacts
US8742546B2 (en) Semiconductor device with a plurality of dot patterns and a line pattern having a projection part
JPH11133585A (ja) 露光用マスク及びその製造方法
KR100949889B1 (ko) 노광 마스크 및 이를 이용한 반도체 소자의 형성 방법
JP5311326B2 (ja) フォトマスク、パターンの形成方法および電子デバイスの製造方法
US20120009510A1 (en) Lithography mask and method of manufacturing semiconductor device
US20080014510A1 (en) Photomask designing apparatus, photomask, photomask designing method, photomask designing program and computer-readable storage medium on which the photomask designing program is stored
US6617081B2 (en) Method for improving process window in semi-dense area by using phase shifter
KR20110010441A (ko) 이중 노광 방법을 이용한 광 근접효과 제거방법
KR20090068638A (ko) 반도체 소자의 패턴 형성용 마스크 제작 방법
KR100790292B1 (ko) 반도체 소자의 미세패턴 형성 방법
JP2008216504A (ja) マスクの製造方法
JP2006128356A (ja) 露光方法
KR20060077770A (ko) 보조 패턴을 갖는 포토 마스크

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090813

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100421

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110921

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120229