KR100253052B1 - 패턴형성방법 및 패턴형성장치 - Google Patents

패턴형성방법 및 패턴형성장치 Download PDF

Info

Publication number
KR100253052B1
KR100253052B1 KR1019970015773A KR19970015773A KR100253052B1 KR 100253052 B1 KR100253052 B1 KR 100253052B1 KR 1019970015773 A KR1019970015773 A KR 1019970015773A KR 19970015773 A KR19970015773 A KR 19970015773A KR 100253052 B1 KR100253052 B1 KR 100253052B1
Authority
KR
South Korea
Prior art keywords
pattern
exposure
shots
repeating
pattern forming
Prior art date
Application number
KR1019970015773A
Other languages
English (en)
Inventor
소이치 이노우에
이와오 히가시카와
요지 오가와
시게히로 하라
가즈코 야마모토
Original Assignee
니시무로 타이죠
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시키가이샤 도시바 filed Critical 니시무로 타이죠
Application granted granted Critical
Publication of KR100253052B1 publication Critical patent/KR100253052B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

[과제]
높은 치수 정밀도를 필요로 하는 영역의 위치정보를 이용하여 결과적으로 높은 묘화(描畵) 정밀도를 달성한다.
[해결수단]
전자빔을 임의 형상으로 형성한 빔을 위치결정하고, 소정 시간의 조사를 행하는 소트노광을 반복하며, 그 쇼트를 서로 연결함으로써, 기판상의 감광성 재료막에 소망 패턴형상의 노광영역을 형성하는 패턴형성 방법에 있어서, 노광영역을 구성하는 복수의 쇼트(13)를 서로 연결하는 것을 반도체장치의 소자분리영역에 대응한 위치에서 행하고, 그 쇼트를 서로 연결하여 게이트패턴(16)의 형성을 행한다.

Description

패턴형성방법 및 패턴형성장치
본 발명은 하전입자빔이나 광빔을 이용한 패턴형성기술에 관한 것으로, 특히 임의 형상의 빔을 위치결정하여 쇼트노광을 반복하고, 쇼트를 서로 연결하여 소망 패턴을 노광하는 패턴형성방법 및 패턴형성장치에 관한 것이다.
VLSI의 고집적화에 의해 패턴크기의 미세화가 진행되고, 이에 따라 패턴치수 정밀도의 확보가 곤란하게 되어 있다. 특히, 트랜지스터의 칩내 특성 변도을 허용범위로 억제하기 위해 필요로 도는 게이트패턴의 치수 정밀도는, 목표치수를 L로 하면 통상 그것의 ±10% 이내로 할 필요가 있다고 언급되어 있고, 리소그래피공정에 기인하는 치수오차의 허용치는 ±7% 이내로 언급되어 있다. 예컨대, 게이트패턴 크기가 0.15㎛인 경우, 리소그패피공정에 기인하여 허용되는 치수오차는 ±0.0105㎛이다.
마스크 묘화장치(전자빔이나 레이저빔을 이용하여 축차 묘화를 행함으로써 패턴형성을 행하는 장치)에 의해 디바이스패턴의 마스터 마스크(포토마스크, X선 마스크, 전자빔 마스크, 이온빔 마스크 등)를 형성하여, 그 마스터 마스크에 광, X선 등의 전자파 또는 전자빔, 이온빔 등의 하전입자를 조사하고, 그 상(像)을 웨이퍼상에 전사(轉寫)하는 방식에 의해 디바이스패턴을 형성하는 경우에는, 마스크 묘화장치의 묘화정보가 상기 치수오차의 큰 요인으로 되어 있다.
전자빔 노광기술에 대표되는 축차 노광처리에 있어서는, 일정한 빔을 스캔하는 래스터 스캔방식과, 각각의 좌표에 빔을 위치결정하여 노광하고 있는 벡터 스캔방식이 공지되어 있다. 래스터 스캔방식은 빔의 스캔을 아날로그적인 방식으로 행하고, 빔스캔의 고속화를 행하여 처리속도의 향상을 도모하고 있지만, 해상력을 얻기 위해 빔크기를 미세하게 함에 따라 처리속도의 저하가 발생하고 있다. 보다 고속의 처리를 실현하는 방법으로서, 빔 크기가 큰 가변성형빔을 이용하는 벡터 스캔방식이 제안되어 있다. 이 방식에 있어서는, 빔크기의 설정이나 빔의 위치결정을 디지털처리로 행하고 있고, DAC의 설정속도나 정밀도가 드로우풋이나 패턴 정밀도를 제약하고 있다.
포토마스크 등의 마스터 마스크에 있어서는, 패턴의 위치와 크기에 대해 엄격한 정밀도가 요구되고 있다. 예컨대, 반도체소자의 포토마스크에 있어서는, 패턴치수 정밀도는 최소 선폭의 1/30 정도의 변동이하, 위치 정밀도는 최소 선촉의 5% 이하라는 수치를 얻을 수 있다. 부가적으로, 반도체소자는 거의 3년에 70%의 치수의 패턴에 미세화가 진전하고 있고, 미세화에 따라 정밀도 향상이 요구되고 있다.
제4(a)도는 VLSI에서의 메모리셀 어레이패턴의 평면설계도를 나타내고 있다. 41은 활성영역, 42는 게이트패턴이다. 주목해야 할 것은 게이트패턴(42)이고, 활성영역(41)은 다른 층이지만, 활성영역(41)과 게이트패턴(42)의 위치관계를 명확히 하기 위해, 활성영역패턴도 점선으로 나타내고 있다. 해칭으로 나타낸 활성영역(41)은 그 주위의 소자분리영역에서 소자분리되어 있다. 1개의 활성영역(41)에 대해 2개의 게이트선이 겹쳐 있고, 2개의 트랜지스터를 형성하도록 레이아웃으로 되어 있다.
실제로, 게이트패턴을 웨이퍼상에 형성할 때에는, 이 평면설계도를 원래 포토마스크를 작성하고, 그 포토마스크에 광을 조사하여 웨이퍼상에 그 상을 전사한다. 포토마스크를 작성할 때에는, 석영기판의 1주면상에 차광막을 퇴적하고, 그 위에 레지스트를 도포하여 전자빔 또는 레이저빔에 의한 마스크 묘화장치를 이용하여 상기 방법에 따라 묘화를 행하며, 레지스트현상, 밑바탕 차광막 에칭을 행함으로써 형성한다.
마스크 묘화장치에서는 디바이스패턴을 묘화할 수 있는 정도의 큰 도형으로 분할하고, 그 도형마다 쇼트하게 된다. 따라서, 제4(a)도에 나타낸 게이트패턴(42)은 그 1쇼트에 대응하는 도형요소(43)로 도형 분할되어 있다.
이 도형요소(43)를 마스크 묘화장치에서 쇼트하는 경우에는, 상기한 장치오차에 의해 본래 쇼트되야 하는 위치로부터 어긋난다. 제4(b)도에는, 실제로 게이트패턴의 도형요소가 포토마스크상에 쇼트된 모양을 나타내고 있다. 활성영역과 게이트패턴의 위치관계를 명확히 하기 위해, 제4(a)도와 마찬가지로 활성영역패턴도 점선으로 나타내고 있다.
종래, 도면중 44의 위치와 같이 소자분리영역상에서 쇼트가 이어지는 개소와, 도면중 45의 위치와 같이 활성영역상에서 쇼트가 이어지는 개소가 존재하였다. 제4(c)도는, 이 방법에 의해 작성된 포토마스크의 평면도이다. 도면중 46의 영역이 게이트패턴이다. 이 경우, 네가티브형 레지스트를 이용했기 때문에, 현상후에는 쇼트된 노광부에 레지스트가 잔재하고, 이 레지스트패턴을 마스크로 하여 밑바탕의 차광막을 가공하여 패턴을 형성하였다. 활성영역패턴과 게이트패턴의 위치관계를 명확히 하기 위해, 제4(a)도와 제4(b)와 마찬가지로 활성영역패턴을 점선으로 나타내고 있다. 게이트패턴의 쇼트 연결부분에서 치수가 변동하고 있는 것을 알았다.
제4(d)도는, 이 포토마스크를 이용하여 광노광을 행한 결과, 얻어진 웨이퍼상의 게이트패턴의 평면도이다. 이 경우, 포지티브형 레지스트를 이용했기 때문에, 현상후에는 미노광부에 레지스트가 잔재하였다. 도면중 47이 레지스트가 잔재한 부분이다. 이 레지스트패턴을 마스크로 밑바탕을 가공하게된다. 또한, 이 전공정에서 형성된 활성영역패턴도 겹쳐서 표시하고 있다. 도면중 48이 활성영역이다.
제4(c)도에 나타낸 바와 같이, 쇼트의 연결이 원인으로 생긴 마스크 치수변동에 대응한 개소에서, 웨이퍼상의 게이트패턴의 치수가 변동하고 있다.
따라서, 활성영역안이 단일 쇼트로 묘화되어 있는 개소, 예턴대 49와 같은 개소에서는 높은 치수 정밀도가 얻어지고 있는데 반해, 활성영역안에서의 치수변동이 큰 개소, 예컨대 410과 같은 개소에서는 이 치수변동이 트랜지스터의 특성에 악영향을 미치고, 칩내의 디바이스특성의 변동을 크게하고 있었다.
상기한 바와 같이, 마스크 묘화에 있어서 트랜지스터의 게이트패턴을 묘화할 때, 임의의 위치에서 쇼트분할을 행하였기 때문에, 활성영역안에서의 게이트패턴의 쇼트연결이 행해지는 경우가 있다. 그 결과, 연결부분에서의 치수변동이 트랜지스터의 특성에 악영향을 미치고, 디바이스특성의 변동을 크게 하고 있었다. 이와 같이, 치수 정밀도를 확보할 필요성이 높은 영역에서 쇼트연결이 행해질 가능성이 있기 때문에, 디바이스특성을 안정적으로 확보할 수 없는 문제가 있었다.
본 발명은, 상기한 점을 감안하여 발명된 것으로, 그 목적으로 하는 바는, 높은 치수 정밀도를 필요로 하는 영역의 위치정보를 이용하여 결과적으로 높은 묘화 정밀도를 달성하기 위한 패턴형성방법 및 패턴형성장치를 제공함에 있다.
제1도는 제1실시형태에 따른 패턴형성방법을 설명하기 위한 도면.
제2도는 제2실시형태에 의해 작성된 마스크를 나타낸 도면.
제3도는 제3실시형태에 의해 작성된 마스크를 나타낸 도면.
제4도는 종래의 패턴형성방법을 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명
11 : 설계상의 활성영역 12 : 설계상의 게이트패턴
13 : 도형요소 16 : 마스크상의 게이트패턴
17 : 웨이퍼상의 레지스트 잔재부분 18 : 웨이퍼상의 활성영역
상기한 목적을 달성하기 위해 본 발명은, 하전입자빔 또는 전자파빔을 임의 형상으로 형성한 빔을 위치결정하고, 소정 시간의 조사를 행하는 쇼트 노광을 반복하며, 그 쇼트를 서로 연결함으로써, 기판상의 감광성 재료막에 소망 패턴형상의 노광영역을 형성하는 패턴형성방법 및 패턴형성장치에 있어서, 상기 노광영역을 구성하는 복수의 쇼트를, 다른 층의 패턴위치에 따라 결정된 특정 위치에서 서로 연결하는 것을 특징으로 한다.
여기서, 본 발명의 바람직한 실시형태로서는 다음의 것을 들 수 있다.
(1) 쇼트를 서로 연결하는 것을 반도체장치의 소자분리영역에 대응한 위치에서 행하고, 그 쇼트를 서로 연결하여 게이트패턴 형성을 행하는 것.
(2) 감광성 재료막으로서 포지티브형 감광성 재료막으로 이용하고, 소망 패턴형상의 개구도형을 형성하는 것.
(3) 감광성 재료막으로서 네가티브형 감광성 재료막을 이용하고, 소망패턴형상의 비개구도형을 형성하는 것.
또한 본 발명은, 하전입자빔 또는 전자파빔을 임의 형상으로 형성한 빔을 위치결정하고, 소정 시간의 조사를 행하는 쇼트노광을 반복하며, 그 쇼트의 집합으로서 기판상의 감광성 재료막에 소망 패턴형상의 노광영역을 형성하는 패턴형성방법에 있어서, 선택된 영역 혹은 패턴에 대하여 1회의 단일 쇼트로 노광을 행하고, 그 이외의 다른 영역 혹은 패턴에 대하여 2회 이상의 쇼트를 반복하는 다중 노광을 행하는 것을 특징으로 한다.
여기서, 본 발명의 바람직한 실시형태로서는 다음의 것을 들 수 있다.
(1) 다중노광시에, 동일 위치에 동일 쇼트를 반복하는 다중노광을 행하든가, 또는 쇼트끼리의 연결위치를 절환하면서 다중노광을 행하는 것.
(2) 제1애퍼처 개구부와 제2애퍼처 개구부의 광학적 겹침의 조합에 의해 임의의 쇼트를 형성하고, 선택된 영역 혹은 패턴을 단일 쇼트로 노광을 행할 때에, 동일 형상의 패턴에 관해서는 제1애퍼처 개구부와 제2애퍼처 개구부의 동일 조합을 이용하는 것.
(3) 상기와는 반대로, 선택된 영역 혹은 패턴에 대해 2회 이상의 쇼트를 반복하는 다중노광을 행하고, 그 이외의 다른 영역 혹은 패턴에 대해 단일 쇼터로 노광을 행하는 것.
또한 본 발명은, 상기 패턴형성방법 또는 패턴형성장치를 이용하여 노광용 마스크 혹은 반도체장치를 실현하는 것을 특징으로 한다.
빔쇼트크기 및 빔위치를 디지털회로를 이용하여 설정하는 패턴노광방법에 있어서, 원리적으로 1겹의 노광에 있어서는, 단일 쇼트에 의해 구성된 패턴은 복수의 쇼트에 의해 구성된 패턴의 치수 정밀도에 비해 우수한 것이 공지되어 있다. 즉, 각각의 쇼트는 크기와 위치 정밀도에 관하여 오차요인이 있고, 복수의 쇼트로 이루어지는 패턴에서는 각 쇼트의 오차가 중복되며, 정밀도가 저하한다. 각각의 쇼트의 위치설정 정밀도는 동일 쇼트를 복수회 다중노광하여 형성한 경우, 평균화 효과가 생긴다. 그 결과, 쇼트크기보다는 위치정밀도에 의해 제약되었던 패턴의 정밀도는 향상한다. 이 효과는, 미노광부에서 형성되는 영역의 정밀도의 향상에 기여한다.
본 발명을 적용함으로써, 특정 패턴의 정밀도 향상이 달정된다. 반도제 소자제조 등에 있어서 구해지는 패턴 정밀도는 특정 패턴의 치수, 혹은 특정 패턴의 특정 부분의 치수, 혹은 패턴과 패턴의 특정 부분의 거리와 같이 한정된 부분에서 고정밀도가 요구되고 있다.
따라서, 본 발명을 단일 쇼트로 규칙적으로 반복되는 패턴에 적용함으로서, 혹은 특정 패턴을 추출하여 본 발명을 적용함으로써, 정밀도의 향상이 달성된다. 보다 구체적으로는, 단일 쇼트폭의 패턴을 1겹 노광으로 하고, 다른 것을 다중 노광으로 함으로써, 다중노광부에서는 치수 및 위치 정밀도에 관하여 균일성에 우수한 정밀도가 얻어지고, 단일 쇼트폭의 패턴에서는 치수 정밀도가 보다 우수한 패턴을 형성할 수 있다.
또한, 선택된 비노출부의 윤곽부분의 쇼트에 대해 다중노출광을 적용함으로써, 드로우풋을 크게 손상하지 않고 비노출부분의 치수 정밀도의 향상이 달성된다. 더욱이, 본 발명은 특정 부분에 대하여 쇼트경계가 존재하지 않는 노광을 가능하게 하고, 현저하게 치수 정밀도에 우수하며, 엣지 러프니스(edge roughness)가 적은 패턴형성을 가능하게 한다.
[발명의 실시형태]
이하, 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
[제1실시형태]
제1도에 따라 본 발명에 따른 제1실시형태를 설명한다. 제1(a)도는 VLSI에서의 메모리셀 어레이패턴의 평면설계도를 나타내고 있다. 11은 활성영역, 12는 게이트패턴이다. 주목해야 할 것은 게이트패턴(12)이고, 활성영역(11)은 다른 층이지만, 활성영역(11)과 게이트패턴(12)의 위치관계를 명확히 하기 위해, 활성영역패턴도 점선으로 나타내고 있다.
해칭으로 나타낸 활성영역(11)은 그 주위의 소자분리영여겡서 소자분리되어 있다. 1개의 활성영역(11)에 대해 2개의 게이트선이 겹쳐져 있고, 2개의 트랜지스터를 형성하도록 한 레이아웃으로 되어 있다.
실제로 게이트패턴을 웨이퍼상에 형성할 때에는, 이 평면설계도를 원래 포토마스크를 작성하고, 그 포토마스크에 광을 조사하여 웨이퍼상에 그 상을 전사한다. 포토마스크를 작성할 때에는, 석영기판의 1주면상에 차광막을 퇴적하고, 그 위에 레지스트를 도포하여 전자빔 또는 레이저빔에 의한 마스크 묘화장치를 이용하여 상기 방법에 따라 묘화를 행하며, 레지스트현상, 밑바탕 차광막 에칭을 행함으로써 형성하였다.
마스크 묘화장치에서는 디바이스패턴을 묘화할 수 있는 정도의 큰 도형으로 분할하고, 그 도형마다 쇼트하였다. 따라서, 제1(a)도에 나타낸 게이트패턴(12)은 그 1쇼트에 대응하는 도형요소(13)로 도형 분할되어 있다. 이 도형요소(13)를 마스크 묘화장치에서 쇼트한 바, 장치오차에 의해 본래 쇼트되야 하는 위치로부터 어긋났다.
제1(b)도에는, 실제로 게이트패턴의 도형요소가 포토마스크상에 쇼트된 모양을 나타내고 있다. 활성영역과 게이트패턴의 위치관계를 명확히 하기 위해, 제1(a)도와 마찬가지로 활성영역패턴도 점선으로 나타내고 있다. 본 실시형태에 있어서, 모든 쇼트가 소자분리영역상에서 이어지도록 도형분할한 것이 특징이다.
제1(c)도는 본 실시형태 방법에 의해 작성된 포토마스크의 평면도이다. 도면중 16의 영역이 게이트패턴이다. 이 경우, 네거티브형 레지스트를 이용하였기 때문에, 현상후에는 쇼트된 노광부에 레지스트가 잔재하고, 이 레지스트패턴을 마스크로 하여 밑바탕의 차광막을 가공하여 패턴을 형성하였다. 활성영역패턴과 게이트패턴의 위치관계를 명확히 하기 위해, 제1(a)도오 제1(b)도와 마찬가지로 활성영역패턴을 점선으로 나타내고 있다. 게이트패턴의 쇼트 연결부분에서 치수가 변동하고 있는 것을 알 수 있다.
제1(d)도는, 이 포토마스크를 이용하여 광노광을 행한 결과, 얻어진 웨이퍼상의 게이트패턴의 평면도이다. 이 경우, 포지티브형 레지스트를 이용했기 때문에, 현상후에는 미노광부에 레지스트가 잔재하였다. 도면중 17이 레지스트가 잔재한 부분이다. 이 레지스트패턴을 마스크로 하여 밑바탕을 가공하였다. 또한, 전공정에서 형성된 활성영역패턴도 겹쳐서 표시하고 있다. 도면중 18이 활성영역이다. 또한, 게이트 길이는 0.15㎛이다.
본 실시형태에 있어서도 제1(c)도에 나타낸 바와 같이, 쇼트의 연결이 원인으로 생긴 마스크 치수변동에 대응한 개소에서, 웨이퍼상의 게이트패턴의 치수가 변동하였다. 그러나, 이 치수변도의 원인인 쇼트 연결은 모두 소자 분리영역상에서 행해지고 있다. 이 때문에, 활성영역안에서의 치수변동은 매우 작고, 그 결과 스펙인 곳이 ±0.01005㎛ 이하의 치수정밀도가 칩 전면에서 달성할 수 있었다.
이와 같이 본 실시형태에 의하면, 마스크 묘화에 있어서 게이트패턴을 형성할 때에, 쇼트를 서로 연결하는 것을 반도체장치의 소자분리영역에 대응한 위치에서 행함으로써, 활성영역안에서의 게이트패턴의 치수변동을 억제할 수 있고, 이로 인해 디바이스특성의 변동을 억제할 수 있다.
이상, 반도체장치 제조용 포토마스크, 특히 트랜지스터의 게이트층의 노광을 예로 하여 그패턴형성방법, 패턴형성장치, 마스크 그 자체, 그들에 의해 형성된 반도체 제조장치에 관하여 설명하였지만, 본 발명은 이들에 한정되는 것은 아니다. 본 발명의 요지는, 높은 정밀도가 필요한 부분에 대해서는 단일 쇼트로 노광하고, 높은 치수 정밀도가 필요하지 않은 위치에 있어서 쇼트끼리를 연결하도록 하는 것이기 때문에, 그 실시형태로서 X선 노광용 마스크, 전자빔 전사용 마스크, 또는 마스크를 매개로 하지 않고 웨이퍼상에 직접 패턴을 묘화하는 직접묘화기술에 있어서도 그 효과는 조금도 변하지 않는다.
[제2실시형태]
다음에, 본 발명을 가변성형 전자빔을 이용하는 렉틸제작에 적용한 실시형태에 관하여 설명한다.
우선, 석영기판상에 크롬·크롬산화물의 박막이 적층된 차광막을 갖는 0.25인치 두께, 6인치 방형의 블랭크에 네가티브형 전자빔 레지스트 SAL605 (Shipley사 제품)를 0.5㎛ 두께로 도포하고, 소정의 베킹처리를 실시하였다. 이어서, 가속전압 15KeV에서 동작하는 가변성형 전자빔(VSB) 노광장치로 노광을 행하였다.
이 노광은 2개의 애퍼처를 조합하고, 제1애퍼처를 통과한 빔을 제2애퍼처에 위치결정하여 조명함으로써, 최대 2.55㎛의 방형, 혹은 단변이 최대 2.55㎛의 직각삼각형을 발생할 수 있는 가변성형빔을 이요하여 행하였다. 더욱이, 패턴마다 노광량을 바꾸는 기능을 이용하고, 단임 쇼트부는 8μC/㎠에서, 나머지 패턴응 2μC/㎠에서노광한 부분에대해 다중노광을 2μC/㎠씩 3회 반복하여 전체를 8μC/㎠의 노광량으로 통일하였다.
이러서, 노광장치로부터 기판을 취출하고, 소정의 베킹처리를 실시하였다. 이어서, 전용현상액을 이용하여 패들현상처리를 80초 행하고, 초순수(超純水)에 의한 린스처리을 행한후, 건조하여 레지스트패턴을 형성하였다. 다음에, 평행평판형 고주파 플라즈마 에칭장치를 이용하여 산소와 질소의 15:85의 혼합가스로디스컴 에칭을 행하였다. 이 디스컴 에칭은 진공도 100mTorr에서 50W의 파워로 45초 행하였다.
이어서, 평행평판형 마그네트론 고주파 플라즈마 에칭장치를 이용하고, 염소, 산소 및 아르곤의 5:5:100의 혼합가스를 이용하여 70℃로 기판을 보지한 에칭처리를 행하였다. 에칭은 파워 150W로 행하고, 15분 행하였다. 다음에, 레지스트를 오존을 반응주체로 하는 에칭처리에 의해 제거하였다.
이렇게 하여 제작된 마스크를 제2도에 나타낸다. 제2(a)도에 나타낸 a의 폭과 b로 나타낸 패턴의간격을 끝으로부터 100개소 측정하고, 변동으로서 3σ에서 각각 12.8nm, 32nm의 값을 얻었다. 측정은 제2(b)와 같이 반복되는 패턴으로 행하였다. 또한, 도면에 있어서 해칭부분이 노광, 현상, 에칭에의해 모양으로 잔재한 차광막을 나타내고 있다.
측정개소는 각각 단일 쇼트로 노광한 A부분의 폭(a)과, 4중 묘화를 행한 C부분들의 간격(b)이다. A부분은 반드시 영역의 중앙부근에서 쇼트의 경계가 발생하지 않도록, 중앙부분에 우선적으로 쇼트를 배치하여 데이터를 작성하였다.
이와 같이 본 실시형태에 의하면, 높은 치수 정밀도가 요구되는 A영역은 단일 쇼트의 묘화로 형성하고, 높은 위치 정밀도가 요구되는 영역은 4회의 다중묘화에 의해 형성함으로써, 패턴의 특정 부분의 치수 정밀도를 유지하면서 패턴 간격을 고정밀도로 설정할 수 있다.
이상, 반도체장치 제조용 포토마스크, 특히 트랜지스터의 게이트층의 노광을 예로 하여 그 패턴형성방법, 패턴형성장치, 마스크 그 자체, 그들에 의해 형성된 반도체 제조장치에 관하여 설명하였지만, 본 발명은 이들에 한정되는 것은 아니다. 본 발명의 주지는, 높은 치수 정밀도가 필요로 되는 노광부에 대해서는 단일 쇼트로 노광하고, 높은 위치 정밀도가 필요한 미노광부에 대해서는 다중노광을 행하는 것이기 때문에, 그 실시형태로서 X선 노광용 마스크, 전자빔 전사용 마스크, 또는 마스크를 매개하지 않고 웨이퍼상에 직접패턴을 묘화하고 직접묘화기술에 대해서도 그 효과는 조금도 변하지 않는다.
[제3실시형태]
다음에, 본 발명을 가변성형 전자빔을 이용하는 렉틸제작에 적용한 실시형태에 관하여 설명한다.
제2실시형태와 동일한 공정에 의해, 포지티브형 빔레지스트 ZEP-7000B(일본 제온 제품)를 도포한 노광기판을 준비하였다. 특정 미노광부를 형성하는 노광부만 8중의 다중묘화를 행하고, 다른 영역은 1회의 묘화를 행하였다. 처리시간은, 전체를 1회로 묘화한경우, 약 37분이었지만, 상술한 부분적으로 8중 묘화를 행한 경우는 약 41분 30초가 걸렸다. 노광량은 10μC/㎠로 하였다. 노광장치로부터 기판을 취출하고, 전용현상액을 이용하여 스프레이 현상처리를 360초 행하며, 린스처리를 행한 후, 건조하여 레지스트패턴을 형성하였다.
이하, 제2실시형태와 동일한 처리를 행하여 에칭가공을 실시하고, 마스크를 제작하였다. 이렇게 하여 제작한 마스크를 제3도에 나타낸다. 제3(a)도에 나타낸 a의 폭과 b로 나타낸 패턴의 간격을 끝으로부터 100개소 측정하고, 변동으로서 3σ에서 각각 18.0nm, 21.3nm의 값을 얻었다. 측정은 제3(b)도와 같이 반복되는 패턴으로 행하였다. 또한, 도면에 있어서 해칭부분이 노광, 현상, 에칭에의해 섬모양으로 개구부가 형성된 차광막을 나타내고 있다.
측정개소는 각각 단일 쇼트로 노광한 A부분의 폭(a)과, 8중 묘화를 행한 C부분들의 간격(b)이다. A부분은 반드시 영역의 중앙부근에서 쇼트의 경계가 발생하지 않도록, 중앙부분에 우선적으로 쇼트를 배치하여 데이터를 작성하였다.
이상, 반도체장치 제조용 포토마스크, 특히 트랜지스터의 게이트층의 노광을예로 하여 그 패턴형성방법, 패턴형성장치, 마스크 그 자체, 그들에 의해 형성된 반도체 제조장치에 관하여 설명하였지만, 본 발명은 이드에 한정되는 것은 아니다. 본 발명의 주지는, 높은 치수 정밀도가 필요로 되는 노광부에 대해서는 단일 쇼트로 노광하고, 높은 위치 정밀도가 필요한 미노광부에 대해서는 다중노광을 행하는 것이기 때문에, 그 실시형태로서 X선 노광용 마스크, 전자빔 전사용 마스크, 또는 마스크를 매개하지 않고 웨이퍼상에 직접패턴을 묘화하는 직접묘화기술에 대해서도 그 효과는 조금도 변하지 않는다.
또한, 제2 및 제3실시형태를 통하여 본 발명의 주지 설명을 했지만, 본 발명이 의도하는바는, 다중묘화와 단일 묘화 및, 혹은 단일 쇼트로 노광하는 부분과 복수의 쇼트로 노광하는 부분을 조합함으로써, 요구 정밀도를 달성하는 방법을 제공하는 것으로, 노광에 있어 포지티브형 레지스트와 네가티브형 레지스트를 나누어 사용함으로써, 보다 자유로운 조합으로 특정 부분의 치수 정밀도의 향상을 달성할 수 있는 기술을 제공하는 것이다. 또한, 다중노광을 행할 때에는, 노광마다 전자빔 노광장치의 빔폭 편향장치에 의한 빔편향 최대치(서브필드)에 의해 커버되는 영역을 비켜 놓으면, 보다 큰 효과가 얻어진다.
또한, 패턴을 묘화하기 위한 장치로서는, 전자빔 묘화장치에 한정하지 않고 이온빔 묘화장치를 이용할 수도 있고, 더욱이 하전입자빔 이외에 광빔을 사용한 레이저 묘화장치를 이용할 수도 있다. 그외, 본 발명의 요지를 이탈하지 않는 범위에서 다양하게 변형실시할 수 있다.
상술한 바와 같이 본 발명에 의하면, 쇼트를 연결하는 것을 다른 층의 패턴위치에 따라 결정된 특정 위치에서 행함으로써, 쇼트 연결부분에서의 패턴의 치수 변동이 디바이스특성에 영향을 미치는 것을 방지할 수 있고, 따라서 디바이스특성의 변동을 억제할 수 있다.
또한, 높은 치수 정밀도가 필요로 되는 영역에 대해서는 단일 쇼트로 노광하고, 높은 위치 정밀도가 필요로 되는 영역에 대해서는 다중노광을 행함으로써, 실질적으로 고정밀도의 패턴형성을 행할 수 있다.

Claims (7)

  1. 하전입자빔 또는 전자파빔을 임의 형상으로 형성한 빔을 위치결정하고, 소정 시간의 조사를 행하는 쇼트노광을 반복하며, 그 쇼트를 서로 연결함으로써, 기판상의 감광성 재료막에 소망 패턴형상의 노광영역을 형성하는 패턴형성방법에 있어서, 상기 노광영역을 구성하는 복수의 쇼트를, 다른 층의 패턴위치에 따라 결정된 특정 위치에서 서로 연결하는 것을 특징으로 하는 패턴형성방법.
  2. 제1항에 있어서, 상기 쇼트를 서로 연결하는 것을 반도체장치의 소자분리영역에 대응한 위치에서 행하고, 그 쇼트를 서로 연결하여 게이트패턴형성을 행하는 것을 특징으로 하는 패턴형성방법.
  3. 하전입자빔 또는 전자파빔을 임의 형상으로 형성한 빔을 위치결정하고, 소정 시간의 조사를 행하는 쇼트노광을 반복하며, 그 쇼트의 집합으로서 기판상의 감광성 재료막에 소망 패턴형상의 노광영역을 형성하는 패턴형성방법에 있어서, 선택된 영역 혹은 패턴에 해하여 1회의 단일 쇼트로 노광을 행하고, 그 이외의 다른 영역 혹은 패턴에 대하여 2회 이상의 쇼트를 반복하는 다중 노광을 행하는 것을 특징으로 하는 패턴형성방법.
  4. 제3항에 있어서, 상기 다중 노광시에, 동일 위치에 동일 쇼트를 반복하는 다중노광과, 쇼트끼리의 연결위치를 절환하는 다중노광중 어느 한쪽, 혹은 그 조합을 이용하는 것을 특징으로 하는 패턴형성방법.
  5. 제3항에 있어서, 제1애퍼처 개구부와 제2애퍼처 개구부의 광학적 겹침의 조합에 의해 임의의 쇼트를 형성하고, 상기 선택된 영역 혹은 패턴을 단일 쇼트로 노광을 할 때에, 동일 형상의 패턴에 관해서는 제1애퍼처 개구부와 제2애퍼처 개구부의 동일 조합을 이용하는 것을 특징으로 하는 패턴형성방법.
  6. 하전입자빔 또는 전자파빔을 임의 형상으로 형성한 빔을 위치결정하고, 소정 시간의 조사를 행하는 쇼트노광을 반복하며, 그 쇼트를 서로 연결함으로써, 기판상의 감광성 재료막에 소망 패턴형상의 노광영역을 형성하는 패턴형성장치에 있어서, 상기 노광영역을 구성하는 복수의 쇼트를, 다른 층의 패턴위치에 따라 결정된 특정 위치에서 서로 연결하는 것을 특징으로 하는 패턴형성장치.
  7. 하전입자빔 또는 전자파빔을 임의 형상으로 형성한 빔을 위치결정하고, 소정 시간의 조사를 행하는 쇼트노광을 반복하며, 그 쇼트의 집합으로서 기판상의 감광성 재료막에 소망 패턴형상의 노광영역을 형성하는 패턴형성장치에 있어서, 선택된 영역 혹은 패턴에 해하여 1회의 단일 쇼트로 노광을 행하고, 그 이외의 다른 영역 혹은 패턴에 대하여 2회 이상의 쇼트를 반복하는 다중 노광을 행하는 것을 특징으로 하는 패턴형성장치.
KR1019970015773A 1996-04-26 1997-04-26 패턴형성방법 및 패턴형성장치 KR100253052B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-107439 1996-04-26
JP10743996A JP3512945B2 (ja) 1996-04-26 1996-04-26 パターン形成方法及びパターン形成装置

Publications (1)

Publication Number Publication Date
KR100253052B1 true KR100253052B1 (ko) 2000-06-01

Family

ID=14459184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970015773A KR100253052B1 (ko) 1996-04-26 1997-04-26 패턴형성방법 및 패턴형성장치

Country Status (3)

Country Link
US (4) US6040114A (ko)
JP (1) JP3512945B2 (ko)
KR (1) KR100253052B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130088772A (ko) * 2012-01-31 2013-08-08 캐논 가부시끼가이샤 묘화 방법 및 물품의 제조 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316163B1 (en) * 1997-10-01 2001-11-13 Kabushiki Kaisha Toshiba Pattern forming method
SE9800665D0 (sv) * 1998-03-02 1998-03-02 Micronic Laser Systems Ab Improved method for projection printing using a micromirror SLM
US6214496B1 (en) * 1999-03-29 2001-04-10 Infineon Technologies North America Corp. Method for reducing corner rounding in mask fabrication utilizing elliptical energy beam
US6316152B1 (en) * 2000-01-18 2001-11-13 Taiwan Semiconductor Manufacturing Company OPC method to improve e-beam writing time
US6461973B1 (en) * 2000-02-11 2002-10-08 Advanced Micro Devices, Inc. Method for forming high quality multiple thickness oxide layers by reducing descum induced defects
JP3730500B2 (ja) 2000-09-27 2006-01-05 株式会社東芝 パターンデータ形成装置、パターンデータ形成方法、電子部品の製造方法
DE10114861B4 (de) * 2001-03-26 2004-02-26 Infineon Technologies Ag Verfahren und Vorrichtung zum Entlacken eines Bereiches auf einem Maskensubstrat
US6767674B2 (en) 2001-10-26 2004-07-27 Infineon Technologies Ag Method for obtaining elliptical and rounded shapes using beam shaping
US6716741B2 (en) * 2002-04-09 2004-04-06 United Microelectronics Corp. Method of patterning dielectric layer with low dielectric constant
JP2004040010A (ja) * 2002-07-08 2004-02-05 Renesas Technology Corp パターン描画方法
JP4414690B2 (ja) * 2003-07-14 2010-02-10 株式会社日立ハイテクノロジーズ 半導体製造システム
JP5133728B2 (ja) * 2007-03-09 2013-01-30 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
US7791022B2 (en) * 2007-03-13 2010-09-07 Advantest Corp. Scanning electron microscope with length measurement function and dimension length measurement method
US7941780B2 (en) * 2008-04-18 2011-05-10 International Business Machines Corporation Intersect area based ground rule for semiconductor design
JP2010147203A (ja) * 2008-12-18 2010-07-01 Nikon Corp 露光方法及びデバイス製造方法
US8828624B2 (en) * 2009-08-03 2014-09-09 Ipg Photonics Corporation Method and device for fabricating volume Bragg gratings
JP5662756B2 (ja) * 2010-10-08 2015-02-04 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP6215586B2 (ja) 2012-11-02 2017-10-18 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画方法及びマルチ荷電粒子ビーム描画装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6032050A (ja) * 1983-08-02 1985-02-19 Canon Inc 露光装置
JPH0628231B2 (ja) * 1985-07-09 1994-04-13 富士通株式会社 電子ビ−ム露光方法
US5140366A (en) * 1987-05-29 1992-08-18 Canon Kabushiki Kaisha Exposure apparatus with a function for controlling alignment by use of latent images
US5117254A (en) * 1988-05-13 1992-05-26 Canon Kabushiki Kaisha Projection exposure apparatus
JPH0815138A (ja) * 1994-06-30 1996-01-19 Sony Corp 赤外分光光度法による薄膜の分析方法
JP3085454B2 (ja) * 1997-03-13 2000-09-11 日本電気株式会社 荷電粒子線露光方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130088772A (ko) * 2012-01-31 2013-08-08 캐논 가부시끼가이샤 묘화 방법 및 물품의 제조 방법
KR101597869B1 (ko) 2012-01-31 2016-02-25 캐논 가부시끼가이샤 묘화 방법 및 물품의 제조 방법

Also Published As

Publication number Publication date
JP3512945B2 (ja) 2004-03-31
US20020045132A1 (en) 2002-04-18
US6040114A (en) 2000-03-21
US6806941B2 (en) 2004-10-19
US6335145B1 (en) 2002-01-01
US6165652A (en) 2000-12-26
JPH09293667A (ja) 1997-11-11

Similar Documents

Publication Publication Date Title
KR100253052B1 (ko) 패턴형성방법 및 패턴형성장치
US7772575B2 (en) Stencil design and method for cell projection particle beam lithography
US6225011B1 (en) Method for manufacturing semiconductor devices utilizing plurality of exposure systems
JP3371852B2 (ja) レチクル
JPS6311657B2 (ko)
US6221539B1 (en) Mask pattern correction method and a recording medium which records a mask pattern correction program
JPH04155337A (ja) フォトマスクの製造方法
JP2000066366A (ja) フォトマスク及びその製造方法
JP2830854B2 (ja) 電子ビーム用マスクおよび露光方法
US7462428B2 (en) Complementary masks and method of fabrication of same, exposure method, and semiconductor device and method of production of same
US7745067B2 (en) Method for performing place-and-route of contacts and vias in technologies with forbidden pitch requirements
JP3311302B2 (ja) 露光方法
JP3332872B2 (ja) 露光方法
US6182369B1 (en) Pattern forming apparatus
JP2003100591A (ja) 荷電粒子線露光装置における露光方法、半導体デバイスの製造方法及び荷電粒子線露光装置
KR20020079530A (ko) 마스터 마스크를 이용하여 레티클에 ic 칩의 패턴을형성하기 위한 노광 방법
JP3927144B2 (ja) パターン形成方法及びパターン形成装置
JP2002222750A (ja) 電子ビーム転写用マスク
US6168904B1 (en) Integrated circuit fabrication
JP2001102285A (ja) 位置合わせマーク
JPS6358825A (ja) パタ−ン形成方法
JPH09246144A (ja) 半導体素子の製造方法と半導体素子用露光装置およびこれを用いて作製した半導体素子
JPH09306805A (ja) パターン形成方法
JP2002365787A (ja) 投影マスク、電子線露光方法、電子線露光装置、半導体装置及び半導体装置の製造方法
US6799312B1 (en) Dark line CD and XY-CD improvement method of the variable shaped beam lithography in mask or wafer making

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021231

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee