JP3512945B2 - パターン形成方法及びパターン形成装置 - Google Patents
パターン形成方法及びパターン形成装置Info
- Publication number
- JP3512945B2 JP3512945B2 JP10743996A JP10743996A JP3512945B2 JP 3512945 B2 JP3512945 B2 JP 3512945B2 JP 10743996 A JP10743996 A JP 10743996A JP 10743996 A JP10743996 A JP 10743996A JP 3512945 B2 JP3512945 B2 JP 3512945B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- shots
- exposure
- shot
- active area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、荷電粒子ビームや
光ビームを用いたパターン形成技術に係わり、特に任意
形状のビームを位置決めしてショット露光を繰り返し、
ショットをつなぎ合わせて所望パターンを露光するパタ
ーン形成方法及びパターン形成装置に関する。
光ビームを用いたパターン形成技術に係わり、特に任意
形状のビームを位置決めしてショット露光を繰り返し、
ショットをつなぎ合わせて所望パターンを露光するパタ
ーン形成方法及びパターン形成装置に関する。
【０００２】
【従来の技術】ＶＬＳＩの高集積化にによりパターンサ
イズの微細化が進み、これに伴いパターン寸法精度の確
保が困難になりつつある。特に、トランジスタのチップ
内特性ばらつきを許容範囲に抑えるために必要とされる
ゲートパターンの寸法精度は、目標寸法をＬとすると通
常その±１０％以内とする必要があると言われており、
リソグラフィ工程に起因する寸法誤差の許容値は±７％
以内と言われている。例えば、ゲートパターンサイズが
０．１５μｍである場合、リソグラフィ工程起因で許容
される寸法誤差は±０．０１０５μｍである。
イズの微細化が進み、これに伴いパターン寸法精度の確
保が困難になりつつある。特に、トランジスタのチップ
内特性ばらつきを許容範囲に抑えるために必要とされる
ゲートパターンの寸法精度は、目標寸法をＬとすると通
常その±１０％以内とする必要があると言われており、
リソグラフィ工程に起因する寸法誤差の許容値は±７％
以内と言われている。例えば、ゲートパターンサイズが
０．１５μｍである場合、リソグラフィ工程起因で許容
される寸法誤差は±０．０１０５μｍである。
【０００３】マスク描画装置（電子ビームやレーザビー
ムを用いて逐次描画を行うことによってパターン形成を
行う装置）によってデバイスパターンのマスターマスク
（フォトマスク，Ｘ線マスク，電子ビームマスク，イオ
ンビームマスクなど）を形成して、そのマスターマスク
に光，Ｘ線等の電磁波又は電子ビーム、イオンビーム等
の荷電粒子を照射し、その像をウェハ上に転写する方式
によってデバイスパターンを形成する場合には、マスク
描画装置の描画精度が上記寸法誤差の大きな要因となっ
ている。
ムを用いて逐次描画を行うことによってパターン形成を
行う装置）によってデバイスパターンのマスターマスク
（フォトマスク，Ｘ線マスク，電子ビームマスク，イオ
ンビームマスクなど）を形成して、そのマスターマスク
に光，Ｘ線等の電磁波又は電子ビーム、イオンビーム等
の荷電粒子を照射し、その像をウェハ上に転写する方式
によってデバイスパターンを形成する場合には、マスク
描画装置の描画精度が上記寸法誤差の大きな要因となっ
ている。
【０００４】電子ビーム露光技術に代表される逐次露光
処理においては、一定のビームをスキャンするラスター
スキャン方式と、個々の座標にビームを位置決めして露
光していくベクタースキャン方式が知られている。ラス
タースキャン方式は、ビームのスキャンをアナログ的な
方式で行い、ビームスキャンの高速化を行って処理速度
の向上を図っているが、解像力を得るためにビームサイ
ズを微細にしていくにつれて処理速度の低下が発生して
いる。より高速な処理を実現する方法として、ビームサ
イズが大きくできる可変成形ビームを用いるベクタース
キャン方式が提案されている。この方式においては、ビ
ームサイズの設定やビームの位置決めをデジタル処理で
行っており、ＤＡＣの設定速度や精度がスループットや
パターン精度を制約している。
処理においては、一定のビームをスキャンするラスター
スキャン方式と、個々の座標にビームを位置決めして露
光していくベクタースキャン方式が知られている。ラス
タースキャン方式は、ビームのスキャンをアナログ的な
方式で行い、ビームスキャンの高速化を行って処理速度
の向上を図っているが、解像力を得るためにビームサイ
ズを微細にしていくにつれて処理速度の低下が発生して
いる。より高速な処理を実現する方法として、ビームサ
イズが大きくできる可変成形ビームを用いるベクタース
キャン方式が提案されている。この方式においては、ビ
ームサイズの設定やビームの位置決めをデジタル処理で
行っており、ＤＡＣの設定速度や精度がスループットや
パターン精度を制約している。
【０００５】フォトマスク等のマスターマスクにおいて
は、パターンの位置とサイズに対して厳しい精度が要求
されている。例えば、半導体素子用のフォトマスクにお
いては、パターン寸法精度は最小線幅の１／３０程度の
ばらつき以下、位置精度は最小線幅の５％以下といった
数値を求められている。加えて、半導体素子はほぼ３年
で７０％の寸法のパターンに微細化が進展しており、微
細化に伴う精度向上が要求されている。
は、パターンの位置とサイズに対して厳しい精度が要求
されている。例えば、半導体素子用のフォトマスクにお
いては、パターン寸法精度は最小線幅の１／３０程度の
ばらつき以下、位置精度は最小線幅の５％以下といった
数値を求められている。加えて、半導体素子はほぼ３年
で７０％の寸法のパターンに微細化が進展しており、微
細化に伴う精度向上が要求されている。
【０００６】図４（ａ）は、ＶＬＳＩにおけるメモリセ
ルアレイパターンの平面設計図を示している。４１はア
クティブエリア、４２はゲートパターンである。注目す
べきはゲートパターン４２であり、アクティブエリア４
１は別の層であるが、アクティブエリア４１とゲートパ
ターン４２との位置関係を明確にするために、アクティ
ブエリアパターンも点線で示している。ハッチングで示
したアクティブエリア４１はその周囲の素子分離領域に
て素子分離されている。１つのアクティブエリア４１に
対して２本のゲート線が重なっており、２つのトランジ
スタを形成するようなレイアウトとなっている。
ルアレイパターンの平面設計図を示している。４１はア
クティブエリア、４２はゲートパターンである。注目す
べきはゲートパターン４２であり、アクティブエリア４
１は別の層であるが、アクティブエリア４１とゲートパ
ターン４２との位置関係を明確にするために、アクティ
ブエリアパターンも点線で示している。ハッチングで示
したアクティブエリア４１はその周囲の素子分離領域に
て素子分離されている。１つのアクティブエリア４１に
対して２本のゲート線が重なっており、２つのトランジ
スタを形成するようなレイアウトとなっている。
【０００７】実際にゲートパターンをウェハ上に形成す
る際には、この平面設計図を元にフォトマスクを作成
し、そのフォトマスクに光を照射してウェハ上にその像
を転写する。フォトマスクを作成する際には、石英基板
の一主面上に遮光膜を堆積し、その上にレジストを塗布
し、電子ビーム又はレーザビームによるマスク描画装置
を用いて上記手法に従って描画を行い、レジスト現像、
下地遮光膜エッチングを行うことによって形成する。
る際には、この平面設計図を元にフォトマスクを作成
し、そのフォトマスクに光を照射してウェハ上にその像
を転写する。フォトマスクを作成する際には、石英基板
の一主面上に遮光膜を堆積し、その上にレジストを塗布
し、電子ビーム又はレーザビームによるマスク描画装置
を用いて上記手法に従って描画を行い、レジスト現像、
下地遮光膜エッチングを行うことによって形成する。
【０００８】マスク描画装置ではデバイスパターンを描
画できる程度の大きさの図形に分割し、その図形毎にシ
ョットすることになる。従って、図４（ａ）に示したゲ
ートパターン４２はその１ショットに対応する図形要素
４３で図形分割されている。この図形要素４３をマスク
描画装置にてショットする場合には、上記した装置誤差
によって本来ショットされるべき位置からずれる。図４
（ｂ）には、実際にゲートパターンの図形要素がフォト
マスク上にショットされた様子を示している。アクティ
ブエリアとゲートパターンとの位置関係を明確にするた
めに、図４（ａ）と同様にアクティブエリアパターンも
点線にて示している。
画できる程度の大きさの図形に分割し、その図形毎にシ
ョットすることになる。従って、図４（ａ）に示したゲ
ートパターン４２はその１ショットに対応する図形要素
４３で図形分割されている。この図形要素４３をマスク
描画装置にてショットする場合には、上記した装置誤差
によって本来ショットされるべき位置からずれる。図４
（ｂ）には、実際にゲートパターンの図形要素がフォト
マスク上にショットされた様子を示している。アクティ
ブエリアとゲートパターンとの位置関係を明確にするた
めに、図４（ａ）と同様にアクティブエリアパターンも
点線にて示している。
【０００９】従来、図中４４の位置のように、素子分離
領域上でショットがつながれる箇所と、図中４５の位置
のように、アクティブエリア上でショットがつながれる
箇所が存在した。図４（ｃ）は、この方法によって作成
されたフォトマスクの平面図である。図中４６の領域が
ゲートパターンである。この場合、ネガ型レジストを用
いたため、現像後にはショットされた露光部にレジスト
が残り、このレジストパターンをマスクにして下地の遮
光膜を加工してパターン形成した。アクティブエリアパ
ターンとゲートパターンとの位置関係を明確にするため
に、図４（ａ）（ｂ）と同様に、アクティブエリアパタ
ーンを点線にて示している。ゲートパターンのショット
つなぎの部分で寸法が変動していることが分かる。
領域上でショットがつながれる箇所と、図中４５の位置
のように、アクティブエリア上でショットがつながれる
箇所が存在した。図４（ｃ）は、この方法によって作成
されたフォトマスクの平面図である。図中４６の領域が
ゲートパターンである。この場合、ネガ型レジストを用
いたため、現像後にはショットされた露光部にレジスト
が残り、このレジストパターンをマスクにして下地の遮
光膜を加工してパターン形成した。アクティブエリアパ
ターンとゲートパターンとの位置関係を明確にするため
に、図４（ａ）（ｂ）と同様に、アクティブエリアパタ
ーンを点線にて示している。ゲートパターンのショット
つなぎの部分で寸法が変動していることが分かる。
【００１０】図４（ｄ）は、このフォトマスクを用いて
光露光を行った結果得られたウェハ上のゲートパターン
の平面図である。この場合、ポジ型レジストを用いたた
め、現像後には未露光部にレジストが残った。図中４７
がレジストが残った部分である。このレジストパターン
をマスクに下地を加工することとなる。また、この前工
程にて形成されたアクティブエリアパターンも重ねて表
示している。図中４８がアクティブエリアである。
光露光を行った結果得られたウェハ上のゲートパターン
の平面図である。この場合、ポジ型レジストを用いたた
め、現像後には未露光部にレジストが残った。図中４７
がレジストが残った部分である。このレジストパターン
をマスクに下地を加工することとなる。また、この前工
程にて形成されたアクティブエリアパターンも重ねて表
示している。図中４８がアクティブエリアである。
【００１１】図４（ｃ）に示したように、ショットのつ
なぎが原因で生じたマスク寸法変動に対応した箇所で、
ウェハ上のゲートパターンの寸法が変動している。従っ
て、アクティブエリアの中が単一ショットで描画されて
いるような箇所、例えば４９のような箇所では高い寸法
精度が得られているのに対し、アクティブエリアの中で
の寸法変動が大きい箇所、例えば４１０のような箇所で
は、この寸法変動がトランジスタの特性に悪影響を及ぼ
し、チップ内のデバイス特性のばらつきを大きくしてい
た。
なぎが原因で生じたマスク寸法変動に対応した箇所で、
ウェハ上のゲートパターンの寸法が変動している。従っ
て、アクティブエリアの中が単一ショットで描画されて
いるような箇所、例えば４９のような箇所では高い寸法
精度が得られているのに対し、アクティブエリアの中で
の寸法変動が大きい箇所、例えば４１０のような箇所で
は、この寸法変動がトランジスタの特性に悪影響を及ぼ
し、チップ内のデバイス特性のばらつきを大きくしてい
た。
【００１２】
【発明が解決しようとする課題】上記のように、マスク
描画においてトランジスタのゲートパターンを描画する
際、任意の位置でショット分割を行っていたため、アク
ティブエリアの中でのゲートパターンのショットつなぎ
が行われる場合がある。その結果、つなぎ部分での寸法
変動がトランジスタの特性に悪影響を及ぼし、デバイス
特性のばらつきを大きくしていた。このように寸法精度
を確保する必要性が高い領域でショットつなぎが行われ
る可能性があることによって、デバイス特性を安定的に
確保できない問題があった。
描画においてトランジスタのゲートパターンを描画する
際、任意の位置でショット分割を行っていたため、アク
ティブエリアの中でのゲートパターンのショットつなぎ
が行われる場合がある。その結果、つなぎ部分での寸法
変動がトランジスタの特性に悪影響を及ぼし、デバイス
特性のばらつきを大きくしていた。このように寸法精度
を確保する必要性が高い領域でショットつなぎが行われ
る可能性があることによって、デバイス特性を安定的に
確保できない問題があった。
【００１３】本発明は、上記の事情を考慮して成された
もので。その目的とするところは、高い寸法精度を必要
とする領域の位置情報を利用して、結果的に高い描画精
度を達成するためのパターン形成方法及びパターン形成
装置を提供することにある。
もので。その目的とするところは、高い寸法精度を必要
とする領域の位置情報を利用して、結果的に高い描画精
度を達成するためのパターン形成方法及びパターン形成
装置を提供することにある。
【００１４】
（構成）上記課題を解決するために本発明は、次のよう
な構成を採用している。即ち本発明は、荷電粒子ビーム
又は電磁波ビームを任意形状に成形したビームを位置決
めし、所定時間の照射を行うショット露光を繰り返し、
該ショットをつなぎ合わせることによって、基板上の感
光性材料膜に所望パターン形状の露光領域を形成するパ
ターン形成方法及びパターン形成装置において、前記露
光領域を構成する複数のショットを、他の層のパターン
位置に従って決定された特定の位置でつなぎ合わせるこ
とを特徴とする。
な構成を採用している。即ち本発明は、荷電粒子ビーム
又は電磁波ビームを任意形状に成形したビームを位置決
めし、所定時間の照射を行うショット露光を繰り返し、
該ショットをつなぎ合わせることによって、基板上の感
光性材料膜に所望パターン形状の露光領域を形成するパ
ターン形成方法及びパターン形成装置において、前記露
光領域を構成する複数のショットを、他の層のパターン
位置に従って決定された特定の位置でつなぎ合わせるこ
とを特徴とする。
【００１５】ここで、本発明の望ましい実施態様として
は次のものがあげられる。 (1) ショットのつなぎ合わせを半導体装置の素子分離領
域に対応した位置で行い、該ショットをつなぎ合わせて
ゲートパターン形成を行うこと。 (2) 感光性材料膜としてポジ型感光性材料膜を用い、所
望パターン形状の開口図形を形成すること。 (3) 感光性材料膜としてネガ型感光性材料膜を用い、所
望パターン形状の非開口図形を形成すること。
は次のものがあげられる。 (1) ショットのつなぎ合わせを半導体装置の素子分離領
域に対応した位置で行い、該ショットをつなぎ合わせて
ゲートパターン形成を行うこと。 (2) 感光性材料膜としてポジ型感光性材料膜を用い、所
望パターン形状の開口図形を形成すること。 (3) 感光性材料膜としてネガ型感光性材料膜を用い、所
望パターン形状の非開口図形を形成すること。
【００１６】
【００１７】
【００１８】また本発明は、上記のパターン形成方法又
はパターン形成装置を用いて露光用マスク或いは半導体
装置を実現したことを特徴とする。 （作用）ビームショットサイズ及びビーム位置をデジタ
ル回路を用いて設定するパターン露光方法においては、
原理的に一重の露光においては、単一のショットにより
構成されたパターンは、複数のショットにより構成され
たパターンの寸法精度に比べて優れていることが知られ
ている。即ち、個々のショットはサイズと位置精度に関
して誤差要因があり、複数のショットよりなるパターン
では各ショットの誤差が重複し、精度が低下する。個々
のショットの位置設定精度は、同一のショットを複数回
多重露光して形成した場合、平均化効果が生じる。その
結果，ショットサイズよりも位置精度により制約されて
いたパターンの精度は向上する。この効果は、未露光部
で形成される領域の精度の向上に寄与する。
はパターン形成装置を用いて露光用マスク或いは半導体
装置を実現したことを特徴とする。 （作用）ビームショットサイズ及びビーム位置をデジタ
ル回路を用いて設定するパターン露光方法においては、
原理的に一重の露光においては、単一のショットにより
構成されたパターンは、複数のショットにより構成され
たパターンの寸法精度に比べて優れていることが知られ
ている。即ち、個々のショットはサイズと位置精度に関
して誤差要因があり、複数のショットよりなるパターン
では各ショットの誤差が重複し、精度が低下する。個々
のショットの位置設定精度は、同一のショットを複数回
多重露光して形成した場合、平均化効果が生じる。その
結果，ショットサイズよりも位置精度により制約されて
いたパターンの精度は向上する。この効果は、未露光部
で形成される領域の精度の向上に寄与する。
【００１９】本発明を適用することにより、特定のパタ
ーンの特定の精度の向上が達成される。半導体素子製造
などにおいて求められるパターン精度は特定のパターン
の寸法、或いは特定のパターンの特定の部分の寸法、或
いはパターンとパターンの特定部分の距離というように
限定された部分で高精度が要求されている。
ーンの特定の精度の向上が達成される。半導体素子製造
などにおいて求められるパターン精度は特定のパターン
の寸法、或いは特定のパターンの特定の部分の寸法、或
いはパターンとパターンの特定部分の距離というように
限定された部分で高精度が要求されている。
【００２０】従って、本発明を単一のショットで規則的
に繰り返されるパターンに適用することにより、或いは
特定のパターンを抽出して本発明を適用することによ
り、精度の向上が達成される。より具体的には、単一シ
ョット幅のパターンを一重露光とし、他を多重露光とす
ることにより、多重露光部では寸法及び位置精度に関し
て均一性に優れた精度が得られ、単一ショット幅のパタ
ーンでは寸法精度のより優れたパターン形成ができる。
に繰り返されるパターンに適用することにより、或いは
特定のパターンを抽出して本発明を適用することによ
り、精度の向上が達成される。より具体的には、単一シ
ョット幅のパターンを一重露光とし、他を多重露光とす
ることにより、多重露光部では寸法及び位置精度に関し
て均一性に優れた精度が得られ、単一ショット幅のパタ
ーンでは寸法精度のより優れたパターン形成ができる。
【００２１】また、選択された非露出部の輪郭部分のシ
ョットに対して多重露光を適用することにより、スルー
プットを大きく損なうことなく非露出部の寸法精度の向
上が達成される。さらに、本発明は特定の部分に対して
ショット境界の存在しない露光を可能にし、著しく寸法
精度に優れ、エッジラフネスの少ないパターン形成を可
能にしている。
ョットに対して多重露光を適用することにより、スルー
プットを大きく損なうことなく非露出部の寸法精度の向
上が達成される。さらに、本発明は特定の部分に対して
ショット境界の存在しない露光を可能にし、著しく寸法
精度に優れ、エッジラフネスの少ないパターン形成を可
能にしている。
【００２２】
【発明の実施の形態】以下、本発明の詳細を図示の実施
形態によって説明する。 （第１の実施形態）図１に従って本発明に係わる第１の
実施形態を説明する。図１（ａ）は、ＶＳＬＩにおける
メモリセルアレイパターンの平面設計図を示している。
１１はアクティブエリア、１２はゲートパターンであ
る。注目すべきはゲートパターン１２であり、アクティ
ブエリア１１は別の層であるが、アクティブエリア１１
とゲートパターン１２との位置関係を明確にするため
に、アクティブエリアパターンも点線にて示している。
形態によって説明する。 （第１の実施形態）図１に従って本発明に係わる第１の
実施形態を説明する。図１（ａ）は、ＶＳＬＩにおける
メモリセルアレイパターンの平面設計図を示している。
１１はアクティブエリア、１２はゲートパターンであ
る。注目すべきはゲートパターン１２であり、アクティ
ブエリア１１は別の層であるが、アクティブエリア１１
とゲートパターン１２との位置関係を明確にするため
に、アクティブエリアパターンも点線にて示している。
【００２３】ハッチングで示したアクティブエリア１１
はその周囲の素子分離領域にて素子分離されている。１
つのアクティブエリア１１に対して２本のゲート線が重
なっており、２つのトランジスタを形成するようなレイ
アウトとなっている。
はその周囲の素子分離領域にて素子分離されている。１
つのアクティブエリア１１に対して２本のゲート線が重
なっており、２つのトランジスタを形成するようなレイ
アウトとなっている。
【００２４】実際にゲートパターンをウェハ上に形成す
る際には、この平面設計図を元にフォトマスクを作成
し、そのフォトマスクに光を照射してウェハ上にその像
を転写した。フォトマスクを作成する際には、石英基板
の一主面上に遮光膜を堆積し、その上にレジストを塗
布、電子ビーム又はレーザビームによるマスク描画装置
を用いて上記手法に従って描画を行い、レジスト現像、
下地遮光膜エッチングを行うことによって形成した。
る際には、この平面設計図を元にフォトマスクを作成
し、そのフォトマスクに光を照射してウェハ上にその像
を転写した。フォトマスクを作成する際には、石英基板
の一主面上に遮光膜を堆積し、その上にレジストを塗
布、電子ビーム又はレーザビームによるマスク描画装置
を用いて上記手法に従って描画を行い、レジスト現像、
下地遮光膜エッチングを行うことによって形成した。
【００２５】マスク描画装置ではデバイスパターンを描
画できる程度の大きさの図形に分割し、その図形毎にシ
ョットした。従って、図１（ａ）に示したゲートパター
ン１２はその１ショットに対応する図形要素１３で図形
分割されている。この図形要素１３をマスク描画装置に
てショットしたところ、装置誤差によって本来ショット
されるべき位置からずれた。
画できる程度の大きさの図形に分割し、その図形毎にシ
ョットした。従って、図１（ａ）に示したゲートパター
ン１２はその１ショットに対応する図形要素１３で図形
分割されている。この図形要素１３をマスク描画装置に
てショットしたところ、装置誤差によって本来ショット
されるべき位置からずれた。
【００２６】図１（ｂ）には、実際にゲートパターンの
図形要素がフォトマスク上にショットされた様子を示し
ている。アクティブエリアとゲートパターンの位置関係
を明確にするために、図１（ａ）と同様にアクティブエ
リアパターンも点線にて示している。本実施形態におい
ては、全てのショットが素子分離領域上でつながれるよ
うに図形分割したことが特徴である。
図形要素がフォトマスク上にショットされた様子を示し
ている。アクティブエリアとゲートパターンの位置関係
を明確にするために、図１（ａ）と同様にアクティブエ
リアパターンも点線にて示している。本実施形態におい
ては、全てのショットが素子分離領域上でつながれるよ
うに図形分割したことが特徴である。
【００２７】図１（ｃ）は、本実施形態方法によって作
成されたフォトマスクの平面図である。図中１６の領域
がゲートパターンである。この場合、ネガ型レジストを
用いたため、現像後にはショットされた露光部にレジス
トが残り、このレジストパターンをマスクにして下地の
遮光膜を加工してパターンを形成した。アクティブエリ
アパターンとゲートパターンとの位置関係を明確にする
ために、図１（ａ）（ｂ）と同様に、アクティブエリア
パターンを点線にて示している。ゲートパターンのショ
ットつなぎの部分で寸法が変動していることが分る。
成されたフォトマスクの平面図である。図中１６の領域
がゲートパターンである。この場合、ネガ型レジストを
用いたため、現像後にはショットされた露光部にレジス
トが残り、このレジストパターンをマスクにして下地の
遮光膜を加工してパターンを形成した。アクティブエリ
アパターンとゲートパターンとの位置関係を明確にする
ために、図１（ａ）（ｂ）と同様に、アクティブエリア
パターンを点線にて示している。ゲートパターンのショ
ットつなぎの部分で寸法が変動していることが分る。
【００２８】図１（ｄ）はこのフォトマスクを用いて光
露光を行った結果得られたウェハ上のゲートパターンの
平面図である。この場合、ポジ型レジストを用いたた
め、現像後には未露光部にレジストが残った。図中１７
がレジストが残っている部分である。このレジストパタ
ーンをマスクにして下地を加工した。また前工程にて形
成されたアクティブエリアパターンも重ねて表示してい
る。図中１８がアクティブエリアである。なお、ゲート
長は０．１５μｍである。
露光を行った結果得られたウェハ上のゲートパターンの
平面図である。この場合、ポジ型レジストを用いたた
め、現像後には未露光部にレジストが残った。図中１７
がレジストが残っている部分である。このレジストパタ
ーンをマスクにして下地を加工した。また前工程にて形
成されたアクティブエリアパターンも重ねて表示してい
る。図中１８がアクティブエリアである。なお、ゲート
長は０．１５μｍである。
【００２９】本実施形態においても図１（ｃ）に示した
ように、ショットのつなぎが原因で生じたマスク寸法変
動に対応した箇所で、ウェハ上のゲートパターンの寸法
が変動した。しかし、この寸法変動の原因であるショッ
トつなぎは全て素子分離領域上にて行われている。この
ため、アクティブエリアの中での寸法変動は極めて小さ
く、その結果、スペックであるところの±０．０１０５
μｍ以下の寸法精度がチップ全面で達成できた。
ように、ショットのつなぎが原因で生じたマスク寸法変
動に対応した箇所で、ウェハ上のゲートパターンの寸法
が変動した。しかし、この寸法変動の原因であるショッ
トつなぎは全て素子分離領域上にて行われている。この
ため、アクティブエリアの中での寸法変動は極めて小さ
く、その結果、スペックであるところの±０．０１０５
μｍ以下の寸法精度がチップ全面で達成できた。
【００３０】このように本実施形態によれば、マスク描
画においてゲートパターンを形成する際に、ショットの
つなぎ合わせを半導体装置の素子分離領域に対応した位
置で行うことにより、アクティブエリアの中でのゲート
パターンの寸法変動を抑えることができ、これによりデ
バイス特性のばらつきを抑えることができる。
画においてゲートパターンを形成する際に、ショットの
つなぎ合わせを半導体装置の素子分離領域に対応した位
置で行うことにより、アクティブエリアの中でのゲート
パターンの寸法変動を抑えることができ、これによりデ
バイス特性のばらつきを抑えることができる。
【００３１】以上、半導体装置製造用のフォトマスク、
特にトランジスタのゲート層の露光を例にとってそのパ
ターン形成方法、パターン形成装置、マスクそのもの、
それらによって形成された半導体製造装置について説明
したが、本発明はこれらに限定されるものではない。本
発明の主旨は、高い寸法精度が必要とされる部分に対し
ては単一ショットで露光し、高い寸法精度が必要でない
位置においてショットどうしをつなぐようにすることで
あるから、その実施形態として、Ｘ線露光用マスク、電
子ビーム転写用マスク、さらにはマスクを介さずウェハ
上に直接パターンを描画する直接描画技術においてもそ
の効果はなんら変わらない。 （第１の参考例） 次に、本発明を可変成形電子ビームを用いるレクチル製
作に適用した参考例について説明する。
特にトランジスタのゲート層の露光を例にとってそのパ
ターン形成方法、パターン形成装置、マスクそのもの、
それらによって形成された半導体製造装置について説明
したが、本発明はこれらに限定されるものではない。本
発明の主旨は、高い寸法精度が必要とされる部分に対し
ては単一ショットで露光し、高い寸法精度が必要でない
位置においてショットどうしをつなぐようにすることで
あるから、その実施形態として、Ｘ線露光用マスク、電
子ビーム転写用マスク、さらにはマスクを介さずウェハ
上に直接パターンを描画する直接描画技術においてもそ
の効果はなんら変わらない。 （第１の参考例） 次に、本発明を可変成形電子ビームを用いるレクチル製
作に適用した参考例について説明する。
【００３２】まず、石英基板上にクロム・クロム酸化物
の薄膜が積層された遮光膜を有する０．２５インチ厚、
６インチ方形のブランクスにネガ型電子ビームレジスト
ＳＡＬ６０５（Shipley 社製）を０．５μｍ膜厚で塗布
し、所定のベーキング処理を施した。次いで、加速電圧
１５ＫｅＶで動作する可変成形電子ビーム（ＶＳＢ）露
光装置にて、露光を行った。
の薄膜が積層された遮光膜を有する０．２５インチ厚、
６インチ方形のブランクスにネガ型電子ビームレジスト
ＳＡＬ６０５（Shipley 社製）を０．５μｍ膜厚で塗布
し、所定のベーキング処理を施した。次いで、加速電圧
１５ＫｅＶで動作する可変成形電子ビーム（ＶＳＢ）露
光装置にて、露光を行った。
【００３３】この露光は、２つのアパーチャを組合せ、
第１のアパーチャを通過したビームを第２のアパーチャ
に位置決めして照明することにより、最大２．５５μｍ
の方形、或いは短辺が最大２．５５μｍの直角三角形を
発生できる可変成形ビームを用いて行った。さらに、パ
ターン毎に露光量を変える機能を用い、単一ショット部
は８μＣ／ｃｍ2 で、残りのパターンは２μＣ／ｃｍ2
で露光した。その後、２μＣ／ｃｍ2 で露光した部分に
対して多重露光を２μＣ／ｃｍ2 ずつ３回繰り返し、全
体を８μＣ／ｃｍ2 の露光量に統一した。
第１のアパーチャを通過したビームを第２のアパーチャ
に位置決めして照明することにより、最大２．５５μｍ
の方形、或いは短辺が最大２．５５μｍの直角三角形を
発生できる可変成形ビームを用いて行った。さらに、パ
ターン毎に露光量を変える機能を用い、単一ショット部
は８μＣ／ｃｍ2 で、残りのパターンは２μＣ／ｃｍ2
で露光した。その後、２μＣ／ｃｍ2 で露光した部分に
対して多重露光を２μＣ／ｃｍ2 ずつ３回繰り返し、全
体を８μＣ／ｃｍ2 の露光量に統一した。
【００３４】次いで、露光装置から基板を取り出し、所
定のベーキング処理を施した。次いで、専用現像液を用
いてパドル現像処理を８０秒行い、超純水によるリンス
処理を行った後、乾燥し、レジストパターンを形成し
た。次いで、１１５℃で１５分のベーキング処理を行っ
た。次いで、平行平板型の高周波プラズマエッチング装
置を用いて酸素と窒素の１５対８５の混合ガスでデスカ
ムエッチングを行った。このデスカムエッチングは、真
空度１００ｍTorrで５０Ｗのパワーで４５秒行った。
定のベーキング処理を施した。次いで、専用現像液を用
いてパドル現像処理を８０秒行い、超純水によるリンス
処理を行った後、乾燥し、レジストパターンを形成し
た。次いで、１１５℃で１５分のベーキング処理を行っ
た。次いで、平行平板型の高周波プラズマエッチング装
置を用いて酸素と窒素の１５対８５の混合ガスでデスカ
ムエッチングを行った。このデスカムエッチングは、真
空度１００ｍTorrで５０Ｗのパワーで４５秒行った。
【００３５】次いで、平行平板型のマグネトロン高周波
プラズマエッチング装置を用い、塩素，酸素及びアルゴ
ンの９５対５対１００の混合ガスを用いて７０℃に基板
を保持したエッチング処理を行った。エッチングはパワ
ー１５０Ｗで行い、１５分行った。次いで、レジストを
オゾンを反応主体とするエッチング処理により除去し
た。
プラズマエッチング装置を用い、塩素，酸素及びアルゴ
ンの９５対５対１００の混合ガスを用いて７０℃に基板
を保持したエッチング処理を行った。エッチングはパワ
ー１５０Ｗで行い、１５分行った。次いで、レジストを
オゾンを反応主体とするエッチング処理により除去し
た。
【００３６】このようにして製作したマスクを図２に示
す。図２（ａ）に示したａの幅とｂで示されるパターン
の間隔を端から１００箇所測定し、ばらつきとして３σ
でそれぞれ１２．８ｎｍ，３２ｎｍの値を得た。測定は
図２（ｂ）のように繰り返されるパターンで行った。な
お、図においてハッチング部分が、露光・現像・エッチ
ングにより島状に残った遮光膜を示している。
す。図２（ａ）に示したａの幅とｂで示されるパターン
の間隔を端から１００箇所測定し、ばらつきとして３σ
でそれぞれ１２．８ｎｍ，３２ｎｍの値を得た。測定は
図２（ｂ）のように繰り返されるパターンで行った。な
お、図においてハッチング部分が、露光・現像・エッチ
ングにより島状に残った遮光膜を示している。
【００３７】測定個所はそれぞれ単一のショットで露光
したＡ部分の幅ａと、４重描画を行ったＣ部分どうしの
間隔ｂである。Ａ部分は必ず領域の中央付近でショット
の境界が発生しないように、中央部分に優先的にショッ
トを配置してデータを作成した。
したＡ部分の幅ａと、４重描画を行ったＣ部分どうしの
間隔ｂである。Ａ部分は必ず領域の中央付近でショット
の境界が発生しないように、中央部分に優先的にショッ
トを配置してデータを作成した。
【００３８】このように本参考例によれば、高い寸法精
度が要求されるＡ領域は単一ショットの描画で形成し、
高い位置精度が要求されるＣ領域は４回の多重描画によ
り形成することにより、パターンの特定部分の寸法精度
を維持しながら、パターン間隔を高精度に設定すること
ができる。
度が要求されるＡ領域は単一ショットの描画で形成し、
高い位置精度が要求されるＣ領域は４回の多重描画によ
り形成することにより、パターンの特定部分の寸法精度
を維持しながら、パターン間隔を高精度に設定すること
ができる。
【００３９】（第２の参考例）
次に、本発明を可変成形電子ビームを用いるレクチル製
作に適用した参考例について説明する。
作に適用した参考例について説明する。
【００４０】第１の参考例と同様の工程により、ポジ型
ビームレジスト ZEP-7000B（日本ゼオン製）を塗布した
露光基板を準備した。特定の未露光部を形成する露光部
のみ８重の多重描画を行い、他の領域は１回の描画を行
った。処理時間は、全体を１回で描画した場合、約３７
分であったものが、上述した部分的に８重描画を行った
場合は約４１分３０秒かかった。露光量は１０μＣ／ｃ
ｍ2 とした。露光装置から基板を取り出し、専用現像液
を用いてスプレー現像処理を３６０秒行い、リンス処理
を行った後、乾燥し、レジストパターンを形成した。
ビームレジスト ZEP-7000B（日本ゼオン製）を塗布した
露光基板を準備した。特定の未露光部を形成する露光部
のみ８重の多重描画を行い、他の領域は１回の描画を行
った。処理時間は、全体を１回で描画した場合、約３７
分であったものが、上述した部分的に８重描画を行った
場合は約４１分３０秒かかった。露光量は１０μＣ／ｃ
ｍ2 とした。露光装置から基板を取り出し、専用現像液
を用いてスプレー現像処理を３６０秒行い、リンス処理
を行った後、乾燥し、レジストパターンを形成した。
【００４１】以下、第１の参考例と同様の処理を行って
エッチング加工を施し、マスクを製作した。このように
して製作したマスクを図３に示す。図３（ａ）に示した
ａの幅とｂで示されるパターンの間隔を端から１００箇
所測定し、ばらつきとして３σでそれぞれ１８．０ｎ
ｍ，２１．３ｎｍの値を得た。測定は図３（ｂ）のよう
に繰り返されるパターンで行った。なお、図においてハ
ッチング部分が、露光・現像・エッチングにより島状に
開口部が形成された遮光膜を示している。
エッチング加工を施し、マスクを製作した。このように
して製作したマスクを図３に示す。図３（ａ）に示した
ａの幅とｂで示されるパターンの間隔を端から１００箇
所測定し、ばらつきとして３σでそれぞれ１８．０ｎ
ｍ，２１．３ｎｍの値を得た。測定は図３（ｂ）のよう
に繰り返されるパターンで行った。なお、図においてハ
ッチング部分が、露光・現像・エッチングにより島状に
開口部が形成された遮光膜を示している。
【００４２】測定個所はそれぞれ単一のショットで露光
したＡ部分の幅ａと、８重描画を行ったＣ部分どうしの
間隔ｂである。Ａ部分は必ず領域の中央付近でショット
の境界が発生しないように、中央部分に優先的にショッ
トを配置してデータを作成した。
したＡ部分の幅ａと、８重描画を行ったＣ部分どうしの
間隔ｂである。Ａ部分は必ず領域の中央付近でショット
の境界が発生しないように、中央部分に優先的にショッ
トを配置してデータを作成した。
【００４３】
【００４４】
【００４５】また、パターンを描画するための装置とし
ては、電子ビーム描画装置に限らずイオンビーム描画装
置を用いることもでき、更に荷電粒子ビーム以外に光ビ
ームを使用したレーザ描画装置を用いることも可能であ
る。その他、本発明の要旨を逸脱しない範囲で、種々変
形して実施することができる。
ては、電子ビーム描画装置に限らずイオンビーム描画装
置を用いることもでき、更に荷電粒子ビーム以外に光ビ
ームを使用したレーザ描画装置を用いることも可能であ
る。その他、本発明の要旨を逸脱しない範囲で、種々変
形して実施することができる。
【００４６】
【発明の効果】以上詳述したように本発明によれば、シ
ョットのつなぎ合わせを他の層のパターン位置に従って
決定された特定の位置で行うことにより、ショットのつ
なぎ部分におけるパターンの寸法変動がデバイス特性に
影響を及ぼすのを防止することができ、従ってデバイス
特性のばらつきを抑制することができる。
ョットのつなぎ合わせを他の層のパターン位置に従って
決定された特定の位置で行うことにより、ショットのつ
なぎ部分におけるパターンの寸法変動がデバイス特性に
影響を及ぼすのを防止することができ、従ってデバイス
特性のばらつきを抑制することができる。
【００４７】
【図１】第１の実施形態に係わるパターン形成方法を説
明するための図。
明するための図。
【図２】第１の参考例によって作成されたマスクを示す
図。
図。
【図３】第２の参考例によって作成されたマスクを示す
図。
図。
【図４】従来のパターン形成方法を説明するための図。
１１…設計上のアクティブエリア
１２…設計上のゲートパターン
１３…図形要素
１６…マスク上のゲートパターン
１７…ウェハ上のレジスト残り部分
１８…ウェハ上のアクティブエリア
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 原 重博
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝研究開発センター内
(72)発明者 山元 和子
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝研究開発センター内
(56)参考文献 特開 平２−162715（ＪＰ，Ａ)
特開 昭63−269532（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/027
Claims (3)
- 【請求項１】荷電粒子ビーム又は電磁波ビームを任意形
状に成形したビームを位置決めし、所定時間の照射を行
うショット露光を繰り返し、該ショットをつなぎ合わせ
ることによって、基板上の感光性材料膜に所望パターン
形状の露光領域を形成するパターン形成方法において、 前記露光領域を構成する複数のショットを、他の層のパ
ターン位置に従って決定された特定の位置でつなぎ合わ
せることを特徴とするパターン形成方法。 - 【請求項２】前記ショットのつなぎ合わせを半導体装置
の素子分離領域に対応した位置で行い、該ショットをつ
なぎ合わせてゲートパターン形成を行うことを特徴とす
る請求項１記載のパターン形成方法。 - 【請求項３】荷電粒子ビーム又は電磁波ビームを任意形
状に成形したビームを位置決めし、所定時間の照射を行
うショット露光を繰り返し、該ショットをつなぎ合わせ
ることによって、基板上の感光性材料膜に所望パターン
形状の露光領域を形成するパターン形成装置において、 前記露光領域を構成する複数のショットを、他の層のパ
ターン位置に従って決定された特定の位置でつなぎ合わ
せることを特徴とするパターン形成装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10743996A JP3512945B2 (ja) | 1996-04-26 | 1996-04-26 | パターン形成方法及びパターン形成装置 |
| US08/838,944 US6040114A (en) | 1996-04-26 | 1997-04-23 | Pattern forming method |
| KR1019970015773A KR100253052B1 (ko) | 1996-04-26 | 1997-04-26 | 패턴형성방법 및 패턴형성장치 |
| US09/461,332 US6165652A (en) | 1996-04-26 | 1999-12-15 | Pattern forming method and pattern forming apparatus |
| US09/705,870 US6335145B1 (en) | 1996-04-26 | 2000-11-06 | Pattern forming method and pattern forming apparatus |
| US10/006,133 US6806941B2 (en) | 1996-04-26 | 2001-12-10 | Pattern forming method and pattern forming apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10743996A JP3512945B2 (ja) | 1996-04-26 | 1996-04-26 | パターン形成方法及びパターン形成装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003127127A Division JP3927144B2 (ja) | 2003-05-02 | 2003-05-02 | パターン形成方法及びパターン形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09293667A JPH09293667A (ja) | 1997-11-11 |
| JP3512945B2 true JP3512945B2 (ja) | 2004-03-31 |
Family
ID=14459184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10743996A Expired - Fee Related JP3512945B2 (ja) | 1996-04-26 | 1996-04-26 | パターン形成方法及びパターン形成装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (4) | US6040114A (ja) |
| JP (1) | JP3512945B2 (ja) |
| KR (1) | KR100253052B1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6316163B1 (en) * | 1997-10-01 | 2001-11-13 | Kabushiki Kaisha Toshiba | Pattern forming method |
| SE9800665D0 (sv) * | 1998-03-02 | 1998-03-02 | Micronic Laser Systems Ab | Improved method for projection printing using a micromirror SLM |
| US6214496B1 (en) * | 1999-03-29 | 2001-04-10 | Infineon Technologies North America Corp. | Method for reducing corner rounding in mask fabrication utilizing elliptical energy beam |
| US6316152B1 (en) * | 2000-01-18 | 2001-11-13 | Taiwan Semiconductor Manufacturing Company | OPC method to improve e-beam writing time |
| US6461973B1 (en) * | 2000-02-11 | 2002-10-08 | Advanced Micro Devices, Inc. | Method for forming high quality multiple thickness oxide layers by reducing descum induced defects |
| JP3730500B2 (ja) | 2000-09-27 | 2006-01-05 | 株式会社東芝 | パターンデータ形成装置、パターンデータ形成方法、電子部品の製造方法 |
| DE10114861B4 (de) * | 2001-03-26 | 2004-02-26 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Entlacken eines Bereiches auf einem Maskensubstrat |
| US6767674B2 (en) | 2001-10-26 | 2004-07-27 | Infineon Technologies Ag | Method for obtaining elliptical and rounded shapes using beam shaping |
| US6716741B2 (en) * | 2002-04-09 | 2004-04-06 | United Microelectronics Corp. | Method of patterning dielectric layer with low dielectric constant |
| JP2004040010A (ja) * | 2002-07-08 | 2004-02-05 | Renesas Technology Corp | パターン描画方法 |
| JP4414690B2 (ja) * | 2003-07-14 | 2010-02-10 | 株式会社日立ハイテクノロジーズ | 半導体製造システム |
| JP5133728B2 (ja) * | 2007-03-09 | 2013-01-30 | 株式会社ニューフレアテクノロジー | 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法 |
| US7791022B2 (en) * | 2007-03-13 | 2010-09-07 | Advantest Corp. | Scanning electron microscope with length measurement function and dimension length measurement method |
| US7941780B2 (en) * | 2008-04-18 | 2011-05-10 | International Business Machines Corporation | Intersect area based ground rule for semiconductor design |
| JP2010147203A (ja) * | 2008-12-18 | 2010-07-01 | Nikon Corp | 露光方法及びデバイス製造方法 |
| US8828624B2 (en) * | 2009-08-03 | 2014-09-09 | Ipg Photonics Corporation | Method and device for fabricating volume Bragg gratings |
| JP5662756B2 (ja) * | 2010-10-08 | 2015-02-04 | 株式会社ニューフレアテクノロジー | 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法 |
| JP6087506B2 (ja) * | 2012-01-31 | 2017-03-01 | キヤノン株式会社 | 描画方法及び物品の製造方法 |
| JP6215586B2 (ja) * | 2012-11-02 | 2017-10-18 | 株式会社ニューフレアテクノロジー | マルチ荷電粒子ビーム描画方法及びマルチ荷電粒子ビーム描画装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6032050A (ja) * | 1983-08-02 | 1985-02-19 | Canon Inc | 露光装置 |
| JPH0628231B2 (ja) * | 1985-07-09 | 1994-04-13 | 富士通株式会社 | 電子ビ−ム露光方法 |
| US5140366A (en) * | 1987-05-29 | 1992-08-18 | Canon Kabushiki Kaisha | Exposure apparatus with a function for controlling alignment by use of latent images |
| US5117254A (en) * | 1988-05-13 | 1992-05-26 | Canon Kabushiki Kaisha | Projection exposure apparatus |
| JPH0815138A (ja) * | 1994-06-30 | 1996-01-19 | Sony Corp | 赤外分光光度法による薄膜の分析方法 |
| JP3085454B2 (ja) * | 1997-03-13 | 2000-09-11 | 日本電気株式会社 | 荷電粒子線露光方法 |
-
1996
- 1996-04-26 JP JP10743996A patent/JP3512945B2/ja not_active Expired - Fee Related
-
1997
- 1997-04-23 US US08/838,944 patent/US6040114A/en not_active Expired - Lifetime
- 1997-04-26 KR KR1019970015773A patent/KR100253052B1/ko not_active IP Right Cessation
-
1999
- 1999-12-15 US US09/461,332 patent/US6165652A/en not_active Expired - Fee Related
-
2000
- 2000-11-06 US US09/705,870 patent/US6335145B1/en not_active Expired - Fee Related
-
2001
- 2001-12-10 US US10/006,133 patent/US6806941B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6806941B2 (en) | 2004-10-19 |
| US6040114A (en) | 2000-03-21 |
| JPH09293667A (ja) | 1997-11-11 |
| US6165652A (en) | 2000-12-26 |
| KR100253052B1 (ko) | 2000-06-01 |
| US6335145B1 (en) | 2002-01-01 |
| US20020045132A1 (en) | 2002-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3512945B2 (ja) | パターン形成方法及びパターン形成装置 | |
| JP3495734B2 (ja) | 半導体デバイス製造プロセスでのリソグラフィーパタン形成方法 | |
| US6316163B1 (en) | Pattern forming method | |
| JPS6311657B2 (ja) | ||
| JPH04155337A (ja) | フォトマスクの製造方法 | |
| JP2001022051A (ja) | レチクル及び半導体装置の製造方法 | |
| JPH025010B2 (ja) | ||
| JP3311302B2 (ja) | 露光方法 | |
| US4610948A (en) | Electron beam peripheral patterning of integrated circuits | |
| JPH0219970B2 (ja) | ||
| JP3332872B2 (ja) | 露光方法 | |
| JP3927144B2 (ja) | パターン形成方法及びパターン形成装置 | |
| JP2002222750A (ja) | 電子ビーム転写用マスク | |
| JPS588129B2 (ja) | 放射感応層をｘ線に露出する方法 | |
| JP3395102B2 (ja) | 電子線描画用ステンシルマスク | |
| JPH08124833A (ja) | 荷電粒子線転写用マスク | |
| US20230335401A1 (en) | Ion implantation method for reducing roughness of patterned resist lines | |
| JP2001324796A (ja) | マスクパタンの形成方法、およびフォトマスク | |
| JPH09306805A (ja) | パターン形成方法 | |
| JP2000323372A (ja) | 近接効果補正方法及びそれを用いた半導体素子製造方法 | |
| JPH09246144A (ja) | 半導体素子の製造方法と半導体素子用露光装置およびこれを用いて作製した半導体素子 | |
| JPS58101427A (ja) | 半導体装置の製造方法 | |
| JP2835109B2 (ja) | 荷電ビーム描画方法 | |
| JPH02218115A (ja) | パターン形成方法 | |
| JPH05165195A (ja) | ガラスマスク並びに該ガラスマスクを使用した半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |