JPS6311657B2 - - Google Patents

Info

Publication number
JPS6311657B2
JPS6311657B2 JP4946084A JP4946084A JPS6311657B2 JP S6311657 B2 JPS6311657 B2 JP S6311657B2 JP 4946084 A JP4946084 A JP 4946084A JP 4946084 A JP4946084 A JP 4946084A JP S6311657 B2 JPS6311657 B2 JP S6311657B2
Authority
JP
Japan
Prior art keywords
pattern
mask
substrate
masks
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4946084A
Other languages
English (en)
Other versions
JPS59222840A (ja
Inventor
Booren Hararudo
Buretsushaa Eruin
Engeruku Herumuuto
Neemitsu Peteru
Ueteingaa Peteru
Gureshunaa Yohan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS59222840A publication Critical patent/JPS59222840A/ja
Publication of JPS6311657B2 publication Critical patent/JPS6311657B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70475Stitching, i.e. connecting image fields to produce a device field, the field occupied by a device such as a memory chip, processor chip, CCD, flat panel display

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electron Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は基板上の放射線感応層中にパターンを
転写する方法であつて、2つの部分パターンが適
当な照射によつて放射線感応層上に投影され、予
め定められたやり方で互いにかつ基板に対して位
置合せされるものに関する。ここで、上述2つの
部分パターンは互いに重ね合わせ予め定めたやり
方で位置合せすると、全パターンとなり、2つの
部分パターンの各エレメントが合体して全パター
ンのエレメントを形成し、これらの部分パターン
のエレメントがセクシヨン毎にオーバーラツプす
る。このようにパターンは、放射線感応層中に潜
像として生成され、その後に、現像される。エレ
メントの語は、パターンの個々のセクシヨンを指
すものとする。
〔背景技術とその問題点〕
放射線感応層中にパターンを転写するには、例
えば半導体技術ではマスクを使用する。同じパタ
ーンを何回も転写する場合は特にそうである。パ
ターンを何回もではなくて、ほんの2、3回転写
すべき場合には、マスクを作成する工程からスタ
ートせず、制御された集束電子ビームによつてパ
ターンを直接に基板上に転写する方が経済的と思
われる。マスクには2つの主な型式がある。一方
のものでは、ゼラチン乳濁液または金属、例えば
クロムからなり、基板として働くガラス板上に塗
布された薄い層にパターンをエツチする。もう一
方のマスク型式のものでは、例えばシリコン・ウ
エハからなる基板にマスク・パターンに対応する
貫通孔がついている。どちらの型式のマスクを製
造する場合にも、そのパターンは選択的照射およ
びその後の現像によつてマスク基板上の放射線感
応層中に転写される。ここでこのパターンは通常
大幅に縮小される。その後ゼラチン乳濁液からな
る層を備えたマスクはすぐに使用できる(エマル
ジヨン・マスク)が完成したマスク・パターンを
金属層またはマスク基板中にエツチする場合に
は、金属層またはマスク基板のエツチング時に放
射線感応層中のパターンをエツチング・パターン
として使用する。放射線感応層の選択的照射はパ
ターンをもつマスタ・マスクを通して層を照射す
るか、または、例えば集束電子ビームにより、当
該マスク・パターンにもとづいてそれを選択的に
印刻するかして実施する。通常はマスタ・マスク
も集束電子ビームを用いた選択的照射によつて作
成する。集束電子ビームを制御するための命令は
次のように生成される。すなわち第1にマスク・
パターンが計算機に接続された図形スクリーンに
よつてプログラム制御モードで設計され、第2に
それが計算機の記憶システムに記憶されるのであ
る。次に演算装置によつて記憶マスク・パターン
は、上記に指定したやり方で電子ビームに対する
制御命令に変換される。
半導体技術においては、マスクは例えば半導体
ウエハの選択的被覆、導電型決定不純物のドーピ
ングに使用される。また半導体材料のコンタクト
領域について半導体ウエハ上のパツシベーシヨン
層をエツチングして開口を形成するのにも用い
る。さらに、ブランケツト被着(一様被着)した
金属層から導電性ネツトワークを形成して例えば
半導体領域を相互接続するのに使用されている。
超小型化および集積回路の最大の集積度に向う
傾向が増大する中で、転写すべきマスク・パター
ンはますます複雑になつてきている。その結果、
必要なマスクの製作もますます複雑になつてく
る。マスクの製作は、集積回路の製造における大
きなコスト要因である。従つてマスク製造のため
の怒力を減らすことのできる方法は、かなり重要
である。かかる方法は、IBM Technical
Disclosure Bulletion、Vol.21、No.5、1978年10
月、第1926〜1927頁に発表された論文“Method
of Work Generation”に記載されている。それ
に関して、電子計算機システムの製造には、互い
に異なる多数の集積回路チツプが必要であり、そ
れも若干の場合には少数個しか必要でないことを
知ることが重要である。各型式の回路を個別に加
工し、各型式に対して個別のマスク・セツトを設
計するのは極めて高価になる。従つて、全ての回
路は、非常に先の製造段階まで、すなわち導電性
ネツトワークの世代まで一緒に加工され、その後
になつて始めて特別の配線マスクを用いて個々の
集積回路が生成されている。しかし特殊配線のマ
スクの製造および特にその設計もなおかなり複雑
である。必要な個々の配線マスクは非常に僅かな
所だけ異なる場合がしばしばあるので、上記論文
では、導電性パターンの転写用に、全ての接続パ
ターンに共通であり、従つて各回路型式に利用で
きるパターン・エレメントを含むマスクと、各種
の配線ネツトワークで異なるパターン・エレメン
トのみを含む第2のマスクとの2種のマスクを使
用することが提案されている。この第2のマスク
は、各種パターン間の違いが小さいため、通常は
非常に単純である。2つのマスクに互いに適当な
調整を加えることによつて、まず一方のマスクを
通して、次にもう一方を通して基板を照射すると
き、導電性パターン全体が、各特別設計で確実に
基板上に転写される。これによつて各種の導電性
パターンを転写するためのマスクの費用がかなり
削減される。しかし、1つのマスクを別のマスク
と位置合せする際の誤差を避けることは難しく、
従つて基板上に転写される全体パターンにおい
て、回路設計によればパターン・エレメントが互
いに同一平面上になる場所で、パターン・エレメ
ントが重なつたり、離れたりすることが実際上避
けられない。パターン・エレメントが互いに離れ
る場合は、完成した回路中の導線が中断すること
になるので、どうしても許容されない。過度に重
なるのも、―電子照射の場合には―重なりに伴う
二重露出のために完成した回路パターン中の導線
の幅が広がつてしまい、(ブルーミング)高集積
回路の高い充填密度を考慮すると短絡を生じる恐
れがあるので、受け入れられない。しかし少しの
重なりはかかる導線幅の広がりを起こさないこと
がわかつており、従つて上記論文の著者達は、小
さな調整ミスを補償するために、2つのマスクを
互いに最適位置合せしたとき、補充し合うパター
ン・エレメントの突起が同一平面配置にならず、
僅かに重なるように、マスクを設計することを提
案している。この意図的重なりは調整誤差が製造
許容誤差の範囲内の場合に、短絡を起こす恐れの
ある過度の重なりも、導線を中断させるパター
ン・エレメントの分離も避けられるようなもので
ある。
接続パターンを、計算機制御集束電子ビームで
直接に転写する場合、各接続パターンが僅かしか
違つていなければ、2つの部分パターンに分割す
ることも経済的である。というのは、接続パター
ンがマスク製造上最も複雑な部分であり、また電
子ビームに対する制御命令の生成によつて実施し
なければならないためである。しかし、電子ビー
ムによつて2つの部分パターンを転写すること
も、調整誤差およびそれに関連する問題を伴つて
いる。
マスク・パターンに対応する貫通孔をもつ基板
からなるマスクは、環状の孔を形成することがで
きない。そうすれば環内の基板材料が基板の残り
の部分とつながらなくなるためである。かかるマ
スクは、基板材料上で機械的に不安定なしま状区
域を限定する孔エレメントも含むべきでない。こ
の事実にもかかわらず、孔マスクと共に環状パタ
ーン・エレメントおよび舌状区域を囲むパター
ン・エレメントを転写できるようにするため、ド
イツ公告明細書第27 39 502号に記載されている
方法が開発された。この方法によれば、転写しよ
うとするパターンを2つの部分パターンに分割す
る。この部分パターンは、環状エレメントも舌状
区域を囲むエレメントも含まないが、互いに重ね
合わせると組み合わされてかかるパターン・エレ
メントを形成することのできるものである。それ
ぞれこの部分パターンの一方をマスク・パターン
として含む2個のマスクを通して継続して放射線
感応層を照射した場合、2つのパターンを互いに
厳密に位置合せすることを条件としてパターンを
射放射感応層に転写することができる。2つの部
分パターンへの分割は、環状エレメントおよび舌
状区域を囲む孔エレメントをもつ部分を別にすれ
ば、一方の部分パターンがパターンと一致し、他
方は、上記部分中で必要な補充パターンを含むだ
けとなるように実施することは、明白と思われ
る。この場合は2つの部分パターンへの分割は比
較的容易である。しかし残念なことにかかる分割
は下記の理由から問題がある。電子照射によつて
マスクの温度が上昇し、不可避的にある程度のマ
スク・パターンの歪みを生じる。この歪みは、パ
ターン設計時に考慮できるので、決定的ではな
い。パターン転写用に2つのマスクを使用する場
合、両方のマスクが同じように歪まなければなら
ない。しかしそのためには、両方のマスクの孔の
面積と基板面積の比がほぼ等しくなければなら
ず、基板上の孔の分布および孔のサイズが両方の
マスクでほぼ同じでなければならない。このよう
な条件下でのみ、放射線によつて吸収される熱量
および誘導熱量が等しくなり、従つて歪が2つの
マスクで同じになる。上記の条件を考慮に入れて
2つの部分パターンに分割することは、図面を用
いて実施するとかなり複雑となる。しかし、マス
ク・パターンを上記やり方で集束電子ビームに対
する制御命令に交換すれば、上記の条件下でパタ
ーンを計算機プログラムとして記憶する段階でプ
ログラム制御モードで分割を実施することができ
る。放射中に第2のマスクが第1のマスクに対し
て最適位置合せされない場合に生じ得る、エマル
ジヨン・マスクまたはクロム・マスクの例で上記
に指摘した問題は、2つの孔マスクを照射に使用
する場合にも生じ得る。従つて、対応するパター
ン・エレメントが互いに隣接する部分パターンを
作成する場合の、重なり区域を設けるという上記
の方法を孔マスクを用いてパターンを転写する場
合にも使用すべきである。エマルジヨン・マスク
またはクロム・マスクに関する上記の例の場合と
同様に、2つの部分パターンが組み合わされてパ
ターンの各エレメントとなるパターン・エレメン
トを2〜3個しか含まない場合は、重なり領域を
マスク設計に含めるのは比較的簡単である。しか
し、部分パターンのエレメントが組み合わされて
パターンの各エレメントが組み合わされてパター
ンの各エレメントとなる場所が多数ある場合、例
えば上記の条件の下で分割を実施しなければなら
ない場合には、重なり領域を追加導入すること
は、それを図面によつて行うか、それともプログ
ラム制御モードで実施するかにかかわらず、非常
に複雑であり、また誤差の発生する危険がかなり
大きい。
〔発明の目的〕
放射線感応層中にパターンを転写する方法であ
つて、互いに適当に位置合せして重ね合せた場合
にパターンとなりまた部分的に重なつている2つ
の部分パターンが、放射線感応層上に投影され、
また実行が単純で部分パターンの設計において誤
差の生じる危険が非常に小さいものを提供するこ
とが、本発明の目的である。
〔発明の概要〕
正および負のウインデジ(windage:偏差)が
各パターン・エレメント又は部分パターンの輪郭
をそれぞれ内側または外側にシフトさせ、またパ
ターン・エレメントの切断面にのみにあらわれる
輪郭部分は正のウインデジにのみ関与し、負のウ
インデジには関与しないので画定された重なり
が、本発明によつて開示される方法によつて実現
される。
本発明によつて開示される方法によれば、負お
よび正のウインデジに関係する寸法変化を正確に
選択すると仮定した場合、2つの部分パターンを
放射線感応層上に投影するとき、各位置合せ誤差
が最大値に達したとしても、すなわち、丁度許容
される許容差の範囲内にある場合でも部分パター
ンの組み合せエレメント間に所期外の隙間はな
く、また重なり領域に広がり(ブルーミング)が
形成されるような部分パターン・エレメントの重
なりもない。
本発明にもとづく方法は、基板上に転送すべき
パターンを2つの部分パターンに分割し、続いて
2つの部分パターンを重ねて投影することによつ
て再度組み立てなければならない場合、またはそ
うできる場合に利用すると有利である。すなわ
ち、本発明によつて開示される方法は、IBM
Technical Disclosure Bulletin誌所載の上記の
論文の場合のように、エマルジヨン・マスクまた
はクロム・マスクの作成あるいは僅かだけ異なる
多数の金属化パターンを作成するための集束ビー
ム制御のための命令の作成に関する努力を減らそ
うとする場合だけでなく、孔マスクによつてパタ
ーンを転送しようとする場合、およびパターンを
分割しなければその転写のためにマスク基板中
に、環状の孔エレメントまたは細長い舌状のマス
ク基板領域を囲む孔エレメントが必要となる場合
にも適用できる。
パターン・エレメントの負のウインデジを行
い、分割を行い、さらに正のウインデジを行うこ
とは図面によつても実現できるが、プログラム制
御を用いると特に好都合である。
パターンのプログラム制御による転写は、プロ
グラム制御によつて計算機援用ベースで図形スク
リーン上でパターンを順次設計し、機械可読書式
で計算機の記憶機構に記憶し、さらに記憶された
パターンを負のプログラム制御ウインデジにか
け、部分パターンに分割して、次にそれを正のウ
インデジにかけて必要な縮尺にし、こうして得ら
れる記憶された部分パターンをポスト・プロセツ
サ中で電子ビームを制御するための命令に変換
し、2つの部分パターンをそれぞれ潜像のままで
放射線感応性エマルジヨン層あるいは金属または
半導体基板上に被着された放射線感応層に転写
し、転写された部分パターンを現像し、現像され
た放射線感応層をエツチング・マスクとして使用
して、金属層または半導体基板をエツチし、こう
して得られたマスク・パターンを続いて正確なデ
イフイニシヨンでパターンを転写すべき、基板を
被覆する放射線感応層上に投影して互いに位置合
せするようにして実施すると有利である。
本発明によつて開示される方法に従つて、孔マ
スク、すなわち貫通孔の形でマスク・パターンを
含む半導体基板からなるマスクを作成する場合、
製造許容差を任意に小さくできず、従つて孔寸法
が公称値よりも大きくまたは小さくなるという問
題が生じる。それぞれ2つの部分パターンの一方
を表わす2つのマスクは、通常は互いに直接隣接
する1つの半導体基板上に設けられるので、両方
のマスクは、公称値から正確に同じように逸脱す
る。マスクを設計する際に後でマスクに組み含む
べきパターン・エレメントを必要な寸法よりも孔
作成の最大製造許容差だけ多く作成し、孔を作成
した後に公称値からの実際の逸脱を決定し、最後
に材料を孔壁に付着させて所期の孔寸法を実現す
れば、有利に回避できる。従つて上記の方法の操
作方式は、エツチングによつて作つた孔が少くと
もその公称値と一致する大きさとなるようにする
ことである。測定過程で公称値に達したことがわ
かつた場合、それ以降のステツプは不必要であ
り、マスクは完成する。しかし、孔がまだ大きす
ぎることがわかつた場合は、基板への陰極スパツ
タリングまたは蒸着によつて、それらを精密に小
さくして、公称値に到達することができる。本発
明によつて開示される方法のこの変更例は、基板
をまずその表面に対して垂直な軸の周りで回転
し、次に蒸気流がその表面に斜めに向くようにし
て蒸着室中に吊るして蒸着することによつて、ま
たは陰極スパツタリングによつて材料を基板上に
塗布した場合、この材料が基板表面上に成長する
だけでなく、定義された速度で孔壁上でも成長す
ることの知識にもとづくものである。本発明によ
つて開示される方法のこのバージヨンは、エツチ
ング後の孔の寸法が公称値に等しいか、またはそ
れを越える場合にしか適用できないことは明らか
である。孔寸法を減らすための材料としては、例
えば金などの熱伝導率の大きな材料が衝突する放
射線によつて加えられた熱が速やかに消散し、過
剰な加熱を従つて照射中のマスクの過剰な変形を
防止するという追加的利益をもたらすため、有利
である。
〔実施例〕
基板上に転写すべきパターンを分割することが
望ましいまたは必要な場合については、既に序論
で論じた。次に、孔マスクを用いて、すなわちパ
ターンが基板中に貫通孔の形で存在するマスクを
用いて、パターンを転写する第2の場合に分割が
必要なこと、および望ましい分割の形を第1図な
いし第3図を参照しながら詳しく述べる。第1図
は、環状パターン・エレメント2ならびに細長い
舌状区域を囲むパターン・エレメントからなる、
パターン1のセクシヨンを示したものである。基
板中に貫通孔で形でかかる環状パターン・エレメ
ントが存在することは、枠で囲まれた基板材料が
基板の残りの部分とつながらず、従つてそれから
落ちてしまうので、明らかに不可能である。第1
図の他のパターン・エレメントは、マスク中の貫
通孔として存在できるが、その孔によつて囲まれ
る細長い舌状の基板区域は機械的安定性が非常に
小さくなる。マスク・パターンを2つの補いあう
部分パターンに分割すれば、上記の難点を避ける
ことができる。満足できる分割は、照射装置中で
マスクを作成し将来使用することに関して有効な
条件を満さねばならない。このことは、特にμm
およびμm以下の範囲のパターン・エレメントを
含み、電子ビーム、X線またはイオン・ビームで
照射される、シリコン基板中の薄膜マスクにあて
はまる。主目的は、2つの部分パターンを続いて
投影した場合の基板へのパターン転写の最適の忠
実度である。従つてマスクが充たすべき基本条件
は、製造可能なこと、機械的安定性およびマスク
面の高い熱伝導性である。その上、2つのマスク
はその機械的および熱的特性に関して同じ性質を
もたねばならない。下記の1組の規則によつて、
上記の目的が経済的にまた比較的簡単に実現でき
る。
1 部分パターンの各エレメントを補い合う両方
のマスク上でほぼ均一な密度で分配すること。
2 個々のパターン・エレメントの切断面でパタ
ーンを基本分割する。
3 機械的不安定性または内部区域からの脱落を
避けるため、コーナー内部にある全てのものを
カツトする。
4 大きなエレメントを予め定めた最大長さの切
片に切断すること。
5 7との衝突が生じた場合、規則3に4よりも
優先順位を与える。
6 製造不可能な狭い形を避ける。
7 パターン・エレメントのチエツカ盤分割を避
ける。
補いあう孔マスクを作るための分割のより 詳
しい仕様は、German Manufacturing
Technology Center of IBM Deurtschland
GmbH、ドイツ、ジンデイルフインゲル、発行
のIBM Technical Report 28.120に示されてい
る。第2図および第3図に示した部分パターン3
および5は、第1図のパターン1を分割すること
によつて上記規則に合うようにしたものである。
第4図は、互いに対して最適位置合せされた2
つの部分パターン・エレメント4および6の基板
への投影を示したものである。部分パターン・エ
レメント4および6は、駆組み合わされて、部分
パターン・エレメントが予め定められた接触線で
互いに重ならずまた離れないが、同一平面配列と
なつた、環状パターン・エレメントを形成する。
第5図は、2つの部分パターン・エレメント4お
よび6が相対的に最適位置になつていない、第4
図の部分パターン4および6の基板上への投影を
示したものである。従つて、2つの部分パター
ン・エレメントの予め定められた接触線での重な
りも、それらの間の中断も存在する。重なりすな
わち、パターンを転写すべき基板上の放射線感応
層の二重露出は、それが放射エネルギーに依存す
る予め定められた値を越えない限り重大ではな
い。しかし、2つの部分パターン間の中断、すな
わち基板上の放射線感応層の完全に露出すべき区
域に存在する未露出の細片は、許容できない。部
分パターン・エレメント4(第4図および第5図
を参照のこと)が第5図の中断幅に等しい量だけ
大きくなると、中断はないはずである。しかし、
かかる拡張を行うと、第5図の中断幅の2倍の重
なりを生じることになる。上記のように、広すぎ
る重なりも許容できない。標準的製造条件下で
は、最新の照射機を使用した場合、最大位置合せ
誤差を補償するためには、重なり領域の幅は(位
置合せ誤差の約2倍に等しい)、10KeVのエネル
ギで電子ビーム照射した場合にまだ「ブルーミン
グ」にならないほど小さく(0.2μm)なければな
らない。「ブルーミング」は、電子ビームによる
二重露出に関して現われる。その理由は基板を被
覆する放射線感応層または基板自体上に衝突した
き電子が受ける散乱または後方散乱である。すな
わち、放射線の一部が、未露出の隣接領域に「散
乱」される。散乱の範囲は、一次電子エネルギに
依存し、エネルギが低くなるにつれて減少する。
電子エネルギが約10KeVの場合、幅0.5μmの導線
およびそれに対応する導線間隔に対しても重なり
領域の幅が0.2μmで、まだ「ブルーミング」が無
視できる。電子ビームを使用する場合、鋭く焦点
合せされた像に関して、組み合せパターン・エレ
メント間に隙間を生じる小さな位置合せ誤差は、
電子の散乱効果とそれによる像のぼやけのために
なお許容できる。X線またはイオン・ビームを用
いて露出を行う場合は、事情が根本的に異なる。
イオンの散乱が無視できるために、マスク・パタ
ーンは電子を使用する場合よりもずつと正確に結
像される(他方では、実際上二重露出に関して焦
点ぼけがなく、X線およびイオン照射で使用する
マスクにとつて重なり領域を固定することは必須
ではない)。従つて、重なり領域がない場合、位
置合せが完全に正確ではないと、部分パターンの
組み合せエレメント間に許容されない隙間が生じ
る。位置合せ誤差は避けられないので、例えば本
発明によつて開示される方法など、X線またはイ
オン・ビーム・プロセスでマスクを使用できるよ
うにするための手段が不可欠である。電子ビー
ム・プロセス用のマスクはこうして作成されるマ
スクの位置合せの許容差がそれほど厳格でなく、
従つてマスクをより経済的に使用できるので、と
もかくも有利である。
次に、第6A図ないし第6C図を参照しなが
ら、本発明によつて開示される方法について論じ
る。
まず、例えば製図板上の製図手段によつて、ま
たは図形エレメントのレパートリーを使用して図
形スクリーン上でプログラム制御モードで、各パ
ターンを設計する。第6A図は、一例として当該
パターンの一部となるべき環状パターン・エレメ
ント2(貫通線)を示したものである。パター
ン・エレメント2は、形の異なる複数のパター
ン・エレメントを含むパターンの一部分である。
第6A図ないし第6C図のパターン・エレメント
に関して下記に述べる全ての操作は、パターンの
全てのエレメントに応じて実行される。設計され
たパターンは、特に集積回路の製造に、すなわち
基板、例えば半導体基板上に付着される放射線感
応層中に最終的に転写されるパターンの製造に使
用されるものであり、所期のパターンに比べて非
常に大きな係数で縮小される。図形スクリーン上
でパターンを設計する場合、それは続いて機械可
読形で計算機の記憶機構に記憶される。
設計されたパターンを2つの部分パターンに分
割するには、様々な操作を加える。この2つの部
分パターンは重ねて投影すると再び当該パターン
を表わし、その投影が重なりを含むものである。
次に、これらの操作の計算機制御による実行につ
いて説明する。ただし、計算機制御の方法は特に
有利ではあるが、これらの操作は例えば製図板上
での製図によつて容易に実行できることを指摘し
ておく。
まず、パターン・エレメントをプログラム制御
下で負のウインデジにかける。このウインデジ
は、輪郭線に対して垂直に実施する。この操作に
よつて第6A図のパターン・エレメント13(破
線)ができる。パターンの負のウインデジおよび
下記で説明する正のウインデジは、幾何パターン
操作の例である。かかる操作は、しばしば予め定
められた設計規則、例えばパターン・エレメント
の最小間隔が遵守されているかどうか、回路設計
をチエツクするのに使用される。計算機による幾
何操作の条件はパターン・エレメントを一連の節
座標によつて定義される多角形の形で表わすこと
である。多角形の辺は、計算機によつて適当にシ
フトされる。交点を形成することによつて、負ま
たは正のウインデジに露出されるパターン・エレ
メントを定義する、新しい節座標を決定する。
次のプロセス・ステツプでは、やはり上記の規
則に従つてプログラム制御下でパターン・エレメ
ント13を分割する。計算機制御による分割の詳
細は上記のTechnical Report 28.120に示されて
いる。この分割プロセスでは、線17(点線)に
沿つて分割を行なつて、パターン・エレメント1
3を第6B図および第6C図に示される部分パタ
ーン・エレメント14および15(破線)に切断
する。線17に沿つた分割は、上記規則3にもと
づいて、内側コーナーを避けて実施する。次のプ
ロセス・ステツプでは、輪郭線をそれに垂直にシ
フトすることによつて部分パターン・エレメント
14および15を正のウインデジにかける。これ
もやはり当該のアルゴリズムを含むプログラムに
よつてなされる。その結果、第6B図および第6
C図の部分パターン・エレメント4および6(貫
通線)ができる。その段階で、計算機の記憶機構
は、厳密に位置合せして投影すると縮尺変更は別
として元のパターンに厳密に一致するパターンを
もたらす、2つの部分パターンを含んでいる。第
6A図と第6D図を比較すると、この結果がはつ
きり説明される。第6D図は互いに厳密に位置合
せした場合の部分パターン・エレメント4および
6の投影を示したものである。第6A図ないし第
6C図の例の負および正のウインデジは、同じ量
だけ投影されるので、第6A図の貫通線によつて
囲まれた斜影区域は第6D図に示される斜影区域
と正確に一致する。しかし、投影すると、部分パ
ターン・エレメント6は部分パターン・エレメン
ト4と同一平面上には来ない。事実、投影は、重
なり区域7を含んでいる。
上記の正の効果をもつこれらの重なり区域は、
部分パターン・エレメントの輪郭線の、分割によ
つてできる部分が正のウインデジのみに貢献し、
負のウインデジには貢献しないことからもたらさ
れる。従つて、部分パターン・エレメント6と4
が互いに接触する部分で、寸法が変わる。その結
果2つの部分パターンを重ねて投影したとき、重
なり区域7が生じる。
この段階で製図板上での製図によつて紙の上の
図面の形で、または計算機の記憶機構中で、分割
ならびに正および負のウインデジを実施した場
合、上記説明にもとづいて本方法を適用すれば、
2つの部分パターンが得られる。紙の上の図面を
どう使用してマスクを製作し、マスクを用いてパ
ターンを基板に転写するかについては、これ以上
言及しない。この方法はその詳細にわたつて周知
のものである。さらに、これは下記の詳しく述べ
るもう一つの方法と基本的には異ならず、それに
よつてほぼ完全に置き換えられているといえる。
事実、両方のプロセスは多くのステツプが共通で
ある。
計算機記憶機構に記憶されている正のウインデ
ジの部分パターンは、ホスト・プロセツサによつ
て、できれば電子からなる集束ビームを制御する
ための命令に変換される。この制御ビームによつ
て、2つの部分パターンを基板を被覆する放射線
感応層中に直接に、すなわち「本物の」マスクを
使用しないで転写することができる。この場合、
「マスク」は制御命令によつて表わされる。基板
上に転写されるパターンは、通常は元の設計パタ
ーンに比べて著しく縮尺が縮小される。
パターンを基板上に転写する場合、電子ビーム
による直接書込みはコストがかかりすぎるのが常
であり、従つてマスクを生成するためにのみ電子
ビームを使用する。すなわちエマルジヨン・マス
ク、金属マスクまたは孔マスクを用いて、パター
ンを最終的に基板上に転写する。
エマルジヨン・マスクおよび金属マスクでは、
マスク材料が支持ガラス板上に配置される。エマ
ルジヨン・マスクの作成は、ガラス基板に塗布し
た放射線感応層をベースとするもので、それを当
該パターンで選択的に照射し、次に現像する。完
成したマスクは、すぐに使用できる。金属マスク
を作成するには、できれば金属としてクロムを使
用するとよいが、2つの方法のどちらかを選択す
る。第1の方法は、金属で被覆したガラス板をベ
ースとするものであり、放射線感応層、例えばポ
ジ・レジストを金属層上に塗布し、集束ビームを
用いて当該パターンのネガ通りにレジストを照射
し、次に現像し、最後にレジストによつて被覆さ
れない金属をエツチして取除く。この方法は減算
法と呼ばれる。もう一方の方法は、被覆されない
ガラス板をベースとするものである。このガラス
板を例えばポジの放射線感応性レジストで被覆
し、集束ビームを用いて当該パターン通りにレジ
ストを照射し、次に現像し、金属層を現像したレ
ジスト層および裸の基板領域上に蒸着し、残つた
レジストと金属をレジストを溶解する溶媒で除去
する。この方法は、除去法または加算法と呼ばれ
る。上記の型式のエマルジヨン・マスクおよび金
属マスクは、電子、イオンおよびX線を用いるパ
ターン転写には適していない。従つて超小型化お
よび非常に小型で高密度に充填されたコンポーネ
ントの高度集積の傾向が増大するにつれて、それ
らの重要性はますます減少している。上記のビー
ムを用いてパターンを経済的に転写するには、基
板が転写すべきパターンの形の貫通孔をもつ孔マ
スクがより適している。
基板がシリコン・ウエハからなる、かかる孔マ
スクの製造は、例えば欧州特許第0001038号に記
載されている。孔マスクを作成するには、シリコ
ンの片面をホウ素で高度にドープして、片面に薄
いP+シリコン層を形成する。続いて、熱酸化に
よつてシリコン・ウエハの両面を二酸化ケイ素層
で被覆する。次に、できればポジの放射線感応性
レジストからなる層を、高度にドープされた表面
に隣接する酸化物層に塗布する。このレジスト層
に集束ビームを用いて当該パターンを転写し、続
いて放射線感応性レジスト層を現像する。残つて
いるレジストをエツチング・マスクとして用いて
露出した二酸化ケイ素層をエツチして、シリコン
基板の所まで除去する。次に、二酸素ケイ素層を
エツチング・マスクとして用いて、できれば反応
性エツチングによつて裸のシリコンをエツチし
て、P+シリコン層よりも深い所まで除去する。
最後に、裏面からの、すなわち高度にドープされ
た表面の反対側の面からのエツチングによつて、
シリコン・ウエハのパターン・セクシヨンをもつ
領域を薄くする。例えば、ピロカテコールとエチ
レンジアミンの水溶液など、P+シリコンをエツ
チしないエツチヤントを使用し、薄くする間にこ
の層に到達するとエツチング工程が直ちに自動的
に停止するようにする。マスク・パターンに対応
する孔がシリコン中でP+シリコン層の厚さより
も深い所までエツチされたので、シリコン・ウエ
ハを薄くした後所期のパターンに対応する貫通孔
をもつ孔マスクが得られる。
各部分パターンについて、マスクを作成する。
孔マスクの場合と同様に、補い合う部分パターン
の片方のみが各部分パターンに連関する場合に
は、部分パターンをもつ2つのマスクは、できれ
ば互いに隣接する基板上または基板中に作成する
とよい。
パターンを転写しようとする基板は、放射線感
応層で被覆されている。部分パターンをもつ2つ
のマスクを基板に対しておよび互いに位置合せす
るには、基板に、調整点や先に塗布されたパター
ンなどの補助的調整エレメントを設けなければな
らない。一方の部分パターンをもつマスクを、ま
ず予め定められたやり方で、このようなエレメン
トを設けた基板にマスクと基板の距離を0.5mmの
オーダーにして位置合せする。次にマスクのブラ
ンケツト照射によつて一方の部分パターンを潜像
として放射線感応層に転写する。続いて、もう一
方の部分パターンをもつマスクを、予め定めたや
り方で基板に位置合せし、こうしてまた潜像とし
て放射線感応層に転写された一方の部分パターン
にも位置合せし、続いて潜像としてもう一方の部
分パターンを転写するために露出されたブランケ
ツトも、放射線感応層中に転写する。次に、現像
を行なつて、パターン、すなわち部分パターンの
合計を放射線感応層中に生成する(放射線感応層
は、ポジ・レジストからなるものと仮定)。マス
クを位置合せする際に許される許容差を越えない
条件の下では、放射線感応層中のパターンは、先
行技術にもとづくもの特にイオン・ビームによる
転写の場合のような、所期外の中断を示さず、ま
た紫外線または電子ビームに関してこの種の放射
線に伴う散乱効果のために過度に大きな区域で二
重露出が起る結果として生じ得る焦点ぼけも示さ
ない。放射線感応層中に生成されたパターンは、
放射線感応層をマスクとして使用して、マスクで
被覆されない基板領域をエツチして、予め定めた
深さまで除去することにより基板中に転写され
る。こうして、例えば半導体ウエハ上の酸化物層
中に、半導体材料を接触させ、その中にドーピン
グ不純物を選択的に導入するための、または半導
体ウエハ上に塗布された金属層の導体パターンを
作成するためのウインドーを作成することが可能
となる。後者の場合には、一放射線感応層がポ
ジ・レジストからなると仮定して、エツチされた
金属層は、元の設計パターンのネガとなる。放射
線感応層の現像後に、金属層をブラケツト蒸着
し、続いて放射線感応層を溶解する溶媒を用い
て、該層とその上の金属を除去すると、元の設計
パターンに対応する導体パターンを基板上に作成
することができる。
上記の説明にもとづき、本発明によつて開示さ
れる方法を使用して、補い合う孔マスクを作成す
ると特に有利である。パターンを2つの部分パタ
ーンに分割し、パターンまたは部分パターンの負
および正のウインデジを用いて、2つの部分パタ
ーンを基板上に投影した場合に重なる2つの部分
パターン中の領域を生成することは、できればプ
ログラム制御下で実施すると有利である。本発明
によつて開示される方法にもとづいて作成され
た、2つの部分パターンを含むマスクは、その機
械的安定性および熱特性が全く類似しており、基
板上への転写の際の高いパターン忠実度、および
転写されたパターン中に所期外の中断および焦点
ぼけが存在しないことが保証される。
本発明によつて開示される方法に関する上記の
説明では、極度の忠実度で転写を実行する場合
に、重要となり得るパターン転写における誤差発
生源は考慮しなかつた。照射後に、例えばマスク
作成時に湿式プロセスによつて放射線感応層を現
像する。このプロセスではパターン転写の精度に
影響を与える、製造許容差が避けられない。本発
明によつて開示される方法にもとづいて孔マスク
を作成する場合には、この誤差発生源をなくする
ことができる。本発明によつて開示される方法の
この実施例は、第7図および第8図を参照して後
で説明するが、陰極スパツタリングまたはマスク
表面に対して垂直な軸の周りで回転するマスク上
への斜め蒸着によつて、孔マスクの表面上に材料
を塗布する場合、定義された量の材料が孔壁上に
も成長し、従つて孔の寸法が減少する。本発明に
よつて開示される方法の実施例は、下記のように
して実施される。部分パターンの各エレメントの
寸法が公称値に対応するものよりも大きい。寸法
の増大は、拡大されたエレメントをもつ部分パタ
ーンにもとづいて作成されたマスク基板中の孔
が、最大の製造許容差の場合でも、当該の公称値
と厳密に等しいか、またはそれに対応する値より
も大きくなるように決定する。部分パターン中の
エレメントは、既に設計された段階でかかる拡大
を考慮することによつてまたは下期のパターンか
ら出発して、対応する正および負のウインデジの
量を予め決定し、こうして所期の拡大を実現する
ことによつて、仕様通り拡大する。孔ができる
と、例えば、精度が0.1μmよりもよい電子ビー
ム・ラスター顕微鏡を用いて、その寸法を測定す
る。孔が公称寸法をもつことがわかつた場合、そ
れ以降の操作は不必要であり、マスクは完成して
いる。孔が公称値よりも大きい場合、材料を被着
してその寸法を減らさねばならない。孔の寸法を
減らすのに適した材料は沢山あるが、できれば金
を使用するとよい。先述のように、材料例えば金
は、マスク表面に対して垂直な軸の周りで回転す
るマスク表面への斜め蒸着または陰極スパツタリ
ングによつて被着できる。陰極スパツタリングで
例えば金製の大きなターゲツトを使用する場合、
マスク上に衝突する金粒子は、広い角度分布をも
つ。第7図および第8図は、孔マスク21のセク
シヨンをマスク表面に対して平行(第7図)およ
び垂直(第8図)な断面図として示したものであ
るが、これらの図にもとづいて、材料23、例え
ば金は、マスク表面だけでなくマスク孔壁22上
にも付着される。第8図に示すように、通常はマ
スク表面よりも孔壁22上の方が多くの材料23
が成長する。マスク表面および孔壁22上に成長
する材料の厚さの比は、衝突する粒子の角度分布
に依存している。本発明の行なつた実験では、厚
さ0.82μmの金層を陰極スパツタリングによつて
マスク表面上に塗布し、孔壁22上の金層は厚さ
0.31μmであつた。斜方向蒸着によつて回転する
マスク上に材料23を塗布する場合も一致する結
果が得られ、マスク表面および孔壁22上に付着
する材料の厚さの比は、蒸気噴射とマスク表面の
同じ角度に依存する。驚くべきことに、陰極スパ
ツタリングによつても蒸着によつても孔壁上での
材料の成長は極めて再現性があり、マスク中に正
確に予め定められた公称寸法で孔24を作成する
ことができる。本発明によつて開示される方法の
上記の実施例は、孔マスクの場合に通常であるよ
うに、2つの部分パターンをもつこれらのマスク
が同じ基板上にある場合に、特に有利である。湿
式現像の場合でも、材料を被着する場合でも、基
板全体が厳密に同じ条件にさらされるので、両方
のマスクは孔を作成した後に同じ欠陥を示し、次
に両方のマスクを同じ陰極スパツタリングまたは
蒸着工程にかけた場合、孔の所期の公称寸法が、
両方のマスクで同時に実現される。このように、
本発明によつて開示される方法の上述の実施例
は、特に簡単である。金の被着は、マスクの熱伝
導性を増大させるので、照射中にマスクが著しく
加熱されず、マスクの加熱によつて生じるマス
ク・パターンの歪が小さくなるという追加的利点
をもつている。未訂正の孔マスクに関して上記に
述べたように、上述の実施例によつて改良された
孔マスクを、次にパターンを基板に転写するのに
使用する。
【図面の簡単な説明】
第1図は、環状マスク・エレメントを含むマス
ク・パターンおよびマスク材料の細長い舌状区域
を囲む別のマスク・エレメントの断面図である。
第2図および第3図は、互いに正確に位置合せし
た場合、それを基板上に投影すると第1図のマス
ク・パターンをもたらす、2つの部分パターンで
ある。第4図は、組み合わせると環状パターン・
エレメントとなる、互いに最適位置合せされた、
2つの部分パターンの基板上への投影である。第
5図は、互いに最適位置合せされていず、重なり
と中断を示す、第4図の部分パターンの投影であ
る。第6A図ないし、第6C図は、本発明によつ
て開示される方法にもとづく、1つのパターンか
らの2つの部分パターンの生成である。第6D図
は、互いに最適位置合せされた、第6B図および
第6C図の(正のウインデジ)部分パターンの基
板上への投影である。第7図は、エツチされた孔
壁上に材料を追加的に成長させて、公称寸法の孔
を作成した、(第8図の面B中のマスク表面に平
行な)孔マスクの断面図である。第8図は、(第
7図の面Bに沿つて、マスク表面に垂直な)第7
図の孔マスクの断面図である。 1……全体のパターン、2……全体のパターン
1のパターン・エレメント、3,5……部分パタ
ーン、4,6……部分パターン3,5のパター
ン・エレメント。

Claims (1)

  1. 【特許請求の範囲】 1 所望の全パターンに対応して複数の部分パタ
    ーンを設計するステツプと、 上記所望の全パターンのエレントを縮少してそ
    の輪郭が上記エレメントの内側に後退するように
    して変形全パターンを形成するステツプと、 上記変形全パターンを上記部分パターンに対応
    して分割して変形部分パターンを得るステツプ
    と、 上記変形部分パターンの各々を上記部分パター
    ンの所望の大きさに拡大して複数の最終部分パタ
    ーンを形成するステツプと、 上記複数の最終部分パターンを用いて放射線の
    露光を行い基板上の放射線感光層にパターンを形
    成するステツプとを有することを特徴とするパタ
    ーン転写方法。
JP59049460A 1983-05-25 1984-03-16 パタ−ン転写方法 Granted JPS59222840A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP83105177A EP0126786B1 (de) 1983-05-25 1983-05-25 Verfahren zum Übertragen eines Musters in eine strahlungsempfindliche Schicht
EP83105177.6 1983-05-25

Publications (2)

Publication Number Publication Date
JPS59222840A JPS59222840A (ja) 1984-12-14
JPS6311657B2 true JPS6311657B2 (ja) 1988-03-15

Family

ID=8190488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59049460A Granted JPS59222840A (ja) 1983-05-25 1984-03-16 パタ−ン転写方法

Country Status (4)

Country Link
US (1) US4591540A (ja)
EP (1) EP0126786B1 (ja)
JP (1) JPS59222840A (ja)
DE (1) DE3370699D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03108259U (ja) * 1990-02-19 1991-11-07

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0622192B2 (ja) * 1985-04-25 1994-03-23 キヤノン株式会社 表示パネル製造方法
JPH0628231B2 (ja) * 1985-07-09 1994-04-13 富士通株式会社 電子ビ−ム露光方法
US4788117A (en) * 1987-01-28 1988-11-29 American Telephone And Telegraph Company, At&T Bell Laboratories Semiconductor device fabrication including a non-destructive method for examining lithographically defined features
US4895780A (en) * 1987-05-13 1990-01-23 General Electric Company Adjustable windage method and mask for correction of proximity effect in submicron photolithography
AT393925B (de) * 1987-06-02 1992-01-10 Ims Ionen Mikrofab Syst Anordnung zur durchfuehrung eines verfahrens zum positionieren der abbildung der auf einer maske befindlichen struktur auf ein substrat, und verfahren zum ausrichten von auf einer maske angeordneten markierungen auf markierungen, die auf einem traeger angeordnet sind
US4847183A (en) * 1987-09-09 1989-07-11 Hewlett-Packard Company High contrast optical marking method for polished surfaces
US5364718A (en) * 1988-09-06 1994-11-15 Fujitsu Limited Method of exposing patttern of semiconductor devices and stencil mask for carrying out same
JP2940553B2 (ja) * 1988-12-21 1999-08-25 株式会社ニコン 露光方法
US5503959A (en) * 1991-10-31 1996-04-02 Intel Corporation Lithographic technique for patterning a semiconductor device
DE69319901T2 (de) * 1992-04-06 1999-03-25 Microunity Systems Eng Methode zur herstellung eines lithographischen musters in einem verfahren zur herstellung von halbleitervorrichtungen
US5308741A (en) * 1992-07-31 1994-05-03 Motorola, Inc. Lithographic method using double exposure techniques, mask position shifting and light phase shifting
US5792591A (en) * 1993-12-08 1998-08-11 U.S. Philips Corporation Method of manufacturing a semiconductor device whereby photomasks comprising partial patterns are projected onto a photoresist layer so as to merge into one another
US5849437A (en) * 1994-03-25 1998-12-15 Fujitsu Limited Electron beam exposure mask and method of manufacturing the same and electron beam exposure method
US5563012A (en) * 1994-06-30 1996-10-08 International Business Machines Corporation Multi mask method for selective mask feature enhancement
US5707765A (en) * 1996-05-28 1998-01-13 Microunity Systems Engineering, Inc. Photolithography mask using serifs and method thereof
US5811222A (en) * 1996-06-24 1998-09-22 Advanced Micro Devices, Inc. Method of selectively exposing a material using a photosensitive layer and multiple image patterns
KR100486621B1 (ko) * 1996-06-24 2005-09-01 어드밴스드 마이크로 디바이시즈,인코포레이티드 감광층및다중이미지패턴을이용하여물질을선택적으로노출시키는방법
US5914205A (en) * 1996-12-27 1999-06-22 U.S. Philips Corporation Method of manufacturing a semiconductor device whereby photomasks comprising partial patterns are projected onto a photoresist layer so as to merge into one another
JPH11121369A (ja) * 1997-08-13 1999-04-30 Fujitsu Ltd パターン描画方法及び装置
US20020104970A1 (en) * 1999-01-06 2002-08-08 Winter Stacey J. Raster shaped beam, electron beam exposure strategy using a two dimensional multipixel flash field
DE19937742B4 (de) * 1999-08-10 2008-04-10 Infineon Technologies Ag Übertragung eines Musters hoher Strukturdichte durch multiple Belichtung weniger dichter Teilmuster
US6238850B1 (en) 1999-08-23 2001-05-29 International Business Machines Corp. Method of forming sharp corners in a photoresist layer
DE10126185B4 (de) * 2001-05-30 2007-07-19 Robert Bosch Gmbh Prüfkörper für optoelektronische Bildanalysesysteme
DE10295596T1 (de) 2001-11-12 2003-12-24 Sony Corp Komplementäre Masken und Verfahren zum Herstellen derselben, Belichtungsverfahren und Halbleiterbauteil sowie Verfahren zum Herstellen desselben
WO2003077292A1 (fr) * 2002-03-13 2003-09-18 Sony Corporation Masque, procede de fabrication de dispositif semi-conducteur et dispositif semi-conducteur
JP2004273438A (ja) * 2003-02-17 2004-09-30 Pioneer Electronic Corp エッチング用マスク
DE102006004230B4 (de) * 2006-01-30 2008-11-06 Qimonda Ag Verfahren zur Herstellung einer Maske für die lithografische Projektion eines Musters auf ein Substrat
EP2117035B1 (en) * 2007-03-02 2017-06-14 Advantest Corporation Multi-column electron beam exposure apparatuses and methods
US20150146179A1 (en) * 2013-11-25 2015-05-28 Takao Utsumi Low energy electron beam lithography
JP6027150B2 (ja) 2014-06-24 2016-11-16 内海 孝雄 低エネルギー電子ビームリソグラフィ
CN115480442A (zh) * 2021-05-31 2022-12-16 联华电子股份有限公司 图案拆解方法
CN113835309B (zh) * 2021-09-24 2023-07-21 长江先进存储产业创新中心有限责任公司 用于双重成像工艺的套刻精度的检测结构及其检测方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1154327B (de) * 1962-10-27 1963-09-12 Telefunken Patent Verfahren zur Herstellung von Mikromasken
US3615466A (en) * 1968-11-19 1971-10-26 Ibm Process of producing an array of integrated circuits on semiconductor substrate
US4504558A (en) * 1980-07-10 1985-03-12 International Business Machines Corporation Method of compensating the proximity effect in electron beam projection systems
DE3067832D1 (en) * 1980-07-10 1984-06-20 Ibm Process for compensating the proximity effect in electron beam projection devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03108259U (ja) * 1990-02-19 1991-11-07

Also Published As

Publication number Publication date
EP0126786B1 (de) 1987-04-01
DE3370699D1 (en) 1987-05-07
EP0126786A1 (de) 1984-12-05
US4591540A (en) 1986-05-27
JPS59222840A (ja) 1984-12-14

Similar Documents

Publication Publication Date Title
JPS6311657B2 (ja)
EP1438633B1 (en) Method for forming elliptical and rounded features using beam shaping
JP2004134553A (ja) レジストパターンの形成方法及び半導体装置の製造方法
JP3512945B2 (ja) パターン形成方法及びパターン形成装置
JP4160203B2 (ja) マスクパターン補正方法及びマスクパターン補正プログラムを記録した記録媒体
JPH04155337A (ja) フォトマスクの製造方法
JP2000066366A (ja) フォトマスク及びその製造方法
JP3287333B2 (ja) 電子線露光用マスク、その製造方法及び半導体装置の製造方法
JP2001312045A (ja) マスクの形成方法
JP3526385B2 (ja) パターン形成装置
US7669173B2 (en) Semiconductor mask and method of making same
JP4876299B2 (ja) フォトマスクパタンデータ作成方法
JPH10274841A (ja) マスク及びそれを用いた電子線露光方法
JPS60196941A (ja) 電子線露光方法
JP2000323372A (ja) 近接効果補正方法及びそれを用いた半導体素子製造方法
JP2001324796A (ja) マスクパタンの形成方法、およびフォトマスク
JPH04297016A (ja) X線マスク作成方法
JP2001023880A (ja) パターン形成方法、この方法を用いる電子ビーム描画装置およびその方法を用いて作製される光学部品
JP2012078552A (ja) フォトマスク作製方法
JP2022549808A (ja) リソグラフィシミュレーション及び光近接効果補正
JPH02186346A (ja) ホトマスクの製造方法
JPH05165195A (ja) ガラスマスク並びに該ガラスマスクを使用した半導体装置の製造方法
JP2003289039A (ja) パターン形成方法及びパターン形成装置
JPH03127818A (ja) レティクルの製造方法
JP2001057331A (ja) 重ね合わせ電子露光用転写マスク及びその製造方法