JP2004273438A - エッチング用マスク - Google Patents

エッチング用マスク Download PDF

Info

Publication number
JP2004273438A
JP2004273438A JP2004026888A JP2004026888A JP2004273438A JP 2004273438 A JP2004273438 A JP 2004273438A JP 2004026888 A JP2004026888 A JP 2004026888A JP 2004026888 A JP2004026888 A JP 2004026888A JP 2004273438 A JP2004273438 A JP 2004273438A
Authority
JP
Japan
Prior art keywords
opening
organic
etching
mask
etching mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004026888A
Other languages
English (en)
Inventor
Masahiro Shiratori
昌宏 白鳥
Kenichi Nagayama
健一 永山
Tatsuya Yoshizawa
達矢 吉澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP2004026888A priority Critical patent/JP2004273438A/ja
Priority to US10/777,213 priority patent/US20050000933A1/en
Priority to EP04003434A priority patent/EP1447863A3/en
Priority to TW093123458A priority patent/TWI244356B/zh
Priority to KR1020040064594A priority patent/KR100626575B1/ko
Priority to CNA200410058223XA priority patent/CN1652020A/zh
Publication of JP2004273438A publication Critical patent/JP2004273438A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Electroluminescent Light Sources (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Abstract

【課題】 正確なパターンの形成ができるエッチング用マスクを提供する。
【解決手段】 エッチングされるべき面のみを露出せしめる貫通開口を有するエッチング用マスクであって、貫通開口の周縁にて突出する周縁凸部と周縁凸部に囲まれた凹部とを有する。
【選択図】 図２

Description

本発明は、有機エレクトロルミネッセンス素子の製造などに用いられるパターニング方法に関し、特にエッチング用マスクに関する。
有機エレクトロルミネッセンス素子は、電流の注入によってエレクトロルミネッセンス（以下、ＥＬという）を呈する有機化合物材料の薄膜（以下、有機膜という）を利用した素子として知られている。有機ＥＬ素子は、例えば、透明基板上に、透明電極と、１以上の有機膜と、金属電極とが順次積層されて構成される。
有機ＥＬ素子を発光部として複数有する有機ＥＬ表示パネル、例えばマトリクス型のものは、透明電極層を含む水平方向の行電極と、１以上の有機膜と、行電極に交差する金属電極層を含む垂直方向の列電極とが順次積層されて構成される。行電極は、各々が帯状に形成されるとともに、所定の間隔をおいて互いに平行となるように配列されており、列電極も同様である。このように、マトリクス型の表示パネルは、複数の行と列の電極の交差点に形成された複数の有機ＥＬ素子の発光画素からなる画像表示配列を有している。
この有機ＥＬ表示パネルの製造工程において、透明電極層を透明基板上に形成後、有機膜が成膜される。有機膜は、発光画素に対応する１層以上の薄膜で蒸着法などにより形成される。
従来の薄膜のパターニング方法は、フォトリソグラフィや、レーザアブレーションなどが挙げられる。
フォトリソグラフィは、まず、基板上に形成された薄膜上にレジストを塗布後、露光する。その後、所定パターンのレジスト露光部分が現像液に溶解する（ポジ型）または溶解しにくくなる（ネガ型）ことでレジストマスクが形成され、その薄膜をエッチングすることで、エッチングされた部分とそうでない部分とにパターニングされるという方法である。
また、レーザアブレーション法は、集光レーザ光を薄膜に対して照射することで、薄膜が蒸発、剥離され、これを選択的に繰り返すことで、剥離部分とそうでない部分とにパターニングされるという方法である（特許文献１参照）。
例えば、有機ＥＬ素子を作製する一つの方法として、第１表示電極がパターニングされた基板上に、スピンコートなどのウエットプロセスなどによって有機膜を全面成膜する場合、その第１表示電極とコンタクトをとるために電極引出し部上の有機膜を除去しなければならない。そのため、上記のような剥離工程によって、パターニングを行ってきた。
特開平１−１４９９５号公報
通常、薄膜のパターニングに用いられるフォトリソグラフィ法を有機ＥＬ素子製造に用いる場合、フォトレジスト中の溶剤の素子への侵入や、レジストベーク中の高温雰囲気や、レジスト現像液またはエッチング液の素子への浸入により、有機ＥＬ素子の特性が劣化する問題が生じる。
フォトリソグラフィは、現像液などの溶剤に弱い有機膜には使用できない。また、レーザアブレーション法は、レーザ集光範囲がせいぜい数十から数百μｍであり、大面積のパターニング加工となると、かなりの時間を要するという欠点がある。
本発明の解決しようとする課題には、有機ＥＬ素子などに用いられる有機膜などの正確なパターンの形成ができるエッチング用マスク、これを用いたパターニング方法、製造効率を向上できる有機ＥＬ素子やその表示パネルの製造方法を提供することが挙げられる。
請求項１記載のエッチング用マスクは、エッチングされるべき面のみを露出せしめる貫通開口を有するエッチング用マスクであって、前記貫通開口の周縁にて突出する周縁凸部と前記周縁凸部に囲まれた凹部とを有することを特徴とする。
請求項７記載の薄膜パターン形成方法は、薄膜に所定のパターンを形成する薄膜パターン形成方法であって、基板に少なくとも１層以上の薄膜を成膜する工程と、成膜された前記薄膜上にエッチング用マスクを載置してエッチングガスを付与するドライエッチング工程と、を含み、
前記エッチング用マスクは、エッチングされるべき面のみを露出せしめる貫通開口を有し、前記貫通開口の周縁にて突出する周縁凸部と前記周縁凸部に囲まれた凹部とを有することを特徴とする。
請求項９記載の有機エレクトロルミネッセンス素子の製造方法は、電極層に挟まれたエレクトロルミネッセンスを呈する少なくとも１つの有機膜を備えた有機エレクトロルミネッセンス素子の製造方法であって、基板に少なくとも１層以上の有機膜を成膜する工程と、成膜された前記有機膜上にエッチング用マスクを載置してエッチングガスを、前記有機膜のうち、少なくとも１層以上の膜に対して付与するドライエッチング工程と、を含み、
前記エッチング用マスクは、エッチングされるべき面のみを露出せしめる貫通開口を有し、前記貫通開口の周縁にて突出する周縁凸部と前記周縁凸部に囲まれた凹部とを有することを特徴とする。
請求項１６記載の有機エレクトロルミネッセンス素子は、電極層が予め掲載された基板に少なくとも１層以上の有機膜を成膜する工程と、成膜された前記有機膜上にエッチング用マスクを載置してエッチングガスを付与するドライエッチング工程と、を含む有機エレクトロルミネッセンス素子の製造方法を介して製造され、かつ、前記電極層と後に成膜された他の電極層とに挟まれたエレクトロルミネッセンスを呈する少なくとも１つの有機膜を備えた有機エレクトロルミネッセンス素子であって、
前記エッチング用マスクは、エッチングされるべき面のみを露出せしめる貫通開口を有し、前記貫通開口の周縁にて突出する周縁凸部と前記周縁凸部に囲まれた凹部とを有することを特徴とする。
以下、本発明による実施形態の例を図面を参照しつつ説明する。
＜ドライエッチング用マスク＞
図１は第１の実施形態のドライエッチングに用いるエッチング用マスク（以下、単にマスクともいう）３０を示す。図１は、エッチング処理される対象物側から見たマスクの概略平面図である。マスク３０は、エッチングすべき面以外を覆う閉塞部３０ａと、エッチングすべき面を露出せしめる貫通開口３１とからなる。閉塞部３０ａは貫通開口３１の周囲にて突出しかつエッチングすべき面以外に接しかつ包囲する周縁部３０ｂと周縁部３０ｂに囲まれた凹部３０ｃとを有する。すなわち周縁部３０ｂは閉塞部３０ａの凹部３０ｃの厚さＢより大なる厚さＬを有する。このマスク３０はエッチングガスが通過するための複数の貫通開口３１を有している。このマスク３０は例えばニッケルやＳＵＳ（ステンレス）などの金属からなる。
図２に示すように、マスク３０を基板上に形成された薄膜２上に接触させ、ドライエッチングすると、貫通開口３１下はエッチングされ、凹部３０ｃを持った閉塞部３０ａ下はエッチングされずに残る。このとき、基板上に形成された薄膜２との接点は、図２に示すように閉塞部３０ａの凸部（周縁部３０ｂ）が薄膜２上の一部に接触するだけである。よって、閉塞部３０ａは凹んでいる凹部３０ｃのため接触することが無く、薄膜２を傷つけることがない。エッチングすべき薄膜が傷つきやすい場合、または、エッチング後の残存部分上にさらに薄膜を積層する場合などに有効である。
次に、図３は第２の実施形態のドライエッチング用マスク３００（以下、第２マスク３００という）を示す。図３は、エッチング処理される対象物側から見たマスクの概略平面図である。第２マスク３００は、第１実施形態同様の凸部の周縁部３０ｂと凹部３０ｃを有する閉塞部３０ａ並びに貫通開口３１を備え、さらに、図４に示すように、貫通開口３１は、網構造体３０１いわゆるメッシュマスクにより覆われている。網構造体３０１は貫通開口３１の面積より小なる面積の複数の貫通孔３１ａ（網目）を有する。
図５に示すように、網構造体３０１と結合した閉塞部３０ａは、その凸部（周縁部３０ｂ）が基板上に形成された薄膜２上の一部に接触するだけで、閉塞部３０ａの凹部３０ｃは基板上に形成された薄膜に接触することが無く、さらに、貫通開口３１を網目としたメッシュマスク３０１により、自由な形状のパターニングを実現できる。このとき、網目とエッチングすべき面との距離が狭いすなわち周縁部３０ｂの厚さＬが十分でないと、プラズマガスなどのエッチングガスが開口部の網目の裏（薄膜側）にうまく回りこまず、薄膜２が網の形状に残存してしまうことがある。そのため、エッチングガスが十分回りこませる程度に周縁部３０ｂの厚さＬを確保する必要がある。回り込みを良くするためには、等方的エッチングが好ましい。このとき、周縁部３０ｂの厚さＬは、メッシュマスクの線幅と同等以上必要となる。エッチング方法にもよるが、一般に、周縁部３０ｂの厚さＬは、好ましくは１０〜１０００μｍ、さらに好ましくは５０〜５００μｍである。また、メッシュマスクの網目密度は、好ましくは１０〜１０００メッシュ、さらに好ましくは１００〜１０００メッシュである。
網構造体３０１及び閉塞部３０ａの材質は、エッチングガスに耐性のあるものを用いる。たとえば、プラズマアッシング装置においてはＳＵＳ（オーステナイト系ステンレス鋼）など金属を用いる。
従来のエッチング用マスクを用いたドライエッチングによるパターニング方法では、複数の発光部の細かな島領域パターンやストライプ状パターンなど開口部が大きく閉塞部が細いパターンの場合にはマスク強度が不足し、マスクが撓む問題により、微細なパターンが形成できなかったが、本実施形態によれば、網構造体３０１があるので、マスクの剛性が向上し、微細な島領域パターンやラインアンドスペースのパターンを形成することができる。
＜ドライエッチング工程を含む薄膜パターン形成方法＞
図６に示すように、薄膜成膜工程として、エッチングガスに耐性のあるガラスなどの基板１上に薄膜２を成膜する。堆積する薄膜２は、有機物でも無機物でもかまわない。
つぎに、図７に示すように、エッチング工程として、第１実施形態のマスク３０を基板１上の薄膜２に接触させ、エッチングガス雰囲気中にさらすことで、貫通開口３１下が、エッチングされる。
エッチング工程後、図８に示すように、貫通開口３１下基板１が露出して、閉塞部３０ａ下の残っている薄膜２はマスク３０が凹んでいるために表面が傷つかない。
＜ドライエッチング工程を含む有機ＥＬ素子作製方法＞
図９に示すように、ドライエッチングに対して耐性のある第１表示電極Ｅ１をガラス基板上に形成する。
つぎに、図１０に示すように、所定の有機膜２１を基板全面と第１表示電極Ｅ１上に一層以上成膜する。この段階での成膜方法はスピンコート法、スクリーン印刷法などのウエットプロセスでも真空蒸着などドライプロセスでもかまわず、また、高分子層でも低分子層でもどちらでもかまわない。この段階で、有機発光層まですべてを積層することもできる。
つぎに、図１１に示すように、第２マスク３００を有機膜２１に載置し、これを用いたドライエッチングを行ない、全ての有機膜をドライエッチングした後、図１２に示すように、有機膜パターン２１pをパターニングする。
つぎに、図１３に示すように、有機膜パターン２１pに第２表示電極Ｅ２を形成する。
さらに、有機ＥＬ素子作製工程において、ドライエッチング後に第２有機膜を積層する場合は、図１２に示す工程まで、同様に実行し、その後、図１４に示すように、真空蒸着機などを用い、第２有機膜２１p２（複数の層でもかまわない）を、マスクを用いるなどして、第１有機膜上にパターン成膜する。その後、図１５に示すように、第２有機膜２１p２上に第２表示電極Ｅ２を形成する。
＜ドライエッチング工程を含む有機ＥＬ表示パネル作製方法＞
第２実施形態のマスクを用いた有機ＥＬ素子作製方法でパッシブマトリクス型有機ＥＬ表示パネルを作製した。
まず、行電極及び列電極すなわち第１及び第２表示電極の交点に発光部が画定されるので、透明基板上に、各々が互いに平行に伸長する複数の第１表示電極（陽極）を次のように形成した。
すなわち、透明ガラス基板を用意し、スパッタ法により、その主面にインジウム錫酸化物（以下、ＩＴＯという）を膜厚１５００Åで成膜した。次に、東京応化製フォトレジストＡＺ６１１２を用いてＩＴＯ膜上にストライプ状のパターンを形成した。この基板を塩化第２鉄水溶液と塩酸の混合液中に浸漬し、レジストに覆われていない部分のＩＴＯをエッチングした。最後に基板をアセトン中に浸漬しレジストを除去、複数の平行な第１表示電極のパターンを得た。
次に、第１表示電極形成工程で得られた基板の第１表示電極側全面に、有機溶媒に溶解し酸をドープしたポリアニリン誘導体の塗布液をスピンコートし、成膜した。続いて基板をホットプレートにて加熱し、溶媒を蒸発させて、第１表示電極上に膜厚４５０Åのポリアニリン膜を得た。
次に、導電性高分子膜形成工程で得られた基板上のポリアニリン膜上の所定位置に、第２実施形態のメッシュマスクを載せた。
メッシュマスク付き基板を、プラズマアッシング装置に入れ、平行平板アノードカップリング、ＲＦ１０００Ｗ、Ｏ2：２２５ｓｃｃｍ、Ａｒ：７５ｓｃｃｍ、圧力６２Ｐａ、８０℃の条件下で、４分間エッチングを行ない、その後、メッシュマスクを外した。その結果、メッシュマスクの開口部下でポリアニリン膜部分は完全に除去されて第１表示電極の一部のパターンが露出し、閉塞部下で有機ＥＬ素子の表示部となるポリアニリン膜部分は傷つくことなく残っていた。なお、メッシュマスクの凸部は発光部を避けて形成した。また、プラズマアッシング装置はレジスト剥離装置であり、プラズマ化したガスとレジストを反応させ、レジストを気化させて取り除く装置である。例えば、レジストなどの有機物が酸素プラズマと化学反応するＣＯ2、Ｈ2Ｏ、Ｏ2などになり、すべて気体となって基板から除去される。
次に、ドライエッチング工程で得られた基板上の各ポリアニリン膜上の所定位置に、有機膜としてＮＰＡＢＰ（4,4'-bis[N-(1-naphthyl)-N- phenylamino]）biphenyl）を膜厚２５０Åで、Ａｌｑ３（tris(8-hyroxyquinoline aluminum）を膜厚６００Åで、順に蒸着法により形成した。
次に、有機膜形成工程で得られた基板上の各有機膜上に、各々が第１表示電極に垂直にかつ各々が平行に伸長する複数の第２表示電極（陰極）を形成した。すなわち、Ａｌｑ３膜上の所定位置に、Ａｌ−Ｌｉ合金のストライプを膜厚１０００Åで蒸着法により形成し、マトリクス配置された複数の有機ＥＬ素子を基板上に完成させた。
次に、Ｎ2雰囲気中において、第２表示電極形成形成工程で得られた複数の有機ＥＬ素子を担持する基板とＢａＯ乾燥剤を貼り付けたガラス板の凹部周囲との間に、接着剤を供給して、複数の有機ＥＬ素子を封止し、本発明による有機ＥＬ表示パネルを完成させた。
結果として、封止後の有機ＥＬ表示パネルの発光状態は良好であり、マスクが有機膜に接触しなかったため、ダークスポットなどの不良箇所、パーティクルの付着、有機膜の傷も観察されなかった。
上記実施形態は、パッシブマトリクス型有機ＥＬ表示パネルだが、応用例としてアクティブマトリクス型有機ＥＬ表示パネルに関しても、同様に適用できることは明らかである。また、上記実施形態では、第１表示電極、有機膜、第２表示電極からなる最も簡単な構造の有機ＥＬ素子について説明したが、基板上に他の必要な構造物、例えば特開平８−３１５９８１号公報や、特開平８−２２７２７６号公報に見られる隔壁を備えてもよい。この場合、これらの構造物も傷付き難くなり、本発明がさらに有効となる。
他の実施形態として、マスク凹部のエッチングすべき面以外への接触を確実に回避するため、図１６に示すように凸部を増やすこともできる。この場合、補助凸部３０Ｄは周縁部に囲まれた凹部における発光しない部分に設ける。補助凸部３０Ｄは、網構造体３０１を設けた場合のほかに、網構造体３０１がない場合にも適用できる。
他の実施形態として、プラズマエッチングの場合、絶縁基板上におけるＳＵＳ（オーステナイト系ステンレス鋼）などの金属からなるマスクが、チャージアップすることを避けるため、図１７に示すように、マスクの一部分例えば閉塞部３０ａに結合されたプラズマアッシング装置の電極へ接地するアース部分３１０を設けても良い。
実施形態において、マスクの凹部が基板に接触しないゆえに、有機膜にパーティクルが付着せず、有機膜を傷つけることが無いので、欠陥の無い良好な表示ができる有機ＥＬ素子からなる有機ＥＬ表示パネルを得ることができる。
＜ドライエッチング用マスクの作製方法＞
図１８は、第３の実施形態のドライエッチング用マスク３３０（以下、第３マスク３３０という）を示す。図１８は、エッチング処理される対象物側から見たマスクの概略平面図である。中央の６つの閉塞部３０ａは薄膜を残したい部分に対応している。また、周辺部の閉塞部３０ａｐは、この部分で基板（又はこの上に形成された処理すべき薄膜）と接触し、基板と第３マスク３３０の接触面積を大きくし、接触をより安定にする役目を担う枠体である。
図１９は、図１８に示す第３マスク３３０のＡＡ断面を示す。第３マスク３３０では、別々の網構造体３０１と閉塞部３０ａとが一体的に接合された構造となっている。第３マスク３３０は、厚さｔ１の網構造体３０１と、厚さｔ２で凹部の深さｄの閉塞部３０ａを、貼り合わせた構造となっている。周辺部の閉塞部３０ａｐは第３マスク３３０の強度を高めるために、基板と接触する側に凹部のない構造とする方が好ましい。
＜第３マスクの作製方法＞
第３マスク３３０は、例えば、次のような工程で作製することができる。
図２０に示すように、例えばステンレスからなる平板のマスク母材ＭＭの両面にそれぞれレジストパターンＲＰ１、ＲＰ２を形成する。一方のレジストパターンＲＰ１にはエッチングされるべき表面（図１９の貫通開口３１に対応）のみを露出せしめる開口Ｐ１が設けられている。他方のレジストパターンＲＰ２にもエッチングされるべき表面（図１９の貫通開口３１及び凹部３０ｃに対応）のみを露出せしめる開口Ｐ２、Ｐ３が設けられている。
図２１に示すように、マスク母材ＭＭの両面にウエットエッチングを施す。マスク母材ＭＭを溶解する材料例えば酸などを含む溶液を用いて、マスク母材ＭＭを両面からエッチングを行う。
図２２に示すように、エッチングにより貫通開口３１及び凹部３０ｃを形成する。エッチングにより凹部３０ｃの所望の深さに達し、かつ、開口部３１が貫通した時点でエッチングを終了する。
図２３に示すように、マスク母材ＭＭから両面のレジストパターンを剥離する。アルカリ溶液、有機溶剤、もしくは酸素プラズマ処理などを用いて、レジストを剥離する。周辺部の閉塞部３０ａｐ、貫通開口３１及び凹部３０ｃが形成されたマスク母材ＭＭが得られる。
図２４に示すように、得られたマスク母材ＭＭに網構造体３０１を貼り合わせる。別の工程で作製した網構造体３０１を接着剤、メッキなどで、周辺部の閉塞部３０ａｐ及び閉塞部３０ａの凹部３０ｃの反対側に貼り合わせる。これにより、図１９に示すに示す第３マスク３３０が得られる。
網構造体３０１は、上記同様のエッチングプロセスで作製することができる。また、網構造体３０１を、電鋳（メッキ）技術を用いて作製することもできる。更に、網構造体３０１を、例えば金属や繊維からなるワイヤーを組み合わせて作製することもできる。
図２０〜図２２では、閉塞部３０ａを両面エッチングで作製する例を示したが、片面づつのエッチングで作製しても良いし、電鋳技術を作製しても良い。
＜第４マスク及びその作製方法＞
図２５は、第４マスク３４０の断面を示す。第４マスク３４０では、別々の網構造体３０１と閉塞部３０ａとの貼り合わせた構造ではなく、これらが一体的にエッチングで形成された構造となっている。第４マスク３４０では、網構造体３０１が周辺部の閉塞部３０ａｐ及び閉塞部３０ａ間の貫通開口３１にのみ形成されている。第４マスク３４０の全体の厚さはｔ１であり、閉塞部３０ａには深さｄの凹部を有する。周辺部の閉塞部３０ａｐは第４マスク３４０の強度を高めるために、基板と接触する側に凹部のない構造とする方が好ましい。
第４マスク３４０は、例えば、次のような工程で作製することができる。
図２６に示すように、例えばステンレスからなる平板のマスク母材ＭＭの両面にそれぞれレジストパターンＲＰ１、ＲＰ２を形成する。一方のレジストパターンＲＰ１にはエッチングされるべき表面（図２５の貫通孔３１ａに対応）のみを露出せしめる開口Ｐ４が設けられている。他方のレジストパターンＲＰ２にもエッチングされるべき表面（図２５の貫通開口３１及び凹部３０ｃに対応）のみを露出せしめる開口Ｐ２、Ｐ３が設けられている。
図２７に示すように、マスク母材ＭＭの両面にウエットエッチングを施す。マスク母材ＭＭを溶解する材料例えば酸などを含む溶液を用いて、マスク母材ＭＭを両面からエッチングを行う。
図２８に示すように、エッチングにより貫通孔３１ａ、貫通開口３１及び凹部３０ｃを形成する。エッチングにより凹部３０ｃの所望の深さに達し、かつ、貫通孔３１ａ及び開口部３１が貫通した時点でエッチングを終了する。
その後、マスク母材ＭＭから両面のレジストパターンを剥離する。アルカリ溶液、有機溶剤、もしくは酸素プラズマ処理などを用いて、レジストを剥離する。周辺部の閉塞部３０ａｐ、網構造体３０１、貫通開口３１及び凹部３０ｃが形成された図２５に示すようなマスク母材ＭＭが得られる。
＜第４マスクの他の作製方法＞
次に、電鋳により第４マスク３４０を形成する製造方法を説明する。
図２９に示すように、例えばステンレスからなる平行平板の母型ＭＤの主面上に第１フォトレジストパターンＰＰ１を形成する。第１フォトレジストパターンＰＰ１には金属が析出されるべき表面（図２５の網構造体３０１、周辺部の閉塞部３０ａｐ及び閉塞部３０ａに対応）のみを露出せしめる開口ＯＰ、ＯＰ０、ＯＰ１が設けられ、他の部分はすべて被覆される。
図３０に示すように、例えば、ニッケルイオンを含む溶液で満たされた陽極付きの電鋳槽（図示せず）を用意し、得られた母型ＭＤをこの電鋳槽中に浸して、母型ＭＤを陰極として、所定時間、陽極及び陰極間に直流電流を流す。ニッケル（Ｎｉ）を母型ＭＤの露出面上に電着して肉厚のニッケルの金属層ＭＬを形成する。
図３１に示すように、網構造体及び閉塞部の凹部のための金属層ＭＬが所定膜厚（ｔ１−ｄ）になった時点で、母型ＭＤを電鋳槽から取り出し洗浄する。
図３２に示すように、母型ＭＤ上に得られた金属層ＭＬ及び第１フォトレジストパターンＰＰ１上に第２フォトレジストパターンＰＰ２を形成する。第２フォトレジストパターンＰＰ２には金属が析出されるべき表面（図２５の周辺部の閉塞部３０ａｐ及び閉塞部周縁部３０ｂに対応）のみを露出せしめる開口ＯＰ２、ＯＰ３が設けられ、他の部分はすべて被覆される。
図３３に示すように、第２フォトレジストパターンＰＰ２を有する母型ＭＤを、上記同様にニッケルイオンを含む溶液で満たされた陽極付きの電鋳槽中に浸して、母型ＭＤを陰極として、所定時間、陽極及び陰極間に直流電流を流す。母型ＭＤの金属層ＭＬの露出面上にＮｉを電着して肉厚のニッケルの金属層ＭＬ２を形成する。周辺部の閉塞部及び閉塞部周縁部のための金属層ＭＬ２が金属層ＭＬ１と合わせて所定合計膜厚になった時点で、母型ＭＤを電鋳槽から取り出す。
図３４に示すように、第１及び２フォトレジストパターンを、アルカリ溶液、有機溶剤、もしくは酸素プラズマ処理などを用いて、除去する。
その後、金属層ＭＬ１、ＭＬ２の積層を母型ＭＤから分離し、図２５に示す第４マスク３４０が完成する。
本実施形態で第４マスクを電鋳法（析出法）で製作する場合、寸法精度の高い±１μｍの範囲での加工も可能となり、板厚精度が改善される。
＜電鋳を用いたマスクの作製＞
＜ステップ１：網構造体３０１の作製＞
ステンレスの母型上にＮｉを網目形状に電鋳し、母型を剥離することにより、網構造体のみ（図１９の上半分に相当）を作製した。
作製した網構造体の厚さ（図１９のｔ２）は、０．０２ｍｍ、大きさは５０ｍｍ×５０ｍｍ、網構造体のＬ／Ｓ＝０．０２５ｍｍ／０．０３８ｍｍ（４００メッシュ相当）であった。
＜ステップ２：閉塞部の作製＞
ステップ１とは別に、ステンレスの母型上にＮｉの電鋳を２回行い、凹部を有する閉塞部パターン（図１９の下半分に相当）を凹部が母型側を向くようにして形成した。作製した閉塞部の厚さ（図１９のｔ１）は０．２ｍｍ、大きさは１２ｍｍ×９ｍｍ。凹部の大きさは１１．６ｍｍ×８．６ｍｍ、深さ（図１９のｄ）は０．１ｍｍであった。つまり基板と接触する凸部の幅は０．１ｍｍであった。
＜ステップ３：貼り合わせ＞
ステップ１、２で作製した網構造体と閉塞部を重ね合わせた状態で固定し、Ｎｉの電鋳を行い、網構造体と閉塞部を一体化した後、閉塞部の母型を剥離した。この電鋳を伴ない、網構造体のラインが若干太くなり、Ｌ／Ｓ＝０．０２９ｍｍ／０．０３４ｍｍとなった。
＜ステップ４：補強フレーム取り付け＞
ステンレスからなる厚さ２ｍｍ、大きさ５０ｍｍ×５０ｍｍ、幅３ｍｍの額縁形状の補強フレームを、ステップ３で作製したマスクの周縁部（周辺部の閉塞部上の網構造体上）に接着剤で固定して、マスクの剛性を高め、実施例によるエッチングマスクを完成させた。
＜有機薄膜のパターニング＞
＜ステップ１：ポリアニリン膜の形成＞
よく洗浄したガラス基板上に、酸をドープしたポリアニリン溶液をスピンコートした後、加熱乾燥、約２５ｎｍのポリアニリン膜を形成した。
＜ステップ２：ドライエッチング＞
ステップ１のガラス基板上に実施例１で形成したマスクを密着させた状態でネジを用いて固定し、モリエンジニアリング製プラズマ装置Ｖ−１０００（ドライエッチング装置）を用いて、種々の条件でポリアニリン膜をドライエッチングした。
各々のエッチング条件を表１に、エッチングの模式図を図３５に示す。図３５のように基板は下部電極に配置した。また、上部電極と下部電極の大きさはともに２８０ｍｍ×２８０ｍｍ、上部電極と下部電極の間の距離は４０ｍｍであった。また、用いた高周波（ＲＦ）電源の周波数は１３．６ＭＨｚであった。
なお、本実施例では、図３５のようにＲＦ電源を下部電極に接続した場合（以後ＲＩＥモードと呼ぶ）と、図３５とは逆にＲＦ電源を上部電極に接続した場合（以後ＤＰモードと呼ぶ）、２つのモードでエッチングを行った。
Figure 2004273438
表１中、各エッチング条件に対応して得られた結果において、Bestは完全に除去された、Goodはわずかに網目状の残渣があった、OKはわずかに薄く残った、エッチング部の状態を示す。
一般に、ＲＩＥモードでは、プラズマが下部電極側、つまり基板側に発生するため、高いエッチング速度が得られ生産性が良くなるが、基板温度が上がり易くなり、注意が必要である。例えば、耐熱性が低い膜や基板を用いる際には、基板を冷却する必要が生じる場合がある。一方、ＤＰモードでは、プラズマが上部電極側、つまり基板から離れて発生するため、エッチング速度が低いが、基板温度の上昇は抑えられる。
それぞれの条件でエッチング後、ポリアニリン膜を目視したところ、閉塞部に覆われていない部分がエッチングされ、ほぼ閉塞部と同じ形状にパターニングされていた。得られたポリアニリン膜パターンの寸法を測定したところ、全てのサンプルがマスクの閉塞部の寸法±０．１ｍｍ以内となっており、寸法精度が実用的な範囲であることが確認された。本実施例では、基板とマスクの固定を機械的に行ったため、基板とマスクの密着が完全ではなかったため、±０．１ｍｍ程度の精度となったが、更に、高い精度が必要な場合は、基板とマスクの密着性を向上する。例えば、マスクに磁性体を用い基板とマスクを磁石で密着させる、ことでパターン精度を高めることができ、±０．０１ｍｍ以下の精度も可能である。
更に、光学顕微鏡でポリアニリン膜パターンを観察し、エッチングの良否を確認した。結果を表１に合わせて示す。
結果を考察すると以下のようになる。
（１）ＲＩＥモードとＤＰモード……例えば、条件ＣとＤＰモードの条件Ｆを比較すると、条件ＦはＲＩＥモードのガスの流量が多くエッチング時間が長いにも関わらず、ポリアニリン膜がエッチングされずに残ってしまっている。ＲＩＥの方が大幅にエッチング速度が速いことが確認された。
（２）エッチングガス種……Ｏ2を用いた条件Ａ，Ａｒ／Ｏ2の混合ガスを用いた条件Ｃ，Ａｒのみを用いたＥを比較すると、Ａｒ／Ｏ2の混合ガスを用いた場合は、１ｍｉｎで良好にエッチングされているのに対し、Ｏ2のみでは５ｍｉｎでも完全に除去できず、Ａｒのみでは網構造体の形状に残渣が残ってしまっている。
有機膜のドライエッチングにおいて、Ａｒは物理的に有機膜をエッチングするため、垂直な方向にエッチングが進みやすい異方性エッチングとなる（異方性エッチングガス）。一方、Ｏ2は有機材料と反応してエッチングを行う化学的エッチングの効果が大きく、比較的、等方的なエッチングとなる（等方性エッチングガス）。
Ａｒのみのエッチングで網構造体の跡が残ってしまったのは、Ａｒガスが網の裏側に十分に回り込まなかったことが原因と考えられる。
物理的なエッチング効果は一般的にＯ2よりもＡｒの方が強い。エッチング中に有機膜の表面にＯ2と反応しにくい反応生成物が生じると、Ｏ2では容易にエッチングできず、物理的効果に勝るＡｒの方がエッチングしやすいと考えられる。これが、Ｏ2のみではエッチング速度が遅くなった原因と考えられる。
網構造体を回り込んでエッチングを均一に行い、かつ、高いエッチング速度を得るためには、Ａｒなどの希ガスと、有機層と反応性の良いＯ2ガス、の混合ガスでエッチングするのが好適である。
実施例による有機層のパターン方法を、有機ＥＬ素子に応用した場合、有機層がプラズマ中に曝される事による。素子特性の劣化が懸念される。このことを調べるために、更に実験を行った。
＜有機ＥＬ素子の作製１＞
＜ステップ１：ＩＴＯの形成＞
３０ｍｍ×３０ｍｍのガラス基板上に２ｍｍ幅のストライプパターンで、ＩＴＯを形成した。
＜ステップ２：ホール注入層としてのポリアニリン膜形成＞
ステップ１の基板をよく洗浄し、ホール注入層として酸をドープしたポリアニリン溶液をスピンコートした後、加熱乾燥、約２５０Åのポリアニリン膜を形成した。
＜ステップ３：ポリアニリン膜のエッチング＞
実施例２と同様にポリアニリン膜をエッチングした。なお、エッチング条件は表１の条件Ｄを用いた。
＜ステップ４：有機ＥＬ素子のその他の層の作製＞
ステップ３の基板上に、ＮＰＡＢＰを４５０ｎｍ、Ａｌｑ３を６００ｎｍ、Ｌｉ２Ｏを１ｎｍマスクを用いた蒸着法により形成した。更に陰極として、Ａｌを１００ｎｍマスクを用いた蒸着法によりＩＴＯと直行する２ｍｍ幅のストライプ状に形成した。
＜ステップ５：封止＞
４の素子に、乾燥剤としてＢａＯを貼り付けた凹形状のガラスを接着し封止。実施例による有機ＥＬ素子を完成させた。
＜有機ＥＬ素子の作製２＞
実施例３のステップ３でポリアニリンのエッチング条件を表１の条件Ｈで行った以外は、実施例３と全く同様にして実施例による有機ＥＬ素子を完成させた。
＜比較例１＞
実施例３の３）でポリアニリンのパターニングをワイパーで拭き取ることにより行ったこと以外は、実施例３と全く同様にして実施例による有機ＥＬ素子を完成させた。
＜作製した素子の評価＞
このようにして完成させた、有機ＥＬ素子の初期特性を測定した結果を図３６及び図３７に示す。また、これらの素子を２１０ｍＡ／ｃｍ2の一定電流でＤＣ駆動したときの輝度劣化特性を図３８に示す。
図３６〜図３８から、実施例３、４の素子と比較例の素子は、ほぽ同一の特性を示しており、実施例によるエッチング方法が、有機ＥＬ素子を構成する有機層に悪影響を及ぼさないことがわかった。これは、マスクの閉塞部が、エッチング中に発生するプラズマ中のエネルギーの高い粒子、例えば２次電子やＡｒ、Ｏ2のイオンがポリアニリン層に入射することを防止しているための考えられる。
よって、実施例によるエッチング方法を有機ＥＬ素子に適用する場合、マスクの閉塞部は、エッチング中に発生するこれら高エネルギー粒子を遮断できる材料を用いる必要がある。実施例のように金属のような導電性の材料を用いると、荷電性のイオンをよく捕捉でき好ましい。
本発明による実施形態のドライエッチング用マスクの概略平面図。 図１の線ＡＡにおける断面図。 本発明による他の実施形態のドライエッチング用マスクの概略平面図。 本発明による他の実施形態のドライエッチング用マスクの部分拡大平面図。 図３の線ＡＡにおける断面図。 本発明による実施形態の薄膜パターン形成方法における基板の概略部分断面図。 本発明による実施形態の薄膜パターン形成方法における基板の概略部分断面図。 本発明による実施形態の薄膜パターン形成方法における基板の概略部分断面図。 本発明による他の実施形態の有機ＥＬ素子の製造方法における基板の概略部分断面図。 本発明による他の実施形態の有機ＥＬ素子の製造方法における基板の概略部分断面図。 本発明による他の実施形態の有機ＥＬ素子の製造方法における基板の概略部分断面図。 本発明による他の実施形態の有機ＥＬ素子の製造方法における基板の概略部分断面図。 本発明による他の実施形態の有機ＥＬ素子の製造方法における基板の概略部分断面図。 本発明による他の実施形態の有機ＥＬ素子の製造方法における基板の概略部分断面図。 本発明による他の実施形態の有機ＥＬ素子の製造方法における基板の概略部分断面図。 本発明による他の実施形態のドライエッチング用マスクの概略断面図。 本発明による他の実施形態のドライエッチング用マスクの概略断面図。 本発明による他の実施形態のドライエッチング用マスクの概略平面図。 図１８の線ＡＡにおける断面図。 本発明による実施形態のドライエッチング用マスクの製造工程におけるマスク母材の概略部分拡大断面図。 本発明による実施形態のドライエッチング用マスクの製造工程におけるマスク母材の概略部分拡大断面図。 本発明による実施形態のドライエッチング用マスクの製造工程におけるマスク母材の概略部分拡大断面図。 本発明による実施形態のドライエッチング用マスクの製造工程におけるマスク母材の概略部分拡大断面図。 本発明による実施形態のドライエッチング用マスクの製造工程におけるマスク母材及び網構造体の概略部分拡大断面図。 本発明による他の実施形態のドライエッチング用マスクの概略部分拡大断面図。 本発明による他の実施形態のドライエッチング用マスクの製造工程におけるマスク母材の概略部分拡大断面図。 本発明による他の実施形態のドライエッチング用マスクの製造工程におけるマスク母材の概略部分拡大断面図。 本発明による他の実施形態のドライエッチング用マスクの製造工程におけるマスク母材の概略部分拡大断面図。 本発明による他の実施形態のドライエッチング用マスクの電鋳製造工程における母型の概略部分拡大断面図。 本発明による他の実施形態のドライエッチング用マスクの電鋳製造工程における母型の概略部分拡大断面図。 本発明による他の実施形態のドライエッチング用マスクの電鋳製造工程における母型の概略部分拡大断面図。 本発明による他の実施形態のドライエッチング用マスクの電鋳製造工程における母型の概略部分拡大断面図。 本発明による他の実施形態のドライエッチング用マスクの電鋳製造工程における母型の概略部分拡大断面図。 本発明による他の実施形態のドライエッチング用マスクの電鋳製造工程における母型の概略部分拡大断面図。 本発明による実施例のドライエッチング用マスクを用いたドライエッチング装置を説明する概略構成図。 本発明による実施例の有機ＥＬ素子の電圧−電流密度の初期特性を示すグラフ。 本発明による実施例の有機ＥＬ素子の電流密度−輝度の初期特性を示すグラフ。 本発明による実施例の有機ＥＬ素子の駆動時間−輝度の特性を示すグラフ。
符号の説明
１ 基板
２ 薄膜
３０，３００ ドライエッチング用マスク
３０ａ 閉塞部
３１ａ 貫通孔
３０ｂ 周縁部
３０ｃ 凹部
３１ 貫通開口
３０１ 網構造体（メッシュマスク）

Claims (17)

  1. エッチングされるべき面のみを露出せしめる貫通開口を有するエッチング用マスクであって、前記貫通開口の周縁にて突出する周縁凸部と前記周縁凸部に囲まれた凹部とを有することを特徴とするエッチング用マスク。
  2. 前記貫通開口は、前記貫通開口の面積より小なる面積を有する複数の第２貫通孔が設けられた網構造体により、覆われていることを特徴とする請求項１記載のエッチング用マスク。
  3. 前記貫通開口の周縁の前記凹部の存在する側の前記エッチング用マスクの周縁部において、閉塞部が設けられていることを特徴とする請求項１又は２記載のエッチング用マスク。
  4. 前記貫通開口の周縁の前記凹部の存在する側の反対側に補強フレームが設けられていることを特徴とする請求項１又は２記載のエッチング用マスク。
  5. 前記閉塞部が導電材料からなることを特徴とする請求項３記載のエッチング用マスク。
  6. 前記閉塞部が金属からなることを特徴とする請求項３記載のエッチング用マスク。
  7. 薄膜に所定のパターンを形成する薄膜パターン形成方法であって、基板に少なくとも１層以上の薄膜を成膜する工程と、成膜された前記薄膜上にエッチング用マスクを載置してエッチングガスを付与するドライエッチング工程と、を含み、
    前記エッチング用マスクは、エッチングされるべき面のみを露出せしめる貫通開口を有し、前記貫通開口の周縁にて突出する周縁凸部と前記周縁凸部に囲まれた凹部とを有することを特徴とする薄膜パターン形成方法。
  8. 前記貫通開口は、前記貫通開口の面積より小なる面積を有する複数の第２貫通孔が設けられた網構造体により、覆われていることを特徴とする請求項７記載の薄膜パターン形成方法。
  9. 電極層に挟まれたエレクトロルミネッセンスを呈する少なくとも１つの有機膜を備えた有機エレクトロルミネッセンス素子の製造方法であって、基板に少なくとも１層以上の有機膜を成膜する工程と、成膜された前記有機膜上にエッチング用マスクを載置してエッチングガスを、前記有機膜のうち、少なくとも１層以上の膜に対して付与するドライエッチング工程と、を含み、
    前記エッチング用マスクは、エッチングされるべき面のみを露出せしめる貫通開口を有し、前記貫通開口の周縁にて突出する周縁凸部と前記周縁凸部に囲まれた凹部とを有することを特徴とする有機エレクトロルミネッセンス素子の製造方法。
  10. 前記貫通開口は、前記貫通開口の面積より小なる面積を有する複数の第２貫通孔が設けられた網構造体により、覆われていることを特徴とする請求項９記載の有機エレクトロルミネッセンス素子の製造方法。
  11. 前記エッチングガスは、異方性エッチングガスを含むことを特徴とする請求項９又は１０記載の有機エレクトロルミネッセンス素子の製造方法。
  12. 前記エッチングガスは、異方性エッチングガス及び等方性エッチングガスを含むことを特徴とする請求項９又は１０記載の有機エレクトロルミネッセンス素子の製造方法。
  13. 前記エッチングガスは、酸素ガスを含むことを特徴とする請求項９又は１０記載の有機エレクトロルミネッセンス素子の製造方法。
  14. 前記エッチングガスは、酸素ガス及び希ガスを含むことを特徴とする請求項９又は１０記載の有機エレクトロルミネッセンス素子の製造方法。
  15. 前記ドライエッチング工程において、前記基板に高周波電源を接続して前記有機膜がエッチングされることを特徴とする請求項９〜１４記載の有機エレクトロルミネッセンス素子の製造方法。
  16. 電極層が予め掲載された基板に少なくとも１層以上の有機膜を成膜する工程と、成膜された前記有機膜上にエッチング用マスクを載置してエッチングガスを付与するドライエッチング工程と、を含む有機エレクトロルミネッセンス素子の製造方法を介して製造され、かつ、前記電極層と後に成膜された他の電極層とに挟まれたエレクトロルミネッセンスを呈する少なくとも１つの有機膜を備えた有機エレクトロルミネッセンス素子であって、
    前記エッチング用マスクは、エッチングされるべき面のみを露出せしめる貫通開口を有し、前記貫通開口の周縁にて突出する周縁凸部と前記周縁凸部に囲まれた凹部とを有することを特徴とする有機エレクトロルミネッセンス素子。
  17. 前記貫通開口は、前記貫通開口の面積より小なる面積を有する複数の第２貫通孔が設けられた網構造体により、覆われていることを特徴とする請求項１６記載の有機エレクトロルミネッセンス素子。

JP2004026888A 2003-02-17 2004-02-03 エッチング用マスク Pending JP2004273438A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004026888A JP2004273438A (ja) 2003-02-17 2004-02-03 エッチング用マスク
US10/777,213 US20050000933A1 (en) 2003-02-17 2004-02-13 Etching mask
EP04003434A EP1447863A3 (en) 2003-02-17 2004-02-16 Etching mask
TW093123458A TWI244356B (en) 2003-02-17 2004-08-05 Etching mask
KR1020040064594A KR100626575B1 (ko) 2004-02-03 2004-08-17 에칭 마스크
CNA200410058223XA CN1652020A (zh) 2004-02-03 2004-08-17 蚀刻掩模

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003037932 2003-02-17
JP2004026888A JP2004273438A (ja) 2003-02-17 2004-02-03 エッチング用マスク

Publications (1)

Publication Number Publication Date
JP2004273438A true JP2004273438A (ja) 2004-09-30

Family

ID=32684295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004026888A Pending JP2004273438A (ja) 2003-02-17 2004-02-03 エッチング用マスク

Country Status (4)

Country Link
US (1) US20050000933A1 (ja)
EP (1) EP1447863A3 (ja)
JP (1) JP2004273438A (ja)
TW (1) TWI244356B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035439A (ja) * 2005-07-27 2007-02-08 Seiko Epson Corp マスク、有機ｅｌ素子の製造方法及び有機ｅｌプリンタ
JP2009529433A (ja) * 2006-03-15 2009-08-20 ドニアール・ソシエテ・アノニム 隣接する層が完全には重なり合わない多層金属構造のｌｉｇａ−ｕｖによる製造方法及びそれにより得られる構造
US8114685B2 (en) 2005-09-05 2012-02-14 Pioneer Corporation Method of manufacturing material to be etched

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100696472B1 (ko) * 2004-07-15 2007-03-19 삼성에스디아이 주식회사 증착 마스크, 이를 이용한 유기 전계 발광 소자의 제조방법
JP2006228837A (ja) * 2005-02-15 2006-08-31 Sharp Corp 半導体装置及びその製造方法
US20070262326A1 (en) * 2006-05-10 2007-11-15 Touchtek Corporation LED multi-layer metals primary electrodes manufacturing process & installation
KR101742816B1 (ko) * 2010-12-20 2017-06-02 삼성디스플레이 주식회사 마스크 프레임 조립체, 이의 제조 방법 및 이를 이용한 유기 발광 표시 장치의 제조 방법
KR101624717B1 (ko) * 2014-12-24 2016-05-26 주식회사 토비스 지연식각부재 및 이를 이용한 디스플레이패널의 식각방법
CN111029249B (zh) * 2018-10-09 2022-04-08 长鑫存储技术有限公司 通孔阵列的形成方法及半导体器件的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10330910A (ja) * 1997-06-04 1998-12-15 Toray Ind Inc シャドーマスクおよびその製造方法
JP2000299184A (ja) * 1999-04-16 2000-10-24 Hokuriku Electric Ind Co Ltd 有機ｅｌ素子の製造方法と装置
JP2001237075A (ja) * 2000-02-24 2001-08-31 Matsushita Electric Ind Co Ltd 薄膜ｅｌ素子及びその製造方法
JP2001291580A (ja) * 2000-04-07 2001-10-19 Toray Ind Inc 有機電界発光装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1065903B (de) * 1955-09-09 1959-09-24 Sylvania Electric Products Incorporated, eine Gesellschaft nach den Gesetzen des Staates Delaware, New York, N. Y. (V. St. A.) Verfahren und Vorrichtung zur Herstellung von leitenden Mustern
US4649338A (en) * 1980-02-28 1987-03-10 General Dynamics, Pomona Division Fine line circuitry probes and method of manufacture
DE3370699D1 (en) * 1983-05-25 1987-05-07 Ibm Deutschland Process for pattern transfer onto a light-sensitive layer
EP0237844A1 (de) * 1986-03-18 1987-09-23 BBC Brown Boveri AG Verfahren zur Herstellung einer Abdeckschicht für die Halbleitertechnik sowie Verwendung der Abdeckschicht
JPH0752744B2 (ja) * 1991-04-04 1995-06-05 チッソ株式会社 リ−ド強度のすぐれたフィルムキャリアの製造方法
US5249520A (en) * 1991-06-07 1993-10-05 International Business Machines Corporation Mask shock absorber pad
US5976261A (en) * 1996-07-11 1999-11-02 Cvc Products, Inc. Multi-zone gas injection apparatus and method for microelectronics manufacturing equipment
US6297586B1 (en) * 1998-03-09 2001-10-02 Kabushiki Kaisha Toshiba Cold-cathode power switching device of field-emission type
CH694453A5 (de) * 1998-07-24 2005-01-31 Genspec Sa Mikromechanisch hergestellte Düse zur Erzeugung reproduzierbarer Tröpfchen.
US6316289B1 (en) * 1998-11-12 2001-11-13 Amerasia International Technology Inc. Method of forming fine-pitch interconnections employing a standoff mask
DE59912166D1 (de) * 1999-09-17 2005-07-14 Infineon Technologies Ag Kontaktlochherstellung mit hilfe sich kreuzender phasensprungkanten einer einzigen phasenmaske
US6955794B2 (en) * 1999-12-15 2005-10-18 Plasmasol Corporation Slot discharge non-thermal plasma apparatus and process for promoting chemical reaction
DE10016017C2 (de) * 2000-03-31 2002-10-17 Inst Mikrotechnik Mainz Gmbh Verfahren und Montagevorrichtung zur Montage von magazinierten Mikrobauteilen
US6617186B2 (en) * 2000-09-25 2003-09-09 Dai Nippon Printing Co., Ltd. Method for producing electroluminescent element
JP2002124455A (ja) * 2000-10-17 2002-04-26 Nec Corp 電子線描画用マスク及びその製造方法
JP3731648B2 (ja) * 2000-11-27 2006-01-05 日産自動車株式会社 燃料電池用単セル及び固体電解質型燃料電池
US6638863B2 (en) * 2001-04-24 2003-10-28 Acm Research, Inc. Electropolishing metal layers on wafers having trenches or vias with dummy structures
US6818464B2 (en) * 2001-10-17 2004-11-16 Hymite A/S Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes
US6890445B2 (en) * 2001-12-13 2005-05-10 Agere Systems, Inc. Process for packaging electronic devices using thin bonding regions
US6659328B2 (en) * 2001-12-18 2003-12-09 Xerox Corporation Method and apparatus for deposition of solder paste for surface mount components on a printed wiring board
TW527672B (en) * 2002-02-08 2003-04-11 United Test Ct Inc Stacked semiconductor device and method of manufacture
US7074638B2 (en) * 2002-04-22 2006-07-11 Fuji Photo Film Co., Ltd. Solid-state imaging device and method of manufacturing said solid-state imaging device
US7036709B2 (en) * 2003-11-07 2006-05-02 International Business Machines Corporation Method and structure for implementing column attach coupled noise suppressor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10330910A (ja) * 1997-06-04 1998-12-15 Toray Ind Inc シャドーマスクおよびその製造方法
JP2000299184A (ja) * 1999-04-16 2000-10-24 Hokuriku Electric Ind Co Ltd 有機ｅｌ素子の製造方法と装置
JP2001237075A (ja) * 2000-02-24 2001-08-31 Matsushita Electric Ind Co Ltd 薄膜ｅｌ素子及びその製造方法
JP2001291580A (ja) * 2000-04-07 2001-10-19 Toray Ind Inc 有機電界発光装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035439A (ja) * 2005-07-27 2007-02-08 Seiko Epson Corp マスク、有機ｅｌ素子の製造方法及び有機ｅｌプリンタ
KR100858906B1 (ko) 2005-07-27 2008-09-17 세이코 엡슨 가부시키가이샤 마스크, 유기 ｅｌ 소자의 제조방법 및 유기 ｅｌ 프린터
US8114685B2 (en) 2005-09-05 2012-02-14 Pioneer Corporation Method of manufacturing material to be etched
JP2009529433A (ja) * 2006-03-15 2009-08-20 ドニアール・ソシエテ・アノニム 隣接する層が完全には重なり合わない多層金属構造のｌｉｇａ−ｕｖによる製造方法及びそれにより得られる構造

Also Published As

Publication number Publication date
TW200527948A (en) 2005-08-16
US20050000933A1 (en) 2005-01-06
EP1447863A2 (en) 2004-08-18
TWI244356B (en) 2005-11-21
EP1447863A3 (en) 2009-07-22

Similar Documents

Publication Publication Date Title
KR100345972B1 (ko) 유기전자발광표시장치및그제조방법
JP3948082B2 (ja) 有機エレクトロルミネッセンス素子の製造方法
US6302756B1 (en) Organic electroluminecent display device suitable for a flat display and method of forming the same
JP4595143B2 (ja) 有機ｅｌデバイスとその製造方法
JP3428397B2 (ja) 有機エレクトロルミネセンス素子及びその製造方法
CN107665916B (zh) 有机发光显示装置及其制造方法
US10858726B2 (en) Vapor deposition mask, vapor deposition mask manufacturing method , and organic semiconductor element manufacturing method
JP2000100577A (ja) 光学的素子及びその製造方法
JP2007123240A (ja) 表示装置の製造方法および表示装置
US6759181B2 (en) Protective layer for corrosion prevention during lithography and etch
JP3599964B2 (ja) 発光ディスプレイ及びその製造方法
JP2004273438A (ja) エッチング用マスク
JP2003272839A (ja) 蒸着処理用のマスキング部材の製造方法
KR100626575B1 (ko) 에칭 마스크
JPH09320758A (ja) 真空成膜用マスク
JP2005108678A (ja) 有機ｅｌ発光装置およびその製造方法
JP2001076866A (ja) 有機電界発光装置
JP2006002243A (ja) マスク、マスクの製造方法、成膜方法、電子デバイス、及び電子機器
JP2848384B1 (ja) 有機ｅｌ表示装置及びその製造方法
JP2001291580A (ja) 有機電界発光装置
JP3531597B2 (ja) 有機電界発光装置
JP4673579B2 (ja) 表示装置
JP2001217073A (ja) 有機電界発光装置
JP2001237081A (ja) 有機薄膜発光ディスプレイパネルおよびその製造方法
JP2008140616A (ja) 有機ｅｌ表示装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100706