CN1280314A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1280314A
CN1280314A CN00120716A CN00120716A CN1280314A CN 1280314 A CN1280314 A CN 1280314A CN 00120716 A CN00120716 A CN 00120716A CN 00120716 A CN00120716 A CN 00120716A CN 1280314 A CN1280314 A CN 1280314A
Authority
CN
China
Prior art keywords
subelement
graticule
auxiliary
alignment mark
spacing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00120716A
Other languages
English (en)
Other versions
CN100407051C (zh
Inventor
藤本匡志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1280314A publication Critical patent/CN1280314A/zh
Application granted granted Critical
Publication of CN100407051C publication Critical patent/CN100407051C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7076Mark details, e.g. phase grating mark, temporary mark

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

提供一种标线片,在光学光刻系统中使用对准标记,改善了对准或堆栈精度,并减少了对准确度测量的误差或不准确性。标线片具有包括所要求的电路图形的第一区域和包括排列在特定位置的对准标记的第二区域,第一区域和第二区域位于光学曝光设备的曝光范围内。每一个对准标记包括准备形成第一几何形状的标记单元。每一个标记单元具有以第一间距排列在特定方向的主-子单元,以形成第二几何形状。

Description

半导体器件的制造方法
本发明涉及半导体器件的制造方法,特别涉及为制造半导体器件,在光刻处理中改善对准或堆栈精度的标线片,以及,使用在光刻处理中改善对准或堆栈精度的标线片制造半导体器件的方法。
在掩模上把几何形状的图形转移到薄抗蚀层的光刻技术在制造超大规模集成半导体器件的处理顺序中扮演重要角色(ULSI)。为充分地实施光刻处理,需要尽可能准确的在标线片上形成几何形状的小图形(之后称为标线片图形),并且,以尽可能高的精度把标线片图形对准或堆栈到下层的图形上。
根据减少步骤和重复投射曝光系统(简单称为“步进”),该系统在ULSI制造处理顺序中被用于光学光刻处理,光学透镜有某些像差,因此,转移到半导体镜片上的抗蚀层的标线片图形的图像有图像失真和位置失真。图像和位置失真的量取决于标线片图形的尺寸和间距。
为满足上面论述的要求,形成尽可能准确的标线片图形和尽可能高精度的把标线片图形对准下层,研究出改善的标线片,并在1998年8月公开在日本未审查专利10-213895中。改善的标线片包括对准标记,在每一个晶片的芯片点内,每一个对准标记由与形成电路图形的几何形状相同的尺寸和形状的几何形状的组合所形成。例如,如果设计的标线片是用于圆的或方的接触孔,对准标记由与圆的或方的接触孔相同尺寸的圆的或方的形状的组合所形成。规则地排列圆的或方的形状,以确定对准标记的轮廓。
根据10-213895公开的改善的标线片,形成在芯片区域内的电路图形和形成在位置线区域内的对准标记图形有特定的几何校正,因此,在芯片区域产生的图像和位置失真的量基本上等于位置线区域。此外,在芯片区域内的电路图形的对准或堆栈精度可以通过测量对准标记的对准或堆栈的精度正确地识别。这就使得在光学光刻处理中解决进一步的电路图形小型化成为可能。
下面,公开在10-213895中的改善标线片的对准标记将参考图1进行详细的解释。
从图1看到,现有技术标线片的对准标记500包括四个矩形标记单元501A、501B、503A和503B,这样的排列在标线片的位置线区域形成一个假想的矩形。沿X轴的两个单元501A和501B相互之间平行并相隔一个特定的距离。沿垂直X轴的Y轴的两个单元503A和503B相互之间平行并相隔一个特定的距离。
具有标记500的现有技术标线片应用到两个邻近层的上面一个。由于另一个标线片,由图1中的虚线显示的附加的另一个对准标记600形成在两层的下面一个。这显示了标记500和600之间的位置关系。类似于上层标记500,下层标记600包括四个矩形标记单元605A、605B、607A和607B,这样的排列在位置线区域形成一个小于标记500的假想的矩形。沿X轴的两个单元605A和605B相互之间平行并相隔一个特定的距离。沿垂直X轴的Y轴的两个单元607A和607B相互之间平行并相隔一个特定的距离。如图1所示,标记500整个由标记600包围。
图2显示了图1所示的标记500的标记单元503B的部分509的详细结构。如图2所示,单元503B的部分509包括图形510,图形510包括7个具有相同尺寸和形状的子单元511、512、513、514、515、516和517。这些子单元511到517沿Y轴平行形成,并沿X轴以相等间距P排列。间距P等于形成在标线片的芯片区域内的电路图形的直线子单元的间距。多个图形510沿Y轴以规则间距排列,因此,形成单元503B。
标记单元503A的结构与图2所示的单元503B的结构相同。对准标记单元501A和501b的结构是在标记500的假想矩形的中心周围,旋转单元503B90°获得的。
当具有对准标记500的现有技术标线片用于光学光刻处理中时,下面的图形形成在半导体晶片上的光学抗蚀层。在下面的解释中,形成在抗蚀层内的图形称为“抗蚀图形”。
图3显示了从现有技术对准标记500的单元503B的图形510获得抗蚀图形520的例子,通过使用所谓步进的理想光学系统完成的光学光刻处理形成的抗蚀图形,而没有任何像差。
如图3所示,抗蚀图形520包括对应单元503B的图形510的7个直线子单元511、512、513、514、515、516和517的7个直线子单元521、522、523、524、525、526和527。如图3所示,因为假定步进光学系统没有像差,所以子单元521到527的中心线CL21、CL22、CL23、CL24、CL25、CL26和CL27分别位于他们特定的参考位置。换句话说,子单元521到527的中心线CL21到CL27相对于他们的参考位置没有位置偏移。
图4显示了从现有技术对准标记500的单元503B的图形510获得抗蚀图形530的例子,通过使用含有相差的所谓步进的光学系统完成的光学光刻处理形成的抗蚀图形。
如图4所示,抗蚀图形530包括对应单元503B的图形510的7个直线子单元511、512、513、514、515、516和517的7个直线子单元531、532、533、534、535、536和537。
如图4所示,因为步进的光学系统包括某些像差,子单元531到537相对于他们的参考位置(即,图3中的子单元521到527)分别有位置偏移。特别地,子单元531到537的中心线CL31、CL32、CL33、CL34、CL35、CL36和CL37在他们的参考位置上以特定的偏移C、D、E、F、G、H、和I分别偏移中心线CL21、CL22、CL23、CL24、CL25、CL26和CL27。位于右边和左边的子单元531到537的偏移C和I大于位于内部的形状532、533、534、535和536的偏移D、E、F、G和H。
偏移C和I与偏移D、E、F、G和H之间的差是由辐照光的衍射差引起的。这是由于该事实,即,对准标记500的图形510的子单元511到517是半隔离的(即,只是子单元512和516分别邻近子单元511和517),而子单元512、513、514、515和516没有被隔离(即,两个子单元分别被放置在每一个子单元512、513、514、515和516的两侧)。因此,对应子单元511和517的光学图像比对应子单元512到516的偏移大。结果,抗蚀图形530的子单元531和537的偏移C和I比子单元532到536的偏移D、E、F、G和H大。换句话说,位于抗蚀图形530边缘的子单元531和537的空间频率特性与位于抗蚀图形530内部的子单元532到536是不同的。
一般说来,光学系统的彗形象差随空间频率特性变化。因此,根据上面论述的现有技术的标线片,由于空间频率特性的差别,形成在芯片区域内的电路图形的对准或堆栈精度不等于形成在位置线区域内的对准标记500的对准或堆栈精度,
特别地,如果对准标记500的图形510的子单元511到517产生了图5A所示的具有直线子单元531到537的抗蚀图形530,抗蚀图形530的直线子单元531到537导致了图5B所示的反射光强度分布。在这种情况中,从图5B的反射光强度分布,在标线片上相对于下层电路图形的电路图形的对准或堆栈精度由识别或检测位于抗蚀图形530的边缘的子单元531和537的边缘531a和537a测量。因此,如果子单元531和537的空间频率特性与内部子单元532到536的空间频率特性不同,使用位于标线片的位直线区域内的对准标记500的测量结果反映了位于相同标线片的芯片区域内的不准确的电路图形的对准或堆栈精度。这个不准确性将降低光学光刻处理本身的对准或堆栈精度。
因为上面论述的原因,就需要提供具有对准标记的标线片,该标记消除了空间频率特性误差或抗蚀图形的子单元的差别,因此,在测量结果中减少了电路图形的对准精度的不准确性。
同样,需要提供一种制造半导体器件的改善的方法,该方法使得形成在标线片的位直线区域内的对准标记图形的空间频率特性与形成在相同标线片芯片区域内的电路图形的空间频率特性相同。
因此,本发明的目的是提供一个标线片和一种制造半导体器件的方法,该方法在光学光刻处理中改善了对准或堆栈精度。
本发明的另一目的是提供一个标线片和一种制造半导体器件的方法,该方法在光学光刻处理中减小了使用对准标记的对准精度测量的误差或不准确性。
对本领域技术人员来说,上面的目的和其它没有特别提到的目的一起将从下面的描述中变得很清楚。
按照本发明的第一方面,提供标线片,标线片包括:包括所要求的电路图形的第一区域和包括排列在特定位置的对准标记的第二区域,第一区域和第二区域位于光学曝光设备的曝光范围内。
每一个对准标记包括被设置为以便形成第一几何形状的标记单元。
每一个标记单元具有以第一间距排列在特定方向的主-子单元,以形成第二几何形状,第一辅助子单元位于第二几何形状的一端,第二辅助子单元位于第二几何形状的另一端。第一辅助子单元以第二间距远离主-子单元的第一个单元,第二辅助子单元以第三间距远离主-子单元的第二个单元。
每一个主-子单元在设备中是可分辨的。每一个第一和第二辅助子单元在设备中是不可分辨的。
按照本发明第一方面的标线片,形成在第二区域内的每一个对准标记包括被设置为以便形成第一几何形状的标记单元。每一个标记单元具有以第一间距排列在特定方向的主-子单元,以形成第二几何形状,第一辅助子单元位于第二几何形状的一端,第二辅助子单元位于第二几何形状的另一端。第一辅助子单元以第二间距远离主-子单元的第一个单元,第二辅助子单元以第三间距远离主-子单元的第二个单元。每一个主-子单元在设备中是可分辨的。每一个第一和第二辅助子单元在设备中是不可分辨的。
因此,当使用光学曝光设备通过标线片把特定的光辐照到抗蚀层时,每一个对准标记的第一和第二辅助子单元在抗蚀层内没有形成任何光学图像。另一方面,每一个对准标记的主-子单元形成基本上等于抗蚀层内的相差感应偏移的光学图像。这是因为第一和第二辅助子单元的存在,每一个主-子单元没有被隔离。
结果,只有每一个对准标记的主-子单元由光学曝光设备选择性地转印到抗蚀层,而在每一个对准标记的图像内没有不相等的像差感应偏移。换句话说,按照主-子单元的第一间距,当测量对准精度时,在抗蚀层内的每一个对准标记的主-子单元的所有图像显示了正确的空间频率特性。
因此,在光刻处理中使用具有对准标记的标线片改善了对准精度。这意味着在光刻处理中使用对准标记减少了对准精度测量的误差或不准确性。
在根据第一方面的标线片的优选实施例中,每一个主-子单元是直线形,每一个第一和第二辅助子单元是直线形。在这个实施例中,存在一个附加的优点,即,对于第一区域内的电路图形,主-子单元和第一和第二辅助子单元以相等的间距容易地形成在标线片上,因此,进一步改善了对准精度。
在根据第一方面的标线片的另一个优选实施例中,每一个主-子单元具有宽度大于与设备的曝光界限相等的特定阈值宽度的直线形状。每一个第一和第二辅助子单元具有宽度等于或小于所述特定阈值宽度的直线形状。在这个实施例中,连同进一步改善对准精度的附加优点一起,存在另一个优点,即,每一个主-子单元可以在设备中能够容易地做到可分辨,以及,每一个第一和第二辅助子单元可以在设备中容易地做到不可分辨。
在上面确定的第一方面的标线片的优选实施例中,每一个主-子单元的直线形状可以在它的两端连续或断开(或分开)。类似地,每一个第一和第二辅助子单元的直线形状可以在它的两端连续或断开(或分开)。
在根据第一方面的标线片的另一个优选实施例中,主-子单元排列的特定方向是对准精度测量中的测量方向。
在根据第一方面的标线片的另一个优选实施例中,第一辅助子单元的第二间距和第二辅助子单元的第三间距近似等于主-子单元的第一间距。在这个实施例中,存在一个附加的优点,即,第一和第二辅助子单元可以容易地形成在标线片上。
在根据第一方面的标线片的另一个优选实施例中,主-子单元的第一间距基本上等于形成在第一区域内的电路图形的间距。在这个实施例中,存在一个附加的优点,即,在光学光刻处理中提高了对准精度的再现性。
在根据第一方面的标线片的另一个优选实施例中,附加提供了排列在主-子单元的特定方向内的第三辅助子单元和第四辅助子单元。第三辅助子单元以第四间距位于邻近第一辅助子单元。第四辅助子单元以第五间距位于邻近第二辅助子单元。在这个实施例中,进一步提高了上面论述的第一方面标线片的优点。
每一个第三和第四辅助子单元具有直线形状,或每一个第三和第四辅助子单元具有宽度等于或小于特定阈值宽度的直线形状。每一个第三和第四辅助子单元的直线形状可以在它的两端连续或断开(或分开)。
按照本发明的第二方面,提供了一种制造半导体器件的方法,该方法包括步骤:
(a)在位于半导体晶片的表面的靶层上形成光学抗蚀层;
(b)通过一标线片把光辐照到抗蚀层,该标线片具有包括所要求的
电路图形的第一区域和包括排列在特定位置的对准标记的第二区
域;
   第一区域和第二区域位于所述光的曝光范围;
   每一个对准标记包括被安排为形成第一几何形状的标记单元;
   每一个标记单元具有以特定间距在特定方向排列的子单元,以形成第二几何形状;
(c)显影对所述光曝光的抗蚀层,用所述标线片上的电路图形和对
   准标记以在所述抗蚀层内分别形成抗蚀电路图形和抗蚀对准标
   记图形;
   每一个所述抗蚀对准标记图形包括对应排列在所述特定方向的
   子单元的抗蚀子图形;
(d)选择性的除去两个位于每一个所述抗蚀对准标记图形两端的所
   述抗蚀子图形,在所述抗蚀层内形成修改的抗蚀对准标记图
   形;
(e)使用所述修改的抗蚀对准标记图形,测量所述抗蚀层相对于靶
   层的下层的对准精度;以及,
(f)利用具有所述修改的抗蚀对准标记图形的抗蚀层,选择性地蚀
  刻所述靶层。
按照本发明第二方面制造半导体器件的方法,对光暴露的抗蚀层在步骤(c)被显影,用标线片上的电路图形和对准标记以在抗蚀层内分别形成抗蚀电路图形和抗蚀对准标记图形。每一个抗蚀对准标记图形包括对应排列在特定方向的子单元的抗蚀子图形。然后,在步骤(d),选择性的除去两个位于每一个抗蚀对准标记图形两端的抗蚀子图形,在抗蚀层内形成修改的抗蚀对准标记图形。此后,在步骤(e),使用修改的抗蚀对准标记图形,测量相对于靶层的下层的抗蚀层的对准精度。
因此,在步骤(d)被除去的位于他们两端的两个抗蚀子图形对应第一方面标线片的第一和第二辅助子单元。同样,余下的抗蚀子图形对应第一方面标线片内的主-子单元。结果,存在与第一方面标线片相同的优点。
按照第二方面的方法,前面论述的现有技术的标线片或第一方面的标线片可以用作为步骤(b)中的标线片。
在第二方面方法的优选实施例中,每一个标记单元的子单元具有直线形状,其在两端可以是连续的或断开的(或分开)。
在第二方面方法的另一个优选实施例中,标线片的子单元排列的特定方向是步骤(e)中的测量方向。
在第二方面方法的另一个优选实施例中,标线片的子单元的间距基本上等于标线片的电路图形的间距。
为使本发明有效地完成,现将参考附图论述。
图1部分显示了现有技术标线片的对准标记的平面图。
图2部分显示了现有技术标线片的对准标记单元的部分详细结构的平面图。
图3部分显示了使用理想的步进光学系统而没有任何像差,由光学光刻处理获得的抗蚀图形的平面图。
图4部分显示了使用实际具有像差的步进光学系统,由光学光刻处理获得的抗蚀图形的平面图。
图5A和5B分别是对应对准标记形成的抗蚀图形和使用图1的现有技术标线片的反射光强度分布的示意图。
图6是本发明第一实施例标线片的平面图。
图7是图6第一实施例标线片的对准标记的平面图。
图8是图6第一实施例的标线片的对准标记单元的部分的详细结构平面图。
图9部分显示了使用图6第一实施例标线片和实际具有像差的步进光学系统,由光学光刻处理获得的抗蚀图形的平面图。
图10是当使用图6第一实施例标线片时,发射的光强度分布示意图。
图11部分显示了使用图6第一实施例标线片和实际具有像差的步进光学系统,由光学光刻处理获得的抗蚀图形的平面图。
图12是按照本发明第二实施例的标线片的对准标记单元的详细结构平面图。
图13是按照本发明第三实施例的标线片的对准标记单元的详细结构平面图。
图14是按照本发明的第四实施例的制造半导体器件方法的处理步骤的流程图。
图15A到15D分别显示了按照图14第四实施例方法的处理步骤横截面图。
本发明的优选实施例将参考附图详细描述。
第一实施例
图6、7和8显示了本发明第一实施例的标线片。
如图6所示,按照第一实施例,标线片10是矩形的,包括多个芯片区域12和环绕芯片区域12形成的位置线区域14。为简化说明,只有两个芯片区域显示在图6中。
为了制造所要求的半导体器件的电路图形,例如,接触孔图形和布线图形,电路图形被形成在每一个芯片区域12内。通常,形成在标线片10上的电路图形的数量等于在每个曝光步骤同时投射在半导体晶片上的芯片的数量。
位置线区域14全部位于特定光学曝光系统(未示出)的投射区域内。就是说,所有芯片区域12全部位于相同的投射区域。5个对准标记16形成在位置线区域内,以测量标线片10的对准或堆栈精度。在图6中,标记16位于矩形标线片10的4个角和两个芯片区域12的中点。标记16的位置没有局限于这个例子,它可以根据要求选择性地变化。
如图7所示,标记16包括4个直线单元101A、101B、103A和103B,它们分别位于假想正方形的4个边。沿X轴的两个单元101A和101B平行并相互之间相隔一个特定的距离。沿垂直X轴的Y轴的两个单元103A和103B相互之间平行并相隔一个特定的距离。
图8是图7所示的对准标记单元103B的部分109的详细结构。如图8所示,单元103B的一部分109包括图形110,图形110包括5个具有相同尺寸和相同形状的直线(即,条带形状)主-子单元114和两个具有相同尺寸和相同形状的直线(即,条带形状)辅助子单元113和115。多个图形110以规则间距沿Y轴排列,因此,形成单元103B。
标记单元103A与图8所示的单元103B的结构相同。通过围绕对准标记16的假想矩形中心把单元103B转动90°获得对准标记单元101A和101B。
5个主-子单元114平行Y轴形成,并以相等间距P1沿X轴排列。主-子单元114有相同的宽度W1和相同的长度LN。间距P1和宽度W1基本上等于形成在标线片10的每一个芯片区域12内的电路图形。因此,子单元114和电路图形的几何形状的光学条件基本上是相等的。结果,施加到子单元114和电路图形的像差基本上是相同的。
两个辅助子单元113和115与Y轴平行形成,并沿X轴以相等间距P2分别邻近主形状114。子单元113和115的宽度W2和长度LN相同。间距P2基本上等于P1。宽度W2小于宽度W1,并设置为小于曝光或分辨率界限的特定值。换句话说,宽度W2在光学曝光上设置为不可分辨值。
每一个标记单元101A、101B和103A包括与图8所示的图形110相同的图形。单元103A的直线形状113、114和115的方向与单元103B相同。单元101A和101B的直线形状113、114和115的方向垂直单元103B。
当图6到图8所示的第一实施例的标线片10用于光学光刻处理时,芯片区域12内的电路图形和位置线区域14内的对准标记16被转印到形成在半导体晶片上的靶层(可以是导电或绝缘的)上的光学抗蚀层。因此,如图9所示,抗蚀对准标记120形成在抗蚀层上。
如图9所示,抗蚀对准标记120包括4个直线抗蚀标记单元121A、121B、123A和123B,它们分别位于假想正方形的4边。单元121A、121B、123A和123B分别对应标线片10上的单元101A、101B、103A和103B。两个单元121A和121B沿X轴平行并相互之间间隔一个特定距离。两个单元123A和123B沿垂直于X轴的Y轴平行并相互之间间隔一个特定距离。
在晶片上的靶层下面的一层的另一个对准标记320由图9中的虚线所示。其显示了标记120和320之间的位置关系。如图9所示,上层标记120整个地包围下层标记320。
类似于抗蚀对准标记120,下层的标记320包括4个矩形标记单元325A、325B、327A和327B,将其排列形成假想矩形。两个单元325A和325B沿X轴平行并相互之间间隔一个特定距离。两个单元327A和327B沿垂直于X轴的Y轴平行并相互之间间隔一个特定距离。
相对于下层的标线片10的对准或堆栈精度使用抗蚀层的对准标记120和下层的对准标记320测量。
例如,抗蚀层的对准标记单元123A和对应的下层对准标记单元327A之间的间隔(即,内边距离)光学上被测量,然后,抗蚀层的单元123B和对应的下层单元327B之间的间隔(即,内边距离)光学上被测量。因此,使用测量的间隔值,确认了沿Y轴的标线片10的对准或堆栈误差。随后,以类似于上述的方法,抗蚀层的单元121A和对应的下层单元325A之间的间隔被测量,然后,抗蚀层的单元121B和对应的下层单元325B之间的间隔被测量。因此,使用测量的间隔值,确认了沿X轴的标线片10的对准或堆栈误差。
在这个例子中,对准精度测量是沿X轴和Y完成的,因此,测量方向是沿X轴和Y轴。
代替测量上面解释的对应标记单元之间的间隔(即,内边距离),可以测量对应标记单元之间的间距。
图10显示了对准标记单元103B的发射光强度的分布,该分布是使用图6的第一实施例的标线片10,在光刻处理中得到的。在图10中,附加显示了对准标记单元103B的发射光强度的分布,该分布是使用图1所示的现有技术标线片的光刻处理得到的。
如图10中实线曲线所示,在使用第一实施例标线片10的光刻处理中,发射光强度值低于对应于图形110的主-子单元114的区域内的阈值Z,同时高于对应图形110的辅助子单元形状113和115的区域内的阈值Z。这意味着辅助子单元113和115没有转印到抗蚀层,因此,尽管曝光的抗蚀层被显影,只选择性地把主-子单元114转印到抗蚀层上。因此,在抗蚀层的对准标记单元123B的部分129内,形成了图11所示的抗蚀图形120,其只包括对应图形110的主-子单元114的直线抗蚀子单元124。
因为步进光学系统包括某些像差,所以,抗蚀子单元124的中心线CL1偏移抗蚀子单元134的中心线CL2分别为J、K、L、M和N。当步进光学系统没有包括像差时,得到抗蚀子单元134的中心线CL2。然而,在这种情况下,所有子单元114的光学条件(即,衍射水平)是相同的,因为辅助子单元113和115被排列在图形110的每一边,以层夹主-子单元114。结果,偏移J、K、L、M和N基本上相等。这意味着所有主-子单元124基本上有相等的空间频率特性。
因此,从图10中的虚线和点划线看到,在使用图1所示的现有技术标线片的光刻处理中,发射光强度值低于对应图形510的子单元511到517的区域内的阈值Z。这意味着所有子单元511到517被转印到抗蚀层上,其与本发明第一实施例不同,导致了前面论述的问题。
如上面解释的一样,按照第一实施例的标线片10,每一个对准标记16的每一个单元101A、101B、103A和103B包括图形110,每一个图形110包括直线主-子单元114和直线辅助子单元113和115。辅助子单元113和115位于图形110的每一边,以层夹主-子单元114。辅助子单元113和115的宽度W2小于抗蚀层的曝光界限。
因此,如果辅助子单元113和115存在于标线片10,只有主-子单元114被选择性地转印到抗蚀层。因此,所有子单元124基本上有相同的空间频率特性。结果,使用对准标记10可以减小对准精度测量的误差或不准确性,并可以在光学光刻处理中改善对准精度。
第二实施例
本发明第二实施例的标线片与第一实施例的标线片设置相同,除了对准标记单元103B的部分109具有图12所示的结构。因此,为简化描述第一实施例使用的相同参考符号或对应图12的单元,在此省略了与标线片10相同设置的解释。
第二实施例标线片的对准标记单元103B包括图12所示设置的图形110A。图形110A沿Y轴以规则间隔排列,形成标记单元103B。如图12所示,图形110A包括5个直线主-子单元114和4个直线辅助子单元143A、143B、145A和145B。辅助子单元143A和145A分别邻近两个主-子单元114。辅助子单元143B和145B位于图形110A的每一边,并分别邻近辅助子单元143A和145A。主-子单元114由最外面的辅助子单元143和145层夹。
这些主-子单元114具有相同的宽度W1和相同的长度LN。子单元114与Y轴平行,并以相同间距P1沿X轴排列。宽度W1和间距P1基本上与标线片的芯片区域12内的每一个电路图形的几何形状的宽度和间距相等。
辅助子单元143A、143B、145A和145B具有相等的宽度W2和相等的长度LN。子单元143A和143B与Y轴平行,并沿X轴以相等间距P2分别位于邻近主-子单元114。子单元145A和145B与Y轴平行,并沿X轴以相等间距P3分别位于邻近辅助子单元143A和143B。间距P2和P3与间距P1相等。
小于宽度W1的宽度W2被设置为小于曝光或分辨率界限的特定值(即,光学曝光上不可分辨值)。
如上面解释的一样,按照图12的第二实施例的标线片,类似于第一实施例,尽管存在辅助子单元143A、143B、145A和145B,只有子单元114被选择性地转印到抗蚀层。因此,子单元124基本上有相同的空间频率特性。因为辅助子单元143B和145B与第一实施例的标线片10相比较是附加提供的,所以提高了空间频率特性的相同性。结果,可以大大改善对准精度,同时,与第一实施例相比较,可以有效地减少对准精度测量的误差或不准确性。
第三实施例
本发明第三实施例的标线片与第一实施例的标线片设置相同,除了对准标记单元103B的部分109具有图13所示的结构。因此,为简化描述第一实施例使用的相同参考符号或对应图13的单元,在此省略了与标线片10相同设置的解释。
第三实施例标线片的对准标记单元103B包括图13所示设置的图形110B。图形110B沿Y轴以规则间隔排列,形成标记单元103B。如图13所示,图形110B包括5个直线虚线主-子单元154和2个直线虚线辅助子单元153和155。辅助子单元153和155分别邻近主-子单元154。辅助子单元153和155位于图形110B的每一边。所有主-子单元154由辅助子单元153和155层夹。
如图13看到的一样,图形110B的结构与第一实施例图形110相同,除了把子单元114和143A、143B、145A、145B分别分割或断开为片形成153到157的每一个子单元(即,矩形隔离点或点)。
每一个主-子单元154由相同尺寸的5个矩形点形成,其以规则间隔沿Y轴排列。点有相同的宽度W1和相同的长度LN。类似地,每一个辅助子单元153和155由相同尺寸的5个矩形点形成,其以规则间隔沿Y轴排列。点有相同的宽度W2(小于W1)和相同的长度LN′(小于LN)。
如上面解释的一样,按照第三实施例的标线片,有与第一实施例相同的优点。
第四实施例
根据上面解释的第一实施例的标线片10,直线辅助子单元113和115具有小于曝光界限的宽度W2,因此,辅助子单元113和115没有转印到抗蚀层。这适用第二和第三实施例的标线片。
本发明第四实施例与此不同,提供了一种制造半导体器件的方法,该方法使用所有对准标记的宽度大于曝光界限的标线片。图14的流程图显示了第四实施例方法的处理步骤。
如图1所示,首先,在步骤S101,受图形转印影响的靶层404(可以导电或绝缘)形成在下层401,其形成在半导体晶片(未示出)的主面上。然后,光学抗蚀层403形成在靶层402上,以在步骤S402覆盖晶片的整个表面。
例如,作为靶层402,可以使用化学汽相淀积法(CVD)形成二氧化硅或多晶硅层,或溅射法形成金属层。
在步骤S103,使用标线片把抗蚀层403曝光到特定的光,如紫外(UV)光。例如,作为标线片,使用图1和2所示的具有对准标记500的现有技术的标线片,在该标线片中,所有的直线子单元511到517的宽度大于曝光界限。
如图15A所示,在步骤S104,对UV光曝光的抗蚀层403使用普通的显影溶液显影一次,在抗蚀层403内形成7个直线子单元411、412、413、414、415、416和417。具有相同尺寸和相同形状的子单元411到417以相等间隔排列或沿着特定轴的间距排列(例如,沿图1和2的X轴)。
随后,在步骤S105,位于抗蚀层403内抗蚀图形两边的子单元411到417由已知方法除去。例如,如图15B所示,电子束(或离子束)420被选择性地辐照到子单元411到417,然后,使用普通显影溶液再一次对抗蚀层403显影。因此,只除去了子单元411和417,而剩下的子单元412、413、414、415和416没有变化。这个阶段的状态显示在图15C。剩下的抗蚀层403的子单元412到416构成了抗蚀对准标记410。
在步骤S106,判断在下层401内是否存在任何较下部的对准标记。如果层401不包括对准标记(即,回答是“不”),流程跳到步骤S108。如果层401包括对准标记(即,回答是“是”)流程进到下一步S107。
在步骤S107,在相对于层401的下部对准标记的图形抗蚀层403内,抗蚀对准标记410的对准精度或误差基本上由普通的方法测量。
在步骤S108,使用图形抗蚀层403作为掩模选择性地蚀刻靶层402,因此,在抗蚀层403把抗蚀对准标记410转印到靶层402。结果,包括5个直线子单元432、433、434、435和436的掩模410的图像连同电路图形一起形成在靶层402内。包括子单元432到436的图像构成了形成在靶层402内的对准标记430。
在步骤S109,判断是否存在下一个标线片,如果没有标线片存在(即,回答是“不”)流程结束。如果存在下一个标线片(回答是“是”),流程返回到步骤S101,然后,上面解释的步骤S101到S109再一次实施。
例如,首先,使用具有第一个电路图形和第一个对准标记的第一个标线片实施步骤S101到S109。因此,第一个电路图形(未示出)和第一个对准标记形成在第一个靶层内。
其次,使用具有第二个电路图形和第二个对准标记的第二个标线片再一次实施步骤S101到S106。因此,第二个电路图形(未示出)和第二个对准标记(未示出)形成在第二个靶层上的第二个光学抗蚀层内。在这个例子中,在步骤S106的判断是“是”。因此,在第一靶层内的第一对准标记和第二抗蚀层的第二对准标记之间的对准精度在步骤S107测量。之后,在步骤S108,第二电路图形和第二对准标记被转印到第二靶层。
此外,如果存在具有第三电路图形和第三对准标记的第三标线片,在步骤S109的判断结果是“是”,从而步骤S101到S109再实施一次。
根据本发明第四实施例的制造半导体器件的方法,如上面解释的一样,在步骤S104,直线子单元411到417形成在对应标线片上的每一个对准标记的子单元的抗蚀层403内,然后,位于两个边上的两个子单元411和417被选择性地除去,剩下的子单元412到416构成了抗蚀对准标记410。在步骤S108,使用具有对准标记410的图形抗蚀层403选择性地蚀刻靶层402,因此,再层402中,形成子单元432到436,构成对准标记430。在步骤S107,在对准精度测量处理中使用标记410。
在抗蚀层403中的子单元412到416等同于使用第一实施例标线片产生的显示在图11的子单元124。因此,抗蚀子单元412到416基本上有相同的空间频率特性,同样,在靶层402内的子单元432到436基本上有相同的空间频率特性。结果,与使用第一实施例标线片的制造方法有相同的优点。
在上面根据第一到第三实施例论述的标线片中,对准标记16包括4个称为“靶条”的标记单元101A、101B、103A和103B。然而,本发明没有局限于这种结构。标记16可以包括具有任何形状和任何排列的单元。
在上面根据第四实施例论述的制造半导体器件的方法中,标线片的每一个对准标记的所有子单元的宽度大于曝光设备的特定曝光界限。然而,可以使用第一到第三实施例的任何一个标线片。例如,如果辅助子单元的宽度接近波阿光界限,辅助子单元的图像可以稍微形成在抗蚀层。在这种情况中,如果使用第一到第三实施例的一个标线片完成第四实施例的方法,可以确保本发明的优点。
当本发明的优选形式已经被论述时,应当理解,修改对本领域技术人员来说是很容易的,而没有远离本发明的精神,因此,本发明的范围唯一由下面权利要求所确定。

Claims (20)

1.一种标线片,包括:
包括所要求的电路图形的第一区域和包括排列在特定位置的对准标记的第二区域;
所述第一区域和所述第二区域位于光学曝光设备的曝光范围内;
每一个所述对准标记包括被设置以形成第一几何形状的标记单元;
每一个所述标记单元具有以第一间距排列在特定方向的主-子单元,以形成第二几何形状,第一辅助子单元位于所述第二几何形状的一端,第二辅助子单元位于所述第二几何形状的另一端;
所述第一辅助子单元以第二间距远离所述主-子单元的第一个单元;
所述第二辅助子单元以第三间距远离所述主-子单元的第二个单元;
每一个所述主-子单元在所述设备中是可分辨的;
每一个所述第一和第二辅助子单元在所述设备中是不可分辨的。
2.按权利要求1所述的标线片,其特征在于每一个所述主-子单元是直线形,每一个所述第一和第二辅助子单元是直线形。
3.按权利要求1所述的标线片,其特征在于每一个所述主-子单元具有宽度大于与所述设备的曝光界限相等的一特定阈值宽度的直线形状,每一个所述第一和第二辅助子单元具有宽度等于或小于特定阈值宽度的直线形状。
4.按权利要求1所述的标线片,其特征在于每一个所述主-子单元的直线形状在它的两端之间是连续的。
5.按权利要求1所述的标线片,其特征在于每一个所述主-子单元的直线形状在它的两端之间是分开的。
6.按权利要求1所述的标线片,其特征在于所述主-子单元排列的特定方向是对准精度测量中的测量方向。
7.按权利要求1所述的标线片,其特征在于所述第一辅助子单元的第二间距和所述第二辅助子单元的第三间距近似等于所述主-子单元的第一间距。
8.按权利要求1所述的标线片,其特征在于所述主-子单元的第一间距基本上等于形成在所述第一区域内的所述电路图形的间距。
9.按权利要求1所述的标线片,其特征在于还包括排列在所述主-子单元的特定方向内的第三辅助子单元和第四辅助子单元;
其中,所述第三辅助子单元以第四间距位于邻近所述第一辅助子单元,所述第四辅助子单元以第五间距位于邻近所述第二辅助子单元。
10.按权利要求9所述的标线片,其特征在于每一个所述第三和第四辅助子单元具有直线形状。
11.按权利要求9所述的标线片,其特征在于每一个所述第三和第四辅助子单元具有宽度等于或小于所述特定阈值宽度的直线形状。
12.按权利要求9所述的标线片,其特征在于所述第三和第四辅助子单元中的每一个的直线形状在它的两端之间是连续的。
13.按权利要求9所述的标线片,其特征在于所述第三和第四辅助子单元中的每一个的直线形状在它的两端之间被分开。
14.一种制造半导体器件的方法,该方法包括步骤:
(a)在位于半导体晶片的表面的靶层上形成光学抗蚀层;
(b)通过一标线片把光辐照到所述抗蚀层,该标线片具有包括所要求的电路图形的第一区域和包括排列在特定位置的对准标记的第二区域;
   所述第一区域和第二区域位于所述光的曝光范围;
   每一个所述对准标记包括被安排为形成第一几何形状的标记单
   元;
   每一个所述标记单元具有以特定间距在特定方向排列的子单
   元,以形成第二几何形状;
(f)显影对所述光曝光的抗蚀层,用所述标线片上的电路图形和对
   准标记以在所述抗蚀层内分别形成抗蚀电路图形和抗蚀对准标
   记图形;
   每一个所述抗蚀对准标记图形包括对应排列在所述特定方向的
   子单元的抗蚀子图形;
(g)选择性的除去两个位于每一个所述抗蚀对准标记图形两端的所
   述抗蚀子图形,在所述抗蚀层内形成修改的抗蚀对准标记图
   形;
(h)使用所述修改的抗蚀对准标记图形,测量所述抗蚀层相对于靶
   层的下层的对准精度;以及,
(i)利用具有所述修改的抗蚀对准标记图形的抗蚀层,选择性地蚀
   刻所述靶层。
15.按权利要求14所述的方法,其特征在于所述标记单元的每一个子单元是直线形状。
16.按权利要求15所述的方法,其特征在于所述标记单元的每一个所述子单元的直线形状在它的两端之间是连续的。
17.按权利要求15所述的方法,其特征在于所述标记单元的每一个子单元的直线形状在它的两端之间被分开。
18.按权利要求15所述的方法,其特征在于所述标线片的子单元排列的特定方向是步骤(e)中的测量方向。
19.按权利要求15所述的方法,其特征在于所述标线片的所述子单元的间距基本上等于所述标线片的所述电路图形的间距。
20.按权利要求15所述的方法,其特征在于按照权利要求1的标线片被用作在步骤(b)中的标线片。
CN001207164A 1999-07-09 2000-07-07 用于制造半导体器件的标线片 Expired - Fee Related CN100407051C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP19676699A JP3371852B2 (ja) 1999-07-09 1999-07-09 レチクル
JP196766/1999 1999-07-09

Publications (2)

Publication Number Publication Date
CN1280314A true CN1280314A (zh) 2001-01-17
CN100407051C CN100407051C (zh) 2008-07-30

Family

ID=16363276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN001207164A Expired - Fee Related CN100407051C (zh) 1999-07-09 2000-07-07 用于制造半导体器件的标线片

Country Status (5)

Country Link
US (2) US6670632B1 (zh)
JP (1) JP3371852B2 (zh)
KR (1) KR100375146B1 (zh)
CN (1) CN100407051C (zh)
GB (1) GB2358714B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102087488A (zh) * 2009-12-04 2011-06-08 台湾积体电路制造股份有限公司 具有对准标记的装置及用于制作半导体组件的方法
CN102314073A (zh) * 2010-07-02 2012-01-11 无锡华润上华半导体有限公司 光刻版及其套刻方法
CN102520594A (zh) * 2003-07-11 2012-06-27 Asml荷兰有限公司 用于对准或重叠的标记结构,限定它的掩模图案及使用该掩模图案的光刻投影装置
CN101924013B (zh) * 2009-06-17 2012-10-03 上海华虹Nec电子有限公司 一种增强外延后光刻套准精度的方法
CN101533229B (zh) * 2008-03-10 2013-03-27 精工电子有限公司 用于投影曝光装置的标线以及使用它的曝光方法
CN109860153A (zh) * 2019-03-29 2019-06-07 长江存储科技有限责任公司 集成电路器件、形成对准测量图形的方法以及光掩模
CN110600414A (zh) * 2019-08-01 2019-12-20 中国科学院微电子研究所 晶圆异构对准方法及装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914017B1 (en) * 2000-08-30 2005-07-05 Micron Technology, Inc. Residue free overlay target
JP2002148782A (ja) * 2000-11-10 2002-05-22 Nec Corp アライメントマーク
JP3970546B2 (ja) 2001-04-13 2007-09-05 沖電気工業株式会社 半導体装置及び半導体装置の製造方法
JP4011353B2 (ja) * 2002-01-31 2007-11-21 沖電気工業株式会社 合わせ測定用のレジストパターン
US7209235B2 (en) * 2002-07-11 2007-04-24 Hymite A/S Accurate positioning of components of a optical assembly
JP2004120515A (ja) * 2002-09-27 2004-04-15 Oki Electric Ind Co Ltd フェーズロックループ回路
EP1498779A3 (en) * 2003-07-11 2005-03-23 ASML Netherlands B.V. Marker structure for alignment or overlay
US6967709B2 (en) * 2003-11-26 2005-11-22 International Business Machines Corporation Overlay and CD process window structure
JP2007173375A (ja) * 2005-12-20 2007-07-05 Nec Corp 複合実装デバイス及びその製造方法
US20070146670A1 (en) * 2005-12-27 2007-06-28 Asml Netherlands B.V. Lithographic apparatus, patterning device and device manufacturing method
JP4689471B2 (ja) * 2006-01-06 2011-05-25 エルピーダメモリ株式会社 回路パターン露光方法及びマスク
JP4864776B2 (ja) 2007-03-14 2012-02-01 株式会社東芝 フォトマスク
KR100928505B1 (ko) * 2007-10-22 2009-11-26 주식회사 동부하이텍 반도체 소자 제작 방법 및 장치
SG153747A1 (en) 2007-12-13 2009-07-29 Asml Netherlands Bv Alignment method, alignment system and product with alignment mark
JP5006889B2 (ja) * 2008-02-21 2012-08-22 エーエスエムエル ネザーランズ ビー.ブイ. 粗ウェーハ位置合わせ用マーク構造及びこのようなマーク構造の製造方法
US9470987B1 (en) * 2015-10-22 2016-10-18 United Microelectronics Corp. Overlay mask
US10461038B1 (en) * 2018-08-31 2019-10-29 Micron Technology, Inc. Methods of alignment marking semiconductor wafers, and semiconductor packages having portions of alignment markings

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US435740A (en) * 1890-09-02 Thill-tug
US436563A (en) * 1890-09-16 Matthias n
JPS58102939A (ja) 1981-12-15 1983-06-18 Canon Inc マスクアライナ−用マスク及びマスクアライナ−
US4759626A (en) 1986-11-10 1988-07-26 Hewlett-Packard Company Determination of best focus for step and repeat projection aligners
JPH01260818A (ja) * 1988-04-12 1989-10-18 Mitsubishi Electric Corp アライメントマークの付設構造
JPH02112222A (ja) * 1988-10-21 1990-04-24 Toshiba Corp 位置検出用マーク
JPH02152220A (ja) * 1988-12-02 1990-06-12 Canon Inc 位置合せ方法
JP2918051B2 (ja) * 1989-12-18 1999-07-12 富士通株式会社 電子ビーム露光装置
JP2594660B2 (ja) 1990-02-06 1997-03-26 富士通株式会社 荷電粒子ビーム露光方法
JP3017839B2 (ja) * 1991-06-10 2000-03-13 東芝機械株式会社 欠陥検査方法及び検査装置
US5242770A (en) 1992-01-16 1993-09-07 Microunity Systems Engineering, Inc. Mask for photolithography
JP3328323B2 (ja) * 1992-07-20 2002-09-24 株式会社日立製作所 位相シフトマスクの製造方法および半導体集積回路装置の製造方法
KR970009208B1 (en) * 1993-07-26 1997-06-07 Lg Electronics Inc Cathode structure of electron gun for crt
US5365072A (en) * 1993-08-30 1994-11-15 The United States Of America As Represented By The Secretary Of The Navy Repositionable substrate for microscopes
US5667918A (en) 1993-09-27 1997-09-16 Micron Technology, Inc. Method of lithography using reticle pattern blinders
KR970010666B1 (ko) * 1993-12-27 1997-06-30 현대전자산업 주식회사 반도체 소자의 패턴 중첩오차 측정방법
US5444538A (en) * 1994-03-10 1995-08-22 New Vision Systems, Inc. System and method for optimizing the grid and intrafield registration of wafer patterns
US5580829A (en) * 1994-09-30 1996-12-03 Motorola, Inc. Method for minimizing unwanted metallization in periphery die on a multi-site wafer
US5477058A (en) * 1994-11-09 1995-12-19 Kabushiki Kaisha Toshiba Attenuated phase-shifting mask with opaque reticle alignment marks
US5570405A (en) * 1995-06-06 1996-10-29 International Business Machines Corporation Registration and alignment technique for X-ray mask fabrication
JPH0934100A (ja) 1995-07-20 1997-02-07 Ricoh Co Ltd レティクルとレティクルにより作成される半導体装置
US5545570A (en) * 1995-09-29 1996-08-13 Taiwan Semiconductor Manufacturing Company Method of inspecting first layer overlay shift in global alignment process
KR0156422B1 (ko) * 1995-10-05 1999-02-01 김광호 반도체장치 제조용 레티클
KR0170889B1 (ko) * 1995-12-19 1999-03-30 김광호 반도체장치 제조용 레티클
JP3516546B2 (ja) * 1995-12-22 2004-04-05 株式会社ルネサステクノロジ 重ね合せ誤差の低減方法
JPH09270379A (ja) * 1996-04-01 1997-10-14 Miyazaki Oki Electric Co Ltd フォーカス評価用レチクルおよびフォーカス評価方法
JP3495517B2 (ja) * 1996-08-07 2004-02-09 株式会社リコー 斜入射照明用レチクル
JPH10213895A (ja) 1997-01-30 1998-08-11 Sony Corp レチクルの合わせ測定用マーク
JPH10312994A (ja) 1997-05-12 1998-11-24 Sony Corp 半導体装置の製造方法
US5827625A (en) * 1997-08-18 1998-10-27 Motorola, Inc. Methods of designing a reticle and forming a semiconductor device therewith
JPH11142121A (ja) * 1997-11-11 1999-05-28 Nikon Corp レチクルの歪み計測方法および歪み計測装置
JPH11162810A (ja) * 1997-11-26 1999-06-18 Mitsubishi Electric Corp 電子ビーム露光用アラインメントマーク
US5982044A (en) * 1998-04-24 1999-11-09 Vanguard International Semiconductor Corporation Alignment pattern and algorithm for photolithographic alignment marks on semiconductor substrates
US6042946A (en) 1998-07-29 2000-03-28 Lexmark International, Inc. Polyurethane roller with high surface resistance
US6042976A (en) * 1999-02-05 2000-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of calibrating WEE exposure tool
TW388803B (en) 1999-03-29 2000-05-01 Nanya Technology Corp A structure and method of measuring overlapping marks
US6251745B1 (en) * 1999-08-18 2001-06-26 Taiwan Semiconductor Manufacturing Company Two-dimensional scaling method for determining the overlay error and overlay process window for integrated circuits

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102520594A (zh) * 2003-07-11 2012-06-27 Asml荷兰有限公司 用于对准或重叠的标记结构,限定它的掩模图案及使用该掩模图案的光刻投影装置
CN101533229B (zh) * 2008-03-10 2013-03-27 精工电子有限公司 用于投影曝光装置的标线以及使用它的曝光方法
CN101924013B (zh) * 2009-06-17 2012-10-03 上海华虹Nec电子有限公司 一种增强外延后光刻套准精度的方法
CN102087488A (zh) * 2009-12-04 2011-06-08 台湾积体电路制造股份有限公司 具有对准标记的装置及用于制作半导体组件的方法
CN102087488B (zh) * 2009-12-04 2013-05-08 台湾积体电路制造股份有限公司 具有对准标记的装置及用于制作半导体组件的方法
CN102314073A (zh) * 2010-07-02 2012-01-11 无锡华润上华半导体有限公司 光刻版及其套刻方法
CN109860153A (zh) * 2019-03-29 2019-06-07 长江存储科技有限责任公司 集成电路器件、形成对准测量图形的方法以及光掩模
CN110600414A (zh) * 2019-08-01 2019-12-20 中国科学院微电子研究所 晶圆异构对准方法及装置

Also Published As

Publication number Publication date
CN100407051C (zh) 2008-07-30
GB0016949D0 (en) 2000-08-30
GB2358714A (en) 2001-08-01
US6670632B1 (en) 2003-12-30
GB2358714B (en) 2002-02-20
US20020093110A1 (en) 2002-07-18
KR20010029909A (ko) 2001-04-16
JP2001022051A (ja) 2001-01-26
US6645823B2 (en) 2003-11-11
KR100375146B1 (ko) 2003-03-29
JP3371852B2 (ja) 2003-01-27

Similar Documents

Publication Publication Date Title
CN1280314A (zh) 半导体器件的制造方法
US7906258B2 (en) Photomask, photomask superimposition correcting method, and manufacturing method of semiconductor device
CN1237396C (zh) 光掩模、聚焦监视方法、曝光量监视方法和半导体器件的制造方法
US7480892B2 (en) Overlay mark
KR102633183B1 (ko) 포토리소그래피 마스크의 정렬 방법 및 반도체 재료의 웨이퍼에서 집적 회로를 제조하기 위한 대응 공정 방법
JP2009212153A (ja) 露光方法、露光装置及びデバイス製造方法
CN1658071A (zh) 用于测量和校正对准误差的叠层标记
CN1755519A (zh) 光刻掩模基板,光刻掩模,曝光掩模,光刻掩模基板制造方法,以及半导体装置制造方法
CN1837956A (zh) 灰色调掩模和薄膜晶体管基板的制造方法
KR100550755B1 (ko) 기판유지장치
CN1211834C (zh) 半导体集成电路器件的制造方法
TWI704431B (zh) 投影曝光裝置、投影曝光方法、投影曝光控制程式、以及曝光用光罩
JP2001060617A (ja) 基板吸着保持装置および該基板吸着保持装置を用いた露光装置ならびにデバイスの製造方法
US7921386B2 (en) Fabrication method for semiconductor device, exposure method, pattern correction method and semiconductor device
KR102222150B1 (ko) 계측 시스템의 최적의 동작 파라미터 세팅의 결정
JP2004281665A (ja) 露光装置及び方法、デバイス製造方法
US7582395B2 (en) Overlay mark
CN1799122A (zh) 图案曝光中焦点偏移量的测量方法及图案曝光方法
US8273523B2 (en) By-die-exposure for patterning of holes in edge die
JP7222623B2 (ja) パターン形成方法および物品製造方法
CN1601379A (zh) 制作晶圆试片的方法及评估光罩图案间迭对位准的方法
CN1577737A (zh) 半导体装置的制造方法及使用这种方法的半导体衬底的制造方法
JP2016100590A (ja) フォーカス制御方法、パターン転写装置、および物品の製造方法
JP4040668B2 (ja) 位置検出装置及び方法、露光装置並びにデバイス製造方法
JP2004214432A (ja) 露光方法及び装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20040521

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20040521

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080730

Termination date: 20140707

EXPY Termination of patent right or utility model