CN101533229B - 用于投影曝光装置的标线以及使用它的曝光方法 - Google Patents

用于投影曝光装置的标线以及使用它的曝光方法 Download PDF

Info

Publication number
CN101533229B
CN101533229B CN2009101288123A CN200910128812A CN101533229B CN 101533229 B CN101533229 B CN 101533229B CN 2009101288123 A CN2009101288123 A CN 2009101288123A CN 200910128812 A CN200910128812 A CN 200910128812A CN 101533229 B CN101533229 B CN 101533229B
Authority
CN
China
Prior art keywords
alignment mark
along
area
limit
rectangle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009101288123A
Other languages
English (en)
Other versions
CN101533229A (zh
Inventor
冈野大辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN101533229A publication Critical patent/CN101533229A/zh
Application granted granted Critical
Publication of CN101533229B publication Critical patent/CN101533229B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70733—Handling masks and workpieces, e.g. exchange of workpiece or mask, transport of workpiece or mask
    • G03F7/70741—Handling masks outside exposure position, e.g. reticle libraries
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Library & Information Science (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明为用于投影曝光装置的标线以及使用它的曝光方法，为了提供能够增加每个晶圆的芯片数量并且实现高精确对准的标线以及使用标线的曝光方法，第一对准标记布置区域(8)和第二对准标记布置区域(9)在多芯片区域(2)的两侧提供，以便使第一对准标记布置区域的尺寸与第二对准标记布置区域的尺寸之和与芯片区域(1)的尺寸相同。

Description

用于投影曝光装置的标线以及使用它的曝光方法
技术领域
本发明涉及用于投影曝光装置的标线以及涉及曝光方法。更具体来说，本发明涉及标线上的对准标记的布置以及涉及使用它的曝光方法。
背景技术
使用投影曝光装置是近年来制造半导体器件的主流。作为曝光的母版(master)的标线衬底安装到投影曝光装置上，并且在缩小和投影之后将标线衬底上形成的图案转印到晶圆上。一般来说，芯片、对准标记以及评估必要元件、如晶体管和二极管的过程控制模块(PCM)布置在标线衬底上。
按照常规，芯片和PCM在标线衬底上不同区域中形成，以及对准标记布置在芯片区域或PCM区域中。当对准标记布置在芯片区域时，出现芯片尺寸变得更大而每个晶圆的芯片数量减少的问题。当对准标记布置在PCM区域时，出现对准精度很低的问题，因为在晶圆上仅形成一个或数个PCM。为了解决那些问题，提出一种方法，其中对准标记布置在划线中(参见例如日本专利特许公开申请号JP3-18012)。
但是，在对准标记如上所述布置于划线的方法中又带来无法避免切割中产生的金属刨花的问题。为了解决此问题，提出一种方法，其中提供了对准标记布置区域(参见例如日本专利申请公开JP2005-283609)。
但是，在日本专利申请公开JP 2005-283609所公开的方法中，对准标记仅在标线的一侧排列成一行，因此难以获得高精确对准。存在的问题在于，在包括平移分量、旋转分量和缩放分量(scalingcomponent)的未对准分量之中，无法令人满意地校正除平移分量之外的分量，导致对大对准容差的需要，这阻碍了半导体芯片的小型化以及减少每个晶圆的芯片数量。
发明内容
鉴于上述问题而制作了本发明，并且本发明的一个目的是提供一种能够增加每个晶圆的芯片数量的标线以及使用它的曝光方法。
为了解决上述问题，本发明提供一种用于投影曝光装置的标线，在同一个标线衬底上包括：矩形芯片区域，各由沿第一方向的边以及沿正交于第一方向的第二方向的边围绕；矩形第一对准标记布置区域，由沿第一方向的边和沿第二方向的边围绕；矩形第二对准标记布置区域，由沿第一方向的边和沿第二方向的边围绕；第一划线区域，在矩形芯片区域周围提供；以及第二划线区域，其提供方式使得分别与矩形第一对准标记布置区域的沿第二方向的边相邻以及与矩形第二对准标记布置区域的沿第二方向的边相邻，其中：矩形第一对准标记布置区域经由划线区域与包括多个矩形芯片区域的多芯片区域的沿第二方向的一个端部相邻；矩形第二对准标记布置区域经由划线区域与其沿第二方向的另一个端部相邻；矩形第一对准标记布置区域和矩形第二对准标记布置区域各包括布置在其中的至少一个对准标记；以及矩形第一对准标记布置区域的第二方向上的长度与矩形第二对准标记布置区域的第二方向上的长度之和等于或小于每个矩形芯片区域的第二方向上的长度。
本发明还提供投影曝光装置的标线，在同一个标线衬底上包括：矩形芯片区域，各由沿第一方向的边以及沿正交于第一方向的第二方向的边围绕；矩形第一对准标记布置区域，由沿第一方向的边和沿第二方向的边围绕；矩形第二对准标记布置区域，由沿第一方向的边和沿第二方向的边围绕；以及在矩形芯片区域、矩形第一对准标记布置区域和矩形第二对准标记布置区域周围提供的划线区域，其中：矩形第一对准标记布置区域经由划线区域与包括多个矩形芯片区域的多芯片区域的第二方向上的一个端部相邻；矩形第二对准标记布置区域经由划线区域与多芯片区域的第二方向上的另一个端部相邻；矩形第一对准标记布置区域和矩形第二对准标记布置区域各包括布置在其中的至少一个对准标记；以及矩形第一对准标记布置区域的第二方向上的长度、矩形第二对准标记布置区域的第二方向上的长度与划线区域的第二方向上的长度(宽度)之和等于或小于每个矩形芯片区域的沿矩形第二方向的每个边长度。
此外，当投影曝光装置的上述标线用于执行对光线的曝光时，根据本发明的曝光方法在晶圆上同时形成芯片区域、第一对准标记布置区域和第二对准标记布置区域的图案。
根据本发明，通过在投影曝光装置的标线中的多芯片区域的两侧布置芯片区域的一半尺寸或者更小尺寸的对准标记布置区域，使高精确的对准成为可能，从而允许半导体芯片的小型化。此外，划线没有在其中布置对准标记和过程控制模块(PCM)，因此可使划线区域的宽度很小。相应地，在小芯片或长芯片的布置中可增加每个晶圆的芯片数量。
附图说明
附图包括：
图1是根据本发明的第一实施例的投影曝光装置的标线的平面图；
图2示出使用标线对其形成图案的晶圆；
图3是根据本发明的第二实施例的投影曝光装置的标线的平面图；
图4是根据本发明的第三实施例的投影曝光装置的标线的平面图；
图5是根据本发明的对准标记布置区域的详细视图；以及
图6示出使用标线对其形成图案的晶圆。
具体实施方式
下面参照附图来描述本发明的优选实施例。
图1是根据本发明的第一实施例的投影曝光装置的标线的平面图。标线衬底100由透明低膨胀材料、如合成石英来形成，以及通过使用光屏蔽膜(例如氧化铬的光屏蔽膜)在它的一个表面上形成图案。其上加了氧化铬膜的标线衬底100的表面通常采用在使用时进行保护的表膜(pellicle film)覆盖，图1中省略了保护膜。
在投影曝光方法中，标线上的图案尺寸通常与转印到晶圆上的图案尺寸不同。往往使1/5缩小的缩放率。该缩放率意味着，例如，如果标线上的图案尺寸为100μm，则转印到晶圆上的图案尺寸缩小到20μm。在以下描述中，所有尺寸是转印到晶圆上的图案尺寸。
在第一方向(Y方向)上均比较长的N个芯片区域1在标线衬底100的一个表面上沿第二方向(X方向)形成，从而形成多芯片区域2。芯片区域1是由第一方向(Y方向)上的两边以及第二方向(X方向)上的两边围绕的矩形，以及划线区域3布置在它们周围。划线区域3的宽度一般为1至110μm，优选地为1至40μm。在图1所示的实施例中，划线区域3的宽度设为20μm，以及划线区域3没有在其中布置对准标记和测试元件组图案(以下称作TEG图案)。通过在硅衬底上层叠例如氧化硅膜或氮化硅膜等较硬薄膜或者例如金属膜等弹性材料来形成对准标记和TEG图案。当使用切割锯通过沿其中形成了对准标记的划线区域切割而使芯片相互分离时，出现例如形成对准标记的层叠膜剥落、芯片中出现裂纹和切割器刀片的使用寿命缩短等问题。但是，根据本发明，对准标记没有布置在划线中，因此可解决那些问题。
此外，划线区域没有在其中布置对准标记，因此可使划线区域更窄，而不受对准标记限制。目前，在大多数情况下，将晶圆分为芯片(在切割中)时使用切割锯。考虑到切割边缘以及芯片中可能的裂纹，划线区域的宽度需要至少为大约50μm。但是，如果使用采用隐形切割(stealth dicing)所代表的激光器的方法，则可使划线的宽度极小，甚至使小于50μm的宽度成为可能。相应地，可使划线的宽度相对芯片的宽度的比率比常规情况更小，改进芯片的布局效率，并且增加每个晶圆的芯片数量。
芯片区域1和相邻芯片区域1隔着划线区域3布置，并且相邻芯片区域1以及与相邻芯片区域1相邻的芯片区域1隔着划线区域3布置。这样，标线衬底100使最大可能数量的芯片区域1布置在其上。在投影曝光方法中，将一个晶圆多次暴露于光。当标线衬底100上形成图案的区域增大时，晶圆暴露于光的次数变得更少，因此生产效率相应增加，由此设法布置最大可能数量的芯片区域1。
第一对准标记布置区域8布置在多芯片区域2的一个端部(左端部)，多芯片区域2通过沿第二方向(X方向)布置N个芯片区域1、划线区域3夹在第一对准标记布置区域8与多芯片区域2之间来形成。第一对准标记布置区域8是由沿第一方向(Y方向)的两边以及沿第二方向(X方向)的两边围绕的矩形。第一对准标记布置区域8的沿第一方向的边的长度与芯片区域1的沿第一方向的边的长度相同，而沿第二方向的边的长度是芯片区域1的沿第二方向的边的长度的一半。此外，第二对准标记布置区域9布置在多芯片区域2的另一个端部(右端部)，其中划线区域3夹在中间。第二对准标记布置区域9是由沿第一方向(Y方向)的两边以及沿第二方向(X方向)的两边围绕的矩形。第二对准标记布置区域9的沿第一方向的边的长度与芯片区域1的沿第一方向的边的长度相同，而沿第二方向的边的长度是芯片区域1的沿第二方向的边的长度的一半。换言之，第一对准标记布置区域8的沿第一和第二方向上的长度与第二对准标记布置区域9相同。
顶端划线区域6布置在多芯片区域2、第一对准标记布置区域8和第二对准标记布置区域9的顶部，而底端划线区域7布置在多芯片区域2、第一对准标记布置区域8和第二对准标记布置区域9的底部。TEG图案区域11布置在第二对准标记布置区域9的右侧。TEG图案区域11由划线区域3围绕，并且夹在第一刀片区域13与第二刀片区域14之间。TEG图案区域11第二方向(X方向)上的长度优选地等于芯片区域1第二方向(X方向)上的长度。虽然图1中未示出，但是，包括晶体管、二极管、电阻器等的TEG图案布置在TEG图案区域11中。要注意，氧化铬膜在第一刀片区域13和第二刀片区域14上形成，使得用于曝光的光没有通过其中。
接下来参照图2来描述使用上述标线衬底100对晶圆形成图案的方法。在投影曝光方法中，标线上的图案被缩小和转印，因此，标线上的100mm×100mm的图案区域缩小为晶圆上的20mm×20mm的图案区域。因此，在曝光完成之前将晶圆多次暴露于光。在一次曝光中形成图案的区域称作照区(shot)。对于6英寸晶圆，对大约60个照区进行曝光。图2中，晶圆21上示出照区A(16)、照区B(17)和照区C(18)。
在照区A(16)中布置多芯片区域2、第一对准标记布置区域8、第二对准标记布置区域9和划线区域3，而在彼此相邻的照区A之间没有划线区域3。换言之，形成照区中的第一对准标记布置区域8，以便使它与相邻照区中的第二对准标记布置区域9直接接触。为了获得如上所述的这种布置，按照以下步骤来执行对光线的曝光。
首先，图1所示的标线设在投影曝光装置的标线底座上。然后，读取预定步进程序，从装载器传递的晶圆设在晶圆夹具上。步进程序启动，以及使用标线上的对准标记和晶圆上的对准标记来执行对准(配准)。在这里，标线一侧的对准标记和晶圆一侧的对准标记布置在照区两侧，因此可校正照区的未对准分量、例如平移分量、旋转分量和缩放分量等，并且使高精确对准成为可能。如果仅提供第一对准标记布置区域而没有提供第二对准标记布置区域，则仅可校正照区的平移分量，因此无法适应需要高精确对准的情况。
根据日本专利申请公开JP 2005-283609中公开的发明，只有一条垂直线中的对准标记布置在标线中。在这种情况下，无法校正旋转分量和缩放分量，因此无法改进对准的精度，从而要求大的对准容差。相应地，半导体芯片无法小型化，并且每个晶圆的芯片数量减少。
当对准完成时，只有待形成图案的标线上的区域才由分别在顶部和底部以及在左和右侧的四个刀片围绕，并且用光线照射，从而仅将没有用刀片覆盖的一部分的图案转印到晶圆上。当曝光完成时，将晶圆移动到下一个照区位置，以及重复进行对准和曝光，当整个晶圆的曝光完成时，将晶圆卸下并移动到下一个步骤。
针对采用逐个管芯的系统的情况给出以上所述的描述，但是，也存在另一种系统，其中，在执行晶圆表面之内采用多个照区进行对准之后，重复进行晶圆的曝光和移动。在图2所示的布局的情况下，首先使四个刀片围绕标线上的区域，使得左刀片处于第一对准标记布置区域8的左侧，右刀片处于第二对准标记区域9的右侧(在第一刀片区域13中)，顶刀片处于顶端划线区域6的顶部，以及底刀片处于底端划线区域7的底部，并且用光来照射该区域。当晶圆在相互并排相邻的照区之间移动以便暴露于光时，移动晶圆，以便使第一对准标记布置区域8的左端和第二对准标记布置区域9的右端相互接触。此外，在相互垂直相邻的照区之间移动晶圆以便暴露于光线时，移动晶圆，使得顶端划线区域6和底端划线区域7相互重叠，因此宽度为20μm的划线区域在相互垂直相邻的照区之间形成。
在图2所示的照区B(17)中，仅形成TEG图案区域的图案。标线上的区域被围绕，使得左刀片处于第一刀片区域13中，右刀片处于第二刀片区域14中，顶刀片处于顶端划线区域6的顶部，并且底刀片处于底端划线区域7的底部，以及用光照射该区域。在这里，与相邻照区共用划线区域。照区C(18)称作没有在其中形成芯片和TEG的假照区。要注意，形成照区的顺序可考虑处理时间周期等来确定。
如上所述，通过使用图1所示的标线衬底100来进行曝光，使高精确对准成为可能，这可使半导体芯片小型化。此外，划线没有在其中布置对准标记和过程控制模块(PCM)，因此可使划线区域的宽度很小。相应地，当布置小芯片或长芯片时，可增加每个晶圆的芯片数量。
在以上所述的描述中，描述了其中对准标记区域第二方向上的长度正好是芯片区域第二方向上的长度的一半的实施例，但是，本发明并不局限于此，对准标记布置区域第二方向上的长度可小于芯片区域第二方向上的长度的一半。当采用如上所述的这种配置时，分离芯片的间距不是均匀的，但是，晶圆上的对准标记布置区域所占用的面积变得更小，并且相应地增加每个晶圆的芯片数量。
图3是根据本发明的第二实施例的投影曝光装置的标线的平面图。
图3所示标线与图1所示标线的不同之处在于，左端划线区域4布置在第一对准标记布置区域8的左侧，而右端划线区域5布置在第二对准标记布置区域9的右侧，使得沿第二方向的第一对准标记布置区域8的长度、沿第二方向的第二对准标记布置区域9的长度和沿第二方向的划线区域的长度(划线的宽度)之和与沿第二方向的芯片区域1的长度相同。要注意，沿第二方向的第一对准标记布置区域8的长度可以与沿第二方向的第二对准标记布置区域9的长度不同，但优选为相同，因为它们两者在其中布置了相似的对准标记10。更具体来说，当芯片区域第二方向上的长度为200μm时，例如，如果沿第二方向的划线区域的长度为20μm，则沿第二方向的第一对准标记布置区域的长度以及沿第二方向的第二对准标记布置区域的长度均为90μm。
在第二实施例中，描述了其中沿第二方向的两个对准标记区域的长度和沿第二方向的划线区域的长度之和与沿第二方向的芯片区域的长度相同的情况，但是，本发明并不局限于此，三个长度之和可小于沿第二方向的芯片区域的长度。当采用如上所述的这种配置时，晶圆上的对准标记布置区域所占用的面积变得更小，并且相应地增加每个晶圆的芯片数量。
使用图3所示的标线衬底对晶圆形成图案的方法与使用图1所示的标线衬底对晶圆形成图案的方法相似，但在彼此相邻布置照区A(16)的方法中存在某种程度的差别。虽然在图1所示的标线衬底中将照区中的第一对准标记布置区域8布置成使之与相邻照区中的第二对准标记布置区域9直接接触，但是，在图3所示的标线衬底中进行曝光，使得照区中的第一对准标记布置区域8和相邻照区中的第二对准标记布置区域9共用一个划线区域，并且使得左端划线区域4和右端划线区域5彼此重叠。这使得能够沿划线区域分离第一对准标记布置区域8和第二对准标记布置区域9，这在以后的分析等方面是便利的。
当使用图3所示的标线时，可实现如图2所示的布局，但是也可实现如图6所示的布局。
图6中，在晶圆21上示出照区A(16)、照区C(18)、照区D(19)和照区E(20)。在照区A(16)中布置多芯片区域2、第一对准标记布置区域8、第二对准标记布置区域9和划线区域3。在照区D(19)中，除了多芯片区域2、第一对准标记布置区域8、第二对准标记布置区域9和划线区域3之外，还布置了TEG图案区域11。图6的对角线阴影部分表示照区D(19)中包含的TEG图案区域。照区E(20)右侧的一端与照区E(20)上方和下方的照区A(16)右侧的端部对齐。这样，即使存在TEG图案区域，也可实现没有照区所形成的格子的位移的简单布局。
图4是根据本发明的第三实施例的投影曝光装置的标线的平面图。
图4所示标线与图1所示标线的不同之处在于，两个芯片区域沿第一方向布置。将第一对准标记布置区域8垂直地一分为二，将第二对准标记布置区域9垂直地一分为二，以及类似地将TEG图案区域11垂直地一分为二。划线区域3也在垂直地一分为二的区域之间形成。这消除了作为在将芯片相互分离所沿的部分中将芯片相互分离的障碍的氧化硅膜、氮化硅膜、金属膜等，因此使得顺利的芯片分离成为可能。更具体来说，可防止将芯片相互分离时的芯片的裂纹和薄膜的剥落，可增加每个晶圆的芯片数量，并且还可执行高精确对准。图4中描述了芯片以2×N布置的情况，但是，即使在沿第一方向的其边的长度更小并且在标线衬底上以M×N的格子布置的小芯片的情况下，与图4所示情况相似，可按照芯片区域的划分来划分对准标记布置区域和TEG图案区域。
图5是对准标记布置区域8和9的详细视图。除了用于检测X方向和Y方向上的未对准的对准标记10之外，用于重叠测量的图案15、如微调装置(vernier)也可包含在对准标记布置区域中，以及如果有足够空间，其它标记等也可布置在其中。

Claims (14)

1.一种用于投影曝光装置的标线，包括：
标线衬底；
矩形芯片区域，设置在所述标线衬底的表面上并且各由沿第一方向的边以及沿正交于所述第一方向的第二方向的边围绕；
矩形第一对准标记布置区域，设置在所述表面上并且由沿所述第一方向的边和沿所述第二方向的边围绕；
矩形第二对准标记布置区域，设置在所述表面上并且由沿所述第一方向的边和沿所述第二方向的边围绕；
在所述矩形芯片区域周围提供的划线区域，其中所述划线区域没有布置在其中的对准标记和测试元件组图案；以及
经提供使得其分别与所述矩形第一对准标记布置区域的沿所述第二方向的边以及所述矩形第二对准标记布置区域的沿所述第二方向的边相邻的划线区域，其中：
所述矩形第一对准标记布置区域经由所述划线区域与包括多个矩形芯片区域的多芯片区域的所述第二方向上的一个端部相邻；
所述矩形第二对准标记布置区域经由所述划线区域与所述多芯片区域的所述第二方向上的另一个端部相邻；
所述矩形第一对准标记布置区域和所述矩形第二对准标记布置区域各包括布置在其中的至少一个对准标记；以及
所述矩形第一对准标记布置区域的沿所述第二方向的每个边的长度与所述矩形第二对准标记布置区域的沿所述第二方向的每个边的长度之和等于或小于每个所述矩形芯片区域的沿所述第二方向的每个边的长度。
2.如权利要求1所述的用于投影曝光装置的标线，其中，所述多芯片区域包括以格子布置的多行和多列的芯片区域。
3.如权利要求1所述的用于投影曝光装置的标线，其中，除了所述对准标记之外，所述矩形第一对准标记布置区域和所述矩形第二对准标记布置区域分别还包括在其中形成的用于重叠测量的图案。
4.如权利要求1所述的用于投影曝光装置的标线，其中，所述划线区域的宽度范围为1至40μm。
5.如权利要求1所述的用于投影曝光装置的标线，在同一个标线衬底上还包括测试元件组图案区域，所述测试元件组图案区域的所述第二方向上的长度等于每个所述矩形芯片区域的沿所述第二方向的每个边的长度。
6.一种用于投影曝光装置的标线，包括：
标线衬底；
矩形芯片区域，设置在所述标线衬底的表面上，并且各由沿第一方向的边以及沿正交于所述第一方向的第二方向的边围绕；
矩形第一对准标记布置区域，设置在所述表面上并且由沿所述第一方向的边和沿所述第二方向的边围绕；
矩形第二对准标记布置区域，设置在所述表面上并且由沿所述第一方向的边和沿所述第二方向的边围绕；以及
划线区域，在所述矩形芯片区域、所述第一对准标记布置区域和所述矩形第二对准标记布置区域周围提供，其中所述划线区域没有布置在其中的对准标记和测试元件组图案，并且其中：
所述矩形第一对准标记布置区域经由所述划线区域与包括多个矩形芯片区域的多芯片区域的所述第二方向上的一个端部相邻；
所述矩形第二对准标记布置区域经由所述划线区域与所述多芯片区域的所述第二方向上的另一个端部相邻；
所述矩形第一对准标记布置区域和所述矩形第二对准标记布置区域各包括布置在其中的至少一个对准标记；以及
所述矩形第一对准标记布置区域的沿所述第二方向的每个边的长度、所述矩形第二对准标记布置区域的沿所述第二方向的每个边的长度与所述划线区域的所述第二方向上的长度之和等于或小于每个所述矩形芯片区域的沿所述矩形的第二方向的每个边的长度。
7.如权利要求6所述的用于投影曝光装置的标线，其中，所述多芯片区域包括以格子布置的多行和多列的芯片区域。
8.如权利要求6所述的用于投影曝光装置的标线，其中，除了所述对准标记之外，所述矩形第一对准标记布置区域和所述矩形第二对准标记布置区域还各包括在其中形成的用于重叠测量的图案。
9.如权利要求6所述的用于投影曝光装置的标线，其中，所述划线区域的宽度范围为1至40μm。
10.如权利要求6所述的用于投影曝光装置的标线，在同一个标线衬底上还包括测试元件组图案区域，所述测试元件组图案区域的沿所述第二方向的长度等于每个所述矩形芯片区域的沿所述第二方向的每个边的长度。
11.一种用于投影曝光装置的标线，包括：
标线衬底；
多芯片区域，通过在所述标线衬底上重复布置具有沿第一方向的边和沿第二方向的边的矩形芯片区域以及分别布置在所述矩形芯片区域的四边周围的划线区域而形成，其中所述划线区域中的每一个没有布置在其中的对准标记和测试元件组图案；
矩形第一对准标记布置区域，它经由所述划线区域其中之一布置在所述多芯片区域的所述第二方向上的一个端部，并且具有沿所述第一方向的边和沿所述第二方向的边；以及
矩形第二对准标记布置区域，它经由所述划线区域中的另一个划线区域布置在所述多芯片区域的所述第二方向上的另一个端部，并且具有沿所述第一方向的边和沿所述第二方向的边，其中：
所述矩形第一对准标记布置区域和所述矩形第二对准标记布置区域各包括布置在其中的至少一个对准标记；以及
所述矩形第一对准标记布置区域的沿所述第二方向的每个边的长度与所述矩形第二对准标记布置区域的沿所述第二方向的每个边的长度之和等于或小于所述矩形芯片区域的沿所述第二方向的每个边的长度。
12.一种用于投影曝光装置的标线，包括：
标线衬底；
多芯片区域，通过在所述标线衬底上重复布置具有沿第一方向的边和沿第二方向的边的矩形芯片区域以及分别布置在所述矩形芯片区域的四边周围的划线区域而形成，其中所述划线区域中的每一个没有布置在其中的对准标记和测试元件组图案；
矩形第一对准标记布置区域，它经由所述划线区域其中之一布置在所述多芯片区域的所述第二方向上的一个端部，并且具有沿所述第一方向的边和沿所述第二方向的边；
第二划线区域，布置在所述矩形第一对准标记布置区域之外，其中所述第二划线区域没有布置在其中的对准标记和测试元件组图案；
矩形第二对准标记布置区域，它经由所述划线区域中另一个划线区域布置在所述多芯片区域的所述第二方向上的另一个端部，并且具有沿所述第一方向的边和沿所述第二方向的边；以及
第三划线区域，布置在所述矩形第二对准标记布置区域之外，它在所述第二方向上的长度等于所述第二划线区域在所述第二方向上的长度，其中所述第三划线区域没有布置在其中的对准标记和测试元件组图案，并且其中：
所述矩形第一对准标记布置区域和所述矩形第二对准标记布置区域各包括布置在其中的至少一个对准标记；以及
所述矩形第一对准标记布置区域的沿所述第二方向的每个边的长度、所述矩形第二对准标记布置区域的沿所述第二方向的每个边的长度与所述第二划线区域和所述第三划线区域其中之一的沿所述第二方向的长度之和等于或小于所述矩形芯片区域的沿所述第二方向的每个边的长度。
13.一种使用如权利要求1所述的用于投影曝光装置的标线的曝光方法，所述方法包括：
在晶圆上同时形成所述矩形芯片区域、所述矩形第一对准标记布置区域和所述矩形第二对准标记布置区域的图案。
14.一种使用如权利要求2所述的用于投影曝光装置的标线的曝光方法，所述方法包括：
在晶圆上同时形成所述矩形芯片区域、所述矩形第一对准标记布置区域和所述矩形第二对准标记布置区域的图案。
CN2009101288123A 2008-03-10 2009-03-10 用于投影曝光装置的标线以及使用它的曝光方法 Expired - Fee Related CN101533229B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008058908A JP2009216844A (ja) 2008-03-10 2008-03-10 縮小投影露光装置用レチクルおよびそれを用いた露光方法
JP2008058908 2008-03-10
JP2008-058908 2008-03-10

Publications (2)

Publication Number Publication Date
CN101533229A CN101533229A (zh) 2009-09-16
CN101533229B true CN101533229B (zh) 2013-03-27

Family

ID=41053257

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101288123A Expired - Fee Related CN101533229B (zh) 2008-03-10 2009-03-10 用于投影曝光装置的标线以及使用它的曝光方法

Country Status (5)

Country Link
US (1) US7951512B2 (zh)
JP (1) JP2009216844A (zh)
KR (1) KR20090097126A (zh)
CN (1) CN101533229B (zh)
TW (1) TWI428687B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103176350A (zh) * 2011-12-26 2013-06-26 和舰科技(苏州)有限公司 一种使晶圆上芯片数量最大化的光罩制作方法
TWI676079B (zh) * 2016-09-30 2019-11-01 聯華電子股份有限公司 光罩圖案驗證方法、光罩形成方法以及半導體結構
CN108957960A (zh) * 2018-06-06 2018-12-07 中国电子科技集团公司第五十五研究所 一种提升衬底有效芯片数目的曝光方法
JP7459490B2 (ja) * 2019-11-28 2024-04-02 株式会社ソシオネクスト 半導体ウェハ及び半導体装置
US11669012B2 (en) 2020-02-21 2023-06-06 Applied Materials, Inc. Maskless lithography method to fabricate topographic substrate
CN113219797B (zh) * 2021-03-25 2023-11-17 北海惠科半导体科技有限公司 晶圆半导体产品及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1221209A (zh) * 1997-12-04 1999-06-30 日本电气株式会社 使用专门定位对准标记进行电子束平版印刷的方法和带有这种对准标记的晶片
CN1280314A (zh) * 1999-07-09 2001-01-17 日本电气株式会社 半导体器件的制造方法
CN1773679A (zh) * 2004-11-11 2006-05-17 富士通株式会社 半导体衬底、半导体器件制造方法和半导体器件测试方法
CN1961407A (zh) * 2004-04-23 2007-05-09 尼康股份有限公司 曝光装置及曝光方法、以及元件制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0318012A (ja) 1989-06-14 1991-01-25 Matsushita Electron Corp 縮小投影露光装置用レチクル
JP2000252193A (ja) * 1999-03-01 2000-09-14 Canon Inc 露光装置、露光方法およびデバイス製造方法
JP3907940B2 (ja) * 2000-12-04 2007-04-18 Ｎｅｃエレクトロニクス株式会社 露光方法
JP2005283609A (ja) * 2004-03-26 2005-10-13 Sharp Corp 縮小投影露光装置用レチクル
JP4278645B2 (ja) * 2005-09-30 2009-06-17 株式会社リコー 半導体ウェハ及びそのレイアウト設定方法並びにレチクルレイアウト設定方法
JP2007310048A (ja) * 2006-05-17 2007-11-29 Sharp Corp フォトマスク、ウエハおよび半導体チップ
JP2007328289A (ja) * 2006-06-09 2007-12-20 Sanyo Electric Co Ltd レチクル，半導体チップ，及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1221209A (zh) * 1997-12-04 1999-06-30 日本电气株式会社 使用专门定位对准标记进行电子束平版印刷的方法和带有这种对准标记的晶片
CN1280314A (zh) * 1999-07-09 2001-01-17 日本电气株式会社 半导体器件的制造方法
CN1961407A (zh) * 2004-04-23 2007-05-09 尼康股份有限公司 曝光装置及曝光方法、以及元件制造方法
CN1773679A (zh) * 2004-11-11 2006-05-17 富士通株式会社 半导体衬底、半导体器件制造方法和半导体器件测试方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2005-283609A 2005.10.13

Also Published As

Publication number Publication date
CN101533229A (zh) 2009-09-16
US7951512B2 (en) 2011-05-31
US20090225294A1 (en) 2009-09-10
JP2009216844A (ja) 2009-09-24
TWI428687B (zh) 2014-03-01
TW200947109A (en) 2009-11-16
KR20090097126A (ko) 2009-09-15

Similar Documents

Publication Publication Date Title
US7692319B2 (en) Efficient provision of alignment marks on semiconductor wafer
CN101533229B (zh) 用于投影曝光装置的标线以及使用它的曝光方法
US5051807A (en) Integrated semiconductor structure with incorporated alignment markings
US8343804B2 (en) Implementing multiple different types of dies for memory stacking
CN101017791A (zh) 制造半导体器件的方法
US20070023932A1 (en) Wafer, reticle, and exposure method using the wafer and reticle
US20200348587A1 (en) Optical control modules for integrated circuit device patterning and reticles and methods including the same
JP2006523949A (ja) 非長方形状のダイを有する半導体ウェハ
JP2006140294A (ja) 半導体基板、半導体装置の製造方法及び半導体装置の試験方法
TW201137961A (en) Offset field grid for efficient wafer layout
CN115097691A (zh) 一种掩模板及形成方法
US6329700B1 (en) Semiconductor wafer and semiconductor device
EP2168156B1 (en) Integrated circuits on a wafer and methods for manufacturing integrated circuits
US5943587A (en) Method for making offset alignment marks
TW200826225A (en) Method of arranging dies in a wafer for easy inkless partial wafer process
KR20080005717A (ko) 반도체 소자의 정렬 키
JP2006100791A (ja) ウェハ及びレチクル並びにそのウェハとレチクルを用いた露光方法
CN114256209A (zh) 一种大尺寸芯片设计版图结构
CN101504510A (zh) 进行光刻工艺的方法
JPS59134825A (ja) 半導体装置およびそのための半導体ウエ−ハ
JPH0393251A (ja) 半導体装置およびその製造方法
JP2015184526A (ja) フォトマスク及び半導体装置の製造方法
JPS6345818A (ja) 半導体製造装置の位置合わせ方法
KR20070077575A (ko) 스크라이브 래인 내의 키 배치 방법
JPS59161033A (ja) フオトマスク

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160318

Address after: Chiba County, Japan

Patentee after: SEIKO INSTR INC

Address before: Chiba, Chiba, Japan

Patentee before: Seiko Instruments Inc.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: EPPs Lingke Co. Ltd.

Address before: Chiba County, Japan

Patentee before: SEIKO INSTR INC

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130327

Termination date: 20200310