CN1773679A - 半导体衬底、半导体器件制造方法和半导体器件测试方法 - Google Patents

半导体衬底、半导体器件制造方法和半导体器件测试方法 Download PDF

Info

Publication number
CN1773679A
CN1773679A CNA200510053055XA CN200510053055A CN1773679A CN 1773679 A CN1773679 A CN 1773679A CN A200510053055X A CNA200510053055X A CN A200510053055XA CN 200510053055 A CN200510053055 A CN 200510053055A CN 1773679 A CN1773679 A CN 1773679A
Authority
CN
China
Prior art keywords
zone
line
semiconductor substrate
semiconductor
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200510053055XA
Other languages
English (en)
Other versions
CN100580884C (zh
Inventor
藤井滋
有坂义一
居鹤仁
田代一宏
丸山茂幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1773679A publication Critical patent/CN1773679A/zh
Application granted granted Critical
Publication of CN100580884C publication Critical patent/CN100580884C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B65/00—Locks or fastenings for special use
    • E05B65/08—Locks or fastenings for special use for sliding wings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Dicing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体衬底，消除了划线宽度所造成的局限，以增大半导体衬底上形成的半导体元件的数量。通过形成多个单位曝光和印刷区域，形成多个半导体元件区域，每个单位曝光和印刷区域包含半导体元件区域。第一划线在单位曝光和印刷区域内之所形成的半导体元件区域之间延伸。第二划线在单位曝光和印刷区域之间延伸。第一划线的宽度不同于第二划线的宽度。

Description

半导体衬底、半导体器件制造方法和半导体器件测试方法
技术领域
本发明涉及半导体衬底、半导体器件的制造方法和半导体器件的测试方法，特别涉及在半导体衬底(晶片(wafer))上一起形成多个半导体元件(半导体芯片(chip))的技术和这样形成的半导体器件的测试方法。
背景技术
为了提高半导体器件的生产效率，通常的做法是在一个半导体衬底(晶片)上一起形成多个半导体元件(半导体芯片)。此后，半导体衬底上一起形成的多个半导体元件在它们位于半导体衬底上时受到电测试等；随后，这些半导体元件被分离成单独元件(单独芯片)，进行封装工艺(如果需要)。半导体元件在半导体衬底上的形成，包括含有所谓光刻工艺的初步工艺。
在该光刻工艺中，预先制备标线片(reticle)(用于印刷的阴性板(negativeplate))，该标线片具有这样的图案，该图案用于形成预定的半导体元件区域或者用于形成电极和布线(wiring)；将曝光工艺作用于感光树脂层(光致抗蚀剂层，其被形成于半导体衬底主表面上所形成的薄膜上)。当在感光树脂层上进行显影工艺之后，通过利用剩下的感光树脂层进行蚀刻，来选择性去除该薄膜等，这就产生了半导体衬底上形成的薄膜图案。
近年来，半导体衬底尺寸已经增大(8英寸直径到100英寸直径)，难以通过一个标线片覆盖半导体衬底的整个主表面。因此，一个半导体衬底被划分成多个区域，以在单个区域基础上利用标线片进行曝光工艺。也就是，在将半导体衬底和标线片相互相对移动的同时，逐一在这些区域上依次进行曝光和印刷。应当注意，均对应于一个半导体元件的多个图案被形成于一个标线片中。
通过切割刀片切割半导体衬底，使得半导体衬底上形成的半导体元件成为单独个体。因此，在图案(其与利用标线片进行曝光和印刷而形成的半导体元件相对应)之间，设置有被该切割刀片切割和去除的区域，即切割区域。
通常，切割区域的宽度被设定为基本等于切割刀片的宽度，从而相邻半导体元件之间的整个切割区域可通过一次切割工艺来切掉和去除。按照常规处理方法的半导体衬底上形成的印刷图案的实例如图1中所示。
如上所述，基于标线片的曝光和印刷逐一在多个区域上依次进行。这里，标线片的1次曝光印刷区域被称为标线片区域。切割刀片所削掉的切割区域被称为划线或切线。在图1所示实例中，4个标线片区域2-1至2-4通过虚线来表示，每个标线片区域包含与4行×4列的16个半导体元件相对应的图案4。在每个标线片区域2-1至2-4中，与半导体衬底上的一行半导体器件相对应的图案4间隔是等于划线(切割区域)的宽度W1，由标线片上的图案来限定。
另一方面，为了还使得在标线片区域2-1和相邻标线片区域2-2之间区域的宽度W2基本等于划线的宽度W1，每个标线片区域外围部分的切割区域宽度被设定为等于标线片区域中划线的大约1/2(一半)。也就是，标线片区域2-1至2-4在半导体衬底上的位置被调节为，作为在相邻标线片区域外围上的切割区域相连接的结果，宽度W2基本等于切割刀片宽度，以等于划线宽度W1。
划线宽度的设定不仅被应用于与半导体元件相对应的图案4的横向W，而且应用于纵向宽度L，从而所有划线宽度相互相等。通常，与半导体衬底上形成的半导体元件相对应的图案4之间的间隔(宽度W1和W2、宽度L1和L2)被设定为等于切割刀片宽度，以试图提高切割效率。
此外，在个体化之前，对于半导体衬底上的许多半导体元件进行测试时，将多个半导体元件(例如图1实例中的两个元件)同时进行电连接，以同时测试多个半导体元件，对于测试试图进行改进。
在图1的实例中，对于排列成一行的半导体元件之中的两个半导体元件4-1a和4-1b(这两个元件具有相同功能，因而形成相同图案)同时进行测试；然后，对相邻的两个半导体元件4-1c和4-1d同时进行测试。此外，对相邻的两个半导体元件4-2a和4-2b同时进行测试；随后，在相同的测试方式下依次对于两个半导体元件同时测试。由此，即使例如在同时测试两个半导体元件的方法下，在半导体元件4-1a和4-2a上进行测试时(在一个标线片区域中形成的半导体元件数量是奇数的情况下)，仍然易于利用切割刀片将半导体元件相互分离，这是因为有关的半导体元件之间的间隔W2被设定为等于其他半导体元件的间隔W1。也就是，上述测试方法是基于这样的半导体元件排列，其中半导体衬底上半导体元件的每个间隔是等于划线宽度。另一方面，不需要在半导体衬底上的半导体元件周围，提供用于定位的对准标记等。
应当注意，这些标记通常被设置于划线上，在沿着划线进行切割时被去除，这是因为这些标记对于制造工艺是必需的，但是对于已完成的半导体元件则是不需要的。也就是，这些划线还用作可提供对准标记等的区域。为此，划线宽度必须大于对准标记。然而，如果所有划线具有足以在其上提供对准标记的宽度，划线宽度会有所增大，导致划线占用面积相对于半导体衬底面积的增大，还导致一片半导体衬底上所能形成的半导体元件数量的减少。
由此，在日本待审公开专利申请号2000-124185中提出：交替排列窄的划线，仅在宽的划线上排列对准标记，以便增大一片半导体衬底上所能形成的半导体元件的数量。此外，日本待审公开专利号63-250119提出：在纵向上延伸的划线的宽度与在横向上延伸的划线的宽度不相同，作为在一个半导体衬底上形成具有不同宽度的划线的一种排列。
如上所述，按照半导体器件的排列(其中，半导体元件之间的划线宽度是均匀的，标线片区域外围的切割区域等于划线的1/2)，在形成于半导体衬底上的半导体元件之间的所有区域中，形成具有相同宽度的划线区域。由此通过与划线具有相同宽度的切割刀片，能够切割所有划线，实现有效的切割工艺。
然而，在一个标线片区域上排列多个半导体元件并非总是最佳的。为了将划线宽度设为恒定，对于半导体元件在标线片区域中的排列中存在限制，这造成一个标线片区域中所能设置的半导体元件的数量无法进一步增加。
近年来，半导体衬底厚度趋于减少，以实现半导体器件的进一步微型化和集成化，由此，具有减少厚度的这种半导体衬底能够利用具有较小厚度(或宽度)的切割刀片来切割。然而，如上所述，在半导体元件的排列中，划线宽度在半导体衬底中相互相等，结果出现许多这样的情况：切割刀片具有这样的宽度，其大于切割半导体衬底(具有减少的厚度)所必需的最小宽度。
如果使用了具有必需的最小厚度(宽度)的切割刀片，切割区域在半导体衬底中的的宽度和面积就可进一步减少，能够增大用于形成半导体元件的面积，这造成一个半导体衬底上形成的半导体元件数量的增大。然而，如上所述，存在这样的情况：具有必需的最小厚度(宽度)的切割刀片无法被有效地应用于半导体元件的排列(其中，划线宽度相互相等)中，从而实现更有效的切割；因而存在这样的问题：一个半导体衬底上形成的半导体元件的数量无法进一步增大。
发明内容
本发明的一般目的是提供一种改进和有用的半导体衬底、一种改进和有用的半导体器件制造方法和测试方法，其中消除了上述问题。
本发明的具体目的是提供一种半导体衬底、一种半导体器件制造方法和测试方法，其消除了由划线宽度所带来的限制，从而增大该半导体衬底上形成的半导体元件的数量。
为了实现上述目的，按照本发明的一个方案，提供一种半导体衬底，在其上通过形成多个单位曝光和印刷区域来形成多个半导体元件区域，每个单位曝光和印刷区域包含半导体元件区域，该半导体衬底包括：第一划线，在单位曝光和印刷区域之内所形成的半导体元件区域之间延伸；以及第二划线，在单位曝光和印刷区域之间延伸，其中该第一划线的宽度不同于该第二划线的宽度。
在按照本发明的半导体衬底中，优选地，第一划线的宽度是能够切割半导体衬底的最小宽度。另外，优选地，第一划线的宽度小于第二划线的宽度。另外，优选地，第一划线的宽度基于半导体衬底的厚度来确定。
在按照本发明的半导体衬底中，优选地，包含第一划线的多个划线在每个单位曝光和印刷区域之内延伸，划线宽度相互不同。对准标记可排列于第二划线上。
另外，按照本发明的另一方案，提供一种半导体器件制造方法，包括：第一曝光和印刷步骤，利用标线片在半导体衬底上形成第一曝光和印刷区域，该标线片具有与第一划线所分离开的多个半导体元件相对应的图案；第二曝光和印刷步骤，在半导体衬底上形成第二曝光和印刷区域，从而第二划线在第一曝光和印刷区域与第二曝光和印刷区域之间延伸，该第二划线具有比第一划线的宽度更大的宽度；以及个体化步骤，通过沿着第一划线和第二划线，切割和分离半导体衬底，使半导体元件变成个体。上述制造方法可还包括：将第一划线的宽度设定位能够切割半导体衬底的最小宽度。
另外，按照本发明的另一方案，提供一种半导体器件的测试方法，其中，通过形成包含第一单位曝光和印刷区域、第二单位曝光和印刷区域的多个单位曝光和印刷区域，在半导体衬底上形成多个半导体元件区域，该第一单位曝光和印刷区域、该第二单位曝光和印刷区域的每一个含有半导体元件区域，该测试方法包括：对位于该第一单位曝光和印刷区域、该第二单位曝光和印刷区域中对应位置处的半导体元件同时进行测试。上述测试方法可还包括：按照第一曝光和印刷区域、第二曝光和印刷区域之间的位置误差，对于与第二曝光和印刷区域之内的半导体元件区域进行电接触的位置进行校正。
如上所述，按照本发明，利用具有所需最小厚度(宽度)的切割刀片，沿着一个标线片区域(单位曝光和印刷区域)中所形成的相邻半导体元件区域之间的第一划线，能够切割半导体衬底。因此，切割(切割去除)所必需的半导体衬底的面积有所减少，由此增大了用于在一片半导体衬底中形成半导体元件的区域。也就是，一个标线片区域中形成的半导体元件的数量有所增大，这造成了一片半导体衬底中形成的半导体元件数量的增大。
此外，按照本发明的半导体器件测试方法，由于位于不同曝光和印刷区域中对应位置处的多个半导体元件可被同时测试，即使划线宽度相互不同，仍可同时电接触和测试多个半导体元件。
从结合附图来阅读时的如下具体描述中，本发明的其他目的、特征和优点将变得更为明显。
附图说明
图1是按照常规处理方法的半导体衬底上形成的印刷图案的平面图；
图2是半导体衬底的平面图，通过按照本发明的半导体器件制造方法，在其上形成有多个半导体元件；
图3是图2虚线所围绕的部分A的放大图；
图4是用于说明在两个标线片区域上同时测试两个半导体元件的测试方法的图示；
图5是用于说明在四个标线片区域上测试四个半导体元件的测试方法的图不；
图6是示出了存在于一个标线片区域中、相互具有不同宽度的划线的实例的平面图；
图7是示出了探测器实例的横截面图，该探测器能够同时测试不同标线片区域中形成的两个半导体元件；以及
图8是图7中所示探针板的XYθ移动机构的平面图。
具体实施方式
现在参照附图，将给出本发明实施例的描述。首先，参照图2和图3，将给出按照本发明实施例的半导体衬底的描述。
图2是半导体衬底的平面图，通过按照本发明的半导体器件制造方法，在其上形成有多个半导体元件。图3是由图2虚线所围绕的部分A的放大图。
图2表示在硅(Si)制成的半导体衬底10上形成多个半导体元件12的状态。在图2中，虚线限定的区域14是利用一个标线片来同时曝光和图案化的区域(每个区域是单位(unit)曝光和印刷区域，随后称为标线片区域)。5行×5列的二十五个半导体元件12被设置于每个标线片区域14中。当然，每个标线片区域14中形成的半导体元件12的数量不限于25片，可基于半导体元件的大小、标线片的大小或者划线的宽度来适当选择。
在本发明中，一个标线片区域14中形成的半导体元件12的数量可通过适当选择(随后所述)来设定为最大，而不使所有划线宽度相互相等。标线片区域14位于格状排列之中，以覆盖环形半导体衬底14的整个主表面(通常具有一取向平边(flat)10A)。应当注意，尽管在图2的半导体衬底10边缘区域和外部区域中形成半导体元件12是不必要或不合适的，但是这样的半导体元件12被表示为无效的半导体区域16，以示出标线片区域14的排列形式。
图2中包含多个标线片区域14的部分A的区域在图3中示出。在图3中，与每个标线片区域14中的相邻半导体元件12之间的区域相对应的每个划线18(第一划线)的宽度SW1是小于沿着相邻标线片区域14之间分界线延伸的每个划线20(第二划线)的宽度SW2。如上所述，通常半导体元件12在标线片区域14中的位置这样来确定，划线18的宽度SW1和划线20的宽度SW2如图1所示相互相等。然而在本发明中，消除了对于所有划线宽度均等化的限制，划线宽度可按照这样的观点来确定：一个标线片中形成的半导体元件的数量被最大化。在本实施例中，为了最大化一个标线片区域中形成的半导体元件的数量，每个标线片区域14中的相邻半导体元件12之间的划线宽度SW1被设定为等于能够切割半导体衬底10的切割刀片的最小宽度。
如上所述，近来的半导体衬底厚度趋于减少，能够切割半导体衬底的切割刀片的宽度已有所减少。例如，如果能够切割常规厚度的半导体衬底的切割刀片的宽度是120微米，则能够切割厚度减少的半导体衬底的切割刀片的宽度甚至己减少到40μm-60μm。因此，如果使用了所需最小厚度(宽度)的切割刀片，则切割削掉的半导体面积有所减少，由此相应增大了形成半导体元件的区域。由此，一个标线片区域中所能形成的半导体元件的数量有所增大，这造成一个半导体衬底中形成的半导体元件的数量增大。也就是，在本实施例中，与切割刀片厚度(宽度)(其为能够切割半导体衬底的最小尺寸)相对应的划线宽度被设定于一个标线片区域中所形成的多个半导体元件之间的区域。
然后，利用该标线片，对半导体衬底依次进行曝光和印刷。在标线片区域中，多个半导体元件(对应于印刷图案)被聚集到其中心部分之中，其外围上的剩余区域是有关的标线片区域的划线区域。也就是，在本实施例中，以所需的最小间隔，将多个半导体元件分离和排列于每个标线片区域中，该最小间隔是能够切割半导体衬底的最小划线宽度；曝光和印刷区域的外围部分中的剩余区域被设定为划线。这时，每个标线片区域的外围部分中的剩余区域的宽度是一比能够切割半导体衬底的划线的1/2更大的值。
通过将标线片区域的外围中的剩余区域的宽度设定为大于能够切割半导体衬底的最小划线宽度的1/2，相邻标线片区域之间的划线(图3中的划线20)宽度变得大于能够切割半导体衬底的划线(图3中的划线18)的最小宽度。因此，在相邻标线片区域之间的划线上能够设置对准标记等。由此，通过在本发明中按照上述方法确定划线宽度，在一个半导体衬底中能够设置具有不同宽度的划线。由于相邻标线片区域之间的划线具有比一个标线片区域中的划线宽度更大的宽度，利用具有较大厚度的切割刀片，可一次切割相邻标线片区域之间的划线；或者利用切割刀片(其用于切割一个标线片区域中的相邻半导体元件之间的划线)，通过两次进行切割工艺，可切割相邻标线片区域之间的划线。
如上所述，在按照本实施例的半导体衬底中，在多个标线片区域的每一个中形成多个半导体元件，相邻曝光和印刷区域之间延伸的第二划线的宽度是不同于每个曝光和印刷区域中的相邻半导体元件之间延伸的第一划线的宽度。第一划线的宽度是基于半导体衬底的厚度来确定的，优选为能够切割半导体衬底的最小宽度。
此外，按照本实施例半导体器件的制造方法，与多个半导体器件相对应的图案在半导体衬底上被曝光和印刷，以通过利用一个标线片(具有与第一划线所分离的多个半导体元件相对应的图案，这些第一划线具有与能够切割半导体衬底的最小宽度相等的宽度)来形成第一曝光和印刷区域；然后，移开该标线片，与该第一曝光和印刷区域相邻地形成第二曝光和印刷区域，从而沿着边界延伸的第二划线的宽度大于第一划线的宽度。然后，在移动标线片的同时重复曝光和印刷，以在半导体衬底的基本整个表面上形成半导体元件。随后，通过沿着第一划线和第二划线切割(切割分离)半导体衬底，使半导体元件成为单独个体。也就是，沿着第一划线，利用具有能够切割半导体衬底的最小宽度的切割刀片，来切割半导体衬底，使半导体元件成为单独个体。
在本实施例中，尽管薄的切割刀片被用于切割半导体衬底，但是由于半导体衬底变薄，可使用激光切割，取代切割刀片的切割。在使用激光的这种情况下，切割宽度可被减少到20μm-30μm。由此，一个标线片区域中形成的半导体元件的数量可有所增大，造成了一片半导体衬底上形成的半导体元件数量的进一步增大。
现在将给出在对于半导体衬底进行电测试时的测试方法的描述，在上述实施例中将半导体元件形成于该半导体衬底上，作为该半导体衬底的状态。
通常，一片半导体衬底上形成的多个半导体元件被等间隔地排列，例如如图1所示，对于相邻的两个半导体元件同时进行电接触，以在横向上依次转移电接触的同时，对于作为一个单位的两个半导体元件同时进行电测试。半导体元件4具有相同功能和相同的电极排列，并被同时测试。也就是，图1的T1所示半导体元件4被同时测试，在测试完成之后，电接触被转移到T2所示半导体元件，以进行测试。类似地，进行电接触的半导体元件被依次转移，以对于T3和T4所示半导体元件进行电测试。
即使划线宽度在一片半导体衬底中相互相等时，半导体元件存在于两个(或更多)标线片区域上，但是两个相邻半导体元件之间的相对位置关系仍然是恒定的，因而不需要改变电接触进行之处的位置。然而在本发明中，如果一个标线片区域周围所设置的划线宽度与半导体元件之间的划线宽度有所不同(与上述实施例中一样)，那么半导体元件之间的相对位置关系(距离)与标线片区域中的半导体元件之间的距离有所不同。
因此，尽管能够同时测试一个标线片区域中的多个半导体元件，但是无法对于位于相邻标线片区域上的多个半导体元件同时进行测试，也就是：定位于第一标线片区域端部的第一半导体元件、位于第二标线片区域(邻近于第一标线片区域)端部的第二半导体元件(面向第一半导体元件)。
因此，在本发明中，如图4所示，通过对半导体元件12(其位于半导体衬底上所设置的多个标线片区域中的对应位置处)进行电接触来进行测试。也就是，在图4中如T1所示，第一标线片区域14-1中的半导体元件12-1a和第二标线片区域14-2中的半导体元件12-2a被同时测试。在测试完成之后，电接触被转移到T2所示的对应两个半导体元件12-1b和12-2b，测试这些半导体元件。随后，电接触被转移到T3所示对应两个半导体元件12-1c和12-2c，测试这些半导体元件。相同的测试被依次应用于其他半导体元件12。
由于一个标线片被依次移动以形成标线片区域14，则标线片区域14之内的半导体元件之间的相对位置关系在标线片区域14之间是相同的。因此，如果对于T1所示两个半导体元件进行电接触的接触器(contactor)在图4所示测试方法中被横向移动，则该接触器被移动到T2所示两个半导体元件12之上的位置，由此能够对两于个半导体元件12同时进行电接触。这同样应用于T3所示两个半导体元件12。
尽管用于两个标线片区域14中的两个半导体元件12的测试方法在图4中示出，但同时测试的半导体元件的数量不限于两片，如果能够构造这样的接触器，则可同时测试多于两个的标线片区域14中所形成的多于两个的半导体元件。也就是，同时测试的半导体元件的数量可为等于或大于两个的任意数。
图5是用于更具体说明测试方法的图示。在图5所示测试方法中，对于包含有横向排列的四个标线片区域14的区域141中的对应四个半导体元件12同时进行测试，这四个半导体元件12分别位于四个标线片区域14中。尽管在图4实例中，总共25个半导体元件12被形成于5行×5列排列的每个标线片区域14中，但是在图5所示实例中，总共16个半导体元件12被形成于4行×4列排列的每个标线片区域14中。
在图5所示排列中，对T1所示对应四个半导体元件12同时进行电接触，对有关的四个半导体元件12同时进行测试。然后，对T2所示对应四个半导体元件12同时进行电接触，对有关的四个半导体元件12同时进行测试。随后，对T3所示对应四个半导体器件12同时进行电接触，对四个半导体元件12同时进行测试。
依次对于对应四个半导体元件12同时进行测试，在一行半导体元件12的测试完成之后电接触转移到下一行，以与应用于上一行的导体元件12相同的方式，对于对应四个半导体元件同时进行测试。然后在对于区域141中的所有半导体元件12完成测试之后，以与应用于区域141中的半导体元件12相同的方式，对于下一区域142的四个标线片区域中的半导体元件进行测试。
如上所述，在按照本发明的测试方法中，即使在一个半导体衬底中存在具有不同宽度的划线，也能够在多个曝光和印刷区域上，对于每个曝光和印刷区域中、位于相同位置处的多个半导体元件同时进行测试。
上述测试方法可应用于在一个标线片区域中存在不同宽度划线的情况(如图6所示)。图6是示出在一个标线片区域中存在相互具有不同宽度的划线时的实例平面图。
在图6中，第一标线片区域14-1中的垂直方向上延伸的划线22、24、26、28，以及沿着第一标线片区域14-1和邻近于第一标线片区域14-1的第二标线片区域14-2之间边界延伸的划线30，分别具有不同宽度SW11、SW12、SW13、SW14和SW15。类似地，第一标线片区域14-1中的水平方向上延伸的划线32、34、36、38，以及沿着第一标线片区域14-1和邻近于第一标线片区域14-1的第三标线片区域14-3之间边界延伸的划线40，分别具有不同宽度SL11、SL12、SL13、SL14和SL15。
例如，在所谓的测试元件组(TEG)中，存在这样的情况，在一个标线片中形成有对应于不同半导体元件(大小不同、功能不同)的图案。此外，存在这样的情况，同类半导体元件被聚集到一部份之中，不同种类的半导体元件组(group)之间的划线宽度有所增大。此外，可在其他情况下在一个标线片区域中提设置不同宽度的划线。按照上述测试方法，由于在排列于标线片单位中的半导体元件之中，每个标线片区域中相同位置处所排列的半导体元件是同类半导体元件，所以在多个标线片上能够同时测试多个半导体元件。在上述测试方法中，对于位于第一标线片区域和第二标线片区域(其他标线片区域)中对应位置处的半导体元件同时进行电接触，以在半导体元件上同时进行测试。
使用所谓的探测器，以进行电接触。在与多个标线片区域中的对应半导体元件同时进行接触时，考虑到标线片区域的大小，按照待同时测试的多个半导体元件，来排列探测器的探针(接触针)，从而这些探针能够被一起移动到与随后待测试的半导体元件相对应的位置。
上述测试方法是基于这样的假设，能够高精度地移动标线片，从而按照该标线片形成多个曝光和印刷区域。然而，假设标线片的移动精度由于某些原因而恶化，曝光和印刷区域的定位精度也有所恶化，就需要校正探针的位置。也就是，尽管每个标线片区域中形成的半导体元件之间的位置关系未被改变，但是同时测试的不同标线片区域中的半导体元件之间的位置关系可有所改变。由此，标线片区域(含有被同时测试的半导体元件)的相对位置变化是等于对应半导体元件的相对位置变化。这样，优选地监控或检测这些标线片区域之间的位置精度，以便在标线片区域之间的位置精度恶化时校正探针位置。
探针位置的校正可如下来实现：相对于与作为基准的第一标线片区域中所形成的半导体元件相对应的探针，按照有关标线片的位置偏移(offset)，校正第二标线片区域中形成的半导体元件的位置。
图7是示出探测器实例的横截面图，该探测器可同时测试在不同标线片区域中形成的两个半导体元件。图8是图7所示探针板的XYθ移动机构平面图。
图8所示探测器具有两个探针板52-1和52-2，每个探针板52-1和52-2具有探测器(接触针)54，该探测器用于接触半导体元件之一的电极。探测器54的末端被设置成与半导体衬底上形成的半导体元件的对应电极相接触。探针板52-1被固定于衬底56，另一方面，探针板52-2由衬底以可精密移动的方式支撑。也就是，探针板52-2被固定于XYθ移动机构60(装配于探测器外壳58)的可移动轴62，以便通过驱动XYθ移动机构60可相对于衬底56精密地移动。由于另一探针板52-1被固定于衬底56，因而探针板52-2可相对于探针板52-1精密地移动。为了使探针板52-2可移动，探针板52-2通过柔性布线59电连接于衬底56。
XYθ移动机构60能够在平行于半导体衬底主表面的X方向和Y方向上精密地移动可移动轴62，还能够在X-Y平面之内在θ方向上精密地旋转。为了驱动图8所示可移动轴62，XYθ移动机构60具有微致动器64-1、64-2、64-3和64-4，比如压电式元件或磁收缩元件。
微致动器64-1通过在X方向上精密移动驱动轴62，使得探针板52-2在X方向上精密移动。微致动器64-2通过在Y方向上精密移动驱动轴62，使得探针板52-2在Y方向上精密移动。微致动器64-3和64-4通过按压突出销(pin)62a(其在径向上从驱动轴62突出)，在θ方向上旋转驱动轴62，使得探针板52-2在θ方向上旋转。
按照图7和图8所示探测器，相对于与第一标线片区域中形成的半导体元件相接触的探针板52-1，能够校正与另一(第二)标线片区域中形成的半导体元件相接触的探针板52-2的位置，能够以足够精度将探针板52-1和52-2定位于待测试的多个半导体元件。
应当注意，尽管在图7中未示出，半导体衬底位于在XY方向上可移动的台架(stage)上，从而通过利用在XY方向上依次移动半导体衬底，将待测试的半导体元件移动到探针板51-1和51-2正下方的位置，能够对半导体衬底上的半导体元件依次进行测试。
如上所述，按照本实施例，对于多个曝光和印刷区域的每一个中对应位置处的多个半导体元件进行电接触，以同时测试已经完成电接触的半导体元件。此外，当对于多个半导体元件同时进行电接触时，按照曝光和印刷区域之间的位置误差，相对于至少一个半导体元件，校正用以进行接触的位置。
如上所述，在通过按照本发明的半导体衬底制造方法而形成的半导体衬底中，一个标线片区域(曝光和印刷区域)中的相邻半导体元件之间的间隔被设定为能够切割半导体衬底的最小宽度(第一划线的宽度)，相邻标线片区域之间形成的第二划线的宽度被设定为大于第一划线的宽度。因此，与常规方法相比，半导体衬底上形成的半导体元件的数量能够有所增大。
此外，按照本发明半导体器件的测试方法，位于对应位置处的半导体元件能够在多个标线片区域(其间排列有更宽的划线)中被同时测试。也就是，即使划线在半导体衬底上具有不同宽度，对于位于多个标线片区域中对应位置处的多个半导体元件仍可同时进行接触，对于多个半导体元件进行同时测试。
本发明不限于具体公开的实施例，在不脱离本发明范围时可进行变化和改型。
本申请基于2004年11月11日提交的日本优先申请号2004-328061，这里通过参照而并入其完整内容。

Claims (10)

1.一种半导体衬底，在其上通过形成多个单位曝光和印刷区域来形成多个半导体元件区域，每个所述单位曝光和印刷区域包含所述半导体元件区域，该半导体衬底包括：
第一划线，在所述单位曝光和印刷区域之内所形成的所述半导体元件区域之间延伸；以及
第二划线，在所述单位曝光和印刷区域之间延伸，
其中，该第一划线的宽度不同于该第二划线的宽度。
2.如权利要求1所述的半导体衬底，其中，所述第一划线的宽度是能够切割所述半导体衬底的最小宽度。
3.如权利要求1所述的半导体衬底，其中，所述第一划线的宽度小于所述第二划线的宽度。
4.如权利要求1所述的半导体衬底，其中，所述第一划线的宽度基于所述半导体衬底的厚度来确定。
5.如权利要求1所述的半导体衬底，其中，包含所述第一划线的多个划线在每个所述单位曝光和印刷区域之内延伸，所述划线的宽度相互不同。
6.如权利要求1所述的半导体衬底，其中，对准标记被排列于所述第二划线上。
7.一种半导体器件制造方法，包括：
第一曝光和印刷步骤，利用一具有图案的标线片，在半导体衬底上形成第一曝光和印刷区域，该图案与第一划线所分离的多个半导体元件相对应；
第二曝光和印刷步骤，在所述半导体衬底上形成第二曝光和印刷区域，从而第二划线在所述第一曝光和印刷区域与所述第二曝光和印刷区域之间延伸，该第二划线具有比所述第一划线的宽度更大的宽度；以及
个体化步骤，通过沿着所述第一划线和所述第二划线，切割和分离所述半导体衬底，使所述半导体元件变成个体。
8.如权利要求7所述的制造方法，还包括：将所述第一划线的宽度设定为能够切割所述半导体衬底的最小宽度。
9.一种半导体器件的测试方法，其中，通过形成包含第一单位曝光和印刷区域、第二单位曝光和印刷区域的多个单位曝光和印刷区域，在半导体衬底上形成多个半导体元件区域，该第一单位曝光和印刷区域、该第二单位曝光和印刷区域的每一个含有所述半导体元件区域，该测试方法包括：
对位于该第一单位曝光和印刷区域、该第二单位曝光和印刷区域中对应位置处的所述半导体元件同时进行测试。
10.如权利要求9所述的测试方法，还包括：按照所述第一单位曝光和印刷区域、所述第二单位曝光和印刷区域之间的位置误差，对于与所述第二单位曝光和印刷区域之内的半导体元件区域进行电接触的位置进行校正。
CN200510053055A 2004-11-11 2005-03-08 半导体衬底和半导体器件制造方法 Expired - Fee Related CN100580884C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004328061 2004-11-11
JP2004328061A JP2006140294A (ja) 2004-11-11 2004-11-11 半導体基板、半導体装置の製造方法及び半導体装置の試験方法

Publications (2)

Publication Number Publication Date
CN1773679A true CN1773679A (zh) 2006-05-17
CN100580884C CN100580884C (zh) 2010-01-13

Family

ID=36315478

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510053055A Expired - Fee Related CN100580884C (zh) 2004-11-11 2005-03-08 半导体衬底和半导体器件制造方法

Country Status (5)

Country Link
US (2) US20060097356A1 (zh)
JP (1) JP2006140294A (zh)
KR (1) KR100662833B1 (zh)
CN (1) CN100580884C (zh)
TW (1) TWI261874B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101533229B (zh) * 2008-03-10 2013-03-27 精工电子有限公司 用于投影曝光装置的标线以及使用它的曝光方法
CN113078072A (zh) * 2021-04-12 2021-07-06 长春光华微电子设备工程中心有限公司 一种探针检测方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4377300B2 (ja) * 2004-06-22 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体ウエハおよび半導体装置の製造方法
TWI385772B (zh) * 2007-03-30 2013-02-11 Ngk Spark Plug Co 配線基板的製造方法
US8723332B2 (en) * 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
US7879537B1 (en) * 2007-08-27 2011-02-01 Cadence Design Systems, Inc. Reticle and technique for multiple and single patterning
WO2009035849A2 (en) 2007-09-10 2009-03-19 Vertical Circuits, Inc. Semiconductor die mount by conformal die coating
TWI515863B (zh) 2008-03-12 2016-01-01 英維瑟斯公司 載體安裝式電氣互連晶粒組成件
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US7863159B2 (en) 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
JP5396835B2 (ja) * 2008-11-28 2014-01-22 富士通セミコンダクター株式会社 レチクルレイアウトデータ作成方法及びレチクルレイアウトデータ作成装置
CN102473697B (zh) 2009-06-26 2016-08-10 伊文萨思公司 曲折配置的堆叠裸片的电互连
TWI520213B (zh) 2009-10-27 2016-02-01 英維瑟斯公司 加成法製程之選擇性晶粒電絕緣
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
KR101102001B1 (ko) * 2010-03-26 2012-01-02 주식회사 하이닉스반도체 웨이퍼 형성 방법
CN103367324A (zh) * 2012-04-01 2013-10-23 上海华虹Nec电子有限公司 用于半导体芯片的切割道
JP6013894B2 (ja) * 2012-12-12 2016-10-25 株式会社ディスコ レーザー加工装置
JP6248401B2 (ja) * 2013-03-19 2017-12-20 富士電機株式会社 半導体装置の製造方法およびそれに用いられる露光マスク
JP6184855B2 (ja) * 2013-12-16 2017-08-23 株式会社ディスコ パッケージ基板の分割方法
CN105448649B (zh) * 2014-08-07 2018-03-23 无锡华润上华科技有限公司 一种曝光单元的排布方法
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL177866C (nl) * 1976-11-30 1985-12-02 Mitsubishi Electric Corp Werkwijze voor het vervaardigen van afzonderlijke halfgeleiderelementen, waarbij in een schijfvormig lichaam van halfgeleidermateriaal gevormde halfgeleiderelementen van elkaar worden gescheiden door het schijfvormige lichaam te breken.
FR2771180B1 (fr) * 1997-11-18 2000-01-07 Samsung Electronics Co Ltd Carte de controle pour tester une puce de circuit integre
JP2000124158A (ja) * 1998-10-13 2000-04-28 Mitsubishi Electric Corp 半導体ウェハ及び半導体装置
US6844218B2 (en) * 2001-12-27 2005-01-18 Texas Instruments Incorporated Semiconductor wafer with grouped integrated circuit die having inter-die connections for group testing
TW529097B (en) * 2002-01-28 2003-04-21 Amic Technology Taiwan Inc Scribe lines for increasing wafer utilizable area
US6570263B1 (en) * 2002-06-06 2003-05-27 Vate Technology Co., Ltd. Structure of plated wire of fiducial marks for die-dicing package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101533229B (zh) * 2008-03-10 2013-03-27 精工电子有限公司 用于投影曝光装置的标线以及使用它的曝光方法
CN113078072A (zh) * 2021-04-12 2021-07-06 长春光华微电子设备工程中心有限公司 一种探针检测方法

Also Published As

Publication number Publication date
JP2006140294A (ja) 2006-06-01
KR100662833B1 (ko) 2006-12-28
TW200616059A (en) 2006-05-16
CN100580884C (zh) 2010-01-13
US20080227226A1 (en) 2008-09-18
KR20060044292A (ko) 2006-05-16
US20060097356A1 (en) 2006-05-11
TWI261874B (en) 2006-09-11

Similar Documents

Publication Publication Date Title
CN1773679A (zh) 半导体衬底、半导体器件制造方法和半导体器件测试方法
JP4594280B2 (ja) 偏向リソグラフィーのためのアライメントマークおよびその検出方法
US5051807A (en) Integrated semiconductor structure with incorporated alignment markings
US5786267A (en) Method of making a semiconductor wafer with alignment marks
CN1329357A (zh) 对准方法、套刻检查方法和光掩模
KR20070080830A (ko) 반도체장치의 제조방법
WO2011104372A1 (en) Method and apparatus for performing pattern alignment
CN1263997C (zh) 失真测量方法和曝光设备
CN110543083A (zh) 光刻叠对校正以及光刻工艺
CN1614771A (zh) 半导体器件及其制造方法
TWI502676B (zh) 具預對準圖案的半導體晶圓和預對準半導體晶圓的方法
KR100439388B1 (ko) 반도체 장치의 제조 방법 및 그것에 이용되는 레티클과웨이퍼
KR20090097126A (ko) 투영 노광 장치용 레티클 및 그를 이용한 노광 방법
KR20010083217A (ko) 얼라인먼트 마크 세트 및 얼라인먼트 정밀도 계측 방법
US10269662B2 (en) Scanning methods for focus control for lithographic processing of reconstituted wafers
CN1279584C (zh) 多重对准的标记及方法
CN113515018B (zh) 一种60μm划片槽的对位标记设计方法
CN110727169B (zh) 一种掩模装置、曝光设备及曝光方法
TW201027283A (en) Method for wafer alignment
US6399259B1 (en) Method of forming alignment marks for photolithographic processing
US6468704B1 (en) Method for improved photomask alignment after epitaxial process through 90° orientation change
JP3526174B2 (ja) 半導体露光装置およびデバイス製造方法
CN1425195A (zh) 导体基片结构的校准方法
JP2840775B2 (ja) 露光位置合せ方法
JP4342202B2 (ja) アライメントマークの形成方法およびそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081107

Address after: Tokyo, Japan

Applicant after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kawasaki, Kanagawa, Japan

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100113

Termination date: 20110308