KR100662833B1 - 반도체 기판, 반도체 장치의 제조 방법 및 반도체 장치의시험 방법 - Google Patents

반도체 기판, 반도체 장치의 제조 방법 및 반도체 장치의시험 방법 Download PDF

Info

Publication number
KR100662833B1
KR100662833B1 KR1020050017759A KR20050017759A KR100662833B1 KR 100662833 B1 KR100662833 B1 KR 100662833B1 KR 1020050017759 A KR1020050017759 A KR 1020050017759A KR 20050017759 A KR20050017759 A KR 20050017759A KR 100662833 B1 KR100662833 B1 KR 100662833B1
Authority
KR
South Korea
Prior art keywords
semiconductor
width
scribe line
reticle
semiconductor substrate
Prior art date
Application number
KR1020050017759A
Other languages
English (en)
Other versions
KR20060044292A (ko
Inventor
시게루 후지이
요시카즈 아리사카
히토시 이즈루
가즈히로 다시로
시게유키 마루야마
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20060044292A publication Critical patent/KR20060044292A/ko
Application granted granted Critical
Publication of KR100662833B1 publication Critical patent/KR100662833B1/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B65/00—Locks or fastenings for special use
    • E05B65/08—Locks or fastenings for special use for sliding wings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Dicing (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 스크라이브 라인(scribe line) 폭에 의한 제약을 없애고 하나의 레티클 영역 내에 배치할 수 있는 반도체 소자의 수를 증대하는 것을 과제로 한다.
반도체 기판(10)에서 복수의 노광 프린트 영역(14) 내에 복수의 반도체 소자(12)가 형성된다. 인접하는 노광 프린트 영역 사이에 연장되는 제 2 스크라이브 라인(20)의 폭은 노광 프린트 영역(레티클 영역)(14) 내에서 인접하는 반도체 소자(12) 사이에 연장되는 제 1 스크라이브 라인(18)의 폭보다 크다. 제 1 스크라이브 라인(18)의 폭은 반도체 기판(10)을 절단할 수 있는 최소의 폭과 동등하다.
반도체 소자, 노광 프린트 영역, 레티클 영역, 프로브, 기판, 이동축

Description

반도체 기판, 반도체 장치의 제조 방법 및 반도체 장치의 시험 방법{SEMICONDUCTOR SUBSTRATE, MANUFACTURING METHOD OF A SEMICONDUCTOR DEVICE AND TESTING METHOD OF A SEMICONDUCTOR DEVICE}
도 1은 반도체 기판에 형성된 종래의 노광 프린트 패턴을 나타내는 평면도.
도 2는 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법에 의해 복수의 반도체 소자가 형성된 반도체 기판의 평면도.
도 3은 도 2의 점선으로 둘러싸인 A부의 확대도.
도 4는 2개의 레티클 영역에 걸친 2개의 반도체 소자를 동시에 시험하는 시험 방법을 설명하기 위한 모식도.
도 5는 4개의 레티클 영역에 걸친 4개의 반도체 소자를 동시에 시험하는 시험 방법을 설명하기 위한 모식도.
도 6은 폭이 다른 스크라이브 라인이 하나의 레티클 영역 내에 존재하는 예를 나타내는 평면도.
도 7은 다른 레티클 영역에 형성된 2개의 반도체 장치를 동시에 시험할 수 있는 프로버(prober)의 일례를 나타내는 단면도.
도 8은 도 7에 나타낸 프로브 카드의 XYθ이동 기구의 평면도.
[부호의 설명]
10 반도체 소자(웨이퍼) 12 반도체 소자
14 노광 프린트 영역(레티클 영역) 14a 경계선
16 무효 반도체 장치 부분
18, 20, 22, 24, 26, 28, 30, 32, 34, 36, 38, 40 스크라이브 라인
52-1, 52-2 프로브 카드(prober card)
54 프로브 56 기판
58 프로버 하우징 59 기판간 배선
60 XYθ이동 기구 62 이동축
62a 핀
64-1, 64-2, 64-3, 64-4 마이크로 액추에이터
본 발명은 반도체 기판, 반도체 장치의 제조 방법 및 반도체 장치의 시험 방법에 관한 것으로서, 특히 하나의 반도체 기판(웨이퍼)에 복수의 반도체 소자를 일괄하여 형성하는 기술 및 이러한 반도체 장치의 시험 방법에 관한 것이다.
반도체 장치의 제조 효율을 높이기 위하여 하나(한 장)의 반도체 기판(웨이퍼)에 복수의 반도체 소자(반도체 칩)를 일괄하여 형성하는 것이 일반적이다.
반도체 기판 상에 일괄하여 형성된 복수의 반도체 소자는 반도체 기판 상태 그대로 전기적 시험 등이 행해진 후, 개개의 반도체 소자로 개편화(칩화)되고, 필 요에 따라 외장 처리가 더 행해진다.
반도체 기판에의 반도체 소자의 형성에는 소위 포토리소그래피 처리를 포함하는 전(前)공정 처리가 행해진다.
이러한 포토리소그래피 처리에서는, 미리 소정의 반도체 소자 영역 형성용,또는 전극·배선 형성용 패턴이 형성된 레티클(프린트용 원판)이 준비되고, 반도체 기판의 한쪽 주면(主面)에 형성된 피막 상에 배열 설치된 감광성 수지층(포토레지스트층)에 대하여 상기 레티클을 사용하여 노광 처리를 행하고, 상기 감광성 수지층의 현상 처리를 행한 후, 남겨진 감광성 수지층을 마스크로 하여 상기 피막 등을 선택적으로 에칭 제거하여 반도체 기판 상에 이러한 피막의 패턴이 형성된다.
최근, 반도체 기판의 사이즈는 점차 대형화되고 있고(8인치 지름에서 10인치 지름으로), 한 장의 레티클로 반도체 기판의 주면 전체를 커버할 수 없으므로, 한 장의 반도체 기판을 복수의 영역으로 분할하여 각 영역에 상기 레티클을 사용한 노광 처리가 행해진다.
즉, 반도체 기판, 레티클을 상대적으로 이동하여 각 영역에 레티클 단위로 순차적으로 노광 프린트가 행해진다. 또한, 통상 한 장의 레티클에는 반도체 소자에 대응하는 패턴이 복수개 형성되어 있다.
반도체 기판 상에 형성된 반도체 소자는 상기 반도체 기판이 다이싱 블레이드에 의해 절단됨으로써 개편화된다.
따라서, 상기 레티클에 의해 노광·프린트되는 반도체 소자에 대응하는 패턴 사이에는 다이싱 블레이드에 의해 절삭·제거되는 영역 즉 다이싱 영역이 설치된 다.
통상, 이 다이싱 영역의 폭은 다이싱 블레이드의 폭과 거의 동등해지도록 설정되고, 1회의 다이싱 처리에 의해, 인접하는 반도체 소자간의 다이싱 영역의 거의 모든 영역이 절삭 제거된다.
이러한 종래의 처리 방법에 의해, 반도체 기판 상에 형성된 노광 프린트 패턴의 일례를 도 1에 나타낸다.
상술한 바와 같이, 레티클에 의한 노광 프린트는 복수의 영역에 대하여 순차적으로 행해진다.
여기에서, 레티클에 의한 1회의 노광 프린트 영역을 레티클 영역이라고 칭한다. 또한, 다이싱 블레이드에 의해 깎아내지는 다이싱 영역을 스크라이브 라인 또는 다이싱 라인이라고 칭한다.
도 1에 나타낸 예에서는, 4개의 레티클 영역(2-1 내지 2-4)이 점선으로 나타나고, 각 레티클 영역에는 4행 4열 16개의 반도체 소자에 대응하는 패턴(4)이 포함되어 있다.
반도체 기판 상의 일렬의 반도체 장치에 대응하는 패턴(4)의 간격은 각 레티클 영역(2-1 내지 2-4) 내에서는 스크라이브 라인(다이싱 영역)의 폭(W1)으로서, 레티클 상의 패턴에 의해 설정되어 있다.
한편, 하나의 레티클 영역(2-1)과 인접한 레티클 영역(2-2) 사이의 영역의 폭(W2)도 스크라이브 라인(W1)의 폭과 거의 동등하게 하기 위하여, 각 레티클 영역의 외주 부분의 다이싱 영역의 폭은 레티클 영역 내에서의 스크라이브 라인 폭(W1) 의 약 1/2(절반)로 설정되어 있다.
즉, 인접하는 레티클 영역간에서는, 각각의 외주의 다이싱 영역이 연속된 결과의 폭(W2)이 다이싱 블레이드의 폭과 거의 동등해지고, 스크라이브 라인 폭(W1)과 동등한 폭이 되도록 반도체 기판 상에서의 레티클 영역(2-1 내지 2-4)의 위치가 조정된다.
이러한 스크라이브 라인의 폭의 설정은 반도체 소자에 대응하는 패턴(4)의 배열의 가로 방향(W)뿐만 아니라 세로 방향의 폭(L) 전부의 스크라이브 라인 폭도 동등해지도록 설정된다.
이와 같이, 종래는 반도체 기판 상에 형성되는 반도체 소자에 대응하는 패턴(4)의 상호 간격(폭(W1) 및 (W2), 폭(L1) 및 (L2))의 전부를 다이싱 블레이드의 폭과 동등하게 함으로써, 다이싱할 때의 효율화를 도모했다.
또한, 반도체 기판 상에 형성된 다수개의 반도체 소자에 대하여 이것을 개편화하기 전에 시험을 행할 때에는, 복수개(예를 들면 도 1에 나타낸 예에서는 2개)의 반도체 소자에 대하여 동시에 전기적 접속을 행하여 복수개의 반도체 소자를 동시에 시험함으로써 시험의 효율화를 도모했다.
도 1에 나타낸 예에서는, 일렬로 배열된 반도체 소자 중, 인접하는 2개(4-la, 4-lb)(양자는 동일 기능을 갖고, 이 때문에 동일한 패턴이 형성되어 있다)에 대하여 동시에 시험을 행하고, 이어서 인접하는 2개(4-1c, 4-ld)에 대하여 동시에 시험을 행한다.
또한, 인접하는 2개(4-2a, 4-2b)에 대하여 동시에 시험을 행하고, 이 이후에 마찬가지로 2개의 반도체 소자에 대하여 동시에 시험을 행한다.
이와 같이, 2개의 반도체 소자에 대하여 동시에 시험을 행하는 방법에서, 예를 들면 반도체 소자(4-ld, 4-2a)를 대상으로 한 시험을 행할 경우(하나의 레티클 영역에 형성되는 반도체 소자수가 홀수개의 경우)라도 상기 반도체 소자간의 간격(W2)이 다른 반도체 소자간의 간격(W1)과 동일하므로 용이하다.
즉, 이러한 시험 방법은 반도체 기판 상의 복수개의 반도체 소자의 간격이 스크라이브 라인 폭과 동등하게 일정하다는 배치 구성에 기초하고 있다.
한편, 반도체 기판 상에서 반도체 소자의 주위에는 위치 결정용 얼라인먼트 마크 등을 설치할 필요가 있다.
또한, 이러한 마크는 제조상 필요하지만 완성된 반도체 소자로서는 불필요한 것이라는 점에서, 통상은 스크라이브 라인 상에 설치되어 다이싱할 때에 제거된다.
즉, 스크라이브 라인은 얼라인먼트 마크 등을 배열 설치하기 위한 영역으로서도 기능하고 있다. 이 때문에, 스크라이브 라인 폭은 얼라인먼트 마크보다 클 필요가 있다.
그러나, 모든 스크라이브 라인의 폭을 얼라인먼트 마크를 설치할 수 있는 폭 으로 하면 스크라이브 라인의 폭의 확대를 초래하고, 반도체 기판의 면적에 대하여 스크라이브 라인의 점유 면적이 증대하여 한 장의 반도체 기판에 형성할 수 있는 반도체 소자의 수가 감소한다.
그래서, 좁은 스크라이브 라인과 넓은 스크라이브 라인을 교대로 배치하여 넓은 스크라이브 라인 상에만 얼라인먼트 마크를 배치함으로써, 한 장의 반도체 기 판에 형성하는 반도체 소자의 수를 증대하는 것이 제안되어 있다(예를 들면, 특허문헌 1 참조).
또한, 폭이 다른 스크라이브 라인이 한 장의 반도체 기판에 설정되는 것으로서, 세로 방향의 스크라이브 라인 폭과 가로 방향의 스크라이브 라인 폭이 다른 것이 제안되어 있다(예를 들면, 특허문헌2 참조).
[특허문헌 1] 일본국 특개 2000-124185호 공보
[특허문헌 2] 일본국 특개소 63-250119호 공보
상술한 바와 같이, 레티클 영역 내에서의 반도체 소자 상호간의 스크라이브 라인의 폭을 일정하게 하고, 또한 레티클 영역의 외주의 다이싱 영역을 스크라이브 라인 폭의 1/2로 하는 반도체 장치의 배치 구성에 의하면, 반도체 기판에 형성되는 반도체 소자간에는 전부 동등한 폭의 스크라이브 영역이 형성되고, 스크라이브 라인 폭과 동등한 폭의 다이싱 블레이드를 사용함으로써 효율적인 다이싱 처리를 행할 수 있다.
그러나, 하나의 레티클 영역 내에 배치되는 반도체 소자의 수에 대해서는, 반드시 최적의 조건은 아니다. 스크라이브 라인 폭을 일정하게 하기 위하여, 레티클 영역 내에서의 반도체 소자의 배치에 제약이 생겨 하나의 레티클 영역 내에 배열 설치할 수 있는 반도체 소자의 수를 더욱 큰 값으로 할 수 없는 경우가 있다.
최근, 반도체 장치를 더욱 소형화하고 고집적화하기 위하여 반도체 기판의 두께를 더욱 감소시키는 방향에 있고, 따라서 더욱 두께(폭)가 얇은 다이싱 블레이 드를 사용하여도 절단 가능해지고 있다.
그러나, 전술한 바와 같이 반도체 기판에서는 스크라이브 라인 폭을 일정하게 하는 반도체 소자의 배치를 채용하기 위하여, 결과적으로 박화된 반도체 기판을 절단할 수 있는 필요 최소한의 폭의 다이싱 블레이드가 아니라 그것보다도 큰 폭의 다이싱 블레이드를 사용하는 경우가 많다.
필요 최소한의 두께(폭)의 다이싱 블레이드를 사용하면, 반도체 기판에서의 다이싱 영역의 폭·면적을 보다 저감할 수 있고, 반도체 소자를 형성하는 면적을 증대시키는 것이 가능해져, 한 장의 반도체 기판 상에 형성되는 반도체 소자의 수를 증가시킬 수 있다.
그러나, 전술한 바와 같이 다이싱의 효율화로 인해 스크라이브 라인 폭을 일정하게 하는 반도체 소자의 배치 구성에서는, 필요 최소한의 두께(폭)의 다이싱 블레이드를 유효하게 적용할 수 없을 경우가 있고, 이 때문에 한 장의 반도체 기판에 형성되는 반도체 소자의 수를 더욱 증대시킬 수 없는 문제가 있었다.
본 발명은 상술한 문제점을 감안하여 이루어진 것으로서, 스크라이브 라인 폭에 의한 제약을 없애고, 형성할 수 있는 반도체 소자의 수를 증대할 수 있는 반도체 기판, 반도체 장치의 제조 방법 및 반도체 장치의 시험 방법을 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위하여 본 발명에 의하면, 복수개의 반도체 소자 영역을 포함하는 단위 노광 프린트 영역이 복수 형성되어 복수의 반도체 소자 영역이 형성된 반도체 기판으로서, 상기 단위 노광 프린트 영역 내에 형성된 반도체 소자 영역간의 제 1 스크라이브 라인의 폭과, 인접하는 상기 단위 노광 프린트 영역간에서의 제 2 스크라이브 라인의 폭이 다른 것을 특징으로 하는 반도체 기판이 제공된다.
본 발명에 의한 반도체 기판에서 상기 제 1 스크라이브 라인의 폭은 상기 반도체 기판을 절단할 수 있는 최소의 폭인 것이 바람직하다. 또한, 상기 제 1 스크라이브 라인의 폭은 상기 제 2 스크라이브 라인의 폭보다도 좁은 것이 바람직하다. 또한, 상기 제 1 스크라이브 라인의 폭은 상기 반도체 기판의 두께에 기초하여 결정된 폭인 것이 더욱 바람직하다.
본 발명에 의한 반도체 기판에서 상기 노광 프린트 영역 내에 상기 제 1 스크라이브 라인이 복수개 연장되고, 그 복수개의 제 1 스크라이브 라인의 폭은 각각 다른 것으로 할 수도 있다. 또한, 상기 제 2 스크라이브 라인 상에 얼라인먼트 마크가 배치된 것으로 할 수도 있다.
또한, 본 발명에 의하면, 제 1 스크라이브 라인에 의해 분리된 복수의 반도체 소자에 대응하는 패턴을 갖는 레티클을 사용하여 반도체 기판 상에 제 1 노광 프린트 영역을 형성하는 제 1 노광 프린트 공정과, 상기 레티클 및 상기 반도체 기판을 상대적으로 이동하고, 상기 제 1 노광 프린트 영역과의 경계에 상기 제 1 스크라이브 라인보다도 큰 폭을 갖는 제 2 스크라이브 라인이 연장되도록 제 2 노광 프린트 영역을 형성하는 제 2 노광 프린트 공정과, 상기 반도체 기판을 상기 제 1 스크라이브 라인 및 상기 제 2 스크라이브 라인을 따라 절단 분리하여 반도체 소자 를 개편화하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다. 상술한 반도체 장치의 제조 방법에서, 상기 제 1 스크라이브 라인의 폭을, 상기 반도체 기판을 절단할 수 있는 최소의 폭으로 설정하는 것으로 할 수도 있다.
또한, 본 발명에 의하면, 반도체 기판에 복수개의 반도체 소자 영역을 포함하는 단위 노광 프린트 영역이 복수 형성되어 복수개의 반도체 소자 영역이 형성된 반도체 장치의 시험 방법으로서, 제 1 스크라이브 라인에 의해 분리된 복수의 반도체 소자에 대응하는 패턴을 갖는 레티클을 사용하여, 반도체 기판 상에 형성된 제 1 단위 노광 프린트 영역과, 상기 제 1 노광 프린트 영역과의 경계에 상기 제 1 스크라이브 라인의 폭과 다른 폭을 갖는 제 2 스크라이브 라인이 연장되도록 형성된 제 2 단위 노광 프린트 영역 사이에서 대응하는 위치에 있는 반도체 소자 영역에 대하여 동시에 시험을 행하는 것을 특징으로 하는 반도체 장치의 시험 방법이 제공된다. 상술한 반도체 장치의 시험 방법에서, 제 2 프린트 영역 내의 반도체 소자에 대하여 접촉을 행하는 위치를 상기 제 1 프린트 영역과 제 2 프린트 영역의 위치의 오차에 기초하여 보정하는 것으로 할 수도 있다.
본 발명의 실시예에 대하여 도면을 참조하면서 설명한다.
우선, 본 발명의 일 실시예가 적용된 반도체 기판에 대하여 도 2 및 도 3을 참조하면서 설명한다. 도 2는 본 발명에 의한 반도체 장치의 제조 방법에 의해 복수의 반도체 소자가 형성된 반도체 기판의 평면도이다. 도 3은 도 2의 점선으로 둘러싸인 A부의 확대도이다.
도 2는 실리콘(Si)으로 이루어진 반도체 기판(10)에서 복수개의 반도체 소자(12)가 형성된 상태를 나타낸다.
동 도면에서 파선에 의해 획정된 영역(14)은 한 장의 레티클에 의해 일괄하여 노광·패터닝된 영역(단위 노광 프린트 영역, 이하 레티클 영역이라고 칭함)으 로서, 각 레티클 영역(14) 내에는 5행 5열 25개의 반도체 소자(12)가 배열 설치된다.
물론, 하나의 레티클 영역(14)에 형성하는 반도체 소자(12)의 수는 25개에 한정되지 않고, 반도체 소자의 크기, 레티클의 크기 또는 스크라이브 라인의 폭에 기초하여 적절하게 선택된다.
본 발명에서는 후술하는 바와 같이, 스크라이브 라인의 폭을 전부 동일하게 하지 않고 적절하게 선택함으로써, 하나의 레티클 영역(14) 내에 형성되는 반도체 소자(12)의 수를 최대로 하고 있다.
상기 레티클 영역(14)은 원형(통상은 오리엔테이션 플랫(10A)을 구비함)의 반도체 기판(10)의 한쪽 주면 전체를 커버하도록, 상기 반도체 기판(10)의 한쪽 주면 전체를 덮는 듯이 격자상으로 배열 설치된다.
또한, 도 2에서 반도체 기판(10)의 가장자리(에지)부 근방 및 주위에 돌출된 영역은, 반도체 장치(12)의 형성은 부적합 또는 불필요하지만, 레티클 영역(14)의 배열 설치 형태를 나타내기 위하여 무효 반도체 장치 영역(16)으로서 나타내고 있다.
도 2에서 레티클 영역(14)을 복수개 포함하는 영역(A)부를 도 3에 나타낸다.
동 도면에서 하나의 레티클 영역(14) 내에서 인접하는 반도체 소자(12) 사이의 영역에 상당하는 스크라이브 라인(18)(제 1 스크라이브 라인)의 폭(SW1)은 인접하는 레티클 영역(14)의 경계선(14a)을 따라 연장되는 스크라이브 라인(20)(제 2 스크라이브 라인)의 폭(SW2)보다 작다.
전술한 바와 같이, 종래는 도 1에 나타낸 바와 같이, 반도체 기판의 전체면에서 스크라이브 라인(18)의 폭(SW1)과 스크라이브 라인(20)의 폭(SW2)이 동등해지도록 레티클 영역(14) 내에서의 반도체 소자(12)의 위치를 정했었지만, 본 발명에서는 모든 스크라이브 라인의 폭을 동일하게 하는 제약을 없애고, 하나의 레티클 영역 내에 형성되는 반도체 소자의 수를 최대로 하는 관점으로부터 스크라이브 라인의 폭을 결정하고 있다.
본 실시예에서는 하나의 레티클 영역 내에 형성하는 반도체 소자의 수를 최대로 하기 위하여, 하나의 레티클 영역(14) 내에서 인접하는 반도체 소자(12) 상호간의 스크라이브 라인 폭(SW1)을 상기 반도체 기판(10)을 절단할 수 있는 최소의 다이싱 블레이드 폭과 동등하게 하고 있다.
상술한 바와 같이 최근, 반도체 기판의 두께를 감소시키는 방향에 있고, 거기에 수반하여 상기 반도체 기판을 절단할 수 있는 다이싱 블레이드의 폭도 감소하고 있다. 예를 들면, 종래의 두께의 반도체 기판을 절단할 수 있는 다이싱 블레이드 폭이 120㎛였다고 하면, 박형으로 된 반도체 기판을 절단할 수 있는 다이싱 블레이드 폭은 40㎛ 내지 60㎛까지 감소하고 있다. 따라서, 필요 최소한의 두께(폭)의 다이싱 블레이드를 사용하면 절단에 의해 깎아내는 반도체 기판의 면적이 감소하고, 이것에 대응하여 반도체 소자를 형성하는 면적이 증대한다. 이것에 의해, 하나의 레티클 영역 내에 형성할 수 있는 반도체 소자의 수가 증대하고, 결과적으로 한 장의 반도체 기판으로 형성되는 반도체 소자의 수를 증가시킬 수 있다.
즉, 본 실시예에서는 하나의 레티클에 형성되는 복수개의 반도체 소자의 패 턴간에는 반도체 기판을 절단할 수 있는 최소 치수의 다이싱 블레이드 두께(폭)에 대응하는 스크라이브 라인 폭이 설정된다.
그리고, 상기 레티클을 적용하여 순차적으로 노광 프린트를 행한다.
상기 레티클 영역 내에서는, 복수개의 반도체 소자(대응하는 프린트 패턴)부는 중앙에 접근된 상태로서, 그 외주 부분의 잉여 영역이 상기 레티클 영역의 스크라이브 라인 영역이 된다.
즉, 본 실시예에서는 하나의 레티클 영역에서 복수개의 반도체 소자를 필요 최소한의 간격 = 반도체 기판을 절단할 수 있는 최소의 스크라이브 라인 폭으로 분리 배치하고, 또한 노광 프린트 영역의 외주 부분의 잉여 영역을 스크라이브 라인으로 하고 있다.
이때, 하나의 레티클 영역의 외주 부분에서의 잉여 영역의 폭은 반도체 기판을 절단할 수 있는 최소의 스크라이브 라인 폭의 1/2보다 큰 값이면 된다.
상기 레티클 영역의 외주 부분에서의 잉여 영역의 폭을, 반도체 기판을 절단할 수 있는 최소의 스크라이브 라인 폭의 1/2보다 크게 함으로써, 인접하는 레티클 영역간의 스크라이브 라인(도 3의 스크라이브 라인(20))의 폭은 반도체 기판을 절단할 수 있는 최소의 스크라이브 라인 폭(도 3의 스크라이브 라인(18))보다 커진다.
따라서, 인접한 레티클 영역간의 스크라이브 라인 상에는 얼라인먼트 마크 등을 배열 설치할 수 있다.
이와 같이 스크라이브 라인 폭을 결정함으로써, 본 실시예에서는 하나의 반 도체 기판 내에 다른 폭을 갖는 스크라이브 라인이 존재하게 된다.
인접한 레티클 영역간에서의 스크라이브 라인은 하나의 레티클 영역 내에서의 반도체 소자 상호간의 스크라이브 라인보다도 폭이 넓다는 점에서, 더욱 두께가 큰 다이싱 블레이드에 의해 일회로 절삭할 수도 있고, 또는 하나의 레티클 영역 내에서의 반도체 소자간의 스크라이브 라인을 절삭하는 다이싱 블레이드를 사용하여 2회의 절삭 처리를 행할 수도 있다.
이상과 같이, 본 실시예에 의한 반도체 기판은 복수의 레티클 영역 내에 복수의 반도체 소자가 형성되어 있고, 인접하는 노광 프린트 영역 사이에 연장되는 제 2 스크라이브 라인의 폭은 노광 프린트 영역 내에서 인접하는 반도체 소자 사이에 연장되는 제 1 스크라이브 라인의 폭과는 다르다. 제 1 스크라이브 라인의 폭은 반도체 기판의 두께에 기초하여 결정된 폭으로서, 반도체 기판을 절단할 수 있는 최소의 폭인 것이 바람직하다.
또한, 본 실시예에 의한 반도체 장치의 제조 방법에 의하면, 반도체 기판을 절단할 수 있는 최소의 폭과 동등한 제 1 스크라이브 라인에 의해 분리된 복수의 반도체 소자에 대응하는 패턴을 갖는 한 장의 레티클을 사용하여 반도체 기판 상에 복수의 반도체 장치에 대응하는 패턴을 노광 프린트하여 제 1 노광 프린트 영역으로 하고, 레티클을 이동하여 제 1 노광 프린트 영역에 인접하여 경계에 연장되는 제 2 스크라이브 라인의 폭이 제 1 스크라이브 라인의 폭보다 커지도록 제 2 노광 프린트 영역을 형성한다. 그리고, 레티클을 이동하면서 노광 프린트를 반복하여 반도체 기판의 거의 전체면에 반도체 소자를 형성한다. 그 후, 제 1 스크라이브 라인 및 제 2 스크라이브 라인을 따라 다이싱(절단 분리)하여 반도체 소자를 개편화한다. 즉, 반도체 기판을 절단할 수 있는 최소의 폭과 동등한 폭의 다이싱 블레이드를 사용하여 제 1 스크라이브 라인을 따라 반도체 기판을 절단하여 반도체 소자로 개편화한다.
본 실시예에서는, 반도체 기판의 절단에 박형의 다이싱 블레이드를 사용했지만, 반도체 기판이 얇아짐으로써 다이싱 블레이드를 대신하여 레이저광에 의한 절단도 가능해진다. 이 경우에는 다이싱 폭을 20㎛ 내지 30㎛까지 좁힐 수 있어 하나의 레티클 영역 내에 형성할 수 있는 반도체 소자의 수가 증대하고, 결과적으로 한 장의 반도체 기판으로 형성되는 반도체 소자의 수를 더욱 증가시킬 수 있다. 다음에, 상술한 실시예에서 반도체 소자가 형성된 반도체 기판을 반도체 기판 상태 그대로 전기적 시험을 행할 경우의 시험 방법에 대해서 설명한다.
종래, 한 장의 반도체 기판에 형성되는 복수개의 반도체 소자는 전부 같은 간격으로 정렬하여 있는 것으로서, 예를 들면 도 1에 나타낸 바와 같이, 인접하여 배치된 2개의 반도체 소자에 대하여 동시에 전기적 콘택트를 취하고, 2개의 반도체 소자를 하나의 단위로서 전기적 콘택트를 가로 방향으로 순차적으로 이동하면서 시험을 행하고 있던 반도체 소자(4)는 같은 기능, 전극 배치를 갖고, 동시에 시험되는 반도체 소자이다.
즉, 도 1에서 T1으로 나타낸 반도체 소자(4)는 동시에 시험되고, 이 시험이 종료한 후에 전기적 콘택트를 T2로 나타내는 반도체 소자(4)로 이동하여 시험을 행한다. 마찬가지로 전기적 콘택트를 취하는 반도체 소자(4)를 순차적으로 이동하여 T3, T4로 나타내는 반도체 소자(4)의 시험을 행한다.
종래와 같이, 한 장의 반도체 기판 내에서 스크라이브 라인 폭이 전부 동일한 경우는, 동시에 시험하는 반도체 소자가 2개(또는 그 이상)의 레티클 영역에 걸쳐져 있을 경우라도, 2개의 인접하는 반도체 소자의 상대적인 위치 관계는 일정하여 전기적 콘택트를 취하는 위치를 변경할 필요가 없었다.
그러나, 본 발명에서는 상술한 실시예와 같이, 하나의 레티클 영역의 주위에배열 설치된 스크라이브 라인 폭이 상기 레티클 영역 내의 반도체 소자간에서의 스크라이브 라인 폭과 다를 경우, 인접하는 2개의 레티클 영역에서의 반도체 소자간의 상대적 위치 관계(거리)는 상기 레티클 영역 내에서의 반도체 소자간의 거리와는 다르다.
이 때문에, 하나의 레티클 영역 내에서의 복수의 반도체 소자의 시험을 동시에 수행할 수는 있지만, 인접하는 레티클 영역간에 걸친 복수개의 반도체 소자의 시험, 즉 제 1 레티클 영역 내의 단부에 위치하는 제 1 반도체 소자와, 상기 제 1 레티클 영역에 인접하는 제 2 레티클 영역에서 상기 제 1 반도체 소자에 대향하는 제 2 반도체 소자에 대하여 동시에 시험을 행할 수는 없다.
여기에서, 본 발명에서는 도 4에 나타낸 바와 같이, 반도체 기판 상에 인접하여 배열 설치된 복수개의 레티클 영역(14) 사이에서 상기 레티클 영역 내가 대응하는 위치에 배열 설치되어 있는 반도체 소자(12)에 대하여 동시에 전기적 콘택트를 취해 동시에 시험을 수행한다.
즉, 도 4에서 T1으로 나타낸 바와 같이, 제 1 레티클 영역(14-1)에서의 반도 체 소자(12-la)와, 제 2 레티클 영역(14-2)에서의 반도체 소자(12-2a)는 동시에 시험된다.
그리고, 이 시험이 종료된 후, 전기적 콘택트를 T2로 나타낸 대응하는 2개의 반도체 소자(12-lb, 12-2b)로 이동하여 이들 반도체 소자의 시험을 행한다.
이어서, 전기적 콘택트를 T3로 나타낸 대응하는 2개의 반도체 장치(12-1c, 12-2c)로 이동하여 이들 반도체 소자의 시험을 행한다.
이러한 시험을 다른 피시험 반도체 소자(12)에 대하여 순차적으로 행한다.
본 실시예에서는, 한 장의 레티클을 순차적으로 이동하여 각 레티클 영역(14)을 형성하므로, 각 레티클 영역(l4) 내에서의 반도체 소자(12)의 상대적 위치 관계는 일정하다.
따라서, 도 4에 나타내는 시험 방법일 경우, T1으로 나타내는 2개의 반도체 장치(12)에 전기적 콘택트를 취하는 콘택터를 그대로 반도체 소자(12)의 치수만큼 옆으로 이동하면 콘택터는 T2로 나타낸 2개의 반도체 소자(12)의 위로 이동하게 되어 T2로 나타내는 2개의 반도체 소자(12)에 대하여 동시에 전기적 콘택트를 취할 수 있다. T3로 나타내는 2개의 반도체 소자(12)에 대해서도 마찬가지이다.
도 4에서는, 2개의 레티클 영역(14)의 2개의 반도체 소자(12)에 대해서 행하는 시험 방법을 나타내고 있지만, 동시에 시험하는 반도체 소자(12)는 2개에 한정되지 않고, 콘택터를 구성할 수 있으면 2개 이상의 레티클 영역(14)에 형성된 동일한 위치의 반도체 소자에 대하여 동시에 시험을 행할 수도 있다.
즉, 동시에 시험하는 반도체 소자의 수는 2개 이상의 임의의 수로 할 수 있 다.
도 5는 이러한 시험 방법에 대해서 더욱 상세하게 설명하기 위한 모식도이다.
도 5에 나타내는 시험 방법에서는, 가로 방향으로 병설된 4개의 레티클 영역(14)을 포함하는 영역(141)에서, 각각의 레티클 영역(14) 내에서 대응하는 4개의 반도체 소자(12)에 대하여 동시에 시험을 행하는 상태를 나타낸다.
상기 도 4에 나타낸 예에서는, 하나의 레티클 영역(14) 내에 5행 5열 계 25개의 반도체 소자(12)가 형성되어 있지만, 도 5에 나타낸 예에서는 하나의 레티클 영역(14) 내에 4행 4열 계 16개의 반도체 장치(12)가 형성된 경우를 나타내고 있다.
도 5에 나타낸 구성에서는, T1으로 나타내는 곳이 대응하는 4개의 반도체 소자(12)에 대하여 동시에 전기적 콘택트가 취해지고, 상기 4개의 반도체 소자(12)에 대하여 동시에 시험이 행해진다.
계속하여, T2로 나타낸 대응하는 4개의 반도체 소자(12)에 대하여 동시에 전기적 콘택트가 취해지고, 상기 4개의 반도체 소자(12)에 대하여 동시에 시험이 행해진다. 그런 후, T3로 나타내는 4개의 반도체 장치(12)에 대하여 동시에 전기적 콘택트가 취해지고, 그 4개의 반도체 소자(12)에 대하여 동시에 시험이 행해진다.
이와 같이 순차적으로 대응하는 4개의 반도체 소자(12)에 대하여 동시에 시험을 행하고, 일렬의 반도체 소자(12)에 대한 시험이 종료되면 도 5 에서 긴 화살표로 나타낸 바와 같이, 다음 단으로 이동하여 마찬가지로 대응하는 4개의 반도체 소자(12)에 대하여 동시에 시험을 행한다.
그리고, 영역(141) 내에서의 반도체 소자에 대한 시험이 종료되면, 다음 영역(142) 내에서 가로 방향으로 병설된 4개의 레티클 영역(14) 내의 반도체 소자(12)에 대하여 동일한 시험을 행한다.
이상과 같이, 본 발명에 의한 시험 방법에서는, 폭이 다른 스크라이브 라인이 한 장의 반도체 기판 중에 존재하고 있어도 복수의 노광 프린트 영역에 걸쳐 각 노광 프린트 영역 내에서 동일한 위치에 배치된 복수의 반도체 소자를 동시에 시험할 수 있다.
이러한 시험 방법은, 도 6에 나타낸 바와 같이, 하나의 레티클 영역 내에 폭이 다른 스크라이브 라인이 존재할 경우에도 적용할 수 있다.
도 6은 하나의 레티클 영역 내에 서로 폭이 다른 스크라이브 라인이 존재하는 예를 나타내는 평면도이다.
도 6에서, 제 1 레티클 영역(14-1) 내에 존재하는 세로 방향으로 연장되는 스크라이브 라인(22, 24, 26, 28) 및 인접하는 제 2 레티클 영역(14-2)의 경계선을 따른 스크라이브 라인(30)은 각각 다른 폭(SW11, SW12, SW13, SW14, SW15)을 갖고 있다.
마찬가지로, 제 1 레티클 영역(14-1) 내에 존재하는 가로 방향으로 연장되는 스크라이브 라인(32, 34, 36, 38) 및 인접하는 제 3 레티클 영역(14-3)과의 경계선을 따른 스크라이브 라인(40)은 각각 다른 폭(SL11, SL12, SL13, SL14, SL15)을 갖고 있다.
예를 들면, TEG(Test Element Group)에서는, 하나의 레티클 내에 서로 다른 (사이즈가 다른 것, 기능이 다른 것도 포함) 반도체 소자에 상당하는 패턴을 형성할 경우가 있다.
또한, 동종의 반도체 소자를 일부분에 모아 형성하고, 다른 종류의 반도체 소자의 그룹 사이의 스크라이브 라인 폭을 크게 할 경우가 있다.
이 밖에, 폭이 다른 스크라이브 라인을 하나의 레티클 영역 내에 설치하는 것이 생각되지만, 상술한 시험 방법에 의하면, 레티클 단위로 배치된 반도체 소자에서 레티클 영역 내의 동일한 위치에 배치된 반도체 소자는 동종의 반도체 소자이므로, 상술한 시험 방법에 의해 복수의 레티클 영역에 걸쳐 복수의 반도체 소자에 대하여 동시에 시험을 행할 수 있다.
이러한 시험 방법에서는, 제 1 레티클 영역과 다른(제 2) 레티클 영역에서 대응하는 위치에 있는 반도체 소자에 대하여 동시에 전기적인 콘택트를 취해 시험을 행한다.
전기적인 콘택트를 실현하기 위하여 소위 프로버가 사용되지만, 복수의 레티클 영역에서의 대응하는 반도체 소자에 대하여 동시에 콘택트를 취할 경우에는, 미리 레티클 영역의 치수를 고려하고, 동시에 시험되는 복수개의 피시험 반도체 소자에 대응하여 프로버의 프로브(촉침)를 배치해 둠으로써, 상기 프로버와 함께 이동함으로써 다음 피시험 반도체 소자군에 대응하는 위치로 일괄하여 이동시킬 수 있다.
이러한 시험 방법은 레티클이 정확하게 이동하여 레티클에 의한 복수의 노광 프린트 영역의 위치 정확도가 양호하게 행해지는 것이 전제가 되지만, 어떤 이유로 레티클의 이동 정확도가 악화하여 노광 프린트 영역의 위치 정확도가 악화된 경우를 상정하면, 프로브 위치를 보정할 필요가 있어진다.
즉, 하나의 레티클 영역 내에 형성되는 반도체 소자의 위치 관계는 변화되지 않지만, 동시에 시험되는 다른 레티클 영역에 있는 반도체 소자 사이의 상대적 위치가 변화되어 버릴 우려가 있다. 이와 같이, 동시에 시험되는 반도체 소자를 포함하는 레티클 영역들의 상대적 위치의 변화는 대응하는 반도체 소자들의 상대 위치 변화와 동등해진다.
여기에서, 상기 레티클 영역간의 위치 정확도를 감시 또는 검지하여 레티클 영역 상호간의 위치 정확도가 악화했을 때에는 프로브의 위치를 보정하는 것이 바람직하다.
프로브의 위치 보정은 예를 들면 제 1 레티클 영역에 형성된 반도체 소자에 대응하는 프로브를 규준으로 하여, 다른(제 2) 레티클 영역에 형성된 반도체 소자의 위치를 상기 레티클 영역의 위치 어긋남에 대응하여 보정함으로써 이루어진다.
도 7은 다른 레티클 영역에 형성된 2개의 반도체 소자를 동시에 시험할 수 있는 프로버의 일례를 나타내는 단면도이다. 도 8은 도 7에 나타낸 프로브 카드의 XYθ이동 기구의 평면도이다.
도 8에 나타낸 프로버는 2개의 프로브 카드(52-1, 52-2)를 갖고 있고, 각각의 프로브 카드(52-1, 52-2)는 하나의 반도체 소자의 전극에 콘택트하기 위한 프로브(촉침)(54)를 갖는다. 프로브(54)의 선단은 반도체 기판에 형성된 반도체 소자 가 대응하는 전극에 접촉하도록 배치되어 있다.
프로브 카드(52-1)는 기판(56)에 고정되어 있고, 한편 프로브 카드(52-2)는 기판(56)에 대하여 매우 조금 이동 가능하게 지지되어 있다.
즉, 프로브 카드(52-2)는 프로브 하우징(58)에 장착된 XYθ이동 기구(60)의 이동축(62)에 고정되고, XYθ이동 기구(60)를 구동함으로써 기판(56)에 대하여 매우 조금 이동시킬 수 있다. 다른 한쪽의 프로브 카드(52-1)는 기판(56)에 고정되어 있으므로, 결과적으로 프로브 카드(52-2)는 프로브 카드(52-1)에 대하여 매우 조금 이동 가능하다. 프로브 카드(52-2)를 이동 가능하게 하기 위하여, 프로브 카드(52-2)와 기판(56) 사이는 플렉시블한 기판간 배선(59)에 의해 접속되어 있다.
XYθ이동 기구(60)는 이동축(62)을 반도체 기판의 주면에 평행한 방향인 X방향, Y방향으로 매우 조금 이동 가능하고, 또한 XY면 내에서 θ방향으로 매우 조금 회전 가능하다.
XYθ이동 기구(60)는 도 8에 나타낸 바와 같이, 이동축(62)을 구동하기 위하여 전왜(電歪) 소자 또는 자왜(磁歪) 소자와 같은 마이크로 액추에이터(64-1, 64-2, 64-3, 64-4)를 갖는다. 마이크로 액추에이터(64-1)는 구동축(62)을 X축 방향으로 매우 조금 이동시킴으로써, 프로브 카드(52-2)를 X축 방향으로 매우 조금 이동시킨다. 마이크로 액추에이터(64-2)는 구동축(62)을 Y축 방향으로 매우 조금 이동시킴으로써, 프로브 카드(52-2)를 Y축 방향으로 매우 조금 이동시킨다. 마이크로 액추에이터(64-3, 64-4)는 구동축(62)으로부터 직경 방향으로 돌출한 핀(62a)을 압압함으로써 구동축(62)을 θ방향으로 회전시켜 프로브 카드(52-2)를 θ방향으로 매 우 조금 이동시킨다.
도 7 및 도 8에 나타낸 프로버에 의하면, 제 1 레티클 영역에 형성된 반도체 소자에 콘택트하는 프로브 카드(52-1)에 대하여 다른(제 2) 레티클 영역에 형성된 반도체 소자에 콘택트하는 프로브 카드(52-2)의 위치를 보정할 수 있고, 프로브 카드(52-1, 52-2)의 양쪽을 시험해야 할 복수의 반도체 소자에 대하여 정확도 좋게 위치 결정할 수 있다.
또한, 도 7에는 나타내지 않았지만, 반도체 기판은 XY방향으로 이동하는 스테이지 상에 배치되고, 반도체 기판을 XY방향으로 순차적으로 이동하여 시험해야 할 반도체 소자를 프로브 카드(51-1, 52-2)의 바로 아래로 이동시킴으로써, 반도체 기판 상의 반도체 소자에 대하여 순차적으로 시험을 행한다.
이상과 같이, 본 실시예에 의하면, 복수의 노광 프린트 영역 각각에서 대응하는 위치에 있는 복수의 반도체 소자에 동시에 전기적 접촉을 행하고, 전기적인 접촉을 행한 복수의 반도체 소자를 동시에 시험하게 된다. 또한, 복수의 반도체 소자에 동시에 전기적 접촉을 행할 때에, 적어도 하나의 반도체 소자에 대하여 접촉을 행하는 위치를 노광 프린트 영역간의 위치 오차에 기초하여 보정한다.
이상과 같이, 본 발명에 의한 반도체 장치의 제조 방법에서 형성한 반도체 기판은 하나의 레티클 영역(노광 프린트 영역) 내에서 인접하는 반도체 소자의 상호 간격은 상기 반도체 기판을 절단할 수 있는 최소의 폭(제 1 스크라이브 라인 폭)으로 선택되어 있고, 인접하는 레티클 영역간에 형성되는 제 2 스크라이브 라인의 폭이 상기 제 1 스크라이브 라인 폭에 비해서 크게 되어 있다.
따라서, 상기 반도체 기판에 형성되는 반도체 소자의 수를 상기 종래법에 비하여 더욱 많이 얻을 수 있다.
또한, 본 발명에 의한 반도체 장치의 시험 방법에 의하면, 폭이 넓은 스크라이브 라인을 끼워 배열하는 복수개의 레티클 영역에서 대응하는 위치에 있는 반도체 소자를 동시에 시험한다.
즉, 반도체 기판 상에 있고, 스크라이브 라인 폭이 다른 상태에 있어도 복수의 레티클 영역간에서 대응하는 위치에 있는 복수의 반도체 소자에 대하여 동시에 콘택트하여 동시에 시험을 행할 수 있다.
상술한 바와 같이, 본 발명에 의하면, 하나의 레티클 영역에 형성되는 복수의 반도체 소자의 상호간은 필요 최소한의 두께(폭)의 다이싱 블레이드를 사용하여 제 1 스크라이브 라인을 따라 반도체 기판을 절단한다. 따라서, 다이싱에 필요한 (절단으로 깎아냄) 반도체 기판의 면적이 감소하여 그 만큼 한 장의 반도체 기판에서 반도체 소자를 형성할 수 있는 면적이 증대한다.
즉, 하나의 레티클 영역 내에 형성되는 반도체 소자의 수가 증대하고, 결과적으로 한 장의 반도체 기판에서 형성되는 반도체 소자의 수를 증가시킬 수 있다.
또한, 본 발명에 의한 반도체 장치의 시험 방법에 의하면, 다른 노광 프린트 영역에서 대응하는 위치에 있는 복수개의 반도체 소자를 동시에 시험할 수 있으므로, 스크라이브 라인 폭이 다르더라도 상기 복수의 반도체 소자에 대하여 동시에 전기적 접촉을 행하여 동시에 시험을 행할 수 있다.

Claims (10)

  1. 복수개의 반도체 소자 영역을 포함하는 단위 노광 프린트 영역이 복수 형성되어 복수의 반도체 소자 영역이 형성된 반도체 기판으로서,
    상기 단위 노광 프린트 영역 내에 형성된 반도체 소자 영역간의 제 1 스크라이브 라인(scribe line)의 폭과, 인접하는 상기 단위 노광 프린트 영역간에서의 제 2 스크라이브 라인의 폭이 다른 것을 특징으로 하는 반도체 기판.
  2. 제 1 항에 있어서,
    상기 제 1 스크라이브 라인의 폭은 상기 반도체 기판을 절단할 수 있는 최소의 폭인 것을 특징으로 하는 반도체 기판.
  3. 제 1 항에 있어서,
    상기 제 1 스크라이브 라인의 폭은 상기 제 2 스크라이브 라인의 폭보다도 좁은 것을 특징으로 하는 반도체 기판.
  4. 제 1 항에 있어서,
    상기 제 1 스크라이브 라인의 폭은 상기 반도체 기판의 두께에 기초하여 결정된 폭인 것을 특징으로 하는 반도체 기판.
  5. 제 1 항에 있어서,
    상기 노광 프린트 영역 내에 상기 제 1 스크라이브 라인이 복수개 연장되고, 상기 복수개의 제 1 스크라이브 라인의 폭은 각각 다른 것을 특징으로 하는 반도체 기판.
  6. 제 1 항에 있어서,
    상기 제 2 스크라이브 라인 상에 얼라인먼트 마크가 배치된 것을 특징으로 하는 반도체 기판.
  7. 제 1 스크라이브 라인에 의해 분리된 복수의 반도체 소자에 대응하는 패턴을 갖는 레티클을 사용하여, 반도체 기판 상에 제 1 노광 프린트 영역을 형성하는 제 1 노광 프린트 공정과,
    상기 레티클 및 상기 반도체 기판을 상대적으로 이동하여, 상기 제 1 노광 프린트 영역과의 경계에 상기 제 1 스크라이브 라인보다도 큰 폭을 갖는 제 2 스크라이브 라인이 연장되도록 제 2 노광 프린트 영역을 형성하는 제 2 노광 프린트 공정과,
    상기 반도체 기판을 상기 제 1 스크라이브 라인 및 상기 제 2 스크라이브 라인을 따라 절단 분리하여 반도체 소자를 개편화(個片化)하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 7 항에 있어서,
    상기 제 1 스크라이브 라인의 폭을, 상기 반도체 기판을 절단할 수 있는 최소의 폭으로 설정하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 반도체 기판에 복수개의 반도체 소자 영역을 포함하는 단위 노광 프린트 영역이 복수 형성되어 복수개의 반도체 소자 영역이 형성된 반도체 장치의 시험 방법으로서,
    제 1 스크라이브 라인에 의해 분리된 복수의 반도체 소자에 대응하는 패턴을 갖는 레티클을 사용하여, 반도체 기판 상에 형성된 제 1 단위 노광 프린트 영역과, 상기 제 1 노광 프린트 영역과의 경계에 상기 제 1 스크라이브 라인의 폭과 다른 폭을 갖는 제 2 스크라이브 라인이 연장되도록 형성된 제 2 단위 노광 프린트 영역 사이에서 대응하는 위치에 있는 반도체 소자 영역에 대하여 동시에 시험을 행하는 것을 특징으로 하는 반도체 장치의 시험 방법.
  10. 제 9 항에 있어서,
    제 2 프린트 영역 내의 반도체 소자에 대하여 접촉을 행하는 위치를 상기 제 1 프린트 영역과 제 2 프린트 영역의 위치의 오차에 기초하여 보정하는 것을 특징으로 하는 반도체 장치의 시험 방법.
KR1020050017759A 2004-11-11 2005-03-03 반도체 기판, 반도체 장치의 제조 방법 및 반도체 장치의시험 방법 KR100662833B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004328061A JP2006140294A (ja) 2004-11-11 2004-11-11 半導体基板、半導体装置の製造方法及び半導体装置の試験方法
JPJP-P-2004-00328061 2004-11-11

Publications (2)

Publication Number Publication Date
KR20060044292A KR20060044292A (ko) 2006-05-16
KR100662833B1 true KR100662833B1 (ko) 2006-12-28

Family

ID=36315478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050017759A KR100662833B1 (ko) 2004-11-11 2005-03-03 반도체 기판, 반도체 장치의 제조 방법 및 반도체 장치의시험 방법

Country Status (5)

Country Link
US (2) US20060097356A1 (ko)
JP (1) JP2006140294A (ko)
KR (1) KR100662833B1 (ko)
CN (1) CN100580884C (ko)
TW (1) TWI261874B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4377300B2 (ja) * 2004-06-22 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体ウエハおよび半導体装置の製造方法
TWI385772B (zh) * 2007-03-30 2013-02-11 Ngk Spark Plug Co 配線基板的製造方法
US8723332B2 (en) * 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
US7879537B1 (en) * 2007-08-27 2011-02-01 Cadence Design Systems, Inc. Reticle and technique for multiple and single patterning
WO2009035849A2 (en) 2007-09-10 2009-03-19 Vertical Circuits, Inc. Semiconductor die mount by conformal die coating
JP2009216844A (ja) * 2008-03-10 2009-09-24 Seiko Instruments Inc 縮小投影露光装置用レチクルおよびそれを用いた露光方法
JP5763924B2 (ja) 2008-03-12 2015-08-12 インヴェンサス・コーポレーション ダイアセンブリを電気的に相互接続して取り付けられたサポート
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
JP5396835B2 (ja) * 2008-11-28 2014-01-22 富士通セミコンダクター株式会社 レチクルレイアウトデータ作成方法及びレチクルレイアウトデータ作成装置
KR101715426B1 (ko) 2009-06-26 2017-03-10 인벤사스 코포레이션 지그재그 구조로 적층된 다이용 전기 인터커넥트
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
KR101102001B1 (ko) * 2010-03-26 2012-01-02 주식회사 하이닉스반도체 웨이퍼 형성 방법
CN103367324A (zh) * 2012-04-01 2013-10-23 上海华虹Nec电子有限公司 用于半导体芯片的切割道
JP6013894B2 (ja) * 2012-12-12 2016-10-25 株式会社ディスコ レーザー加工装置
JP6248401B2 (ja) * 2013-03-19 2017-12-20 富士電機株式会社 半導体装置の製造方法およびそれに用いられる露光マスク
JP6184855B2 (ja) * 2013-12-16 2017-08-23 株式会社ディスコ パッケージ基板の分割方法
CN105448649B (zh) * 2014-08-07 2018-03-23 无锡华润上华科技有限公司 一种曝光单元的排布方法
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
CN113078072B (zh) * 2021-04-12 2023-04-07 长春光华微电子设备工程中心有限公司 一种探针检测方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL177866C (nl) * 1976-11-30 1985-12-02 Mitsubishi Electric Corp Werkwijze voor het vervaardigen van afzonderlijke halfgeleiderelementen, waarbij in een schijfvormig lichaam van halfgeleidermateriaal gevormde halfgeleiderelementen van elkaar worden gescheiden door het schijfvormige lichaam te breken.
GB2331408B (en) * 1997-11-18 2001-08-29 Samsung Electronics Co Ltd Probe card for testing integrated circuit chips
JP2000124158A (ja) * 1998-10-13 2000-04-28 Mitsubishi Electric Corp 半導体ウェハ及び半導体装置
US6844218B2 (en) * 2001-12-27 2005-01-18 Texas Instruments Incorporated Semiconductor wafer with grouped integrated circuit die having inter-die connections for group testing
TW529097B (en) * 2002-01-28 2003-04-21 Amic Technology Taiwan Inc Scribe lines for increasing wafer utilizable area
US6570263B1 (en) * 2002-06-06 2003-05-27 Vate Technology Co., Ltd. Structure of plated wire of fiducial marks for die-dicing package

Also Published As

Publication number Publication date
JP2006140294A (ja) 2006-06-01
CN100580884C (zh) 2010-01-13
US20060097356A1 (en) 2006-05-11
TW200616059A (en) 2006-05-16
TWI261874B (en) 2006-09-11
CN1773679A (zh) 2006-05-17
KR20060044292A (ko) 2006-05-16
US20080227226A1 (en) 2008-09-18

Similar Documents

Publication Publication Date Title
KR100662833B1 (ko) 반도체 기판, 반도체 장치의 제조 방법 및 반도체 장치의시험 방법
EP1162507B1 (en) Alignment method, overlay deviation inspection method and photomask
US5786267A (en) Method of making a semiconductor wafer with alignment marks
US5051807A (en) Integrated semiconductor structure with incorporated alignment markings
KR100576675B1 (ko) 반도체 웨이퍼 및 반도체 디바이스 제조 방법
US20070184634A1 (en) Method of manufacturing a semiconductor device
US7288848B2 (en) Overlay mark for measuring and correcting alignment errors
US7880273B2 (en) Method of manufacturing semiconductor device from semiconductor wafer
US7348109B2 (en) Reticle, semiconductor die and method of manufacturing semiconductor device
US7951512B2 (en) Reticle for projection exposure apparatus and exposure method using the same
JPH08274004A (ja) 半導体装置
KR20010083217A (ko) 얼라인먼트 마크 세트 및 얼라인먼트 정밀도 계측 방법
US20040219443A1 (en) Method for wafer dicing
EP2168155B1 (en) Integrated circuits on a wafer and methods for manufacturing integrated circuits
EP2168156B1 (en) Integrated circuits on a wafer and methods for manufacturing integrated circuits
CN113515018B (zh) 一种60μm划片槽的对位标记设计方法
CN110727169B (zh) 一种掩模装置、曝光设备及曝光方法
US6762432B2 (en) Electrical field alignment vernier
CN116454070B (zh) 半导体测试结构和半导体器件
EP0631316A2 (en) Semiconductor device comprising an alignment mark, method of manufacturing the same and aligning method
CN116266550A (zh) 用于基于衍射的叠加测量的设备及方法
JP4845005B2 (ja) 半導体装置及びその製造方法
WO2009007931A1 (en) Wafer, reticle and method for manufacturing integrated circuits on a wafer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091210

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee