JP2840775B2

JP2840775B2 - 露光位置合せ方法

Info

Publication number: JP2840775B2
Application number: JP1290923A
Authority: JP
Inventors: 哲也北川
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1989-11-08
Filing date: 1989-11-08
Publication date: 1998-12-24
Anticipated expiration: 2013-12-24
Also published as: JPH03151626A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、各種半導体装置、例えばゲートアレイの製
造過程で用いられる複数のリソグラフィ加工での露光パ
ターン（露光マスク）の位置合せ方法、すなわち露光位
置合せ方法に係わる。

〔発明の概要〕

本発明は、各種半導体装置の製造過程で用いられる複
数のリソグラフィ工程での露光パターンの位置合せを行
なう露光位置合せ方法に係わり、その半導体装置の製造
工程における第１の工程で作られる第１のシングルマー
クの配列と、第２の工程で作られる第２のシングルマー
クの配列とを並置して設け、第１及び第２のシングルマ
ークの両配列に差し渡り、第１のシングルマークの所要
数と第２のシングルマークの所要数とを１のマルチマー
クとして用いて、このマルチマークにマーク検出線照射
によって位置検出を行って第３の工程における露光パタ
ーンの位置合せをなすものであり、そのマルチマークと
して組合せ用いる第１及び第２のシングルマークは、第
３の工程における位置合せのそれぞれ第１及び第２の工
程による加工部に対する位置合せ精度の重みに対応した
数の組合せに選定することにより、上述の第１及び第２
の工程後の第３の工程におけるリソグラフィ工程の露光
の位置合せを第１の工程による加工部と第２の工程によ
る加工部に対しての、要求される精度の重みに対応した
高い精度に行なうことができるようにする。

〔従来の技術〕

半導体装置を製造する場合、微細パターンの形成の組
合せによって目的とする半導体装置を得ること一般的で
あり、各微細パターンの製造工程においては、それぞれ
フォトリソグラフィが適用されることから、各種半導体
装置の製造においては、複数のフォトリソグラフィ工程
を行なう。この場合、そのフォトリソグラフィ工程は先
に形成したパターンと相対的に所定の位置を保持して形
成することが必要であることから、フォトリソグラフィ
における露光パターンの位置合せの精度が重要となる。

フォトリソグラフィ工程においては、半導体ウェファ
上に塗布したフォトレジストに対して所定のパターンの
露光を行ない、その後これを現像して所定のパターンの
フォトレジスト膜を形成し、これを例えばエッチングレ
ジストとして選択的エッチングを行ってゲート電極のパ
ターン化、絶縁層に対する電極ないしは配線のコンタク
ト窓の穿設、不純物導入マスクの形成などを行なうとい
う方法がとられる。

第８図はこのフォトレジストに対する露光処理を行な
う縮小投影露光装置の略線的構成図を示し、この場合互
いに直交するＸ方向及びＹ方向に移動し得るステージ
（１）上に半導体ウェファ（２）が載置され、これに対
して投影レンズ系（３）を介して露光パターンいわゆる
レチクルが配置される。ステージ（１）は、露光処理に
先立って露光ターン（４）との相対的位置関係が所定の
基準位置となるようにＸ及び方向に関して移動調整され
る。この状態で露光光源からの光Ｌ露光パターン（４）
を介してウェファ（２）上に形成したフォトレジストに
対して照射露光処理が行われる。この露光処理は、ステ
ージ（１）を順次Ｘ方向及びＹ方向にステップ移動して
ウェファ（２）上に縦横にそれぞれに配列される半導体
装置のチップ形成部（５）に対して繰返し行なわれる。

例えば、MOS（絶縁ゲート型電界効果トランジスタ）
によるメモリ素子を形成する場合について第３図の平面
図と、第４図に示した第３図のＡ−Ａ線上の断面図とを
参照して説明すると、この場合半導体ウェファ（２）の
MOS素子の形成部、すなわち活性領域（10）以外のいわ
ゆるフィールド部（11）に第３図において斜線を付して
示すように例えば局部的熱酸化によって形成した厚い酸
化膜より成る表面絶縁層（12）が形成される。そして活
性領域（10）上には例えばゲート絶縁膜を構成する薄い
SiO₂絶縁膜（13）が熱酸化等によって形成され、この絶
縁膜（13）上に活性領域（10）上を横切って、例えば多
結晶シリコンより成るゲート電極（14）が、被着形成さ
れる。

また、活性領域（10）上のゲート電極（14）を挟んで
その両側、すなわちソース及びドレイン領域となる部分
上に、ソース及びドレインの各電極ないしは配線層をオ
ーミックにコンタクトするためのコンタクト窓（15）が
絶縁膜（13）に穿設される。

このような半導体装置を構成する場合、まず表面絶縁
層（12）を活性領域（10）以外のフィールド部（11）に
形成するには、活性領域（10）上に耐酸化マスク例えば
Si₃N₄マスクを選択的に形成する。すなわち先ず耐酸化
マスクを全面的に形成し、第１のフォトリソグラフィに
よる選択的エッチングによってその耐酸化マスクのパタ
ーン化が行なわれ、これによって覆われた部分以外を例
えば熱酸化するいわゆるLOCOSによって表面絶縁層（1
2）の形成が行なわれる。次にゲート電極（14）の形成
にあたっては、例えば多結晶シリコン層を全面的に形成
し、不要部分を第２のフォトリソグラフィの適用による
選択的エッチングによって除去してゲート電極（14）を
形成する。さらにまた、活性領域（10）上に形成された
薄い絶縁膜（13）対するコンタクト窓（15）の穿設も第
３のフォトリソグラフィ工程によって選択的エッチング
によって行なわれる。このように繰返しフォトリソグラ
フィによる微細パターンの形成が行なわれるものである
が、例えば第２のフォトリソグラフィ工程によるゲート
電極（14）の形成にあたっては、先に形成した表面絶縁
層（12）のパターンを基準にして第８図で説明した露光
パターン（４）のウェファ（２）に対する相対的位置合
せを必要とし、また、コンタクト窓（15）の形成にあた
っては表面絶縁層（12）とゲート電極（14）の両者との
位置関係においてその位置合せを行なうことが必要とな
る。

この各工程の露光パターン（４）の位置合せは、通常
第５図に示すようにウェファ（２）上のそれぞれ半導体
装置が形成されるべき縦横に配列されて最終的に分断さ
れるチップ形成部（５）間のその分断線、いわゆるスク
ライブライン（16）すなわちウェファ（２）の実質的に
無効部分となる部分に、第６図に更にその要部を拡大し
て示すように、露光パターンの位置合せのための第１の
マーク（17）を例えば表面絶縁層（12）のパターン形成
の第１のフォトリソグラフィ工程と同時に形成する。こ
の第１のマーク（17）は、例えば第６図に示すようにＹ
方向及びＸ方向に沿う各スクライブライン上に、それぞ
れ形成される。これら第１のマーク（17）は、例えば第
７図Ａに示すように、凹部または凸部によるマークパタ
ーン（19）が例えば方向（またはＸ方向）に複数（図示
の例では７個）配列されて成るシングルマーク（20）が
Ｘ方向に複数列（図示の例では４列）に配列されて成る
マルチマークよりなる。

そして第２のフォトリソグラフィ工程の露光パターン
合せにおいては、第１のマーク（17）にマーク検出線例
えばレーザー光例えば第６図中矢印ａで示すＸ方向（ま
たはＹ）方向に照射スキャンして回折光によって第７図
Ｂに示すようなシングルマーク（20）の配列数に対応す
る信号ピーク数と信号関係を有する電機信号を取り出
し、この電気信号のピーク位置a,b.c,dの平均化によっ
てＸ方向（またはＹ方向）の位置検出を行ない、これに
よって第８図におけるウェファ（２）と露光パターン
（４）との相対的位置関係をＸ及びＹ方向に関してそれ
ぞれ調整してゲート電極（14）の形成における第２のフ
ォトリソグラフィ工程の露光位置合せ、すなわち露光パ
ターン（４）の位置合せを行なう。

そして、この第２のフォトリソグラフィ工程におい
て、これと同時に第６図に示すようにＸ方向及びＹ方向
のスクライブライン（16）上に、それぞれ第２のマーク
（18）を、第７図で説明したと同様のパターンに形成
し、同様の方法によってＸ及びＹ方向の位置検出を行っ
てこれによって第３のフォトリソグラフィ工程、例えば
コンタクト窓（15）の穿設のための作業を行なう。

〔発明が解決しようとする課題〕

ところが、上述した方法による場合、第２のフォトリ
ソグラフィ工程での第１のマーク（17）を用いた露光タ
ーンノ位置合せのＸ及びＹの各方向の位置ずれ量をａと
し、また第３のフォトリソグラフィ工程での第２のフォ
トリソグラフィ工程によって形成した第２のマーク（1
8）を用いたマスク合せの同様の位置ずれ量を例えば上
述の位置ずれ量とほぼ同等のａであるとすると、第３の
工程によって形成したコンタクト窓（15）の、表面絶縁
層（12）に対するＸ及びＹの各位置合せのずれのそれぞ
れの平均は、となる。

これに対し、本出願人は先にこのような第１及び第２
の工程に対する第３の工程のフォトリソグラフィ工程に
おける位置合せの精度を前記（１）式のより減少させることのできる露光位置合せ方法を特願昭
63−303656号で提案した。この発明は、例えば第９図Ａ
にそのマークの平面図を示し、第９図Ｂにその断面図を
示すように、半導体装置の製造工程における第１の工程
で作られる第１のシングルマーク（31）と第２の工程で
作られる第２のシングルマーク（32）とを同一組のマル
チマーク（30）として形成するものであり、このマルチ
マーク（30）に対してマーク検出線、例えばレーザー光
照射によって位置検出を行って、第３の工程の露光パタ
ーンの位置合せを行なうものである。

この場合においてもマルチマーク（30）に対する検出
線の照射すなわちスキャンによる例えばその回折光によ
って第１及び第２のシングルマーク（31）及び（32）の
両者の総本数（第９図の例では４本）に応じた第９図Ｃ
に示す信号ピークが得られ、これらの位置を平均化する
ことによって第１及び第２の工程によって形成される微
細パターンに対してある精度を持ったアライメントが可
能となる。すなわち、この発明によれば、第３のフォト
リソグラフィ工程で、第１及び第２のフォトリソグラフ
ィ工程でそれぞれ形成したシングルマーク（31）及び
（32）に対して同時にその位置合せを行なうので従来の
ように各工程で、それぞれの前段工程で形成したマーク
によって順次位置合せを行って行く場合の位置ずれの併
せ効果を回避でき高精度化をはかることができるもので
ある。

しかしながらこの場合、第３の工程における第１及び
第２の工程に対する精度の重みは、マーク（31）及び
（32）の形成時に決定された例えば同時とされる。

本発明は、この第３の工程における位置合せを、第１
及び第２の工程による加工部、例えば上述したゲート電
極のパターン化、絶縁総のコンタクト窓の穿設、更に目
的とする半導体装置によっては、不純物のイオン注入
部、不純物拡散領域等の各工程部に対し、マークの形成
後においてその精度の重みを選定することができるよう
にする。

〔課題を解決するための手段〕

本発明は、例えば第１図Ａにマークの配置パターン図
を示し、第１図Ｂにその断面図を示すように、半導体装
置の製造工程における第１の工程で作られる第１のシン
グルマーク（31）の配列と、第２の工程で作られる第２
のシングルマーク（32）の配列とを並置して設け、各第
１のシングルマーク（31）（（31₁）（31₂）（31₃）‥
‥及び各第２のシングルマーク（32）（（32₁）（32₂）
（32₃）‥‥）の両配列に差し渡り、所要数n₁の第１の
シングルマーク（31）と、所要数n₂の第２のシングルマ
ークとを、１のマルチマーク（30）として用いて、この
マルチマーク（30）にマーク検出線を照射することによ
って位置検出を行って第３の工程における露光パターン
位置合せをなし、マルチマーク（30）として組合せ用い
る第１及び第２のシングルマーク（31）及び（32）の数
n₁及びn₂は、第３の工程における位置合せのそれぞれ第
１及び第２の工程による加工部に対する位置合せ精度の
重みに対応した数の組合せに選定する。

〔作用〕今、第３の工程の、第１の工程による加工部に対する
精度と、第２の工程による加工部の精度の重みが異な
り、例えば、第１の工程による加工部に対する精度に比
し、第２の工程による加工部に対する精度の方が高い精
度を必要とし、両者の精度の重みがa:bである場、第１
図Ａに示すように、第１及び第２のマルチマーク（31）
及び（32）の配列部に差し渡ってそれぞれ隣り合う第１
のマルチマーク（31）と、これに隣り合う第２のマルチ
マーク（32）の各n₁本及びn₂本がn₁:n₂＝a:bとなる本数
の組合せによってこれらに検出線の照射すなわちスキャ
ンを行ない、その回折光によって、マルチマーク（30）
の第１及び第２のシングルマーク（31）及び（32）の両
者の総本数n₁＋n₂（第１図の例では４本）に応じた第１
図Ｃに示す信号ピークが得られ、これらの位置を平均化
することによって第１及び第２の工程によって形成され
る微細パターンに対してその重みを考慮した精度を持っ
たアライメントが可能となる。すなわち、本発明によれ
ば、第３のフォトリソグラフィ工程で、第１及び第２の
フォトリソグラフィ工程でそれぞれ形成したシングルマ
ーク（31）及び（32）に対して同時にその位置合せを行
なうので従来のように各工程で、それぞれの前段工程で
形成したマークによって順次位置合せを行って行く場合
の位置ずれの併せ効果を回避できしかも、第３の工程の
第１及び第２の工程に対する精度の重みを含んだ高精度
化をはかることができる。

〔実施例〕

第１図を参照して本発明の一例を第３図及び第４図で
説明したMOS素子を有する半導体装置を得る場合につい
て説明する。

この場合、露光装置としては、１層（１レーヤー）の
マークのみを検出できる例えばニコン製のステッパー
（NSR）を用いる場合である。

この場合、第１のフォトリソグラフィ工程を伴う第１
の工程、すなわち表面絶縁層（12）を形成するいわゆる
LOCOS工程においてこれと同時に例えば第２図Ａに示す
ように、Ｘ及びＹ方向に沿うスクライブライン（16）上
にそれぞれ、第１図Ａにその平面的配置を示し、第１図
Ｂに第１図ＡのＢ−Ｂ線上の断面図を示すように凸部に
よる第１のマークパターン（33）を上述の絶縁層（12）
によって複数個（図示の例では７個）配列形成した第１
のシングルマーク（31）を複数本（図示の例では４本）
形成する。この場合、Ｘ方向のスクライブリン（16）上
においては、各シングルマーク（31）（（31₁）（31₂）
（31₃）（31₄）‥‥）を形成する図においては各７個の
マークパターン（33）がＹ方向に沿って配列され、Ｙ方
向のスクライブライン（17）上においてはＸ方向に沿っ
て配列されるように形成する。

次に第２の工程すなわち、第３図及び第４図で示した
ゲート電極（14）の形成を行なう。

すなわち、ゲート電極（14）を構成する例えば多結晶
シリコンの全面的CVD（科学的気相成長）法と、これの
上に全面的にフォトレジストを塗布する工程とを経てこ
のフォトレジスト層に対する第８図で示した装置による
パターン露光を行なう。この場合、上述した第１の工程
で形成した複数のシングルマーク（31）にマーク検出
線、例えばレーザー光をＸ及びＹ方向に照射スキャン
し、その回折光を光−電機変換検出装置によって検出し
て第８図で説明したと同様にNSR装置によって、第６図
及び第７図で説明したと同様の作業によって位置検出
と、これによる露光パターン（４）とステージ（１）
（ウェファ（２））のＸ及びＹ方向に関する位置合せを
行って、フォトレジスト層に対する露光処理を行なう。
そしてフォトレジスト層の現像を行ってこれをパターン
化し、これをエッチングレジストとして用いて多結晶シ
リコン層に対する選択的ウェットエッチング或いはドラ
イエッチングを行って所要のパターンとされたゲート電
極（14）を形成する。そして、この場合このゲート電極
（14）の形成と同時に例えば第１図Ａ及びＢと第２図Ｂ
に示すように、多結晶シリコンの被着による凹部による
第２のマークパターン（34）をそれぞれ複数個（図示の
例では７個）配列形成した第２のシングルマーク（32）
を複数本（図示の例では４本）のシングルマーク（3
2₁）（32₂）（32₃）（32₄）を形成する。そして、この
場合第１及び第２のシングルマーク（31）及び（32）が
１レーヤーマークとして並置してこれらマーク（31）及
び（32）の組合せによる各１組のマークをそれぞれＸ及
びＹ方向のスクライブライン（16）上に形成する。

次に第３図の工程すなわち第３図及び第４図で示した
コンタクト窓（15）の穿設を行なう。このため、第１図
Ｂに示すようにフォトレジスト層（35）を例えば層間膜
（36）を介して塗布する。その後、Ｘ及びＹ方向の各ス
クライブライン（16）上のマークに対して相対的にマー
ク検出線のレーザー光の照射スキャンをＸ方向及びＹ方
向にそれぞれ行なうものであるが、このときＸ及びＹ方
向の各スクライブライン（16）上において、それぞれ第
１及び第２のシングルマーク（31）及び（32）のうちか
ら、それぞれn₁本及びn₂本の隣り合うシングルマークに
よってそれぞれ１組のマルチマーク（30）として、これ
らn₁本及びn₂本に関してのみ、マーク検出線のレーザー
光の照射スキャンをＸ方向及びＹ方向に行って、その回
折光を光−電機変換検出装置によって電機信号としてと
り出す。すなわち、マルチマーク（30）として例えば４
本のシングルマークを用いる場合について説明すると、
第３の工程が第１の工程に対してのみ位置合せ精度を必
要とするとき、つまりその第１及び第２の工程に対する
精度の重みが1:0のときは、４本の第１のシングルマー
ク（31₁）〜（31₄）のみを、それぞれＸ方向及びＹ方向
の各１組のマルチマーク（30₁）としてこれらマーク（3
1₁）〜（31₄）のみにマーク検出線のスキャンを行って
その位置合せを行なう。同様の精度の重みの比を3:1と
するときはn₁＝3,n₂＝１として隣り合う例えば３本の第
１のシングルマーク（31₂）（31₃）（31₄）と更にそれ
に隣り合う１本の第２のシングルマーク（32₁）を１組
のマルチマーク（30₂）として同様の位置合せを行な
う。同様に第１図Ａで示す各組合せによるマルチマーク
（30₃）（30₄）、更に全体として４本のマルチマークに
限らず任意の本数及び組合せによってマルチマーク（3
0）とする。

このようにしてＸ方向及びＹ方向に関してれぞれ第１
図Ｃに示すように複数個（図示の例では４個）のピーク
を有する信号波形を得る。したがってそのピーク位置を
平均化することによってＸ及びＹについての位置検出を
行ない、前述した第８図における同様にNSR装置におい
て露光パターン（４）とウェファ（１）の相対的位置合
せを行って、フォトレジスト層（35）に対する露光処理
を行なう。その後はフォトレジスト層（35）の現像処理
を行ない、これをエッチングレジストとしてウェットエ
ッチング或いはRIE（反応性イオンエッチング）等のド
ライエッチングによる選択的エッチングを行って第３図
及び第４図で説明した絶縁膜（３）に対するコンタクト
窓（15）の穿設を行なう。

ここに上述のシングルマーク（31）及び（32）の第１
及び第２のマークパターン（33）及び（34）は例えば各
辺を4mm程度とする正方形パターンとすることができ、
各シングルマーク（31），（32）のピッチは20μｍ程度
に選定し得るものであり、マーク検出線としては例えば
633nmのレーザー光による。

このようなマルチマーク（30）によって得た位置検出
信号は、第１図Ｃに示すように、第１のシングルマーク
（31）と第２のシングルマーク（32）とで、ピークのレ
ベルに相違が出てくるが、これは、信号処理等によって
何ら支障を来すことなく位置検出を行なうことができ
る。

なお、上述した例では第２の工程で、マルチマーク
（30）の一部となるシングルマーク（31）を位置合せマ
ークとして用いたが、第１の工程で、これらマーク（3
1）とは別のマークを形成し、これによって第２の工程
の位置合せを行なうようにすることもできる。

また、図示の例では第１及び第２のシングルマーク
（31）及び（32）が４本づつ配列された場合であるが、
互いに異なる本数に形成することもできるなど種々の配
列態様をとることができる。

また、上述した例では、第１〜第３の工程による場合
を説明したが、続いて第４の工程以下を繰返したフォト
リソグラフィ工程が行なわれる場合に本発明を適用する
こともできる。

また、上述した例ではエッチング工程でのフォトリソ
グラフィ工程に適用した場合であるが、各種フォトレジ
ストに対する露光工程に本発明を適用することができ
る。

〔発明の効果〕

上述したように本発明によれば、１レーヤーのマーク
検出による既存の露光装置を用いるにもかかわらず第１
の工程及び第２の工程によって形成される第１及び第２
のシングルマーク（31）及び（32）の組合せによってマ
ルチマーク（30）を形成して、これによって第３の工程
の位置の検出を行なうようにしたことによって、順次第
１の工程及び第２の工程間でのずれ、第２の工程及び第
３の工程間でのずれの積み重ねられる効果を解消でき、
精度の向上をはかることができると共に、マルチマーク
（30）として第１及び第２のシングルマーク（31）及び
（32）の各本数を選定して用いるので各精度の重みを各
マーク（31）及び（32）の形成後に選定することができ
るという実用上大なる便益がある。

【図面の簡単な説明】

第１図は本発明方法の一例の説明に供する図、第２図は
本発明方法の各工程でのマークパターンの平面図、第３
図は本発明によって得ようとする半導体装置の一例の拡
大平面図、第４図はそのＡ−Ａ線上の拡大断面図、第５
図はウェファの平面図、第６図はその要部の拡大図、第
７図は従来の方法の露光マスクの位置合せのための説明
図、第８図は縮小投影露光装置の構成図、第９図は比較
例の説明図である。（２）はウェファ、（10）は活性領域、（12）は表面絶
縁層、（14）はゲート電極、（15）はコンタクト窓、
（31）（（31₁）（31₂）（31₃）‥‥）及び（32）（（3
2₁）（32₂）（32₃）‥‥）は第１及び第２のシングルマ
ーク、（30）（（30₁）（30₂）（30₃）‥‥）はマルチ
マークである。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平２−63113（ＪＰ，Ａ) 特開平１−298718（ＪＰ，Ａ) 特開昭63−316433（ＪＰ，Ａ) 特開昭63−207128（ＪＰ，Ａ) 特開昭62−133566（ＪＰ，Ａ) 特開昭63−116423（ＪＰ，Ａ) 特開昭62−271429（ＪＰ，Ａ) 特開平２−150013（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 21/027

Claims

(57)【特許請求の範囲】

【請求項１】半導体装置の製造工程における第１の工程
で作られる第１のシングルマークの配列と、第２の工程
で作られる第２のシングルマークの配列とを並置して設
け、上記第１及び第２のシングルマークの両配列に差し渡
り、上記第１のシングルマークの所要数と上記第２のシ
ングルマークの所要数とを１のマルチマークとして用い
て、このマルチマークにマーク検出線照射によって位置
検出を行って第３の工程における露光パターンの位置合
せをなし、上記マルチマークとして組合せ用いる上記第１及び第２
のシングルマークは、上記第３の工程における位置合せ
のそれぞれ上記第１及び第２の工程による加工部に対す
る位置合せ精度の重みに対応した数の組合せに選定する
ことを特徴とする露光位置合せ方法。