JPH02150013A - 露光位置合わせ方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、各種半導体装置、例えばゲートアレイの製造
過程で用いられる複数のりソゲラフイエ程での露光パタ
ーン（露光マスク）の位置合わせ方法、すなわち露光位
置合おり法に係わる。

〔発明の概要〕

本発明は、各種半導体装置の製造過程で用いられる複数
のリングラフィ工程での露光パターンの位置合せを行な
う露光位置合せ方法に係わり、その半導体装置の製造工
程における第１の工程で作られる第１のシングルマーク
と、第２の工程で用いられる第２のシングルマークとを
同一組のマルチマークとして形成し、これに対するマー
ク検出線照射によって位置検出を行なうようにうして、
上述の第１及び第２の工程後の第３の工程におけるリソ
グラフィ工程の露光の位置合せを高精度に行なうことが
できるようにする。

〔従来の技術〕

半導体装置を製造する場合、微細パターンの形成の組合
せによって目的とする半導体装置を得ることが一般的で
あり、各微細パターンの製造工程においては、それぞれ
フォトリングラフィが適用されることから、各種半導体
装置の製造においては、複数のフォトリングラフィ工程
を伴なう。この場合、そのフォトリングラフィ工程は先
に形成したパターンと相対的に所定の位置を保持して形
成することが必要であることから、フォトリングラフィ
における露光パターンの位置合せの精度が重要となる。

フォトリングラフィ工程においては、半導体ウェファ上
に塗布したフォトレジストに対して所定のパターンの露
光を行ない、その後これを現像して所定のパターンのフ
ォトレジスト膜を１ｌｆｆｌｔ、、これを例えばエツチ
ングレジストとして選択的エツチングを行なってゲート
電極のパターン化、絶縁層に対する電極ないしは配線の
コンタクト窓の穿設、不純物導入マスクの形成などを行
なうという方法がとられる。

第８図はこのフォトレジストに対する露光処理を行う縮
小投影露光装置の路線的構成図を示し、この場合互いに
直交するＸ方向及びＹ方向に移動し得るステージ（１）
上に半導体ウェファ（２）が載置され、これに対して投
影レンズ系（３）を介して露光パターンいわゆるレチク
ルが配置される。ステージ（１）は、露光処理に先立っ
て露光パターン（４）との相対的位置関係が所定の基準
位置となるようにＸ及びＹ方向に関して移動調整される
。この状態で露光光源からの光りを露光パターン（４）
を介してウェファ（２〕上に形成したフォトレジストに
対して照射露光処理が行われる。この露光処理は、ステ
ージ（１）を順次Ｘ方向及びＹ方向に順次ステップ移動
してウェファ（２）上に縦横にそれぞれに配列される半
導体装置のチップ形成部（５）に対して繰返し行なわれ
る。

例えば、ＭＯＳ（絶縁ゲート型電界効果トランジスタ）
によるメモリ素子を形成する場合について第３図の平面
図と第４図に示した第３図のＡ−へ線上の断面図とを参
照して説明すると、この場合半導体フェファ（２）のＭ
Ｏ３素子の形成部、ずなわち活性領域（１０）以外のい
わゆるフィールド部（１１）に第３図において斜線を付
して示すように例えば局部的熱酸化によって形成した厚
い酸化膜より成る表面絶縁層（１２）が形成される。そ
して活性領域（１１）上には例えばゲート絶縁膜を構成
する薄いＳｌＯ□絶縁膜（１３）が熱酸化等によって形
成され、この絶縁膜（１３）上に活性領域（１０）上を
横切って、例えば多結晶シリコンより成るゲート電極（
１４）が被着形成される。

また、活性領域り１０）上のゲート電極（１４）を挟ん
でその両側、すなわちソース及びドレイン領域となる部
分上に、ソース及びドレインの各電極ないしは配線層を
オーミックにコンタクトするためのコンタクト窓（１５
）が絶縁膜〈１３〉に穿設される。

このような半導体装置を構成する場合、まず表面絶縁層
（１２）を活性領域（１０）以外のフィールド部（１１
）に形成するには、活性領域（１０）上に耐酸化マスク
例えばＳｉ３Ｎ、マスクを選択的に形成する。すなわち
先ず耐酸化マスクを全面的に形成し、第１のフォトリン
グラフィによってその耐酸化マスクのパターン化が行な
われ、これによって覆われた部分以外を例えば熱酸化す
るいわゆるＬＯＣＯ３によって表面絶縁層（１２）の形
成が行われる。次にゲート電極（１４）の形成にあたっ
ては、例えば多結晶シリコン層を全面的に形成し、不要
部分を第２のフォトリソグラフィの適用による選択的エ
ツチングによって除去してゲート電極（１４）を形成す
る。さらにまた、活性領域（１０）上に形成された薄い
絶縁膜（１３）に対するコンタクト窓（１５）の穿設も
第３のフォトリングラフィ工程によって選択的エツチン
グによって行なわれる。このように繰り返しフォトリン
グラフィによる微細パターンの形成が行なわれるもので
あるが、例えば第２のフォ）　ＩＪソゲラフイエ程によ
るゲート電極（１４）の形成にあたっては、先に形成し
た表面絶縁層（１２）のパターンを基準にして第２図で
説明した露光パターン（４）のウェファ（２）に対する
相対的位置合せを必要とし、また、コンタクト窓（１５
）の形成にあたっては表面絶縁層（１２）とゲート電極
（１４〉の両者との位置関係においてその位置合せを行
なうことが必要となる。

この各工程の露光パターン（４）の位置合せは、通常第
５図に示すようにウェファ（２）上のそれぞれ半導体装
置が形成されるべき′１ａ横に配列されて最終的に分断
されるチップ形成部（５）間のその分断線、いわゆるス
クライブライン（１６）すなわちウェファ（２）の実質
的に無効部分となる部分に、第６図に更にその要部を拡
大して示すように、露光パターンの位置合せのための第
１のマーク（１７）を例えば表面絶１ＪＦＪ（１２）の
パターン形成の第１のフォ）　ＩＪソゲラフイエ程と同
時に形成する。この第１のマーク（１７）は、例えば第
６図に示すようにＹ方向及びＸ方向に沿う各スクライブ
ライン上に、それぞれ形成される。これら第１のマーク
（１７）は、例えば第７図Ａに示すように、凹部または
凸部によるマークパターン（Ｉ９）が例えばＹ方向くま
たはＸ方向）に複数（図示の例では７個）配列されて成
るシングルマーク（２０）がＸ方向に複数列（図示の例
では４列）に配列されて成るマルチマークよりなる。

そして第２のフォトリングラフィ工程の露光パターン合
せにおいては、第１のマーク（１７）にマーク検出線例
えばレーザー光例えば第６図中矢印ａで示すＸ方向（ま
たはＹ）方向に照射スキャンして回折光によって第７図
已に示すようなシングルマーク（２０）の配列数に対応
する信号ピーク数と信号関係を有する電気信号を取り出
し、この電気信号のピーク位置ａ、ｂ、ｃ、ｄの平均化
によってＸ方向（またはＹ方向）の位置検出を行い、こ
れによって第２図にあけるウェファ（２）と露光パター
ン（４）との相対的位置関係をＸ及びＹ方向に関してそ
れぞれ調整してゲート電極（１４）の形成における第２
のりソゲラフイエ程の露光位置合せ、すなわち露光パタ
ーン（４）の位置合せを行なう。

そして、この第２のフォトリングラフィ工程において、
これと同時に第６図に示すようにＸ方向及びＹ方向スク
ライブライン（１６）上に、それぞれ第２のマーク（１
７）を、第７図で説明したと同様のパターンに形成し、
同様の方法によってＸ及びＹ方向の位置検出を行ってこ
れによって第３のフォトリングラフィ工程、例えばコン
タクト窓（１５）の穿設のための作業を行う。

〔発明が解決しようとする課題〕

ところが、上述した方法による場合、第２のフォ）　Ｉ
Ｊソゲラフイエ程での第１のマーク（１７）を用いた露
光パターンの位置合せのＸ及びＹの各方向の位置ずれ盃
をａとし、また第３のフォ）　ＩＪソゲライフイエ程で
の第２のフォトリングラフィ工程によって形成した第２
のマーク（１８）を用いたマスク合せの同様の位置ずれ
量を例えば上述の位置ずれ量とほぼ同等のａであるとす
ると、第３の工程によって形成したコンタクト窓（１５
）の、表面絶縁層（１２）とゲート電極（１４）との両
者に対するＸ及びＹの各位置合せのずれのそれぞれの平
均は、Ｆ曹”＝、／ｆｉａ　　　・・・・・・（１）と
なる。

本発明においては、このような第１及び第２の工程に対
する第３の工程のフォ）　ＩＪソゲラフイエ程における
位置合せの精度を前記（１）式の、／ｆｉａより減少さ
せることを目的とする。

〔課題を解決するための手段〕

本発明においては、例えば第１図Ａに示すように、半導
体装置の製造工程における第１の工程で作られる第１の
シングルマーク（３１）と第２の工程で作られる第２の
シングルマーク（３２）とを同一組のマルチマーク（３
０）として形成するものであり、このマルチマーク（３
０）に対してマーク検出線、例えばレーザー光照射によ
って位置検出を行って、第３の工程の露光パターンの位
置合せを行なう。

〔作用〕

上述の構成においてもマルチマーク（３０）に対する検
出線の照射すなわちスキャンによる例えばその回折光に
よって第１及び第２のシングルマーク（３１）及び（３
２）の両者の総本数（第１図の例では４本）に応じた第
１図Ｃに示す信号ピークが得られ、これの位置を平均化
することによって第１及び第２の工程によって形成され
る微細パターンに対しである精度を持ったアライメント
が可能となる。

すなわち、本発明によれば、第３のフォトリングラフィ
工程で第１及び第２のフォトリングラフィ工程でそれぞ
れ形成したシングルマーク（３１）及び（３２）に対し
て同時にその位置合せを行うので従来のように各工程で
、それぞれの前段工程で形成したマークによって順次位
置合せを行って行く場合の位置ずれの併せ効果を回避で
き高精度化をはかることができる。

〔実施例〕

第１図を参照して本発明の一例を第３図及び第４図で説
明したＭＯ３素子を有する半導体装置を得る場合につい
て説明する。

この場合、露光装置としては、１層（ル−ヤー）のマー
クのみを検出できる例えばニコン製のステッパー（Ｎ　
Ｓ　Ｒ）　　を用いる場合である。

この場合、第１のフォトリングラフィ工程を伴う第１の
工程、すなわち表面絶縁層（１２）を形成するいわゆる
ＬＯＣＯ３工程においてこれと同時に例えば第２図Ａに
示すように、Ｘ及びＹ方向に沿うスクライブライン（１
６）上にそれぞれ、第１図Ａにその平面的配置を示し、
第１図已に第１図ＡのＢＢ線上の断面図を示すように凸
部による第１のマークパターン（３３）を上述の絶縁層
（１２）によって複数個（図示の例では７個）配列形成
して複数列（図示の例では２列）のシングルマーク（３
１）ヲＸ方向のスクライブライン（１６）上においては
Ｙ方向に沿い、Ｙ方向のスクライブライン（１７）上に
おいてはＸ方向に沿うように形成する。

次に第２の工程すなわち、第３図及び第４図で示したゲ
ート電極（１４）の形成を行う。

すなわち、ゲート電極（１４）を構成する例えば多結晶
シリコンの全面的ＣＶＤ　（化学的気相成長）法と、こ
れの上に全面的にフォトレジストを塗布する工程とを経
てこのフォトレジスト層に対する第２図で示した装置に
よるパターン露光を行う。この場合、上述した第１の工
程で形成した複数のシングルマーク（３１）にマーク検
出線、例えばレーザー光をＸ及びＹ方向に照射スキャン
し、その回折光を光−電気変換検出装置によって検出し
て第２図で説明したと同様にＮＳＲ装置によって、第６
図及び第７図で説明したと同様の作業によって位置検出
と、これによる露光パターン（４）とステージ（１）（
ウェファ（２））のＸ及びＹ方向に関する位置合せを行
って、フォトレジスト層に対する露光処理を行う。そし
てフォトレジスト層の現像を行ってこれをパターン化し
、これをエツチングレジストとして用いて多結晶シリコ
ン層に対する選択的ウェットエツチング或いはドライエ
ツチングを行って所要のパターンとされたゲート電極（
１４）を形成する。そして、この場合このゲート電極（
１４）の形成と同時に例えば第１図Ａ及びＢと第２図已
に示すように、多結晶シリコンの被着による凸部による
第２のマークパターン（３４）をそれぞれ複数個（図示
の例では７個２列）配列形成して、複数本（図示の例で
は２本（列））の第２のシングルマーク（３２）を形成
し、第１及び第２のシングルマーク（３１）及び（３２
）がル−ヤーマークとして並置して形成されたマーク（
３１）及び（３２）の組合せによる１組のマルチマーク
（３０）をそれぞれＸ及びＹ方向のスクライブライン（
１６）上に形成する。

次に第３図の工程すなわち第３図及び第４図で示したコ
ンタクト窓（１５）の穿設を行なう。このため、第２図
已に示すようにフォトレジスト層（３５）を必要に応じ
て例えば平坦化等の目的をもって、例えば層間膜（３６
）を介して塗布する。その後、マルチマーク（３０）に
対して相対的にマーク検出線のレーザ光の照射スキャン
をＸ方向及びＹ方向にそれぞれ行なってその回折光を光
−電気変換検出装置によって電気信号として変換検出す
ることによってＸ方向及びＹ方向に関してそれぞれ第１
図Ｃに示すように複数個（図示の例では４個）のピーク
を有する信号波形を得る。したがってそのピーク位置を
平均化することによってＸ及びＹについての位置検出を
行い、前述した第２図におけると同様にＮＳＲ装置にお
いて露光パターン（４）とウェファ（１）の相対的位置
合せを行なって、フォトレジスト層（３５）に対する露
光処理を行なう。その後はフォトレジスト層（３５）の
現像処理を行い、これをエツチングレジストとしてウェ
ットエツチング或いはＲＩＥ　（反応性イオンエツチン
グ）等のドライエツチングによる選択的エツチングを行
って第３図及び第４図で説明した絶縁膜（３）に対する
コンタクト窓（１５）の穿設を行う。

ここに上述のマルチマーク（３０）の第１及び第２のマ
ークパターン（３３）及び（３４）は例えば各辺を４μ
ｍ程度とする正方形パターンとすることができ、各シン
グルマーク（３１）　（３２）のピッチは２０μｍ程度
に選定し得るものであり、マーク検出線としては例えば
６３３ｎｍのレーザ光による。

このようなマルチマーク（３０）によって得た位置検出
信号は、第１図Ｃに示すように、第１のシングルマーク
（３１）と第２のシングルマーク（３２）とでピークの
レベルに相違が出てくるが、これは、信号処理等によっ
て何ら支障を来すことなく位置検出を行うことができる
。

なお、上述した例では第２の工程で、マルチマーク（３
０）の一部となるシングルマーク（３１）を位置合せマ
ークとして用いたが、第１の工程で、これらマーク（３
１）とは別のマークを形成し、これによって第２の工程
の位置合せを行うようにすＳこともできる。

また、図示の例では第１及び第２のシングルマーク（３
１）及び（３２）が２列づつ配列された場合であるが、
互いに異る列数に形成することもできるし、両者を交互
に配列することもできるなど種々の配列態様をとること
ができる。

また、上述した例では、第１〜第３の工程による場合を
説明したが続いて第４の工程以下を繰返えしてフォ）　
ＩＪソゲラフイエ程が行われる場合に本発明を適用する
こともできる。

上述したように本発明方法によれば、第３の工程では第
１及び第２の工程で形成した両マーク（３１）及び（３
２）について位置合せを行うことから、第２の工程での
微細パターンのずれは、従来と同様に例えば上述と同様
のｌａであるが、第３の工程での位置合せは、第１及び
第２の工程による第１及び第２の両マーク（３１）及び
（３２）であることから、同様にずれ情をａとしたとき
一方のマーク（３２）に対してはその半分つまり第２の
工程のバクーンに対しては　ａ　／　２となる。つまり
、ａ’　＋　（ａ／２）’　＝　（４／２）　ａ−−−
・Ｃ２）となり前記〔１〕式に比し、その全体のずれは
小となる。

〔発明の効果〕

上述したように本発明によれば、ル−ヤーのマーク検出
による既存の露光装置を用いるにもかかわらず第１の工
程及び第２の工程によって形成されるシングルマーク（
３１）及び　（３２）の組合せによってマルチマーク（
３０）を形成して、これによって第３の工程の位置の検
出を行なうようにしたことによって、順次第１の工程及
び第２の工程間でのずれ、第２の工程及び第３の工程間
でずれの積み重ねられる効果を解消でき、精度の向上を
はかることができる。

【図面の簡単な説明】

第１図は本発明方法の一例の説明に供する図、第２図は
本発方法の各工程でのマークパターンの平面図、第３図
は本発明によって得ようとする半導体装置の一例の拡大
平面図、第４図はそのＡ−入線上の拡大断面図、第５図
はウェファの平面図、第６図はその要部の拡大図、第７
図は従来の方法の露光マスクの位置合せのための説明図
、第８図は縮小投影露光装置の構成図である。 （２）はウェファ、（１０）は活性領域、（１２）は表
面絶縁層、（１４）はゲート電極、（１５）はコンタク
ト窓、（３１）及び（３２）は第１及び第２のシングル
マーク、（３０）はマルチマークである。 本ｆｆ３月による露先イ立Ｉ＠−ぜの言免明図第１図 本発明万う近の各工程１；万【するマークのハ０ダーン
凹第２図 牛尊体ウェファの平面図 第５図 箪５圓のＩＰ部の平面図 第Ｃ図 今導体剋工の平面図 第３図 第３図のＡ−Ａ線上の餠品圓 第４図 口 口 口 口 ｒ７（１８）−・マーク ：札１；よる位Ｉ合也侶号乞元オ圓 第７ 図 手続補正書 １．事件の表示 昭和６３年　特　許　順　第３０３６５６号２°＊　ｑ
　（７）　ｓ　ｓ　　　　　　露光イ立置合わせ方法３
、補正をする者 事件との関係

Claims (1)

1. 【特許請求の範囲】 半導体装置の製造工程における第１の工程で作られる第
   １のシングルマークと、 第２の工程で作られる第２のシングルマークとが同一組
   のマルチマークとして形成され、 マーク検出線照射によって第３の工程の位置検出を行な
   って露光パターンの位置合わせを行なうことを特徴とす
   る露光位置合わせ方法。