JPH0226368B2 - - Google Patents

Info

Publication number
JPH0226368B2
JPH0226368B2 JP56099360A JP9936081A JPH0226368B2 JP H0226368 B2 JPH0226368 B2 JP H0226368B2 JP 56099360 A JP56099360 A JP 56099360A JP 9936081 A JP9936081 A JP 9936081A JP H0226368 B2 JPH0226368 B2 JP H0226368B2
Authority
JP
Japan
Prior art keywords
wafer
manufacturing
alignment
marks
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56099360A
Other languages
English (en)
Other versions
JPS582020A (ja
Inventor
Hiroshi Iwai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP56099360A priority Critical patent/JPS582020A/ja
Publication of JPS582020A publication Critical patent/JPS582020A/ja
Publication of JPH0226368B2 publication Critical patent/JPH0226368B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54413Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、詳しく
は写真蝕刻工程でのウエハを露光装置に合わせる
時などに用いられるウエハの合わせマークを改良
した半導体装置の製造方法に係る。
近年、LSIの集積化が進むにつれてその製造工
程の一つである写真蝕刻工程でのマスクとウエハ
の位置合わせが非常に重要になりつつある。例え
ば、第1図に示す如くp型半導体基板1にn+
のソース、ドレイン領域2,3を互に電気的に分
離して設け、これらソース、ドレイン領域2,3
間のチヤンネル領域上にゲート絶縁膜4を介して
ゲート電極5を設け、更に全面に層間絶縁膜6を
被覆すると共に、該絶縁膜6のコンタクトホール
7を介してドレイン領域3と接続したドレイン取
出しAl配線8等を設けた構造のMOS型トランジ
スタにおいて、ゲート電極5とコンタクトホール
7との合わせ等はLSIの微細化の点で非常に重要
である。即ち、ゲート電極5とドレイン領域3が
シヨートしないように、ゲート電極5とコンタク
トホール7が接触しないようにする必要がある。
このため、ゲート電極5とコンタクトホール7と
の間隔Aをあける必要があるが、コンタクトホー
ル7を形成するためのマスクをゲート電極5に合
わせるとき、コンタクトホール7がずれてもゲー
ト電極5とコンタクトホール7が接触してゲー
ト、ドレイン間のシヨートを招かないように前記
間隔Aは充分に余裕をとる必要がある。しかし、
このような合わせ精度がよくないと、前記間隔A
は大きくなりLSIの集積化の障害となる。
ところで、従来のウエハの合わせ方法について
第2図に示すステツプアンドリピート式の露光装
置を例にして説明する。即ち、図中の11はウエ
ハチヤツク12を固定するXY方向に移動自在な
ステージである。このステージ11の上方にはマ
スクのパターンを縮小する光学系を内蔵した鏡筒
13が配設され、かつ該鏡筒13の上部縁部には
マスクの合わせマークと位置合わせするための2
つのマーク14a,14bが付されている。ま
た、前記鏡筒13の直上には、所定距離へだてて
光源15が設けられている。更に、前記鏡筒13
の側面には合わせ機構16が付設されている。こ
の合わせ機構16は前記鏡筒13の側面に取付け
られる本体17と、この本体17の底部付近に付
され、ウエハの合わせマークと合わせるためのマ
ーク18a,18bと、前記本体17に設けら
れ、ウエハの合わせマークと前記マーク18a,
18bとの照合状態を観察するための顕微鏡19
a,19bとから構成されている。なお、このし
た合わせ機構16において前記本体17内のマー
ク18a,18bと顕微鏡19a,19bの間に
ハーフミラー(図示せず)を介在させ、このハー
フミラーを介してウエハの合わせマークと前記マ
ーク18a,18bとの照合状態を観察するため
の合わせ用モニタ20を付設する場合がある。ま
た、前記ステージ11の側面及び鏡筒13の側面
には、夫々ステージ11と鏡筒13のY方向の合
わせを行なうためのマーク21,21′が付され
ている。
しかるに、上述した縮小投影型のステツプアン
ドリピート方式の露光装置によるウエハの合わせ
及び露光方法を以下に説明する。
まず、所望のマスクパターンを有するマスク2
2を、そのマスク22に付された合わせマーク2
3a,23bを鏡筒13の上部縁部に付されたマ
ーク14a,14bに照合させることにより、鏡
筒13に合わせる。この合わせ操作において、縮
小投影露光系ではマスク22のマスクパターンが
縮小され、マスク22と鏡筒13の合わせずれも
縮小されるので、マスク22と鏡筒13の多小の
合わせずれは殆んど問題にならない。つづいて、
ウエハチヤツク12にウエハ24を組み込み、鏡
筒13に付設された合わせ機構16の顕微鏡19
a,19bを通して本体17のマーク18a,1
8bにウエハ24に付された合わせマーク25
a,25bが照合するようにウエハ24を動かし
て合わせを行なうか、合わせ用モニタ20を用い
て本体17のマーク18a,18bにウエハ24
の合わせマーク25a,25bが照合するように
ウエハ24を動かして合わせを行なう。こうした
合わせ機構16のマーク18a,18bとウエハ
24の合わせマーク25a,25bとの照合によ
り、該合わせ機構16は鏡筒13に固定されてい
ることから、ウエハ24が相対的に鏡筒13、つ
まりマスク22に合わされることになる。ウエハ
24の合わせが完了した後、図示しないレールに
沿つてステージ11をY方向に移動させ、第2図
の仮想線に示す如く鏡筒13の直下にウエハ24
が位置するように合わせ操作を行なう。このステ
ージ11と鏡筒13のY方向の合わせは、ステー
ジ11及び鏡筒13に付したマーク21,21′
を利用してレーザ干渉器で自動的に合わせる。次
いで、ウエハ24をステージ11ごとXY方向に
ステツプアンドリピートさせ、そのステツプ毎に
光源15よりマスク22に光を照射してそのマス
クパターンを鏡筒13で縮小することにより、第
3図に示す如くウエハ24上の所定領域26…に
パターンを繰り返し転写する。露光終了後は、再
びステージ11を元の位置(ウエハ24の合わせ
を行なつた位置)まで戻し、次のウエハと交換す
る。
しかしながら、上記露光方法にあつてはウエハ
24と光学系(合わせ機構16)との合わせの点
で次のような問題があつた。
ウエハ24の合わせマーク25a,25bは合
わせ精度を上げる目的からあまり小さいものは使
用できず、例えば130μm×130μm程度のものが
用いられている。また、この合わせマーク25
a,25bは通常ウエハ24の中央部に所定の間
隔Bをもつて付されることが多く、このウエハ2
4部分のチツプパターンを除外せねばならない。
このため、ウエハからのLSIの生産効率が低下す
るという問題があつた。更に、合わせを自動的に
行なう場合、合わせマークは大きい方が望まし
く、有効なチツプの数を少なくするなどの恐れが
ある。これは現在の自動合わせの機構が次のよう
になつていることを考えると理解できる。
即ち、自動合わせは、まず前述した第2図のウ
エハ24周辺のオリエンテーシヨンフラツト27
を検知し、これを基準にしてウエハ24を粗く合
わせる、いわゆるプリアラインを行なう。次に、
既述の如く顕微鏡19a,19bもしくは合わせ
用モニタ20を用いて合わせ機構16のマーク1
8a,18bにウエハ24の合わせマーク25
a,25bが一致するようにウエハ24を移動し
て合わせを行なう。こうした合わせ操作におい
て、ウエハ24の合わせマーク25a,25bの
検知は一般にはマーク25a,25bで段差があ
ることなどを利用し、光の反射率の違いなどによ
り検知する。しかしながら、合わせマーク25
a,25bが小さいと、合わせ機構16の顕微鏡
19a,19b等にそれらマーク25a,25b
が横切るまで、ウエハを何度も色々な場所を移動
させねばならない。したがつて、合わせマーク2
5a,25bを大きくする必要があるが、それに
伴なつて既述の如くウエハ中の有効チツプの数が
減少したり、チツプの配置を減らしたりしなけれ
ばならない欠点がある。
本発明は上記欠点を解消するためになされたも
ので、露光工程でのウエハと露光装置との自動合
わせ操作等に際し、ウエハ上に小さいマークを付
しても短時間で検知して自動合わせを行なうこと
ができ、ひいては半導体装置を効率よく量産的に
製造し得る方法を提供しようとするものである。
以下、本発明を半導体装置の製造における写真
蝕刻工程に適用した例について詳細に説明する。
まず、第4図に示す如くウエハ24の周辺部に
適当な間隔をあけて小さな0〜180、−1〜−179
のマーク(番号)27…を0と180を起点として
右側にプラス番号、左側にマイナス番号となるよ
うに対称的に付して番地を打つ。
次いで、ウエハ24を前述した第2の露光装置
におけるステージ11上のウエハチヤツク12に
取付け、ウエハ24のオリエンテーシヨンフラツ
トを基準として合わせるプリアラインを行なう。
この時のウエハ24の位置を、第5図aにP点を
中心にもつ実線で示す。なお、同第5図aにはウ
エハの合つた位置をQ点を中心にもつ点線で描い
たウエハ24′を示す。同図の28a,28bは
合わせ機構16の顕微鏡19a,19bの投影部
を示す。つづいて、ステージ11を例えばX方向
に移動させてステージ11上のウエハ24の周辺
が前記顕微鏡19a,19bの投影部28a,2
8bに照合するようにし、該顕微鏡19a,19
bによりウエハ24周辺部の番号27…を読み出
る。こうして読み出つた2つの番号27,27が
例えば118と−68の番地であつた場合、これら番
地にもとづいてウエハチヤツク12を回転させウ
エハ24周辺部の番地が付号を除いて等しく(例
えば88と−88)なるようにする。この場合、顕微
鏡19a,19bの投影部28a,28bに両方
の番地が完全にこないときは、両方の番地(88と
−88)が両方の投影部28a,28bに一番近い
場所にくるようにすればよい。かかる操作により
顕微鏡19a,19bの投影部28a,28bを
結ぶ軸と合わせようとするウエハ24の一方の軸
(X軸)とが平行になる。つづいて、これら番地
(88と−88)からステージ11をY方向に移動さ
せてウエハ24のY軸を決めるその周辺部の番地
90と−90が顕微鏡19a,19bの投影部28
a,28bに入るようにすることによつてウエハ
24の合わせを行なう。ウエハ24の合わせが完
了した後、図示しないレールに沿つてステージ1
1をY方向に移動させ、第2図の仮想線に示す如
く鏡筒13の直下にウエハ24が位置するように
合わせ操作を行なう。ひきつづき、ウエハ24を
ステージ11ごとXY方向にステツプアンドリピ
ートさせ、そのステツプ毎に光源15よりマスク
22に光を照射してそのマスクパターンを鏡筒1
3で縮小することによつてウエハ24の所定領域
にチツプパターンを繰り返し転写して露光を行な
う。
しかして、上記半導体装置の製造時の露光工程
においてはウエハの周辺部に番号を付して番地を
打ち、その任意の2つの番地が顕微鏡等の検知器
に照合するようにウエハを動かし、それら番地を
読み取り、これに基づいて予めウエハ周辺部の番
地を記憶させたコンピユータ等でウエハチヤツク
の回転、ステージの移動等を行なうことによつ
て、ウエハが無駄な動きをすることなく自動的に
合わせることができる。したがつて、番地となる
マークを小さくしても、従来の如くウエハを何度
も色々な場所に移動させるという操作を解消して
短時間でウエハ合わせを行なうことができ、かつ
ウエハ中にチツプを有効に形成でき、ひいては高
歩留りで生産性よく半導体装置を得ることができ
る。
また、上記実施例の如く番地のマークをウエハ
の周辺に打つたり、或いは後記の如くウエハのス
クライブライン、側面もしくは裏面に番地のマー
クを打つたりすれば、該ウエハ上のチツプパター
ンや堆積される種々の被膜の存在に影響されるこ
となく、それらマークの検出が可能となるため2
回目の写真蝕刻工程以降にもチツプパターンの形
成と共に新たな番地マークを打つという煩雑さを
解消でき、ひいては半導体装置の生産性を向上で
きる。
なお、上記実施例ではウエハの周辺部にマーク
(番号)を付して番地を打ち、これを検出してウ
エハの合わせを行なつたが、第6図に示す如くウ
エハ24のチツプ29…間のスクライブライン3
0上に1〜83の番号(マーク)27′…を付して
番地を打ち、ウエハ24全体から任意の番地を検
出してウエハの自動合わせを行なつてもよい。
上記実施例ではウエハ上面の周辺部にマークを
付して番地を打つたが、ウエハの下面に番地を打
つたり、或いは第7図に示す如くウエハ24の厚
みとなる側面に番号(マーク)27′…を付して
番地を打つてもよい。このようにウエハ24の側
面にマーク27″…を付して番地を打つ場合は、
例えば一直線上に対向して配置される検知器31
a,31b及びこれら光軸と直角に光軸が交差す
る検知器31c、合計3つの検知器を用いてウエ
ハ24の3つの番地を読み出し、これにもとづい
てウエハ24の自動合わせを行なえばよい。
上記実施例では縮小投影型ステツプアンドリピ
ート方式の露光装置による露光方法(写真蝕刻工
程)を説明したが、他の露光装置による写真蝕刻
にも同様に適用できる。
本発明に係る半導体装置の製造工程におけるウ
エハの合わせは上述した写真蝕刻法のみならず、
レーザなどによるトリミング、ウエハ特性の評価
のためのプローブカードとの合わせ、ウエハのダ
イシングに際しての合わせにも同様に適用でき
る。
以上詳述した如く、本発明によれば露光工程で
のウエハと露光装置との自動合わせ操作等に際
し、ウエハに小さいマークを付しても容易にマー
クの検出を行なう、短時間の自動合わせが可能と
なり、ひいては半導体装置を効率よく量産的に製
造できる等顕著な効果を有する。
【図面の簡単な説明】
第1図はMOSトランジスタの要部断面図、第
2図は縮小投影型ステツプアンドリピート方式の
露光装置を示す概略斜視図、第3図は第2図の露
光装置によるウエハへのステツプアンドリピート
露光過程を示す概略斜視図、第4図は本発明の実
施例における半導体装置の製造工程に用いられる
ウエハの平面図、第5図a〜dは半導体装置の製
造時におけるウエハの合わせ工程を示す平面図、
第6図は本発明における半導体装置の製造工程に
用いられるウエハの他の形態を示す平面図、第7
図は本発明における半導体装置の製造工程に用い
られる更に他の形態のウエハ及びその検出器を示
す斜視図である。 11……ステージ、12……ウエハチヤツク、
13……鏡筒、16……合わせ機構、19……顕
微鏡、22……マスク、24……ウエハ、27,
27′,27″……番号(マーク)、28a,28
b……顕微鏡の投影部、30……スクライブライ
ン、31a〜31c……検知器。

Claims (1)

  1. 【特許請求の範囲】 1 ウエハの全面もしくは一部に複数のマークを
    付して番地を打ち、これらマークのうちの任意の
    マークを検出し、これによつてウエハのずれ量を
    求めると共に、該ずれ量に応じてウエハ位置を修
    正してウエハを半導体製造用装置もしくは試験装
    置に合わせた後、該ウエハの加工もしくは評価を
    行なうことを特徴とする半導体装置の製造方法。 2 マークが文字もしくは数字であることを特徴
    とする特許請求の範囲第1項記載の半導体装置の
    製造方法。 3 複数のマークをウエハのの周縁部付近に付す
    ことを特徴とする特許請求の範囲第1項記載の半
    導体装置の製造方法。 4 半導体製造用装置が露光装置であることを特
    徴とする特許請求の範囲第1項乃至第3項いずれ
    か記載の半導体装置の製造方法。 5 半導体製造用装置がエネルギービーム照射装
    置であることを特徴とする特許請求の範囲第1項
    乃至第3項いずれか記載の半導体装置の製造方
    法。 6 半導体製造用装置がイオン注入装置であるこ
    とを特徴とする特許請求の範囲第1項乃至第3項
    いずれか記載の半導体装置の製造方法。 7 半導体製造用装置がダイシング装置であるこ
    とを特徴とする特許請求の範囲第1項乃至第3項
    いずれか記載の半導体装置の製造方法。 8 試験装置がプローブであることを特徴とする
    特許請求の範囲第1項乃至第3項いずれか記載の
    半導体装置の製造方法。
JP56099360A 1981-06-26 1981-06-26 半導体装置の製造方法 Granted JPS582020A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56099360A JPS582020A (ja) 1981-06-26 1981-06-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56099360A JPS582020A (ja) 1981-06-26 1981-06-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS582020A JPS582020A (ja) 1983-01-07
JPH0226368B2 true JPH0226368B2 (ja) 1990-06-08

Family

ID=14245407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56099360A Granted JPS582020A (ja) 1981-06-26 1981-06-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS582020A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5303465A (en) * 1992-04-27 1994-04-19 Honda Giken Kogyo Kabushiki Kaisha Method of assembling piston ring and method of assembling set oil ring and apparatus for assembling set oil ring
JP2873891B2 (ja) * 1992-04-30 1999-03-24 本田技研工業株式会社 拡径ガイド上における組オイルリングの分離装置
JP5965144B2 (ja) 2011-12-19 2016-08-03 三星電子株式会社Samsung Electronics Co.,Ltd. 磁性キャリア、二成分系現像剤、補給用現像剤及び画像形成方法

Also Published As

Publication number Publication date
JPS582020A (ja) 1983-01-07

Similar Documents

Publication Publication Date Title
US4418467A (en) Semiconductor wafer with alignment marks and method for manufacturing semiconductor device
US7158233B2 (en) Alignment mark, alignment apparatus and method, exposure apparatus, and device manufacturing method
US5786267A (en) Method of making a semiconductor wafer with alignment marks
US5128283A (en) Method of forming mask alignment marks
US7336352B2 (en) Position detection apparatus
KR20070018527A (ko) 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법
KR100803483B1 (ko) 노광조건결정장치와 노광조건결정방법 및 처리장치
JPH0450730B2 (ja)
JPH0226368B2 (ja)
JP2001143991A (ja) 面位置検出装置およびデバイス製造方法
TWI820371B (zh) 用於微影裝置製造程序之檢測工具及度量衡方法
JPH02260419A (ja) レーザ照射方法
US6379848B1 (en) Reticle for use in photolithography and methods for inspecting and making same
JPH0722179B2 (ja) 半導体ウエ−ハの位置合せマ−クの形成方法
US6529623B1 (en) Stepper lens specific reticle compensation for critical dimension control
JPH05114543A (ja) 電子部品の製造方法並びにそれに用いる縮小投影露光装置、電子線描画装置及びx線露光装置並びにウエハ
JPH06204308A (ja) 半導体ウエハの特殊パターン位置認識方法
EP0377101B1 (en) A reference mark structure for guiding the alignment of unfinished semiconductor integrated circuits topographies to successive masks
JPS63287030A (ja) ウェハ保持具
JPS60246645A (ja) 半導体ウエハチツプの位置合わせ方法
JPH055368B2 (ja)
JPH02150013A (ja) 露光位置合わせ方法
JP2764925B2 (ja) 半導体装置の製造方法
JPH0240909A (ja) 半導体装置の製造方法
JPH0571166B2 (ja)