JPS60246645A - 半導体ウエハチツプの位置合わせ方法 - Google Patents

半導体ウエハチツプの位置合わせ方法

Info

Publication number
JPS60246645A
JPS60246645A JP10320384A JP10320384A JPS60246645A JP S60246645 A JPS60246645 A JP S60246645A JP 10320384 A JP10320384 A JP 10320384A JP 10320384 A JP10320384 A JP 10320384A JP S60246645 A JPS60246645 A JP S60246645A
Authority
JP
Japan
Prior art keywords
wafer
chip
chips
special
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10320384A
Other languages
English (en)
Other versions
JPH0658933B2 (ja
Inventor
Keiichi Yokota
横田 敬一
Toshiaki Akasaka
赤坂 趣明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP59103203A priority Critical patent/JPH0658933B2/ja
Publication of JPS60246645A publication Critical patent/JPS60246645A/ja
Publication of JPH0658933B2 publication Critical patent/JPH0658933B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/54466Located in a dummy or reference die

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体ウェハチップの製造工程において、特
に半導体ウェハ表面に配設されている半導体ウニlXチ
ップと、対応するメモリの座標とを一致させるための位
置合わせ方法に関するものである。
〔従来の技術〕
半導体ウェハの製造工程における半導体ウェハチップ(
以下チップという)を測定する装置として。
チップの良品、不良品の判定を行い、不良チップに不良
マークを付するウエハプローバがある。
このウエハプローバは、半導体ウェハ(以下ウェハとい
う)の表面に多数のチップが配設されており、さらに該
チップの内部に電極パッドが配設されている。この電極
パッドに、該ウエハブローバに取付けたプローブカード
触針を接触させ、良品、不良品の判断装置であるテスタ
と導通し、とのテスタによりチップの良品であるか、不
良品であるかを判定して、イン力(またはマーカ)と称
する装置で不良チップには不良マークが付される。
このウエハプローバの作用についてさらに詳しく述べる
と、ウェハ表面に多数配設されたチップ内の電極パッド
に、プローブカード触針が所望の位置になるように位置
合わせを行う。そしてそのプローブカード触針が、該電
極パッドに所望の位置で接触したかどうかをm察する。
そのため、ウエハプローバには顕微鏡が設けられ、位置
合わせがfしいかどうかを確認したのち、最初のウェハ
のすにでのチップを順次測定する。
続いて2枚目以降のウェハが搬送され、ウエハプローバ
の載置台にこのウェハを吸着して測定位置にこの載置台
を移動し、そこで測定する。その際のプローブカード触
針と電極パッド位置の関係は、最初のウェハの位置合わ
せによってすでに決定されているので測定作業が自動的
に始められる。
次に座標を読み取り、テスタ側にこれを出力してイン力
(またはマーカ)により、不良チップと判断したチップ
に不良マークを付する。
〔発明が解決しようとする問題点〕
上記従来例の第1の欠点として、ウェハ製造の前工程に
おいてはウェハ表面にマスクを被覆するときに、当初か
ら[ずれJが生じる。すなわち、各ウェハごとにマスク
を覆うので、ウェハの位置とマスクの位置は各ウェハご
とに異り、位置ずれが生じるのである。これを図で説明
すると、第4図(a)、(b)に示すようにこの「ずれ
」(ΔX、Δy)でチップの座標自体が「ずれ」ている
ため、2枚目以降の各チップのテストデータが変わり、
全ウェハについて各チップの座標に対するテストデータ
が比較できない。
第2の欠点として、当然ウエハプローバは不良チップを
検出し、不良マークを付するのが目的である。しかしな
がら、チップの超精密化が進むにつれて、複数のチップ
を同時に測定する方式が採用されているため、イン力(
マーカ)と称する不良マークを付する装置をウェハブロ
ーバの測定部分に実装することが要求されている。とこ
ろが、テスタと称するチップの測定装置が上部に位置し
ているため、実装が坏可能になるとともに、該イン力(
マーカ)の設定操作に手間がかかるので、Il造工程上
多くの時間を浪費して経済的ではないという欠点がある
[問題点を解決するための手段] この発明の半導体ウェハチップの位置合わせ方法の目的
は、上記の欠点を排除した自動位置合わせ方法を提供す
ることである。
すなわち、ウェハ表面に配設されている、ターアノ1−
チップ等および該ターゲットチップ周辺のパターンチッ
プにレーザ先登照射し、両チップの散乱光を捕獲して基
準データと比較する。その結果に応してターゲットチッ
プ等を認識し、該ターゲットチップ等を基点と定める。
ただしターゲットチップ等(後出第5図の、2乙)とは
、アライナ−ターゲットのほか、モニターチップまたは
ウェハ周辺の鏡面部(後出第6図の47)を指している
ため、以下総称して特殊チップという。
〔作用〕
ウェハ内の特殊チップをウェハの基点とすると同時に、
メモリマツプの相対的な原点として定める。このウェハ
内の特殊チップを中心にして、ウェハのチップと対応す
る記憶装置内のメモリマツプ座標に、チップの測定結果
を記録する。
〔実施例〕
以下図面に基づいて、この発明の半導体ウェハチップの
位置合わせ方法の一実施例を説明する。
第1図(a)、(b)において、ウェハ/lIを真空圧
で吸着する載置台/3を設けたx−Yステージ/乙は、
X軸、Y軸の駆動モータ/8を有するX−Yステージ駆
動装置乙により、2次元的に移動可能である。
レーザ光の照射装置!7は、レーザ光源/2から出射さ
れたレーザ光を、レーザ光セレクタ//′を通って反射
板/3によって折り曲げ、X−Yステージ/乙上のウェ
ハ79表面に照射する。
上記において、X−Yステージ/乙上のウェハ79表面
に照射したレーザ光は、X−Yステージ/乙の移動に伴
い特殊チップとパターンチップの両方のチップに照射す
る。表面から反射して生ずる散乱光は受光袋fi18を
構成するレンズ系7.2を通って集光され、光電素子/
/に達する。
光電素子//によって捕獲された光電信号は増中脳10
で所定量に増幅され、A/D変換7に印加される。この
A/D変換2から出力されたデジタル49号D1.D2
は、ウェハ/ダに照射した散乱光の強さまたは光量に比
例したものとする。
デジタル信号D1.D2は、レーザ光セレクタ//′ 
によりセレクトされ、各スリット光またはスポット光を
ウェハ79表面に照射した後、その反射光を光電素子/
/に集光して各ウェハ/ダ上のパターンに対応した信号
に変換したものである。
デジタル信号DIは、X−Yステージ/乙に対しウェハ
/ダの周方向0に左右に回転させ、自動補正するための
デジタル49号である。またデジタル信号Diは、ウェ
ハ表面に配設された特殊チップのパターンを検出するた
めのデジタル信号である。
上記デジタル信号り、、D2に基づいてCPU/により
演算を行うとともに、その結果に応してX−Yステージ
駆動装[乙でウェハ/lを所定の位置まで移動させる。
またデジタル信号D2は、先ず基準データ3を記憶装置
に記録し5次にウェハ/ILt表面に配設されている特
殊チップと周辺のパターンチップをサーチしたパターン
データダを、記憶装置に記録するようプログラムされて
いる。
上記の基準データ3とは、通常チップのパターンデータ
であり、記憶装置に記録されている。なおパターンデー
タシは、特殊チップ周辺のパターンデータである。
ウェハの中心点位置の検出手段について述へる。
第2図(a)に示すように、静電容量形ハイドセンサ、
20を上部に位置させ、ウェハ/47が吸着された載置
台/、5を矢印方向に移動させる。ウェハ載置面からウ
ェハ面に移動したときの境界点、、2/1.23.ウェ
ハ面からウェハ載置面に移動したときの境界点、2.2
、−9と、それぞれの弦の長さL x、LyとをCPU
/に入力し、該CPU/で各弦の長さの中点の交点○を
ウェハの中心点体W−6として検出し、記憶装置に記録
する。
次に、本発明の半導体ウェハチップの位置合わせ方法の
一実施例の作用について、第5図および第6図で説明す
る。
一般的にウェハ717表面にパターンチップを形成する
場合に大きく分けると2種類の方法がある。
その第一は、ウェハ全面に1度に焼き付ける方法で、そ
の製造方法はウェハ表面にマスク版をパターンチップを
焼き付ける方法である。得られたウェハの特徴は第5図
に示すように、ウェハ/lLt全面に耳ってパターンチ
ップが形成されているが、そのチップの中に1個または
複数個のマスクアライナ−ターゲットとして使用したチ
ップが存在している。このようにアライナ−ターゲット
チップに含んだウェハを、アライナ−ターゲットチップ
ウェハという。
第二のものは、ウェハのパターン寸法が益々微細になり
、ウェハ全面に1度に焼き付けをしないで、1個または
複数個のパターンを繰り返し焼き付ける方法である。こ
のウェハの特徴は第6図に示すように、円形のウェハ/
りにパターンチップ、28を繰り返し焼き付けているが
、チップ面積の不足するところは焼付けを行わないため
、ウェハ地(,22)として残る。このようにウェハ地
(,27)が存在しているウェハをステッパ方式のウェ
ハという。
前者のウェハにおいて、アライナ−ターゲットを特殊チ
ップとする場合について第3図および第5図で説明する
。先ずウェハテスト工程のウエハプローバにおいては、
ウェハ収納箱をセットする場所/θダに配設し、ウェハ
収納箱からウェハ/lを搬送装置で載置台/、5まで搬
送し、ウェハ/ダを載置台/、5に吸着した位置100
からX−Yステージの駆動によって、アライメント位置
10/まで載置台/、Sを移動させる。次にウェハ/ダ
の中心点体g、、2,5′を検出して記憶装置に記録す
る。
この場合X−Yステーデー乙は、予め設定された移動量
データdに応して移動し、そこでウェハ/1表面の所定
位置にレーザ光を照射される。その後再びX−Yステー
ジの駆動によって載置台/、5を移動させ、ウェハ/’
Iをウェハ収納箱へ収納する。
アライメント位置におけるウェハ上の基点位置をサーチ
する動作については、例えば第2図で示すように、すで
にウェハ/lIの中心点体@、2.3を検出して記録し
ているため、該中心点より左側に3ピツチ移動した位置
に特殊チップが配設されていることも、予め設定されて
いる。したがって第5図に示すように、特殊チップ、2
乙と、周辺にあるパターンチップをrL−M−N」、r
l−J・K」、1F・G・I−(Jの順にレーザ光を照
射する。
レーザ光を照射するウェハ/l上の各位置の位置決めは
、予めチップ寸法が決まっているから簡惟に行うことが
できる。すなわち、ウェハ/’47の中心点体w、2.
5からの1チツプの長さを1ピツチとした時、rL−M
−NJの列にレーザ光を照射するためには、2ピツチ分
載置台/、5を移動することにより照射が可能となる。
次に、rl−J・K」の列にレーザ光を照射させるため
には、中心点位置、26より3ピツチ分載置台/jを移
動させる。同様に1−G−HJの列は、中心点位置2J
より4ピッチ分載置台/、5を移動させることにより、
レーザ光を照射することが可能となる。
上記のレーザ光照射により生ずる散乱光等は、受光装置
の光電素子により各チップのパターンを検出するスポッ
トに自動検出されて、得たデジタル信号D2はCPU/
に読み込まれて記憶装置に記録される。このとき1通常
のチップが形成された領域のところでは平均的に大きな
値をとらず。
特殊チップ、2Aが鏡面の場合では極大値となる光電信
号を生ずる。
このようにレーザ光は、特殊チップ−乙とその周辺チッ
プのrL−M−NJ、[I・、J−KJ、rF−G・[
(」の順に1ピンチ毎に移動し、レーザ光を照射する。
該照射により2特殊チツプ、2乙は予め記憶されている
基準データと比較して認識される。したがって特殊チッ
プ、2乙の位置をウェハマツプの相対的な原点とするこ
とができる。
後者のウェハlダにおいては、第6図に示すようにステ
ッパで焼付けた場合のウェハ周辺部の鏡面部を特殊エリ
ア部、27として、この特殊エリア部、27を前記した
特殊チップと見たてることができる。したがってこの特
殊エリア部、27をメモリマツプ上の相対的な原点とす
ることができる。
前記し、た特殊チップ、、2乙の行え方を該特殊エリア
部、、22に導入して説明すると、上述のようにウェハ
/ダの中心を検出し、記憶装置に記録した後に、X−Y
ステージを予め決めた設定移動量だけ移動し、特殊エリ
ア部、、22の周辺にレーザ光を照射する、いわり)る
、ウェハ中心点位置−3よりX軸方向に左側4ピツチ、
Y軸方向に1;側3ピッチS)移動した位置に特殊エリ
ア部、、72が存在するものど予想して、[f・g−h
−iJの順でレーザ光を照射する。「f・11・IJは
、通常パターンチップであり、「gJが特殊エリアパタ
ーンであることを上述した方法で認識した後、rgJの
特殊エリアパターンを特殊チップとして認識する。
次に前記と同様に、特殊チップは予め記憶装置に記録さ
れている基準データと比較され、認識されるが、さらに
この場合にはrf−g−h−4Jのパターン配分が決め
られた通りであることを認識しなければならない。
〔発明の効果〕
この発明の半導体ウェハチップの位置合わせ方法は以上
のように構成したので1次のような効果を奏する。
+′Dウェハ表面に配設されている各チップの座標に対
する測定結果を統計的に把握しようとするときに、各座
標に対する測定結果の累積数の分布に見て、ウェハ基板
の製造上の評価を行うことができる。すなわち、ウェハ
の特殊チップを基点として全ウェハの基点を同一原点と
した上、全ウェハの各座標に対する測定結果を比較し、
その分布を見ることができるので統計的にウェハの製造
状態を管理することができ、品質が向上する。
(2)一般のウェハナスト工程においては、各チップの
測定結果に基づいて該チップが不良であればイン力(マ
ーカ)により不良マークを付される。従来はこの時にイ
ンクが飛び散り、他の不良でない良品チップが不良チッ
プになる。
しかしながら、ウェハ/l上に明確な基点を設けること
シ;より、その基点位置をメモリマツプの原点とし、チ
ップの測定結果を対応する座標のもとにマツプデータと
して記録する。これを利用してマーキングすることなく
、ウェハ測定後に該ウェハのマツプデータを次の工程(
ダイボンディング工程)に出力することにより、次工程
において不良チップと良品チップを選別することができ
る。
いわゆるウェハテスト工程においては、基点座標を含む
マツプデータを出力することにより、イン力(マーカ)
を測定用ウエハプローバには設置する必要がなく、イン
クによるウェハへの害がなくなる。
また、イン力(マーカ)専用のウエハプローバに、該ウ
ェハとウェハチップの測定データを記録したマツプデー
タで再び基点を同しくして、不良チップに対してはイン
力(マーカ)専用のウエハブローバに取付けられたイン
力(マーカ)で不良マークを付することにより、測定用
ウエハブローバにはイン力(マーカ)を設定しないため
、複数チップの同時測定が可能になる。
【図面の簡単な説明】
第1図(a)、(b)は、この発明の半導体ウェハチッ
プの位置合わせ方法の一実施例を示すブロック図、第2
図(a)、(b)はウェハの中心点体ばを検出する工程
を示す断面図および平面図、第3図はウェハ/IIの軌
跡を示す平面図、第4図はマスクによる製造時の[ずれ
Jを示すウェハの平面図、第5図(a)、(b)および
第6図(a)、(b)はそれぞれ特殊チップの検出工程
を示す平面図である。 //・光電素子 //′ レーザ光セレクタ/−?・・
レンズ系 73 反射板 /9・・・ウェハ /、5 載置台 /乙・・・X−Yステージ /7・ レーザ光源/8・
駆動モータ 図面 弔I凶 1J12 図 (α) αす

Claims (1)

  1. 【特許請求の範囲】 ■、半導体ウェハチップの電極パッドにプローブカード
    触針を接続させてウェハチップを測定する測定方法にお
    いて、予め通常チップのパターンデータからなる基準デ
    ータを記録し、特殊チップおよび特殊チップ周辺の通常
    チップのパターンデータからなる特殊データとを記憶袋
    [シ;記録した後。 ウェハの中心点位置を検出して記憶装置に記録し。 該中心点位置を基準として設定移動量を移動させてウェ
    ハ面を走査することにより、上記基準データと各データ
    と比較して検出した特殊チップの位置を記憶装置に記録
    し、この特殊チップをウェハマツプ上の相対的な原点と
    して、その後の各ウェハの位置合わせを行うようにした
    ことを特徴とする半導体ウェハチップの位置合わせ方法
JP59103203A 1984-05-22 1984-05-22 半導体ウエハの位置合わせ方法 Expired - Lifetime JPH0658933B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59103203A JPH0658933B2 (ja) 1984-05-22 1984-05-22 半導体ウエハの位置合わせ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59103203A JPH0658933B2 (ja) 1984-05-22 1984-05-22 半導体ウエハの位置合わせ方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP30327893A Division JPH0744208B2 (ja) 1993-11-10 1993-11-10 半導体ウエハの特殊パターン位置認識方法

Publications (2)

Publication Number Publication Date
JPS60246645A true JPS60246645A (ja) 1985-12-06
JPH0658933B2 JPH0658933B2 (ja) 1994-08-03

Family

ID=14347957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59103203A Expired - Lifetime JPH0658933B2 (ja) 1984-05-22 1984-05-22 半導体ウエハの位置合わせ方法

Country Status (1)

Country Link
JP (1) JPH0658933B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009022401A1 (ja) * 2007-08-10 2009-02-19 Fujitsu Microelectronics Limited 半導体素子の選別取得方法、半導体装置の製造方法及び半導体装置
CN109003910A (zh) * 2018-06-06 2018-12-14 广东利扬芯片测试股份有限公司 基于全自动探针台的不规则晶圆测试方法及其计算机可读存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55111135A (en) * 1979-02-19 1980-08-27 Mitsubishi Electric Corp Semiconductor device and its manufacturing method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55111135A (en) * 1979-02-19 1980-08-27 Mitsubishi Electric Corp Semiconductor device and its manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009022401A1 (ja) * 2007-08-10 2009-02-19 Fujitsu Microelectronics Limited 半導体素子の選別取得方法、半導体装置の製造方法及び半導体装置
US8445906B2 (en) 2007-08-10 2013-05-21 Fujitsu Semiconductor Limited Method for sorting and acquiring semiconductor element, method for producing semiconductor device, and semiconductor device
CN109003910A (zh) * 2018-06-06 2018-12-14 广东利扬芯片测试股份有限公司 基于全自动探针台的不规则晶圆测试方法及其计算机可读存储介质

Also Published As

Publication number Publication date
JPH0658933B2 (ja) 1994-08-03

Similar Documents

Publication Publication Date Title
JP2963603B2 (ja) プローブ装置のアライメント方法
EP1316989B1 (en) Method and apparatus for calibrating marking position in chip scale marker
US7158233B2 (en) Alignment mark, alignment apparatus and method, exposure apparatus, and device manufacturing method
JPS6362245A (ja) ウエハプロ−バ
JP2530587B2 (ja) 位置決め装置
JP2008539085A (ja) レーザマーキングシステムにおけるウェハ処理システムを位置合わせするためのシステムおよび方法
US7355422B2 (en) Optically enhanced probe alignment
JPH067561B2 (ja) 半導体ウエハチツプの位置合わせ方法
JPH0744208B2 (ja) 半導体ウエハの特殊パターン位置認識方法
JPS60246645A (ja) 半導体ウエハチツプの位置合わせ方法
JP2913609B2 (ja) プロービング装置、プロービング方法およびプローブカード
JP3428974B2 (ja) 投影露光方法及びそれを有する投影露光装置
JPH07263488A (ja) 半導体チップ、tabテープ及びインナーリードボンダ ー並びに半導体装置の製造方法
JPS6216018B2 (ja)
JPH09326426A (ja) ウェーハの検査装置および方法
JPH0256812B2 (ja)
JP2694462B2 (ja) 半導体ウェーハチップの位置合わせ方法
JPS621247B2 (ja)
JPS63261727A (ja) 板状体の面歪み補正方法
JPH0226368B2 (ja)
JPH07122896A (ja) 電子部品の位置・姿勢計測方法及び装置
JPH11114737A (ja) 導電性ボールの移載方法
JPH0682729B2 (ja) 表面状態検査方法及び表面状態検査装置
JPH0536768A (ja) プローブ装置
KR100611069B1 (ko) 얼라인 마크를 이용하여 오버레이 보정 및 정렬 보정을수행하는 방법

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term