JP2694462B2 - 半導体ウェーハチップの位置合わせ方法 - Google Patents

半導体ウェーハチップの位置合わせ方法

Info

Publication number
JP2694462B2
JP2694462B2 JP1017264A JP1726489A JP2694462B2 JP 2694462 B2 JP2694462 B2 JP 2694462B2 JP 1017264 A JP1017264 A JP 1017264A JP 1726489 A JP1726489 A JP 1726489A JP 2694462 B2 JP2694462 B2 JP 2694462B2
Authority
JP
Japan
Prior art keywords
chip
wafer
chips
semiconductor wafer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1017264A
Other languages
English (en)
Other versions
JPH02197144A (ja
Inventor
祐一 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP1017264A priority Critical patent/JP2694462B2/ja
Publication of JPH02197144A publication Critical patent/JPH02197144A/ja
Application granted granted Critical
Publication of JP2694462B2 publication Critical patent/JP2694462B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/54466Located in a dummy or reference die

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【発明の詳細な説明】 【産業上の利用分野】
この発明は、半導体ウェーハに形成された半導体チッ
プの電気的諸特性を測定する際に使用するチップ座標マ
ップと各チップの位置合わせ方法に関する。
【従来の技術】 従来、半導体ウェーハに格子状に配列されている多数
の半導体チップの電気的諸特性を試験する場合、半導体
ウェーハ試験用触針を装着したプローバと称する試験機
を用いて行われる。 試験の結果、不良と判定されたチップにインク等でマ
ーキングのみ専用にする機能を有するマーキングプロー
バも広く普及している。 この場合、上記試験の結果を記憶するためチップ座標
マップが用いられる。このチップ座標マップは、半導体
ウェーハに形成されたチップパターンのそれぞれの半導
体ウェーハでの座標位置が指定されたものである。この
チップ座標マップは、同品種の半導体ウェーハについて
共通であり、ウェーハにおいて、予め定められた基準チ
ップを原点の座標として作成される。 半導体ウェーハの各チップについての測定結果は、チ
ップ座標マップに対応してアドレッシングされる記憶装
置に書き込まれる。このメモリの記憶内容(測定結果)
に基づいて不良チップにマーキングを自動的に行なう。 半導体ウェーハの品種毎のチップ座標マップを予め作
成しておけば、同品種の半導体ウェーハであれば2枚目
以降のものについては、同じチップ座標マップを使用す
ることができる。すなわち、測定時のウェーハ載置台で
あるX−Yステージと呼ばれる可動台上で半導体ウェー
ハの位置を最初の半導体ウェーハと同じ位置にすれば、
2枚目以降の半導体ウェーハについても各チップの座標
位置は最初の半導体ウェーハと同じになる。したがっ
て、2枚目以降の半導体ウェーハは測定、マーキング作
業を自動的に行なうことができる。 ところが、同品種の半導体ウェーハであっても、例え
ばウェーハ製造の前工程における露光焼付工程において
マスクずれ(例えば10mm角のチップの場合、最悪の場合
1/2チップ分程度ずれることがある)が生じる場合があ
る。このような場合、上記のように単に半導体ウェーハ
の位置合わせをしただけではチップ座標マップと半導体
ウェーハの各チップの位置とが一致しなくなり、誤測定
を生じる恐れがある。 そこで、出願人は先に上述のような誤測定を生じない
ようにする方法として、半導体ウェーハに形成されてい
るモニタチップ等通常のチップと異なる部分を用いたパ
ターン認識技術による位置合わせ方法を提案した(特開
昭63−136542号公報参照)。
【発明が解決しようとする課題】
ところが、最近、半導体ウェーハの全面に渡ってチッ
プを形成し、モニタチップや鏡面部分等の無い半導体ウ
ェーハも多々ある。 この発明は、上記の点に対処してなされたもので、モ
ニタチップ等、通常のチップと異なる基準となる部分の
ない半導体ウェーハであっても、前記マスクずれなどに
対処できる半導体ウェーハチップの位置合わせ方法を提
供することを目的とする。
【課題を解決するための手段】
この発明による半導体ウェーハチップの位置合わせ方
法は、 チップ配列が同じである同種類の複数枚の半導体ウェ
ーハの1枚について、 当該半導体ウェーハの中心位置を求める第1の工程
と、 上記第1の工程で求められた中心位置から、オリエン
テーションフラット位置を基準にして予め定められた互
いに直交する2つの方向の、上記半導体ウェーハの周縁
近傍の欠けの無いチップを、撮像して得た画像データを
用いて求め、その欠けの無い2つのチップまでの距離を
それぞれ求める第2の工程と、 を行い、その後、上記同種類の複数枚の半導体ウェーハ
の2枚目以降の半導体ウェーハのそれぞれについて、 上記2枚目以降の半導体ウェーハの中心位置を求める
第3の工程と、 上記第3の工程で求められた中心位置から上記予め定
められた2つの方向に上記第2の工程で求められたそれ
ぞれの距離だけ離れた位置の2つのチップと、その周辺
の画像データとから、それぞれ欠けの無い2つの参照チ
ップを判定する第4の工程と、 上記第4の工程で判定された2つの参照チップに基づ
いて上記2枚目以降の半導体ウェーハのチップの位置合
わせをする第5の工程と を繰り返すことを特徴とする。
【作用】
同品種の最初の半導体ウェーハについて、ウェーハの
中心位置から、オリエンテーションフラット位置を基準
にして予め定められた互いに直交する2つの方向の、ウ
ェーハ周縁の近傍の欠けの無い2つのチップを、画像デ
ータを用いて求める。そして、その欠けの無い2つのチ
ップまでの距離d1,d2を求め、それを記憶しておく。 そして、その後の各半導体ウェーハに関しては、その
ウェーハの中心位置を求め、その中心位置から前記記憶
されている距離d1,d2だけ離れた2つのチップと、その
周辺の画像データとから、それぞれ欠けの無い2つの参
照チップを求める。そして、この2つの参照チップに基
づいて位置合わせを行う。
【実施例】
以下この発明による位置合わせ方法の一実施例を、プ
ローバにより半導体ウェーハの各チップの測定を行なう
場合に適用した場合について、図を参照しながら説明す
る。 第1図は、この実施例に使用するプローバの構成の一
例を示すで、図示しない搬送装置により搬送された半導
体ウェーハ1は、ウェーハ載置台2に真空吸着される。
ウェーハ載置台2は、3次元駆動ステージに設けられ、
ウェーハ載置台駆動機構10により3次元的に移動可能と
なっている。 ウェーハ載置台2の上方には、これと対向してプロー
ブカード3が配置されており、ウェーハ載置台2を上下
・水平方向へ自在に移動させてプローブカード3の半導
体ウェーハ1面側に装着された測定用電極である測定用
触針4とチップに形成された電極パッドとを接触させて
各チップの電気的諸特性を予め記憶された期待値と比較
しながら順次測定検査する。 ウェーハ載置台2の上方には画像認識機構11に接続さ
れた画像認識用のモニタカメラ5が設けられており、ウ
ェーハ載置台2の移動に伴い、ウェーハ1の画像認識位
置が変えられる。モニタカメラ5からの撮像画像情報は
プローバCPU12の制御手段13に供給される。 プローブカード3の近傍には、マーキング機構14と接
続されたマーカ6が配されており、これにより、後述の
ように、インク等により所定のチップにマークが付与さ
れる。 プローブカード3の測定用触針4は、テスター15内の
測定回路16と接続されており、ここで測定された測定結
果は、テスタインターフェイス17を介してプローバCPU1
2に供給される。 プローバCPU12の制御手段13は、記憶装置18に、予め
測定パラメータ入力機構19により記憶された測定に必要
な測定パラメータ、例えば基準データ、チップパターン
データ、移動量データ、ウェーハ中心データ等に基づき
上記プローバの各機構を制御する。 以上のような構成のプローバで半導体ウェーハの各半
導体チップの測定をする際に、この発明を用いて位置合
わせを行なう場合の一例を第2図及び第3図のフローチ
ャートを参照しながら説明する。 先ず、同品種の半導体ウェーハの最初のウェーハをウ
ェーハ載置台2上に載置し、例えばオリエンテーション
フラットを用いて初期の位置合わせを行なう(ステップ
101)。 次に、容量センサを用いて半導体ウェーハの中心位置
を求める(ステップ102)。すなわち、第4図に示すよ
うに、先ず、オリエンテーションフラット21にほぼ平行
な方向22(チップはオリエンテーションフラットの直線
方向にほぼ平行な方向と、これに垂直な方向に形成され
ている)についての半導体ウェーハの中心位置Cを求め
る。これは、方向22について容量センサによってウェー
ハの周縁部A、Bを求め、その点A、B間の中点として
求められる。そして、この中点Cを通って線分ABに垂線
T1を立てる。 次に、方向22に垂直な方向23について同様にしてウェ
ーハの周縁部D、Eを求め、その中点Fを求め、その中
点Fを通って線分DEに垂線T2を立てる。そして、垂線T1
とT2の交点位置Oを求める。この交点位置Oはウェーハ
の中心位置である。この中心位置のデータは、記憶装置
18に記憶される。 次に、モニタカメラ5からの撮像データをモニタ受像
機に映出させ、垂線T1上で、ウェーハ1の最も周縁に近
いチップであって、欠けの無いチップ24を検出し、この
チップを第1の参照チップとしてそのチップ位置を記憶
装置18に記憶する(ステップ103)。次にチップ24と、
ウェーハの中心位置Oとの距離d1を求め、これを記憶装
置18に記憶する(ステップ104)。 同様にして、モニタカメラ5からの撮像データのモニ
タ画像から垂線T2上で、ウェーハ1の最も周縁に近いチ
ップであって、欠けの無いチップ25を検出し、このチッ
プを第2の参照チップとしてそのチップ位置を記憶装置
18に記憶し(ステップ105)、また、チップ25とウェー
ハの中心位置Oとの距離d2を求め、これを記憶装置18に
記憶する(ステップ106)。 次に、第1及び第2の参照チップ24及び25からチップ
座標マップの原点の座標位置を定める。この例では、参
照チップ24の位置を原点とし、チップ座標マップを作成
する(ステップ107)。 次に、このチップ座標マップ上で任意の位置のチップ
をマーキングチップとして設定し、半導体ウェーハの対
応する位置のチップにマーカ6によってインク等でマー
クを付与するとともに、そのマーキングチップ位置を記
憶装置18に記憶する(ステップ108)。 その後、ウェーハ載置台2を上昇させて測定用触針4
の位置合わせを行った後(ステップ109)、測定を行な
う(ステップ110)。この測定の際、チップ座標マップ
に基づいてウェーハ上の各チップの番地を指定し、各チ
ップについての測定結果を記憶装置18の対応する番地に
記憶する。 この実施例の場合、同品種でチップ配列が同じである
2枚目以降の半導体ウェーハのそれぞれの測定にあたっ
ては、次の第3図のフローチャートに示すように、2枚
目以降のそれぞれの半導体ウェーハについて参照チップ
を求め、その求めた参照チップを、最初の半導体ウェー
ハについて作成されたチップ座標マップの原点として定
めるようにする。これにより、最初の半導体ウェーハに
ついて作成されたチップ座標マップを、2枚目以降のウ
ェーハについてのチップ座標マップとして、そのまま用
いることができる。 先ず、最初のウェーハと同様に初期位置合わせを行な
い(ステップ201)、ウェーハの中心位置Oを求める
(ステップ202)。 次に、第5図に示すように、この中心位置Oから方向
23に平行な方向に距離d1だけ離れた位置のチップ24′と
その周辺の画像をモニタカメラ5から得る(ステップ20
3)。そして、このチップ24′が欠けの無いチップであ
るか否か判別する(ステップ204)。最初のウェーハと
マスクずれが無い。あるいはずれがあっても少ないとき
は、このチップ24′は、欠けの無いチップである。つま
り、チップ24′は、第4図の最初のウェーハの第1の参
照チップ24とチップ座標マップ上同じ位置にある。 そこで、ステップ204でチップ24′が欠けの無いチッ
プであると判別したときは、このチップ24′を第1の参
照チップとして記憶装置18に記憶する(ステップ20
5)。 一方、マスクずれが大きいときはチップ24′は、100
%の欠けの無いチップでなく、一部が欠けたチップであ
ることがある。ステップ203で、チップ24′が欠けのあ
るチップであると判別されたときは、チップ24′よりも
さらに中心Oより遠ざかる方の隣のチップ26が欠けのな
いチップであるか否か判別する(ステップ206)。そし
て、このチップ26が欠けのないチップであると判別され
れば、このチップ26を第1の参照チップとして記憶装置
18に記憶する(ステップ207)。このチップ26が欠けの
あるチップであるとステップ206で判別されたときは、
チップ24′より中心Oに近いほうの隣のチップ27を第1
の参照チップとして記憶装置18に記憶する(ステップ20
8)。 こうして第1の参照チップが求められたら、第5図に
示すように、中心位置Oから方向23に垂直な方向22に平
行な方向に距離d2だけ離れた位置のチップ25′とその周
辺の画像をモニタカメラ5から得る(ステップ209)。
そして、ステップ210〜ステップ214において、チップ2
4′と同様の処理により第2の参照チップを求め、記憶
装置18に記憶する。 次に、第1及び第2の参照チップの位置関係を最初の
ウェーハと同じか否か確認し(ステップ215)、同じで
あればチップ座標マップの原点を定め、最初のウェーハ
と同様にしてマーキングチップを定め、そのチップにマ
ークを施すとともに、そのマーキングチップの位置を記
憶装置18に記憶し(ステップ216)、各チップの測定試
験を行なう(ステップ217)。 第1及び第2の参照チップの位置関係が最初のウェー
ハと異なっていれば、参照チップの設定をやり直し、正
しい位置関係となるようにする(ステップ218)。その
後、ステップ216に進む。 以上のようにして、2枚目以降のウェーハでは、最初
のウェーハについて作成したチップ座標マップを用い
て、自動的に測定を開始することができる。 ところで、上記のチップ座標マップには、位置合わせ
用のマーキングチップの座標も含まれているので、後工
程で使用する装置、例えば第1図に示した不良チップの
損傷部分を予備回路に接続して、損傷チップを修復する
リダンダンシー装置のCPU30の記憶装置に入力すれば、
チップ座標マップ情報のマーキングチップ座標情報によ
り、新たに座標設定することなく自動的に測定を開始す
ることができる。マーキングチップには位置決め用のマ
ークが打たれており、しかもそのアドレスが記憶されて
いるので、このマークを自動的に検出する手段、例えば
フォトセンサ32と画像認識機構33等を使用すれば、この
マーキングチップの座標からウェーハ上の各チップの全
てのアドレスが判明し、オペレータによるウェーハの位
置合わせ作業が不要となる。これらチップ座標マップ情
報は、リダンダンシー装置の記憶装置31から制御機構34
に入力され、この情報に基づいてウェーハ載置台駆動機
構35によりウェーハ載置台36の移動を制御し、一方、半
導体ウェーハ上面に配置したレーザ例えばYAGレーザ37
のレーザ光学系駆動装置38を制御して作業対象チップに
レーザを照射して所定の作業を行なう。 以上は、半導体ウェーハ全面にチップが焼き付けられ
た半導体ウェーハの場合について説明したが、ステッパ
焼き付けにより製造された半導体ウェーハにも、この発
明による方法は適用可能である。この場合には、2枚目
以降のウェーハについて参照チップを求める際、欠けが
無いチップであるか否かは、チップ部分か、チップの焼
き付けが行われないウェーハ地である鏡面部分かで判別
することができる。
【発明の効果】
以上のように、この発明による方法によれば、半導体
ウェーハにモニタチップが形成されていなくても、マス
クずれ等によるウェーハ上のチップの基準座標の相対的
ずれを補償して、最初のウェーハについて設定したチッ
プ座標マップに対する基準位置を正しく設定することが
できる。したがって、同じチップ座標マップを用いても
誤測定の恐れはない。また、マーキングチップ位置をこ
のチップ座標マップに基づいて設定し、記憶し、後工程
でこれを使用するようにしたので、後工程でのウェーハ
の位置合わせが不要となり、後工程の作業効率が向上す
る。
【図面の簡単な説明】
第1図は、この発明による方法を適用する装置の一例の
構成を示す図、第2図及び第3図は、この発明の一実施
例の動作の説明のためのフローチャート、第4図及び第
5図は、この発明の一実施例の動作説明に供する図であ
る。 1;半導体ウェーハ 2;ウェーハ載置台 5;モニタカメラ 6;マーカ 11;画像認識装置 12;プローバCPU 13;制御手段 14;マーキング機構 18;記憶装置 24;第1の参照チップ 25;第2の参照チップ

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】チップ配列が同じである同種類の複数枚の
    半導体ウェーハの1枚について、 当該半導体ウェーハの中心位置を求める第1の工程と、 上記第1の工程で求められた中心位置から、オリエンテ
    ーションフラット位置を基準にして予め定められた互い
    に直交する2つの方向の、上記半導体ウェーハの周縁の
    近傍の欠けの無いチップを、撮像して得た画像データを
    用いて求め、その欠けの無い2つのチップまでの距離を
    それぞれ求める第2の工程と、 を行い、その後、上記同種類の複数枚の半導体ウェーハ
    の2枚目以降の半導体ウェーハのそれぞれについて、 上記2枚目以降の半導体ウェーハの中心位置を求める第
    3の工程と、 上記第3の工程で求められた中心位置から上記予め定め
    られた2つの方向に上記第2の工程で求められたそれぞ
    れの距離だけ離れた位置の2つのチップと、その周辺の
    画像データとから、それぞれ欠けの無い2つの参照チッ
    プを判定する第4の工程と、 上記第4の工程で判定された2つの参照チップに基づい
    て上記2枚目以降の半導体ウェーハのチップの位置合わ
    せをする第5の工程と を繰り返すことを特徴とする半導体ウェーハチップの位
    置合わせ方法。
JP1017264A 1989-01-26 1989-01-26 半導体ウェーハチップの位置合わせ方法 Expired - Lifetime JP2694462B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1017264A JP2694462B2 (ja) 1989-01-26 1989-01-26 半導体ウェーハチップの位置合わせ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1017264A JP2694462B2 (ja) 1989-01-26 1989-01-26 半導体ウェーハチップの位置合わせ方法

Publications (2)

Publication Number Publication Date
JPH02197144A JPH02197144A (ja) 1990-08-03
JP2694462B2 true JP2694462B2 (ja) 1997-12-24

Family

ID=11939110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1017264A Expired - Lifetime JP2694462B2 (ja) 1989-01-26 1989-01-26 半導体ウェーハチップの位置合わせ方法

Country Status (1)

Country Link
JP (1) JP2694462B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9121901B2 (en) 2009-02-12 2015-09-01 Advantest Corporation Semiconductor wafer test apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104914375B (zh) * 2015-05-11 2017-08-25 南京协辰电子科技有限公司 飞针测试机的偏差校正方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9121901B2 (en) 2009-02-12 2015-09-01 Advantest Corporation Semiconductor wafer test apparatus

Also Published As

Publication number Publication date
JPH02197144A (ja) 1990-08-03

Similar Documents

Publication Publication Date Title
JP2963603B2 (ja) プローブ装置のアライメント方法
KR100598787B1 (ko) 다이렉트 프로브 센싱을 위한 개선된 방법 및 장치
US4677474A (en) Wafer prober
JP5018183B2 (ja) プローブ装置、プロービング方法及び記憶媒体
JP2928331B2 (ja) プローバのアライメント装置及び方法
TW538231B (en) Image processing method and device, and wire-bonding device
JPH07297242A (ja) プローブ方法及びその装置
JP2986142B2 (ja) プローブ方法
JPH067561B2 (ja) 半導体ウエハチツプの位置合わせ方法
US4966520A (en) Method of positioning objects to be measured
JP2004063877A (ja) ウェハの位置決め修正方法
JPH05198662A (ja) プローブ装置及び同装置におけるアライメント方法
JP2694462B2 (ja) 半導体ウェーハチップの位置合わせ方法
JP2570585B2 (ja) プローブ装置
JP4515814B2 (ja) 装着精度測定方法
US20050099196A1 (en) Semiconductor inspection device based on use of probe information, and semiconductor inspection method
JP2913609B2 (ja) プロービング装置、プロービング方法およびプローブカード
JPH08327658A (ja) 基板検査装置
KR20060002812A (ko) 납땜 페이스트 프린팅 시 기판 및 프린팅 스크린을정렬하는 방법 및 장치
JP7174555B2 (ja) 基板検査装置、その位置合せ、及び基板検査方法
JP3202577B2 (ja) プローブ方法
JP2979277B2 (ja) プローブ方法
JPS6216018B2 (ja)
JP2939665B2 (ja) 半導体ウエハの測定方法
JP2501613B2 (ja) ウエハプロ―バ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090912

Year of fee payment: 12