JP2928331B2 - プローバのアライメント装置及び方法 - Google Patents
プローバのアライメント装置及び方法Info
- Publication number
- JP2928331B2 JP2928331B2 JP2123396A JP12339690A JP2928331B2 JP 2928331 B2 JP2928331 B2 JP 2928331B2 JP 2123396 A JP2123396 A JP 2123396A JP 12339690 A JP12339690 A JP 12339690A JP 2928331 B2 JP2928331 B2 JP 2928331B2
- Authority
- JP
- Japan
- Prior art keywords
- prober
- semiconductor wafer
- probe
- needle
- probe needle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、プローバのアライメント装置及びプローバ
のアライメント方法に関する。
のアライメント方法に関する。
［従来の技術］ 従来から第７図に示すように、半導体ウェハ１上にス
クライブライン２によって区切られて複数形成されたIC
素子３のそれぞれの電気特性を検査するプローバがあ
る。プローバはプローブカードに植設された複数のプロ
ーブ針と、各IC素子３に形成された複数の電極とを接触
させ、この接触状態からプローブカードに接続されたテ
スタの測定によりIC素子３の良・不良を自動的に判別す
るものである。
クライブライン２によって区切られて複数形成されたIC
素子３のそれぞれの電気特性を検査するプローバがあ
る。プローバはプローブカードに植設された複数のプロ
ーブ針と、各IC素子３に形成された複数の電極とを接触
させ、この接触状態からプローブカードに接続されたテ
スタの測定によりIC素子３の良・不良を自動的に判別す
るものである。
ここで、プローバによる検査を自動的に行うために
は、まず、カセットに収納された半導体ウェハを搬送機
構により取り出し、アライメントステージで半導体ウェ
ハの位置合せを行い、位置合せ後プロービングステージ
に搬送し、半導体ウェハ上のIC素子３上に形成された１
辺60〜100μｍの大きさの電極（パッド）とプローブ針
との接触を行わせ測定を行う。
は、まず、カセットに収納された半導体ウェハを搬送機
構により取り出し、アライメントステージで半導体ウェ
ハの位置合せを行い、位置合せ後プロービングステージ
に搬送し、半導体ウェハ上のIC素子３上に形成された１
辺60〜100μｍの大きさの電極（パッド）とプローブ針
との接触を行わせ測定を行う。
測定においては、プローバには予めIC素子の電極配列
の位置が記憶されており、この情報によりプロービング
を行う。アライメントステージで位置合せ（オリフラ合
せ）が行われた半導体ウェハが搬送され、半導体ウェハ
を載置したプロービングステージが上記記憶されあプロ
ーブ針位置に移動してもプローブ針位置とIC素子の電極
位置が僅かにずれる。このずれを修正してプローフ針と
電極を接触させるため、まずずれの測定を行う。そして
このずれ量をオペレータがマニュアルでプローブ針と電
極位置が正確に接触するよう微調整を行い、この微調整
された位置をプローバに記憶させる。
の位置が記憶されており、この情報によりプロービング
を行う。アライメントステージで位置合せ（オリフラ合
せ）が行われた半導体ウェハが搬送され、半導体ウェハ
を載置したプロービングステージが上記記憶されあプロ
ーブ針位置に移動してもプローブ針位置とIC素子の電極
位置が僅かにずれる。このずれを修正してプローフ針と
電極を接触させるため、まずずれの測定を行う。そして
このずれ量をオペレータがマニュアルでプローブ針と電
極位置が正確に接触するよう微調整を行い、この微調整
された位置をプローバに記憶させる。
この操作はテーチングと呼ばれテーチングは半導体ウ
ェハの品種毎にプローブカードを交換する都度行われ、
テーチングの後、以下IC素子のピッチでプロービングス
テージを移動させ自動的に順次IC素子の測定を行い、１
枚の半導体ウェハの測定が終了すると、次の半導体ウェ
ハを搬送して、順次測定を行うべき全半導体ウェハの測
定を自動的に行いプロービングを終了するようになって
いる。
ェハの品種毎にプローブカードを交換する都度行われ、
テーチングの後、以下IC素子のピッチでプロービングス
テージを移動させ自動的に順次IC素子の測定を行い、１
枚の半導体ウェハの測定が終了すると、次の半導体ウェ
ハを搬送して、順次測定を行うべき全半導体ウェハの測
定を自動的に行いプロービングを終了するようになって
いる。
ここで、プローブ針と電極のずれの測定を行うに際し
て、まずアルミ等が蒸着されたダミーウェハを搬送し、
プローブ針を接触させ、ダミーウェハにプローブ針跡を
付して基準のプローブ針の針跡から正規の位置にあるべ
き第２、第３のプローブ針の位置と、第２、第３のプロ
ーブ針跡とのずれから、θ回路を測定し、プローブカー
ドを−θ回転させて補正する。その後アライメントステ
ージでオリフラ合せされた第１番目の測定用の半導体ウ
ェハをプロービングステージに載置させ、（この時半導
体ウェハとプローブ針のθ回転はすでに補正されてい
る）オペレータがマイクロスコープで観察しながら、IC
素子の基準電極と基準プローブ針とが接触位置になるよ
うプロービングステージをＸ、Ｙ方向に移動させてこの
位置をプローバに記憶させ、テーチングを終了する。以
下このテーチング値に従って半導体ウェハを搬送しプロ
ーバによる自動的プロービングが行われる。
て、まずアルミ等が蒸着されたダミーウェハを搬送し、
プローブ針を接触させ、ダミーウェハにプローブ針跡を
付して基準のプローブ針の針跡から正規の位置にあるべ
き第２、第３のプローブ針の位置と、第２、第３のプロ
ーブ針跡とのずれから、θ回路を測定し、プローブカー
ドを−θ回転させて補正する。その後アライメントステ
ージでオリフラ合せされた第１番目の測定用の半導体ウ
ェハをプロービングステージに載置させ、（この時半導
体ウェハとプローブ針のθ回転はすでに補正されてい
る）オペレータがマイクロスコープで観察しながら、IC
素子の基準電極と基準プローブ針とが接触位置になるよ
うプロービングステージをＸ、Ｙ方向に移動させてこの
位置をプローバに記憶させ、テーチングを終了する。以
下このテーチング値に従って半導体ウェハを搬送しプロ
ーバによる自動的プロービングが行われる。
［発明が解決しようとする課題］ ところがオペレータがマイクロスコープでIC素子の電
極を観察しながら基準プローブ針と基準電極の位置合せ
を行う場合、１つのIC素子には500個位の電極が形成さ
れており、この多数の電極の中から基準電極を認識し、
基準プローブ針と接触させるのは非常に困難で、時間を
要し、さらには基準電極を誤認してしまうこともしばし
ばあった。
極を観察しながら基準プローブ針と基準電極の位置合せ
を行う場合、１つのIC素子には500個位の電極が形成さ
れており、この多数の電極の中から基準電極を認識し、
基準プローブ針と接触させるのは非常に困難で、時間を
要し、さらには基準電極を誤認してしまうこともしばし
ばあった。
本発明は上記欠点を解消するためになされたものであ
って、基準電極とプローブ針のずれを測定するのに短時
間でしかも簡単に誤認が生じない正確なプロービングを
行うことができるプローバのアライメント装置及びプロ
ーバのアライメント方法を提供することを目的とする。
って、基準電極とプローブ針のずれを測定するのに短時
間でしかも簡単に誤認が生じない正確なプロービングを
行うことができるプローバのアライメント装置及びプロ
ーバのアライメント方法を提供することを目的とする。
［課題を解決するための手段］ 上記目的を達成するため、本発明のプローバのアライ
メント装置は、半導体ウェハ上に複数形成されスクライ
ブラインによって区切られたIC素子の電極と、プローブ
針とを接触させてプローブを行うプローバのアライメン
ト装置において、前記スクライブラインの中心線の交点
を認識する手段と、交点から予め定められた位置にある
前記IC素子の基準電極を認識する手段と、電極と前記プ
ローブ針の位置合せ手段とを備えたものである。
メント装置は、半導体ウェハ上に複数形成されスクライ
ブラインによって区切られたIC素子の電極と、プローブ
針とを接触させてプローブを行うプローバのアライメン
ト装置において、前記スクライブラインの中心線の交点
を認識する手段と、交点から予め定められた位置にある
前記IC素子の基準電極を認識する手段と、電極と前記プ
ローブ針の位置合せ手段とを備えたものである。
また、本発明のプローバのアライメント方法は、半導
体ウェハ上に複数形成されスクライブラインによって区
切られたIC素子の電極と、プローブ針とを接触させてプ
ローブを行うプローバのアライメント方法において、ス
クライブラインの中心線の交点を認識する工程と、交点
から予め定められた位置にあるIC素子の基準電極を認識
する工程と、電極とプローブ針の位置合せを行う工程と
を備えたものである。
体ウェハ上に複数形成されスクライブラインによって区
切られたIC素子の電極と、プローブ針とを接触させてプ
ローブを行うプローバのアライメント方法において、ス
クライブラインの中心線の交点を認識する工程と、交点
から予め定められた位置にあるIC素子の基準電極を認識
する工程と、電極とプローブ針の位置合せを行う工程と
を備えたものである。
［作用］ 半導体ウェハ上のIC素子はスクライブラインにより区
切られて形成されている。プロービングを行う前に、半
導体ウェハ（IC素子の電極）とプローブ針とのずれを検
出するアライメントの際にスクライブラインの交点を認
識し、プローバに予め入力しておいたスクライブライン
の交点とIC素子上の基準電極との距離の情報からプロー
バは基準電極の位置を正確にキャッチする。そして基準
電極の位置に基準のプローブ針を移動させて正確に位置
合せができる。そのため、オペレータによる基準電極を
誤認する事態が発生することがなく、短時間でアライメ
ントを終了させることができる。
切られて形成されている。プロービングを行う前に、半
導体ウェハ（IC素子の電極）とプローブ針とのずれを検
出するアライメントの際にスクライブラインの交点を認
識し、プローバに予め入力しておいたスクライブライン
の交点とIC素子上の基準電極との距離の情報からプロー
バは基準電極の位置を正確にキャッチする。そして基準
電極の位置に基準のプローブ針を移動させて正確に位置
合せができる。そのため、オペレータによる基準電極を
誤認する事態が発生することがなく、短時間でアライメ
ントを終了させることができる。
［実施例］ 本発明の一実施例であるプローバのアライメント装置
及びプローバのアライメント方法を図面を参照して説明
する。
及びプローバのアライメント方法を図面を参照して説明
する。
第１図に示すプローバ４は、主として半導体ウェハ１
（第７図）を収納したキャリア５を載置する収納部６
と、プロービングを行うプローバ部７と、プローバ部７
の上方にプローブ針８を植設したプローブカード９を備
えIC素子の電極列とプローブ針８列とを接触させIC素子
の電気特性状態を検出するテスタ部10とからなる。
（第７図）を収納したキャリア５を載置する収納部６
と、プロービングを行うプローバ部７と、プローバ部７
の上方にプローブ針８を植設したプローブカード９を備
えIC素子の電極列とプローブ針８列とを接触させIC素子
の電気特性状態を検出するテスタ部10とからなる。
収納部６は半導体ウェハが例えば25枚収納されている
ウェハキャリア５を載置する載置台11を備え、載置台11
はCPUに制御される上下駆動機構12に接続され、図示し
ない搬送アームにより順次半導体ウェハ１が１枚ずつ搬
送されるように上下方向に移動可能な構成となってい
る。さらに収納部６には搬送アームにより搬送された半
導体ウェハ１の粗アライメント（オリフラ合せ）を行う
アライメントステージ13が設けられ、例えば投受光セン
サ等で半導体ウェハ１の外周を検知し、アライメントを
行うアライメント機構（図示せず）が備えられている。
ウェハキャリア５を載置する載置台11を備え、載置台11
はCPUに制御される上下駆動機構12に接続され、図示し
ない搬送アームにより順次半導体ウェハ１が１枚ずつ搬
送されるように上下方向に移動可能な構成となってい
る。さらに収納部６には搬送アームにより搬送された半
導体ウェハ１の粗アライメント（オリフラ合せ）を行う
アライメントステージ13が設けられ、例えば投受光セン
サ等で半導体ウェハ１の外周を検知し、アライメントを
行うアライメント機構（図示せず）が備えられている。
プローバ部７はアライメントされた半導体ウェハ１を
搬送する図示しない搬送系を備え、半導体ウェハを載置
するプロービングステージ14がＸ、Ｙ、Ｚ方向に移動さ
れ、Ｚ軸を中心としてθ回転される駆動機構に接続され
て設けられる。プロービングステージ14はアライメント
された半導体ウェハ１の位置をずらさずに正確に搬送で
きるよう吸着等の手段（真空装置）を備えている。プロ
ービングステージ14の移動距離はCPUにより完全に制御
される。またプロービングステージ14はオペレータが操
作することによりμｍ単位で移動制御可能なジョイステ
ック19に接続される。さらに第２図の正面図に示すよう
に、プローバ部７にはプロービングステージ14上の半導
体ウェハ１の正確な位置決めのためのCCDカメラ15（ア
ライメント装置）及びハイトセンサ16が予め定められた
位置に設けられ、CCDカメラ15の撮像情報によりスクラ
イブラインの交点を認識する手段、スクライブラインの
交点から定められた距離にあるIC素子の基準電極を認識
する手段、基準電極とプローブ針の位置合せ手段等のア
ライメント手段を備えたCPUに入力されるようになって
いる。
搬送する図示しない搬送系を備え、半導体ウェハを載置
するプロービングステージ14がＸ、Ｙ、Ｚ方向に移動さ
れ、Ｚ軸を中心としてθ回転される駆動機構に接続され
て設けられる。プロービングステージ14はアライメント
された半導体ウェハ１の位置をずらさずに正確に搬送で
きるよう吸着等の手段（真空装置）を備えている。プロ
ービングステージ14の移動距離はCPUにより完全に制御
される。またプロービングステージ14はオペレータが操
作することによりμｍ単位で移動制御可能なジョイステ
ック19に接続される。さらに第２図の正面図に示すよう
に、プローバ部７にはプロービングステージ14上の半導
体ウェハ１の正確な位置決めのためのCCDカメラ15（ア
ライメント装置）及びハイトセンサ16が予め定められた
位置に設けられ、CCDカメラ15の撮像情報によりスクラ
イブラインの交点を認識する手段、スクライブラインの
交点から定められた距離にあるIC素子の基準電極を認識
する手段、基準電極とプローブ針の位置合せ手段等のア
ライメント手段を備えたCPUに入力されるようになって
いる。
プローバ部７の上方には、検査情報が入力されたCPU
からの出力によりアライメントや測定を行うテスタ部10
が設けられ、第３図に示すように、IC素子３の電極18に
接触させるプローブ針８を植設したプローブカード９が
セットされる。プローブカード９は回転機構91に接続さ
れたインサートリング（図示せず）により位置合せ等に
所望の回転がなされる。さらにテスタ部10の上方にはマ
イクロスコープ17がプロービングステージ14上の半導体
ウェハ１を観察できるように設けられる。
からの出力によりアライメントや測定を行うテスタ部10
が設けられ、第３図に示すように、IC素子３の電極18に
接触させるプローブ針８を植設したプローブカード９が
セットされる。プローブカード９は回転機構91に接続さ
れたインサートリング（図示せず）により位置合せ等に
所望の回転がなされる。さらにテスタ部10の上方にはマ
イクロスコープ17がプロービングステージ14上の半導体
ウェハ１を観察できるように設けられる。
さらにプローバ４には図示しないプローブカード収納
部、この収納部から半導体ウェハの品種に対応する所望
のプローブカードを搬出し、インサートリングに位置合
せしてセットする搬送機構等が備えられている。
部、この収納部から半導体ウェハの品種に対応する所望
のプローブカードを搬出し、インサートリングに位置合
せしてセットする搬送機構等が備えられている。
このような構成のプローバにおけるアライメント方法
について、第４図のフローチャートに従って説明する。
について、第４図のフローチャートに従って説明する。
収納部６のアライメントステージ13でオリフラ合せが
行われたダミーウェハをプロービングステージ14上に搬
送する。プロービングステージ14を上昇させ、例えば４
本のプローブ針８とダミーウェハを接触させ針跡を付す
（Ａ）。ダミーウェハを載置したプロービングステージ
14をCCDカメラ15の位置に移動して針跡を撮像する。第
５図に示すように撮像された針跡8a、8b、8c及び8dのう
ち基準プローブ針81（第３図）による針跡を8aとする
と、8aにCCDカメラ15のセンサを示すクロスを合成させ
るようオペレータがジョイステックを操作してプロービ
ングステージ14を移動させる。そしてこの位置8a（Xa、
Ya）をCPUに記憶させる（Ｂ）。そしてこの位置8a（X
a、Ya）を基準として予めプローバに入力されている移
動量、第２のプローブ針跡8b（Xb、Yb）の予想位置8b′
（Xb′、Yb′）にクロスが移動する（Ｃ）。この時、Xb
＝Xb′、Yb＝Yb′であればプローブカードのθ回転のず
れが０であり、補正は不必要であるが、Xb＝Xb′、Yb＝
Yb′でなければずれが生じている（Ｄ）。そしてオペレ
ータがジョイステックを操作して実際の針跡8b（Xb、Y
b）にクロスを合せ、この位置をCPUに記憶させる。そし
てθｂを演算する。そして第３のプローブ針跡8c（Xc、
Yc）と予想位置8c′（Xc′、Yc′）及び第４のプローブ
針跡8d（Xd、Yd）と予想位置8d′（Xd′、Yd′）から同
様の操作によりθｃ、θｄを求める。そしてθｂ、θ
ｃ、θｄの平均値を求め（Ｆ）、プローブカードは求め
られた平均値θ０から回転機構91により−θ０回転さ
れ、回転量が補正される（Ｇ）。ここで４本の針跡につ
いてずれを測定したが最小２本でも回転のずれは測定で
きる。
行われたダミーウェハをプロービングステージ14上に搬
送する。プロービングステージ14を上昇させ、例えば４
本のプローブ針８とダミーウェハを接触させ針跡を付す
（Ａ）。ダミーウェハを載置したプロービングステージ
14をCCDカメラ15の位置に移動して針跡を撮像する。第
５図に示すように撮像された針跡8a、8b、8c及び8dのう
ち基準プローブ針81（第３図）による針跡を8aとする
と、8aにCCDカメラ15のセンサを示すクロスを合成させ
るようオペレータがジョイステックを操作してプロービ
ングステージ14を移動させる。そしてこの位置8a（Xa、
Ya）をCPUに記憶させる（Ｂ）。そしてこの位置8a（X
a、Ya）を基準として予めプローバに入力されている移
動量、第２のプローブ針跡8b（Xb、Yb）の予想位置8b′
（Xb′、Yb′）にクロスが移動する（Ｃ）。この時、Xb
＝Xb′、Yb＝Yb′であればプローブカードのθ回転のず
れが０であり、補正は不必要であるが、Xb＝Xb′、Yb＝
Yb′でなければずれが生じている（Ｄ）。そしてオペレ
ータがジョイステックを操作して実際の針跡8b（Xb、Y
b）にクロスを合せ、この位置をCPUに記憶させる。そし
てθｂを演算する。そして第３のプローブ針跡8c（Xc、
Yc）と予想位置8c′（Xc′、Yc′）及び第４のプローブ
針跡8d（Xd、Yd）と予想位置8d′（Xd′、Yd′）から同
様の操作によりθｃ、θｄを求める。そしてθｂ、θ
ｃ、θｄの平均値を求め（Ｆ）、プローブカードは求め
られた平均値θ０から回転機構91により−θ０回転さ
れ、回転量が補正される（Ｇ）。ここで４本の針跡につ
いてずれを測定したが最小２本でも回転のずれは測定で
きる。
次にダミーウェハをアンロードしてアライメントステ
ージ13でオリフラ合せされた半導体ウェハ１をプロービ
ングステージ14上に載置してCCDカメラ15で撮像し、ス
クライブライン２を検出する（Ｈ）。第６図に示すよう
に、スクライブライン２のライン方向の異なる２点S
x1、Sx2でそれぞれスクライブライン２の幅の中点S
x10、Sx20にオペレータがジョイステックを操作してク
ロスを一致させ、それぞれの位置を記憶させる。Sx10、
Sx20からCPUはスクライブライン２の中心軸1xを求める
（Ｉ）。次にスクライブライン２に直径するスクライブ
ライン21を検出し、同様にスクライブライン21のライン
方向の異なる２点Sy1、Sy2で、それぞれスクライブライ
ン21の幅の中点Sy10、Sy20にオペレータがジョイステッ
クを操作してクロスを一致させ、それぞれの位置を記憶
させる。Sy10、Sy20からCPUはスクライブライン21の中
心線1yを求める（Ｋ）。そして1x、1yの交点Ｃ（X0、
Y0）を演算して記憶する（Ｌ）。この交点から予め記憶
しておいて基準電極18aに自動的に基準プローブ針81が
接触するようにプロービングステージ14が移動する
（Ｍ）。ここで基準プローブ針と基準電極が位置合せさ
れ、既に回転方向は補正されているため基準プローブ針
以外の第２、第３・・・のプローブ針と対応する電極の
位置は殆ど一致しているが、オペレータがマイクロスコ
ープ17で観察して一致を確認する。この時、ずれがあれ
ばオペレータはジョイステックを移動させ微調整を行
う。微調整が行われればスクライブラインの中心軸1x、
1yの交点Ｃの記憶した（X0、Y0）座標を補正し、この補
正値を記憶する（Ｎ）。この補正値が記憶され、アライ
メント（テーチング）が終了する（Ｏ）。プローバに記
憶されたこの補正値に従い、各半導体ウェハ毎にプロー
ビングステージの移動がなされ、半導体ウェハの正確な
プロービングが行われる。
ージ13でオリフラ合せされた半導体ウェハ１をプロービ
ングステージ14上に載置してCCDカメラ15で撮像し、ス
クライブライン２を検出する（Ｈ）。第６図に示すよう
に、スクライブライン２のライン方向の異なる２点S
x1、Sx2でそれぞれスクライブライン２の幅の中点S
x10、Sx20にオペレータがジョイステックを操作してク
ロスを一致させ、それぞれの位置を記憶させる。Sx10、
Sx20からCPUはスクライブライン２の中心軸1xを求める
（Ｉ）。次にスクライブライン２に直径するスクライブ
ライン21を検出し、同様にスクライブライン21のライン
方向の異なる２点Sy1、Sy2で、それぞれスクライブライ
ン21の幅の中点Sy10、Sy20にオペレータがジョイステッ
クを操作してクロスを一致させ、それぞれの位置を記憶
させる。Sy10、Sy20からCPUはスクライブライン21の中
心線1yを求める（Ｋ）。そして1x、1yの交点Ｃ（X0、
Y0）を演算して記憶する（Ｌ）。この交点から予め記憶
しておいて基準電極18aに自動的に基準プローブ針81が
接触するようにプロービングステージ14が移動する
（Ｍ）。ここで基準プローブ針と基準電極が位置合せさ
れ、既に回転方向は補正されているため基準プローブ針
以外の第２、第３・・・のプローブ針と対応する電極の
位置は殆ど一致しているが、オペレータがマイクロスコ
ープ17で観察して一致を確認する。この時、ずれがあれ
ばオペレータはジョイステックを移動させ微調整を行
う。微調整が行われればスクライブラインの中心軸1x、
1yの交点Ｃの記憶した（X0、Y0）座標を補正し、この補
正値を記憶する（Ｎ）。この補正値が記憶され、アライ
メント（テーチング）が終了する（Ｏ）。プローバに記
憶されたこの補正値に従い、各半導体ウェハ毎にプロー
ビングステージの移動がなされ、半導体ウェハの正確な
プロービングが行われる。
以上の説明は、本発明によるプローバのアライメント
装置及びプローバのアライメント方法の一実施例であっ
て、この実施例ではオペレータがダミーウェハに付した
実際の針跡にCCDカメラのクロスを合せることにより予
想される針跡とのずれをCPUに記憶させたが、CCDカメラ
で撮像した画像と予め記憶させた画像とを比較する画像
認識からずれの測定を行い、プローブカードの回転を測
定し、回転機構91により回転の補正を行うようにしても
よい。また、スクライブラインの中心線もオペレータが
中点をCCDカメラのクロスを一致させ、この点から記憶
させるようにしたが、同様に画像認識手段により予め記
憶された画像との一致、不一致から塩山により求めるよ
うにして、オペレータの操作を省き、完全に自動化を行
うようにしてもよい。
装置及びプローバのアライメント方法の一実施例であっ
て、この実施例ではオペレータがダミーウェハに付した
実際の針跡にCCDカメラのクロスを合せることにより予
想される針跡とのずれをCPUに記憶させたが、CCDカメラ
で撮像した画像と予め記憶させた画像とを比較する画像
認識からずれの測定を行い、プローブカードの回転を測
定し、回転機構91により回転の補正を行うようにしても
よい。また、スクライブラインの中心線もオペレータが
中点をCCDカメラのクロスを一致させ、この点から記憶
させるようにしたが、同様に画像認識手段により予め記
憶された画像との一致、不一致から塩山により求めるよ
うにして、オペレータの操作を省き、完全に自動化を行
うようにしてもよい。
また、スクライブラインの交点を求め、予め入力され
ていた交点から基準電極までの距離で基準電極の位置を
求めたが、スクライブラインからIC素子の角の位置を認
識して、そこから基準電極の位置がわかるようにしても
よい。
ていた交点から基準電極までの距離で基準電極の位置を
求めたが、スクライブラインからIC素子の角の位置を認
識して、そこから基準電極の位置がわかるようにしても
よい。
尚、検査が行われている半導体ウェハとは異なる品種
を検査する場合でも、自動的にプローブカードの収納部
から異なるプローブカードを取り出し、プローブカード
の交換を行い、その後もダミーウェハを搬送してプロー
ブ針を接触させ、針跡を付し、針跡からプローブカード
の回転を測定し、自動的にプローブカードをマイナス回
転させ、θ回転方向の補正を行い、その後スクライブラ
インを検出し画像認識からスクライブラインの交点を求
めることにより、予め入力されているスクライブライン
の交点と基準電極位置から自動的にアライメントを行う
ことができる。従って、他品種の検査も全自動で実施す
ることができる。
を検査する場合でも、自動的にプローブカードの収納部
から異なるプローブカードを取り出し、プローブカード
の交換を行い、その後もダミーウェハを搬送してプロー
ブ針を接触させ、針跡を付し、針跡からプローブカード
の回転を測定し、自動的にプローブカードをマイナス回
転させ、θ回転方向の補正を行い、その後スクライブラ
インを検出し画像認識からスクライブラインの交点を求
めることにより、予め入力されているスクライブライン
の交点と基準電極位置から自動的にアライメントを行う
ことができる。従って、他品種の検査も全自動で実施す
ることができる。
また、本発明は半導体ウェハのプローバに限定される
ものではなく、液晶基板やプリント基板等にも適用でき
る。
ものではなく、液晶基板やプリント基板等にも適用でき
る。
［発明の効果］ 以上の説明からも明らかなように、本発明のプローバ
のアライメント装置及びプローバのアライメント方法に
よれば、スクライブラインを認識する手段を設け、スク
ライブラインから基準電極の位置を自動的にわかるよう
にしたため、オペレータが多数ある電極のうちから基準
電極の選択を誤ることなく確実に、簡単に、しかも短時
間でアライメントを行うことができる。
のアライメント装置及びプローバのアライメント方法に
よれば、スクライブラインを認識する手段を設け、スク
ライブラインから基準電極の位置を自動的にわかるよう
にしたため、オペレータが多数ある電極のうちから基準
電極の選択を誤ることなく確実に、簡単に、しかも短時
間でアライメントを行うことができる。
第１図は本発明のプローバのアライメント装置に係わる
一実施例の構成図、第２図及び第３図は第１図に示す一
実施例の要部を示す図、第４図は本発明のプローバのア
ライメント方法の一実施例を示すフローチャート、第５
図、第６図は第４図に示すアライメント方法を説明する
図、第７図は従来例及び本発明の半導体ウェハを示す図
である。 １……半導体ウェハ ２……スクライブライン ３……IC素子 ４……プローバ ８……プローブ針 15……CCDカメラ 18……電極 18a……基準電極 Ｃ……交点 CPU……認識する手段、位置合せ手段
一実施例の構成図、第２図及び第３図は第１図に示す一
実施例の要部を示す図、第４図は本発明のプローバのア
ライメント方法の一実施例を示すフローチャート、第５
図、第６図は第４図に示すアライメント方法を説明する
図、第７図は従来例及び本発明の半導体ウェハを示す図
である。 １……半導体ウェハ ２……スクライブライン ３……IC素子 ４……プローバ ８……プローブ針 15……CCDカメラ 18……電極 18a……基準電極 Ｃ……交点 CPU……認識する手段、位置合せ手段
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/66 G01R 31/26
Claims (2)
- 【請求項１】半導体ウェハ上に複数形成されスクライブ
ラインによって区切られたIC素子の電極と、プローブ針
とを接触させてプローブを行うプローバのアライメント
装置において、前記スクライブラインの中心線の交点を
認識する手段と、前記交点から予め定められた位置にあ
る前記IC素子の基準電極を認識する手段と、前記電極と
前記プローブ針の位置合せ手段とを備えたことを特徴と
するプローバのアライメント装置。 - 【請求項２】半導体ウェハ上に複数形成されスクライブ
ラインによって区切られたIC素子の電極と、プローブ針
とを接触させてプローブを行うプローバのアライメント
方法において、前記スクライブラインの中心線の交点を
認識する工程と、前記交点から予め定められた位置にあ
る前記IC素子の基準電極を認識する工程と、前記電極と
前記プローブ針の位置合せを行う工程とを備えたことを
特徴とするプローバのアライメント方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2123396A JP2928331B2 (ja) | 1990-05-14 | 1990-05-14 | プローバのアライメント装置及び方法 |
| US07/693,536 US5274575A (en) | 1990-05-14 | 1991-04-30 | Method of probing test |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2123396A JP2928331B2 (ja) | 1990-05-14 | 1990-05-14 | プローバのアライメント装置及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0423341A JPH0423341A (ja) | 1992-01-27 |
| JP2928331B2 true JP2928331B2 (ja) | 1999-08-03 |
Family
ID=14859529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2123396A Expired - Lifetime JP2928331B2 (ja) | 1990-05-14 | 1990-05-14 | プローバのアライメント装置及び方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5274575A (ja) |
| JP (1) | JP2928331B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5416592A (en) * | 1992-03-23 | 1995-05-16 | Tokyo Electron Kabushiki Kaisha | Probe apparatus for measuring electrical characteristics of objects |
| US5327625A (en) * | 1992-08-13 | 1994-07-12 | Massachusetts Institute Of Technology | Apparatus for forming nanometric features on surfaces |
| JP2833402B2 (ja) * | 1993-03-02 | 1998-12-09 | ジェイエスアール株式会社 | 被検査電極板の検査方法 |
| US5539676A (en) * | 1993-04-15 | 1996-07-23 | Tokyo Electron Limited | Method of identifying probe position and probing method in prober |
| US5867590A (en) * | 1995-01-11 | 1999-02-02 | Nova Measuring Instruments, Ltd. | Method and apparatus for determining a location on a surface of an object |
| US5901273A (en) * | 1995-10-17 | 1999-05-04 | Fuji Xerox Co., Ltd. | Two-dimensional position/orientation measuring mark, two-dimensional position/orientation measuring method and apparatus, control apparatus for image recording apparatus, and control apparatus for manipulator |
| BR9610882A (pt) * | 1996-01-16 | 1999-07-13 | He Holding Inc Dba Hughes Elec | Sistema de filtro endereçável por satélite de segurança para recpção somente de rede superficial local |
| JPH10215488A (ja) | 1997-01-31 | 1998-08-11 | Nec Corp | 移動無線システムにおけるホストアクセス方法 |
| FR2770029B1 (fr) | 1997-10-22 | 2000-01-07 | Sgs Thomson Microelectronics | Plage de test a positionnement automatique de microsonde et procede de realisation d'une telle plage de test |
| KR19990053079A (ko) * | 1997-12-23 | 1999-07-15 | 윤종용 | 인식 마크가 형성된 반도체 웨이퍼 및 그 인식 마크를 이용한 웨이퍼 절삭 방법 |
| IL123575A (en) * | 1998-03-05 | 2001-08-26 | Nova Measuring Instr Ltd | Method and apparatus for alignment of a wafer |
| JP4722244B2 (ja) * | 1998-07-14 | 2011-07-13 | ノバ・メジャリング・インストルメンツ・リミテッド | 所定のフォトリソグラフィ工程に従って基板を加工する装置 |
| IL125337A0 (en) * | 1998-07-14 | 1999-03-12 | Nova Measuring Instr Ltd | Method and apparatus for lithography monitoring and process control |
| US6608920B1 (en) * | 1998-10-29 | 2003-08-19 | Applied Materials, Inc. | Target acquisition technique for CD measurement machine |
| US6212961B1 (en) | 1999-02-11 | 2001-04-10 | Nova Measuring Instruments Ltd. | Buffer system for a wafer handling system |
| JP2002184948A (ja) * | 2000-12-12 | 2002-06-28 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2002313857A (ja) * | 2001-04-12 | 2002-10-25 | Ando Electric Co Ltd | 距離変化出力装置及び方法 |
| US6876215B1 (en) * | 2003-02-27 | 2005-04-05 | Credence Systems Corporation | Apparatus for testing semiconductor integrated circuit devices in wafer form |
| JP2006339196A (ja) * | 2005-05-31 | 2006-12-14 | Tokyo Seimitsu Co Ltd | プローバの移動量演算校正方法、移動量演算校正処理プログラム及びプローバ |
| JP5854713B2 (ja) * | 2011-09-05 | 2016-02-09 | 株式会社東京精密 | プローバにおけるウエハ上のチップ配列検出方法 |
| JP2022184029A (ja) * | 2021-05-31 | 2022-12-13 | 東京エレクトロン株式会社 | アライメント方法及び検査装置 |
| CN114864750A (zh) * | 2022-05-17 | 2022-08-05 | 通威太阳能（合肥）有限公司 | 电池片切片方法、电池片切片系统、存储介质及计算机 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4845373A (en) * | 1984-02-22 | 1989-07-04 | Kla Instruments Corporation | Automatic alignment apparatus having low and high resolution optics for coarse and fine adjusting |
| US4780617A (en) * | 1984-08-09 | 1988-10-25 | Nippon Kogaku K.K. | Method for successive alignment of chip patterns on a substrate |
| US4937618A (en) * | 1984-10-18 | 1990-06-26 | Canon Kabushiki Kaisha | Alignment and exposure apparatus and method for manufacture of integrated circuits |
| US4856904A (en) * | 1985-01-21 | 1989-08-15 | Nikon Corporation | Wafer inspecting apparatus |
| US5093797A (en) * | 1987-01-13 | 1992-03-03 | Omron Tateisi Electronics Co. | Apparatus for inspecting packaged electronic device |
| US5124931A (en) * | 1988-10-14 | 1992-06-23 | Tokyo Electron Limited | Method of inspecting electric characteristics of wafers and apparatus therefor |
| US5097406A (en) * | 1989-10-03 | 1992-03-17 | Texas Instruments Incorporated | Lead frame lead located for wire bonder |
-
1990
- 1990-05-14 JP JP2123396A patent/JP2928331B2/ja not_active Expired - Lifetime
-
1991
- 1991-04-30 US US07/693,536 patent/US5274575A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5274575A (en) | 1993-12-28 |
| JPH0423341A (ja) | 1992-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2928331B2 (ja) | プローバのアライメント装置及び方法 | |
| US4786867A (en) | Wafer prober | |
| US4677474A (en) | Wafer prober | |
| JP2963603B2 (ja) | プローブ装置のアライメント方法 | |
| EP0457843A4 (en) | Method and apparatus for measuring registration between layers of a semiconductor wafer | |
| US4870288A (en) | Alignment method | |
| JPH09138256A (ja) | 被検査基板のアライメント方法 | |
| US4966520A (en) | Method of positioning objects to be measured | |
| JP2004063877A (ja) | ウェハの位置決め修正方法 | |
| US20050099196A1 (en) | Semiconductor inspection device based on use of probe information, and semiconductor inspection method | |
| US5113132A (en) | Probing method | |
| JPH067561B2 (ja) | 半導体ウエハチツプの位置合わせ方法 | |
| JPH0713990B2 (ja) | プローブ針とパッドの位置合わせ方法 | |
| JP3248136B1 (ja) | プローブ方法及びプローブ装置 | |
| JPH08327658A (ja) | 基板検査装置 | |
| JPH0737941A (ja) | プローブ装置 | |
| JP3202577B2 (ja) | プローブ方法 | |
| JPH0682743B2 (ja) | ウエハ処理装置 | |
| JPH02224260A (ja) | 位置合わせ方法 | |
| JP2939665B2 (ja) | 半導体ウエハの測定方法 | |
| JP2694462B2 (ja) | 半導体ウェーハチップの位置合わせ方法 | |
| JPH0465851A (ja) | 検査装置 | |
| JP2979917B2 (ja) | Ｉｃチップの位置決め方法 | |
| JPH02137347A (ja) | 位置合わせ方法 | |
| JPH05136249A (ja) | ウエーハの自動位置合わせ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |