KR19990053079A - 인식 마크가 형성된 반도체 웨이퍼 및 그 인식 마크를 이용한 웨이퍼 절삭 방법 - Google Patents

인식 마크가 형성된 반도체 웨이퍼 및 그 인식 마크를 이용한 웨이퍼 절삭 방법 Download PDF

Info

Publication number
KR19990053079A
KR19990053079A KR1019970072651A KR19970072651A KR19990053079A KR 19990053079 A KR19990053079 A KR 19990053079A KR 1019970072651 A KR1019970072651 A KR 1019970072651A KR 19970072651 A KR19970072651 A KR 19970072651A KR 19990053079 A KR19990053079 A KR 19990053079A
Authority
KR
South Korea
Prior art keywords
wafer
semiconductor
lines
recognition
recognition mark
Prior art date
Application number
KR1019970072651A
Other languages
English (en)
Inventor
손대우
이윤수
김병만
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970072651A priority Critical patent/KR19990053079A/ko
Priority to TW087113468A priority patent/TW392235B/zh
Priority to JP10277042A priority patent/JPH11195625A/ja
Priority to US09/205,003 priority patent/US6421456B1/en
Publication of KR19990053079A publication Critical patent/KR19990053079A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0058—Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material
    • B28D5/0064—Devices for the automatic drive or the program control of the machines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Abstract

본 발명은 웨이퍼 및 웨이퍼의 절삭 방법에 관한 것으로, 웨이퍼 정렬을 위한 표준화된 기준 패턴을 형성하여 웨이퍼 정렬 불량에 따른 웨이퍼 절삭 공정을 진행하지 못하는 불량을 억제할 수 있는 인식 마크가 형성된 반도체 웨이퍼 및 그 인식 마크를 이용한 웨이퍼의 절삭 방법을 제공하는 데 있다. 특히 본 발명에 따른 반도체 웨이퍼는 복수의 반도체 소자를 구분하는 수직 스크라이브 라인과 수평 스크라이브 라인이 교차하는 지점에 카메라가 명확하게 인식할 수 있도록 명암이 명확하게 구분되며, 복수의 직선적인 패턴이 존재하며, 적어도 하나 이상의 직선적인 패턴이 교차하는 지점을 갖는 인식 마크가 형성된 것을 특징으로 한다. 그리고, 인식 마크는 반도체 소자에서 이격된 스크라이브 라인의 교차하는 지점에 형성되기 때문에 반도체 소자에 형성된 패턴과의 오인식을 줄일 수 있으며, 인식 마크는 카메라가 인식하기 좋은 패턴 형상을 갖기 때문에 웨이퍼 정렬의 신뢰성을 확보할 수 있다.

Description

인식 마크가 형성된 반도체 웨이퍼 및 그 인식 마크를 이용한 웨이퍼 절삭 방법(Semiconductor wafer on which recognition mark is formed and method for sawing wafer using the recognition mark)
본 발명은 반도체 웨이퍼 및 반도체 웨이퍼의 절삭 방법에 관한 것으로, 더욱 상세하게는 반도체 소자를 구분하는 스크라이브 라인이 교차하는 지점에 반도체 웨이퍼 정렬용 인식 마크가 형성된 반도체 웨이퍼 및 그 인식 마크를 이용한 반도체 웨이퍼의 절삭 방법에 관한 것이다.
반도체 제품의 제조 공정은 크게 반도체 웨이퍼 가공(semiconductor wafer fabrication), 패키지 조립(package assembly) 및 테스트(test)로 구분된다. 웨이퍼 가공 공정은 반도체 물질의 얇고 둥근 판인 웨이퍼의 안 또는 표면에 회로나 소자를 만드는 일련의 조작을 말한다. 이 과정이 끝나면 웨이퍼를 절삭하여 웨이퍼 상의 반도체 소자를 개별 반도체 칩으로 분리하는 웨이퍼 절삭 공정을 거쳐서, 각각의 개별 반도체 칩을 패키지 상태로 조립하는 패키지 조립 공정을 진행하게 된다.
먼저 도 1을 참조하여 일반적인 웨이퍼에 대하여 설명하면, 웨이퍼(10)는 집적회로가 형성된 복수의 반도체 소자(12)를 포함한다. 반도체 소자들(12)은 적어도 하나 이상의 수평과 수직 스크라이브 라인(12, 14; scribe line)에 의해 구분된다. 스크라이브 라인(14, 16)은 복수의 반도체 소자(12)를 개별 반도체 칩으로 분리하기 위해 잘려질 부분이다. 통상적인 스크라이브 라인(14, 16)의 폭은 5∼7mil 이다.
다음으로 도 2 내지 도 4를 참조하여 웨이퍼 절삭 장치(70)를 이용한 반도체 웨이퍼(10)의 절삭 공정을 설명하면, 웨이퍼 절삭 장치(70)의 웨이퍼 정렬부(72; wafer aligning part)에 웨이퍼(10)가 로딩된 이후에 웨이퍼(10)를 정렬하는 공정이 진행된다. 그리고, 웨이퍼(10)를 정렬한 이후에 웨이퍼(10)를 절삭 날(74; sawing blade)로 절삭하는 공정이 진행된다. 도 2는 절삭 날(74)에 의해 수평 스크라이브 라인(16)을 따라서 절삭 공정이 진행되는 상태를 도시하고 있다.
여기서, 웨이퍼(10)를 정렬하는 공정은 먼저 웨이퍼(10) 상의 임의의 두 지점을 카메라(76)와 같은 인식 수단을 이용하여 인식하여 절삭 날(74)에 수평하게 스크라이브 라인(14, 16)을 정렬한다. 여기서, 수평 스크라이브 라인(16)이 절삭 날(76)에 수평하게 정렬된다.
다음으로, 수평 스크라이브 라인(16)이 정확하게 절삭 날(76)에 정렬되었는지를 확인하기 위한 공정이 진행된다. 도 2 및 도 3을 참조하면, 웨이퍼(10) 상의 반도체 소자(12)에 형성된 패턴의 일부분(A; 이하, "기준 패턴"이라 한다)을 카메라(76)로 잡아 제어부(78; control part)에 입력시킨다. 이때, 웨이퍼(10) 상에 형성된 다른 반도체 소자(12) 또한 기준 패턴(A)과 동일한 패턴을 갖는다. 따라서, 입력된 기준 패턴(A)을 기준으로 웨이퍼(30) 상의 다른 반도체 소자의 기준 패턴(A)과 동일한 9 지점(A∼I)을 카메라(76)가 인식하고, 카메라(76)가 인식한 정보는 제어부(78)에 전송되어 기준 패턴(A)의 인식값을 100으로 하여 9 지점(A∼I)의 인식값을 제어부의 모니터(77; monitor) 상에 표시하며, 인식값이 판단값 이상이면 웨이퍼(10) 정렬이 양호한 것으로 판단하여 절삭 날(74)을 이용한 웨이퍼(10) 절삭 공정이 진행된다. 하지만, 인식값이 하나라도 판단값 이하이면 웨이퍼(10) 정렬이 불량한 것으로 판단하여 웨이퍼(10) 절삭 공정을 진행하지 않는다. 여기서, 판단값은 70이다.
이와 같은 웨이퍼의 정렬 방식을 패턴 매칭 방식(Pattern Matching System; P.M.S)이라 하며, 디스코(DISCO) 사의 모델인 DFD-640에서 채택하는 방식이다. 다른 웨이퍼의 정렬 방식으로 패턴 인식 방식(Pattern Recognition System; P.R.S)도 있는데, 이것은 세이코 세이키(SEICO SEIKI) 사의 SD02-8W 모델의 웨이퍼 절삭 장치에 채택되는 방식이다. P.M.S는 패턴을 흑과 백으로 분류하여 인식하는 반면 P.R.S는 256색으로 분류하여 패턴을 인식한다.
이때, 기준 패턴(A)으로는 웨이퍼 상의 반도체 소자(12) 부분에서 카메라(76)가 인식하기 가장 좋은 지점이 작업자에 의해 설정된다. 예를 들어 도 4를 참조하면, 카메라(도 2의 76)는 어두운 부분(15)과 밝은 부분(13)을 구분하여 인식하기 때문에 통상적으로 기준 패턴(A)으로 명암이 명확하게 구분가며, 복수의 직선적인 패턴이 존재하며, 적어도 하나 이상의 직선적인 패턴이 교차하는 반도체 소자(12)의 일부분을 기준 패턴(A)으로 설정한다. 그리고, 카메라가 인식하는 지점은 반도체 소자(12)의 일부분이며, 절삭 공정은 스크라이브 라인(14, 16)을 따라서 이루어지기 때문에 카메라가 인식한 위치를 기준으로 하여 위치 보정(17)하여 절삭 날의 위치에 맞게 스크라이브 라인(14, 16)의 이동이 필요하다. 여기서, 스크라이브 라인(14, 16) 상의 점선(18)은 절삭 공정에서 절삭 날(도 2의 76)이 지나가는 길이다.
여기서, 도면부호 20은 카메라(도 2의 76)에 의해 인식되는 영역인 윈도우(window)를 표시한다. 여기서, 윈도우(20) 상의 수평선(28)과 수직선(26)으로 카메라의 위치를 맞추게 된다. 그리고, 패턴(15)의 명암을 구분하기 위해 해칭선으로 표시하였다.
표 1은 제어부의 모니터(77) 상에 웨이퍼의 9 지점(A∼I)에 대한 인식값과, 그에 따른 판단 및 작업의 유무를 표시하는 일 실시예를 나타낸다.
지점 A B C D E F G H I
인식값 91 79 94 97 98 93 65 50 90
판정 OK OK OK OK OK OK BAD BAD OK
작업 정렬 오류/절단 미스 발생
여기서, A 지점은 기준 패턴을 나타낸다. 그리고, 기준 패턴(A)의 인식값이 100이 아니고 91인 이유와 다른 지점(B∼I)의 인식값 또한 100이 아닌 이유는 카메라(76)의 기계적인 작동에 의해 기계적 오차가 발생하기 때문이다. 하지만, 카메라(76)의 기계적인 오차가 발생하더라도 G, H 지점에서와 같이 인식값이 70이하로 인식하는 이유는 카메라(76)의 기계적인 불량을 배제하고 생각한다면, 카메라(76)가 기준 패턴(A)과 동일한 위치의 패턴을 인식하는 것이 아니라 기준 패턴(A)과 동일한 위치의 패턴 주위의 기준 패턴(A)과 유사한 패턴(24)을 인식하는 것으로 판단 할 수 있다. 즉, 반도체 소자를 형성하는 패턴이 복잡, 다양화되고 반도체 소자의 크기가 축소됨으로써, P.M.S 또는 P.R.S에 의거하여 기준 패턴(A)을 설정하더라도 기준 패턴(A)의 주위에 기준 패턴(A)과 유사한 패턴(24)이 존재하기 때문에 웨이퍼(10) 정렬 불량에 따른 웨이퍼(10) 절삭 공정을 진행할 수 없는 불량이 발생된다.
그리고, 웨이퍼 절삭 공정을 진행하기 위해서 작업자는 웨이퍼의 기준 패턴을 설정해야 하며, 각각의 웨이퍼에 형성된 반도체 소자(12)가 동일하지 않은 경우 각각의 반도체 소자(12)에 맞는 기준 패턴을 설정해야 한다. 즉, 웨이퍼마다 기준 패턴이 표준화되어 있지 않기 때문에 작업자의 기술적인 숙련도에 따라서, 그리고 반도체 소자를 형성하는 패턴의 구조에 따라서 웨이퍼 절삭 공정은 불안정적일 수밖에 없다. 그리고, 반도체 소자가 축소화되는 현재의 기술적 진보로 미루어보아 반도체 소자에 형성된 패턴을 기준 패턴으로 이용하는 데는 한계가 있을 것으로 판단된다.
따라서, 본 발명의 목적은 웨이퍼 정렬을 위한 표준화된 인식 마크가 형성된 반도체 웨이퍼 및 그 인식 마크를 이용한 웨이퍼의 절삭 방법을 제공하는 데 있다.
본 발명의 다른 목적은 웨이퍼 정렬 불량에 따라서 웨이퍼 절삭 공정을 진행하지 못하는 불량을 억제할 수 있는 인식 마크가 형성된 반도체 웨이퍼 및 그 인식 마크를 이용한 웨이퍼의 절삭 방법을 제공하는 데 있다.
도 1은 반도체 웨이퍼의 평면도,
도 2는 도 1의 반도체 웨이퍼를 절삭하는 웨이퍼 절삭 장치를 나타내는 개략도,
도 3은 반도체 웨이퍼의 절삭 공정에 있어서, 반도체 웨이퍼 상의 패턴을 인식하는 상태를 나타내는 평면도,
도 4는 도 3의 반도체 웨이퍼 상의 반도체 소자에 형성된 패턴을 인식하는 상태를 확대하여 나타내는 평면도,
도 5는 본 발명의 일 실시예에 따른 반도체 웨이퍼의 평면도,
도 6은 도 5의 인식 마크가 형성된 부분을 확대하여 나타내는 평면도,
도 7은 본 발명의 다른 실시예에 따른 인식 마크가 형성된 부분을 확대하여 나타내는 평면도,
도 8은 도 5의 웨이퍼를 절삭하는 웨이퍼 절삭 장치를 나타내는 개략도,
도 9는 도 8의 웨이퍼 절삭 장치를 이용한 반도체 웨이퍼의 절삭 공정을 나타내는 공정도,
도 10은 도 9의 반도체 웨이퍼의 절삭 공정에 있어서, 웨이퍼 상의 9 지점의 인식 마크를 인식하는 상태를 나타내는 평면도,
* 도면의 주요 부분에 대한 설명 *
20 : 윈도우 30 : 웨이퍼
32 : 반도체 소자 34, 36 : 스크라이브 라인
40, 40a : 인식 마크 41, 44, 46 : 어두운 영역
42, 43, 45 : 밝은 영역 62 : 웨이퍼 링
64 : 접착 테이프 70 : 웨이퍼 절삭 장치
72 : 웨이퍼 정렬부 74 : 절삭 날
76 : 카메라 77 : 모니터
78 : 제어부
상기 목적을 달성하기 위하여, 본 발명은 각기 집적회로가 형성된 복수의 반도체 소자와, 복수의 반도체 소자를 구분하며, 반도체 소자를 개별 반도체 칩으로 분리하기 위해 잘려지는 복수의 스크라이브 라인 및 반도체 웨이퍼를 정렬하기 위하여 스크라이브 라인의 교차 지점에 형성된 인식 마크를 포함하는 것을 특징으로 하는 반도체 웨이퍼를 제공한다. 특히, 본 발명의 반도체 웨이퍼에 형성된 인식 마크는 반도체 웨이퍼 정렬 공정에서 카메라에 의해 용이하게 명확하게 인식될 수 있는 패턴 형태 예를 들면, 밝은 영역과 어두운 영역을 가지며, 밝은 영역과 어두운 영역은 라인으로 형성되며, 라인은 적어도 하나 이상의 교차지점을 갖는 것을 특징으로 한다. 그리고, 인식 마크의 밝은 영역과 어두운 영역의 비율은 동일한 것이 바람직하다.
본 발명은 또한 반도체 웨이퍼를 절삭하는 방법으로서, 각기 집적회로를 포함하는 반도체 소자가 형성되고, 복수의 반도체 소자를 구분하며, 반도체 웨이퍼 상의 반도체 소자를 개별 반도체 칩으로 분리하기 위해 잘려지는 스크라이브 라인이 형성되며, 반도체 웨이퍼를 정렬하기 위해서 스크라이브 라인이 교차하는 지점에 인식 마크가 형성된 반도체 웨이퍼를 준비한다. 반도체 웨이퍼를 절삭 날을 갖는 반도체 웨이퍼 절삭 장치로 로딩한다. 스크라이브 라인 중에서 특정의 스크라이브 라인의 두 지점의 인식 마크를 확인하여 특정의 스크라이브 라인을 절삭 날에 수평하게 정렬한다. 인식 마크 중에서 임의의 인식 마크를 입력하고, 임의의 인식 마크를 기준으로 복수의 인식 마크를 인식하여 웨이퍼의 정렬 상태를 확인한다. 그리고, 스크라이브 라인에 정렬된 절삭 날이 스크라이브 라인을 따라서 웨이퍼를 절삭하여 반도체 소자를 개별 반도체 칩으로 분리하는 단계를 포함한다. 특히, 본 발명에 따른 인식 마크는 밝은 영역과 어두운 영역을 가지며, 밝은 영역과 어두운 영역은 라인으로 형성되며, 라인은 적어도 하나 이상의 교차지점을 갖는 것을 특징으로 한다. 그리고, 인식 마크의 밝은 영역과 어두운 영역의 비율을 동일하게 형성하는 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 5 및 도 6을 참조하여 본 발명에 따른 반도체 웨이퍼를 설명하면, 반도체 웨이퍼(30)는 일면에 각기 집적회로가 형성된 복수의 반도체 소자(32)를 포함한다. 반도체 소자들(32)은 적어도 하나 이상의 수평과 수직 스크라이브 라인(34, 36)에 의해 구분되며, 스크라이브 라인(34, 36)은 반도체 소자들(32)을 개별 반도체 칩으로 분리하기 위해 잘려질 부분이다. 통상적인 스크라이브 라인(34, 36)의 폭은 5∼7mil 이다.
한편, 본 발명에서는 수평 스크라이브 라인(36)과 수직 스크라이브 라인(34)이 교차하는 지점에 기준 패턴으로 설정될 인식 마크(40)가 형성되어 있다. 즉, 종래에는 웨이퍼 절삭 공정을 진행하기 위해 웨이퍼를 정렬하는 공정에서 웨이퍼 상에 형성된 반도체 소자의 일부분을 기준 패턴으로 설정했지만, 본 발명에서는 수평 스크라이브 라인(36)과 수직 스크라이브 라인(34)이 교차하는 지점에 기준 패턴으로 설정될 인식 마크(40)를 형성한다.
인식 마크(40)는 카메라(도 8의 76)가 명확하게 인식할 수 있도록 명암이 명확하게 구분되며, 복수의 직선적인 패턴이 존재하며, 적어도 하나 이상의 직선적인 패턴이 교차하는 지점을 갖도록 형성하는 것이 바람직하다.
예를 들면, 도 6에서 인식 마크(40)는 복수의 밝은 영역(42)과, 밝은 영역(42)을 둘러쌓는 어두운 영역(44, 46)으로 형성된다. 그리고, 어두운 영역(44, 46)이 복수의 라인으로 형성되며, 복수의 라인(44, 46) 사이에 밝은 영역(42)이 형성된다. 그리고, 복수의 라인(44, 46)은 적어도 하나 이상의 교차하는 지점(48)을 갖는다. 즉, 인식 마크(40)는 하나의 수평 라인(44)과, 수평 라인(44)에 수직한 두 개의 수직 라인(46)이 형성된 상태를 도시하고 있다. 인식 마크(40)에서 어두운 영역(44, 46)과 밝은 영역(42)이 동일한 비율을 갖는 것이 바람직하다.
그리고, 도 6의 인식 마크(40)와는 반대로 도 7에 도시된 인식 마크(40a)는 밝은 영역(43, 45))이 복수의 라인으로 형성되고, 복수의 라인(43, 45) 사이에 어두운 영역(41)으로 형성된 구조를 갖는다. 그리고, 복수의 라인(43, 45)은 적어도 하나 이상의 교차하는 지점(47)을 갖는다. 복수의 라인(43, 45)은 하나의 수평 라인(43)과, 수평 라인(43)에 수직한 두 개의 수직 라인(45)으로 이루어져 있다. 그리고, 어두운 영역(41)과 밝은 영역(43, 45)이 동일한 비율을 갖는 것이 바람직하다.
도 8을 참조하여 웨이퍼 절삭 공정에 사용되는 웨이퍼 절삭 장치(70)를 설명하면, 웨이퍼 절삭 장치(70)는 웨이퍼(30)가 안착되며, 안착된 웨이퍼(30)를 고정한 상태에서 웨이퍼(30)를 회전 또는 X·Y축으로 이동시켜 웨이퍼(30)를 절삭 날(74)에 정렬하는 웨이퍼 정렬부(72)와, 웨이퍼(30)를 절삭하는 절삭 날(74)과, 웨이퍼(30) 상의 인식 마크(도 10의 40)를 확인 할 수 있는 카메라(76)와 같은 인식 수단 및 모니터(77)를 포함하는 제어부(78)를 갖는다. 제어부(78)는 웨이퍼 절삭 장치(70)의 각 부분―웨이퍼 정렬부(72), 절삭 날(74) 및 카메라(76)―을 제어하여 자동으로 웨이퍼(30) 절삭 공정이 원활하게 진행될 수 있도록 하며, 웨이퍼 절삭 장치(70)의 각 부분의 상태가 모니터(77)에 표시된다. 즉, 카메라(76)에서 인식된 정보를 바탕으로 제어부(78)는 웨이퍼 정렬부(72)를 구동시켜 웨이퍼(30)를 절삭 날(74)에 정렬시켜 웨이퍼(30) 절삭 공정을 진행시킨다. 한편, 웨이퍼(30) 상태로는 절삭 공정을 진행할 수 없기 때문에 통상적으로 웨이퍼(30) 크기보다 큰 개구부(68)가 형성된 웨이퍼 링(62)에 웨이퍼(30)를 위치시켜 웨이퍼(30)의 하부면과 웨이퍼 링(62)의 하부면에 접착 테이프(64)를 부착한 상태의 웨이퍼(30)를 취급하게 된다. 이와 같은 웨이퍼(30)가 위치하는 웨이퍼 링(62)은 웨이퍼(30)의 절삭 공정 뿐만 아니라 웨이퍼(30) 상의 반도체 칩을 분리하여 리드 프레임의 다이 패드와, 인쇄회로기판 상의 칩 실장 패드와 같은 칩 실장 영역에 분리된 반도체 칩을 부착하는 칩 부착 공정을 진행하는 동안 웨이퍼(30)를 취급하기 위한 부자재로서 사용된다. 여기서, 도 8은 절삭 날(74)에 의해 수평 스크라이브 라인(36)을 따라서 절삭 공정이 진행되는 상태를 도시하고 있다.
이와 같은 웨이퍼 절삭 장치(70)를 이용한 웨이퍼 절삭 공정을 도 8 내지 도 10을 참조하여 설명하면, 먼저 웨이퍼(30)가 적재된 웨이퍼 카세트가 준비된 상태에서 웨이퍼 카세트에서 한 장의 웨이퍼(30)를 웨이퍼 절삭 장치의 웨이퍼 정렬부(72)로 로딩한다.(51) 웨이퍼 정렬부(72)에 로딩된 웨이퍼(30)의 인식 마크(40)를 카메라(76)가 인식하고, 인식된 정보는 제어부(78)의 모니터(77)에 표시되며, 제어부(78)는 웨이퍼 정렬부(72)를 구동시켜 웨이퍼의 스크라이브 라인(34, 36)을 절삭 날(74)에 수평하게 정렬하는 공정이 진행된다.(58) 그리고, 웨이퍼(30)를 절삭 날(74)로 절삭하는 절삭 공정(55)이 진행된다. 그리고, 절삭 공정(55)이 완료된 웨이퍼(30)를 웨이퍼 카세트로 언로딩하는 공정(56)으로 웨이퍼 절삭 공정은 완료된다.
여기서, 웨이퍼 정렬 공정(58)에 대하여 좀더 상세히 살펴보면, 웨이퍼(30)를 정렬하는 공정(58)은 먼저 웨이퍼(30) 상의 임의의 두 지점을 카메라(76)로 인식하여 절삭 날(74)에 수평하게 스크라이브 라인(34, 36)을 정렬한다.(52) 여기서 임의의 두 지점은 웨이퍼(30) 상에 형성된 인식 마크들(40) 중에서 임의의 두 지점을 의미하며, 웨이퍼 정렬부(72)의 구동에 의해 스크라이브 라인(34, 36)을 절삭 날(74)에 수평하게 정렬시킨다. 그리고, 종래에는 카메라가 웨이퍼 상의 반도체 소자의 일부분을 인식하기 때문에 인식된 지점에 대하여 수평 또는 수직 스크라이브 라인으로의 위치 보정하여 절삭 날에 평행하게 수평 또는 수직 스크라이브 라인을 정렬시키지만, 본 발명에서는 카메라(76)가 스크라이브 라인(34, 36)이 교차하는 지점에 형성된 인식 마크(40)를 인식하기 때문에 위치 보정 없이 수평 또는 수직 스크라이브 라인(34, 36)을 절삭 날(64)에 정렬시킬 수 있다.
그리고, 수평 스크라이브 라인(36)이 정확하게 절삭 날(74)에 평행하게 정렬되어 있는지를 확인하기 위한 공정이 진행된다.(53, 54) 즉, 웨이퍼(30) 상의 임의의 인식 마크(40b)를 카메라(76)로 잡아 제어부(78)로 전송하여 기준 패턴으로 설정한다.(53) 그리고, 제어부(78)는 기준 패턴(40b)을 기준으로 하여 웨이퍼(30) 상의 인식 마크(40)들을 카메라(76)가 인식하도록 구동시킨다. 그리고, 카메라(78)가 인식한 정보는 제어부(78)에 전송한다. 예를 들면, 도 10에 도시된 바와 같이 9 지점(A∼I)을 인식하고, 카메라(76)가 인식한 정보는 제어부(78)에 전송되어 기준 패턴(40b)의 인식값을 100으로 하여 9 지점(A∼I)의 인식값을 제어부의 모니터(77) 상에 표시하며, 제어부(78)는 9 지점(A∼I)의 인식값을 판단값(R)과 비교한다.(54) 즉, 9지점(A∼I)의 인식값이 판단값(R) 이상이면 웨이퍼(30) 정렬이 양호한 것으로 판단하여 절삭 날(74)을 이용한 웨이퍼(30) 절삭 공정이 진행된다.(55) 하지만, 인식값이 판단값(R) 이하이면 웨이퍼(30) 정렬이 불량한 것으로 판단하여 웨이퍼(30) 절삭 공정을 진행하지 않는다.(57) 여기서, 판단값(R)은 90이다.
좀더 상세히 설명하면, 도 10에서 도면 부호 20은 카메라가 인식하는 윈도우를 표시하고 있으며, 카메라가 기준 패턴(40b)을 기준으로 기준 패턴(40b)이 형성된 수직 스크라이브 라인(34a)을 따라서 3 지점(A, B, C)의 인식 마크(40)를 인식하고, 3 번째 지점(C)에 대하여 수평 스크라이브 라인(36b)을 따라서 4 지점(D, E, F, G)을 인식하고, 7 번째 지점(G)에 대하여 기준 패턴(40b)이 형성된 방향의 수직 스크라이브 라인(34b)을 따라서 2 지점(H, I)을 인식함으로써, 9 지점(A∼I)을 인식하게 된다. 여기서, 기준 패턴(40b)의 1 번째 지점(A)과 9 번째 지점(I)은 동일한 수평 스크라이브 라인(36a) 상에 위치한다. 본 도면에서는 같은 스크라이브 라인(34a, 34b, 36a, 36b) 상에 서로 이웃하는 인식 마크(40)를 카메라가 인식하는 것으로 도시되어 있다. 하지만, 기준 패턴(40b)인 1 번째 지점(A)을 기준으로 하여 9 번째 지점(I)이 동일한 수평 스크라이브 라인(36) 상에 위치하고, 3 번째 지점(C)과 7 번째 지점(G)이 동일한 수평 스크라이브 라인(36) 상에 위치하고, 1 번째 지점(A)과 3 번째 지점(C)이 동일한 수직 스크라이브 라인(34) 상에 위치하고, 7 번째 지점(G)과 9 번째 지점(I)이 동일한 수직 스크라이브 라인(36) 상에 위치하도록 카메라를 조작한다면, 도 8에서와 같이 스크라이브 라인(34a, 34b, 36a, 36b) 상에 서로 이웃하는 인식 마크(40)를 인식하지 않아도 된다. 예를 들면, 기준 패턴(40b)을 기준으로 2 번째 지점이 본 도면에서의 3 번째 지점(C)의 인식 패턴(40c)이어도 무방하다는 것이다.
그리고, 수직 스크라이브 라인(34)과 수평 스크라이브 라인(36)이 교차하는 지점에 인식 마크(40)가 형성되고, 임의의 인식 마크를 기준 패턴(40b)으로 하여 9 지점(A∼I)의 인식 마크(40)를 인식하여 웨이퍼(30)를 정렬하기 때문에 종래와 같이 기준 패턴을 인식한 이후에 위치 보정할 필요 없이 바로 웨이퍼(30) 대한 절삭 공정(55)이 진행된다.
표 2는 본 발명에 따른 인식 마크(40)가 형성된 웨이퍼(30)를 정렬하는 공정에 있어서, 제어부의 모니터(77) 상에 웨이퍼(30)의 9 지점(A∼I)의 인식 마크(40)에 대한 인식값과, 그에 따른 판단 및 작업의 유무를 표시하는 일 실시예를 나타낸다
인식 지점 A B C D E F G H I
인식값 99 98 94 97 98 93 97 95 97
판정 OK OK OK OK OK OK OK OK OK
작업 절단 공정 진행
여기서, A는 1 번째 지점으로 기준 패턴을 나타낸다. 그리고, 기준 패턴의 인식값이 100이 아니고 99인 이유와 다른 인식 지점의 인식값 또한 100이 아닌 이유는 카메라의 기계적인 작동에 의한 기계적인 오차 때문이다. 한편, 종래와 비교하여 인식값이 90이상으로 얻어지는 이유는 반도체 소자가 형성되지 않는 스크라이브 라인(34, 36) 상에 형성되며, 인식 마크(40)의 형상이 단일 형상으로 웨이퍼 상에 동일하게 형성되기 때문에 카메라(78)가 인식하기 좋기 때문이다.
따라서, 본 발명의 구조를 따르면 웨이퍼에 형성되는 반도제 소자의 패턴의 구조에 무관하게 수직 스크라이브 라인과 수직 스크라이브 라인이 교차하는 지점에 인식 마크가 형성되어 있기 때문에 반도체 소자가 축소되더라도 기준 패턴의 설정이 용이하다.
그리고, 스크라이브 라인이 교차하는 지점에 형성된 인식 마크는 반도체 소자와 이격되어 반도체 소자에 형성된 패턴과의 오인식을 줄일 수 있으며, 인식 마크는 카메라가 인식하기 좋은 패턴 형상을 갖기 때문에 웨이퍼 정렬의 신뢰성을 확보할 수 있다. 즉, 웨이퍼 절삭 공정을 진행하기 위한 인식값이 90이상이기 때문에 종래의 70이상에 비하여 웨이퍼 정렬의 신뢰성을 확보할 수 있다.

Claims (17)

  1. 반도체 웨이퍼로서,
    각기 집적회로가 형성된 복수의 반도체 소자와;
    상기 복수의 반도체 소자를 구분하며, 상기 웨이퍼 상의 반도체 소자를 개별 반도체 칩으로 분리하기 위해 잘려지는 복수의 스크라이브 라인; 및
    상기 반도체 웨이퍼를 정렬하기 위하여 상기 스크라이브 라인의 교차 지점에 형성된 인식 마크;를 포함하는 것을 특징으로 하는 인식 마크가 형성된 반도체 웨이퍼.
  2. 제 1항에 있어서, 상기 인식 마크는 소정의 간격을 두고 복수의 밝은 영역과, 상기 밝은 영역을 둘러쌓는 어두운 영역을 갖는 것을 특징으로 하는 인식 마크가 형성된 반도체 웨이퍼.
  3. 제 2항에 있어서, 상기 어두운 영역이 복수의 라인으로 형성되며, 상기 복수의 라인 사이에 상기 밝은 영역이 형성되며, 상기 라인은 적어도 하나 이상의 교차하는 지점을 갖는 것을 특징으로 하는 인식 마크가 형성된 반도체 웨이퍼.
  4. 제 3항에 있어서, 상기 라인은 수평 라인과, 상기 수평 라인에 대하여 수직으로 교차하는 두 개의 수직 라인을 갖는 것을 특징으로 하는 인식 마크가 형성된 반도체 웨이퍼.
  5. 제 2항에 있어서, 상기 밝은 영역은 복수의 라인으로 형성되며, 상기 복수의 라인 사이에 어두운 영역이 형성되며, 상기 라인은 적어도 하나 이상의 교차하는 지점을 갖는 것을 특징으로 하는 인식 마크가 형성된 반도체 웨이퍼.
  6. 제 5항에 있어서, 상기 라인은 수평 라인과, 상기 수평 라인에 대하여 수직으로 교차하는 2개의 수직 라인을 갖는 것을 특징으로 하는 인식 마크가 형성된 반도체 웨이퍼.
  7. 제 2항 내지 제 6항의 어느 한 항에 있어서, 상기 인식 마크에서 상기 밝은 영역과 어두운 영역이 차지하는 비율이 동일한 것을 특징으로 하는 인식 마크가 형성된 반도체 웨이퍼.
  8. 반도체 웨이퍼의 절삭 방법으로서,
    (a) 각기 집적회로가 형성된 반도체 소자가 형성되고, 복수의 반도체 소자를 구분하며, 상기 웨이퍼 상의 반도체 소자를 개별 반도체 칩으로 분리하기 위해 잘려지는 스크라이브 라인이 형성되며, 상기 반도체 웨이퍼를 정렬하기 위해서 상기 스크라이브 라인의 교차지점에 인식 마크가 형성된 반도체 웨이퍼를 준비하는 단계와;
    (b) 상기 반도체 웨이퍼를 절삭 날을 갖는 반도체 웨이퍼 절삭 장치에 로딩하는 단계;
    (c) 상기 스크라이브 라인 중에서 특정의 스크라이브 라인의 두 지점의 인식 마크를 확인하여 상기 특정의 스크라이브 라인을 상기 절삭 날에 수평하게 정렬하는 단계와;
    (d) 상기 인식 마크 중에서 임의의 인식 마크를 입력하는 단계와;
    (e) 상기 임의의 인식 마크를 기준으로 복수의 인식 마크를 인식하여 상기 웨이퍼의 정렬 상태를 확인하는 단계; 및
    (f) 상기 웨이퍼의 정렬된 상태가 양호하면 상기 스크라이브 라인에 정렬된 절삭 날이 상기 스크라이브 라인을 따라서 상기 웨이퍼를 절삭하여 반도체 소자를 개별 반도체 칩으로 분리하는 단계;를 포함하는 것을 특징으로 하는 인식 마크를 이용한 반도체 웨이퍼 절삭 방법.
  9. 제 8항에 있어서, 상기 (f) 단계에 있어서, 상기 웨이퍼의 정렬된 상태가 불량한 경우에는 웨이퍼 절삭 공정을 중지하는 것을 특징으로 하는 인식 마크를 이용한 반도체 웨이퍼 절삭 방법.
  10. 제 9항에 있어서, 상기 (e) 단계에 있어서, 상기 임의의 인식 마크를 포함하여 9 지점의 인식 마크를 인식하여 웨이퍼의 정렬 상태를 확인하는 것을 특징으로 하는 인식 마크를 이용한 반도체 웨이퍼 절삭 방법.
  11. 제 10항에 있어서, 상기 (e) 단계는,
    (e1) 상기 임의의 인식 마크를 기준으로 상기 임의의 인식 마크를 포함하여 수직 스크라이브 라인을 따라서 차례로 3 지점의 인식 마크를 확인하는 단계와;
    (e2) 상기 3 번째 지점을 포함하는 수평 스크라이브 라인을 따라서 차례로 4 지점의 인식 마크를 확인하는 단계; 및
    (e3) 상기 7 번째 지점을 포함하는 수직 스크라이브 라인을 따라서 차례로 2 지점의 인식 마크를 확인하는 단계;를 포함하며,
    상기 (e3) 단계의 9번째 지점이 상기 임의의 인식 마크를 포함하는 수평 스크라이브 라인 상에 형성된 것을 특징으로 하는 인식 마크를 이용한 웨이퍼 절삭 방법.
  12. 제 8항에 있어서, 상기 인식 마크는 소정의 간격을 두고 복수의 밝은 영역과, 상기 밝은 영역을 둘러쌓는 어두운 영역을 갖는 것을 특징으로 하는 인식 마크를 이용한 반도체 웨이퍼의 절삭 방법.
  13. 제 12항에 있어서, 상기 어두운 영역이 복수의 라인으로 형성되며, 상기 복수의 라인 사이에 상기 밝은 영역이 형성되며, 상기 라인은 적어도 하나 이상의 교차하는 지점을 갖는 것을 특징으로 하는 인식 마크를 이용한 웨이퍼 절삭 방법.
  14. 제 13항에 있어서, 상기 라인은 수평 라인과, 상기 수평 라인에 대하여 수직으로 교차하는 두 개의 수직 라인을 갖는 것을 특징으로 하는 인식 마크를 이용한 웨이퍼 절삭 방법.
  15. 제 12항에 있어서, 상기 밝은 영역은 복수의 라인으로 형성되며, 상기 복수의 라인 사이에 어두운 영역이 형성되며, 상기 라인은 적어도 하나 이상의 교차하는 지점을 갖는 것을 특징으로 하는 인식 마크를 이용한 웨이퍼 절삭 방법.
  16. 제 15항에 있어서, 상기 라인은 수평 라인과, 상기 수평 라인에 대하여 수직으로 교차하는 2개의 수직 라인을 갖는 것을 특징으로 하는 인식 마크를 이용한 웨이퍼 절삭 방법.
  17. 제 12항 내지 제 16항의 어느 한 항에 있어서, 상기 인식 마크에서 상기 밝은 영역과 어두운 영역이 차지하는 비율이 동일한 것을 특징으로 하는 인식 마크를 이용한 웨이퍼 절삭 방법.
KR1019970072651A 1997-12-23 1997-12-23 인식 마크가 형성된 반도체 웨이퍼 및 그 인식 마크를 이용한 웨이퍼 절삭 방법 KR19990053079A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970072651A KR19990053079A (ko) 1997-12-23 1997-12-23 인식 마크가 형성된 반도체 웨이퍼 및 그 인식 마크를 이용한 웨이퍼 절삭 방법
TW087113468A TW392235B (en) 1997-12-23 1998-08-15 Semiconductor wafer on which recognition marks are formed and method for sawing the wafer using the recognition marks
JP10277042A JPH11195625A (ja) 1997-12-23 1998-09-30 認識マークが形成された半導体ウェーハ及びその認識マークを利用した半導体ウェーハの切削方法
US09/205,003 US6421456B1 (en) 1997-12-23 1998-12-02 Semiconductor wafer on which recognition marks are formed and method for sawing the wafer using the recognition marks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970072651A KR19990053079A (ko) 1997-12-23 1997-12-23 인식 마크가 형성된 반도체 웨이퍼 및 그 인식 마크를 이용한 웨이퍼 절삭 방법

Publications (1)

Publication Number Publication Date
KR19990053079A true KR19990053079A (ko) 1999-07-15

Family

ID=19528358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970072651A KR19990053079A (ko) 1997-12-23 1997-12-23 인식 마크가 형성된 반도체 웨이퍼 및 그 인식 마크를 이용한 웨이퍼 절삭 방법

Country Status (4)

Country Link
US (1) US6421456B1 (ko)
JP (1) JPH11195625A (ko)
KR (1) KR19990053079A (ko)
TW (1) TW392235B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100445727B1 (ko) * 2001-08-28 2004-08-25 로체 시스템즈(주) 광학기구의 정렬방법 및 정렬장치
KR100661084B1 (ko) * 2004-06-22 2006-12-26 엔이씨 일렉트로닉스 가부시키가이샤 반도체장치용 반도체 웨이퍼 및 제조방법
KR100748159B1 (ko) * 2001-01-17 2007-08-09 미쓰보시 다이야몬도 고교 가부시키가이샤 절단장치, 절단시스템 및 절단방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10019054C1 (de) * 2000-04-18 2001-12-13 Kronotec Ag Verfahren zum Zuschneiden von Paneelen oder dergleichen
JP2001308034A (ja) * 2000-04-19 2001-11-02 Disco Abrasive Syst Ltd 切削装置
US6869861B1 (en) 2001-03-08 2005-03-22 Amkor Technology, Inc. Back-side wafer singulation method
US6943429B1 (en) * 2001-03-08 2005-09-13 Amkor Technology, Inc. Wafer having alignment marks extending from a first to a second surface of the wafer
KR100414890B1 (ko) * 2001-05-10 2004-01-13 삼성전자주식회사 웨이퍼 절삭 장치
US7054477B2 (en) * 2002-11-13 2006-05-30 Uni-Tek System, Inc. Automatic accurate alignment method for a semiconductor wafer cutting apparatus
US8289388B2 (en) * 2009-05-14 2012-10-16 Asm Assembly Automation Ltd Alignment method for singulation system
JP2016100356A (ja) * 2014-11-18 2016-05-30 株式会社ディスコ 切削装置
JP6422355B2 (ja) * 2015-01-29 2018-11-14 株式会社ディスコ アライメント方法
CN107946284B (zh) * 2017-11-03 2021-11-02 马鞍山太时芯光科技有限公司 一种led芯片切割道标识及其制作方法
JP7258532B2 (ja) * 2018-12-11 2023-04-17 株式会社ディスコ 被加工物ユニット

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4328553A (en) * 1976-12-07 1982-05-04 Computervision Corporation Method and apparatus for targetless wafer alignment
US4780615A (en) * 1985-02-01 1988-10-25 Canon Kabushiki Kaisha Alignment system for use in pattern transfer apparatus
JP2723508B2 (ja) * 1985-10-21 1998-03-09 日本電気株式会社 電子線直接描画のためのアライメント方法
JP2928331B2 (ja) * 1990-05-14 1999-08-03 東京エレクトロン株式会社 プローバのアライメント装置及び方法
US5686171A (en) * 1993-12-30 1997-11-11 Vlsi Technology, Inc. Integrated circuit scribe line structures and methods for making same
US5917935A (en) * 1995-06-13 1999-06-29 Photon Dynamics, Inc. Mura detection apparatus and method
SG54995A1 (en) * 1996-01-31 1998-12-21 Texas Instr Singapore Pet Ltd Method and apparatus for aligning the position of die on a wafer table
US6154561A (en) * 1997-04-07 2000-11-28 Photon Dynamics, Inc. Method and apparatus for detecting Mura defects

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100748159B1 (ko) * 2001-01-17 2007-08-09 미쓰보시 다이야몬도 고교 가부시키가이샤 절단장치, 절단시스템 및 절단방법
US7699200B2 (en) 2001-01-17 2010-04-20 Mitsuboshi Diamond Industrial Col., Ltd. Scribing and breaking apparatus and system therefor
US8011546B2 (en) 2001-01-17 2011-09-06 Mitsuboshi Diamond Industrial Co., Ltd. Scribing and breaking apparatus and system therefor
KR100445727B1 (ko) * 2001-08-28 2004-08-25 로체 시스템즈(주) 광학기구의 정렬방법 및 정렬장치
KR100661084B1 (ko) * 2004-06-22 2006-12-26 엔이씨 일렉트로닉스 가부시키가이샤 반도체장치용 반도체 웨이퍼 및 제조방법

Also Published As

Publication number Publication date
US20020085746A1 (en) 2002-07-04
US6421456B1 (en) 2002-07-16
TW392235B (en) 2000-06-01
JPH11195625A (ja) 1999-07-21

Similar Documents

Publication Publication Date Title
KR19990053079A (ko) 인식 마크가 형성된 반도체 웨이퍼 및 그 인식 마크를 이용한 웨이퍼 절삭 방법
US7539339B2 (en) Part recognition data creation method and apparatus, electronic part mounting apparatus, and recorded medium
KR20160021807A (ko) 필름 프레임으로부터의 정확한 다이 분리를 자동으로 검증하기 위한 시스템 및 방법
JP2002176298A (ja) 部品実装方法、及び部品実装装置
KR20220089639A (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
US5040293A (en) Bonding method
JP3696426B2 (ja) パターン欠陥修正装置
JPH0766595A (ja) 電子部品の装着ミス補正方法
JPH0645796A (ja) 部品実装方法
JPS632344A (ja) ウエハチツプの検出方法
JP2005353750A (ja) 電子部品搭載装置の保守管理装置
US6141599A (en) Method for setting conveying data for a lead frame
WO2024150410A1 (ja) 対基板作業機
JP2533375B2 (ja) テ―プボンディングにおけるリ―ドとバンプの位置検出方法
JPH1140999A (ja) 多面取り基板に対する電子部品実装方法
KR100341494B1 (ko) 레이저 다이오드 바 얼라인 장치
JPH01173174A (ja) 認識位置補正方法
US11328405B2 (en) Electronic component mounting orientation checking system and electronic component mounting orientation checking method
KR20040019531A (ko) 양불량 인식표가 형성된 반도체용 배선기판
JP2000249662A (ja) テープキャリア欠陥検査装置及びテープキャリア欠陥検査装置における撮像手段の位置合わせ方法
JPH02295141A (ja) 配線基板及びそのワイヤボンディング方法
JPH06120335A (ja) 半導体ウェーハのダイシング装置
JPH03145200A (ja) 電子部品の自動挿入方法及びその装置
JPH0513635A (ja) タイバー切断方法
JPS61206236A (ja) アウタ−リ−ドボンデイング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20000929

Effective date: 20011031