JPH02295141A - 配線基板及びそのワイヤボンディング方法 - Google Patents
配線基板及びそのワイヤボンディング方法Info
- Publication number
- JPH02295141A JPH02295141A JP1116319A JP11631989A JPH02295141A JP H02295141 A JPH02295141 A JP H02295141A JP 1116319 A JP1116319 A JP 1116319A JP 11631989 A JP11631989 A JP 11631989A JP H02295141 A JPH02295141 A JP H02295141A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- mark
- recognition mark
- bonding
- position correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000003909 pattern recognition Methods 0.000 claims description 12
- 239000004020 conductor Substances 0.000 abstract description 5
- 239000003973 paint Substances 0.000 abstract description 5
- 239000000919 ceramic Substances 0.000 abstract description 2
- 238000007650 screen-printing Methods 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 description 22
- 230000007547 defect Effects 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 4
- 238000007689 inspection Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、配線基板及びそのワイヤボンディング方法に
関し、特に、同一シート基板上に複数｛［Δ１［’Ａ形
成される配線基板において、子がじめ前丁程で不良と分
がっている配線基板における効率的なワイヤボンディン
グ処理を行なうための配線基板及びそのワイヤボンディ
ング方法に関する。
関し、特に、同一シート基板上に複数｛［Δ１［’Ａ形
成される配線基板において、子がじめ前丁程で不良と分
がっている配線基板における効率的なワイヤボンディン
グ処理を行なうための配線基板及びそのワイヤボンディ
ング方法に関する。
従来、この褌の配線基板及びそのワイヤボンティング方
法、例えば、混成Ｓ積回路（ハイブリッドＩＣ）におい
ては、薄膜法あるいはノブ膜法により同一シート基板上
に複数個形成された配線基板上に、半導体ＩＣ等を所定
位置に搭載するとともに、ワイヤボンディング法等によ
って電気的接続が行なわれる。
法、例えば、混成Ｓ積回路（ハイブリッドＩＣ）におい
ては、薄膜法あるいはノブ膜法により同一シート基板上
に複数個形成された配線基板上に、半導体ＩＣ等を所定
位置に搭載するとともに、ワイヤボンディング法等によ
って電気的接続が行なわれる。
通常、ワイヤボンディングに際しての位置決めは、薄膜
あるいは厚膜配線層中の一層と同時に形成された位置補
正用マークによって行なわれ、この位置補正後に各々の
所定のボンディングパッドに対して、ワイヤボンディン
グ処理が実行される。
あるいは厚膜配線層中の一層と同時に形成された位置補
正用マークによって行なわれ、この位置補正後に各々の
所定のボンディングパッドに対して、ワイヤボンディン
グ処理が実行される。
また、上記位置決め及びワイヤボンディング処理につい
ては、ワイヤボンディング装置に付与されている工業用
テレビカメラ及びパターン認識装置により、予かしめ記
憶されている基準パターンに基づいて，全自動で行なわ
れるのが一般的である。
ては、ワイヤボンディング装置に付与されている工業用
テレビカメラ及びパターン認識装置により、予かしめ記
憶されている基準パターンに基づいて，全自動で行なわ
れるのが一般的である。
ところが、上述した従来のワイヤボンディング方法では
、配線基板の位置補正後に、当該配線基板が不良基板で
あってもその判断が不可能なために、次に搭載部品の位
置補正動作が行なわれる。
、配線基板の位置補正後に、当該配線基板が不良基板で
あってもその判断が不可能なために、次に搭載部品の位
置補正動作が行なわれる。
この場合の不良基板のモードとしては・、２種類存在す
る。
る。
第１には、基板検査の段階で不良と判明し、部品の搭載
が行なわれなかった場合で、この時には、搭載部品の位
置補正動作に失敗するために、ワイヤボンディング装置
は異常を検知し、動作を中止して、作業者の判断待ちと
なる。
が行なわれなかった場合で、この時には、搭載部品の位
置補正動作に失敗するために、ワイヤボンディング装置
は異常を検知し、動作を中止して、作業者の判断待ちと
なる。
第２には、部品を搭載後の外観検査等において不良と判
明した場合で、この時には、搭載部品の位置補正動作は
正常に行なわれるために、不良にも関わらずボンディン
グ処理が続行される事になる。
明した場合で、この時には、搭載部品の位置補正動作は
正常に行なわれるために、不良にも関わらずボンディン
グ処理が続行される事になる。
以上のように、どちらの場合においても、無駄な処理時
間が発生するという問題がある。
間が発生するという問題がある。
さらに、第２の不良モードにおいては、最近の回路の大
規模化に伴って、１配線基板中のボンディングワイヤ数
が急増しているための無駄なボンディング動作時間の急
増だけではなく、搭載部品の欠け等の不良の場合はボン
ディング・ツール自体の破損を招くという問題もある。
規模化に伴って、１配線基板中のボンディングワイヤ数
が急増しているための無駄なボンディング動作時間の急
増だけではなく、搭載部品の欠け等の不良の場合はボン
ディング・ツール自体の破損を招くという問題もある。
本発明の目的は、基板検査の段階．部品搭載後の外観検
査で不良と判定された配線基板に対してはワイヤボンデ
ィング動作を中止し、次の配線基板への位置補正ができ
、効率的なワイヤボンディング処理が可能な配線基板及
びそのワイヤボンディング方法を提供することにある． 本発明では、まず配線基板上の所定位置に予かしめ当該
基板の不良認識用マークを基板設計時に組み込んでおき
、ワイヤボンディング工程の前までに不良が判明した配
線基板に対しては、当該配線基板の不良認識用マークを
消去するかまたは変形させてワイヤボンディング装置の
パターン認識装置が認識不可能となるようにしておく。
査で不良と判定された配線基板に対してはワイヤボンデ
ィング動作を中止し、次の配線基板への位置補正ができ
、効率的なワイヤボンディング処理が可能な配線基板及
びそのワイヤボンディング方法を提供することにある． 本発明では、まず配線基板上の所定位置に予かしめ当該
基板の不良認識用マークを基板設計時に組み込んでおき
、ワイヤボンディング工程の前までに不良が判明した配
線基板に対しては、当該配線基板の不良認識用マークを
消去するかまたは変形させてワイヤボンディング装置の
パターン認識装置が認識不可能となるようにしておく。
次に、ワイヤボンディング工程においては、配線基板上
の位置補正用マークをパターン認識装置で読み取り、当
該配線基板の位置補正を行なった後、同じパターン認識
装置により、不良認識用マークを読みとる。この時に、
正常に認識が行えた場合には、通常のワイヤボンディン
グ処理を継続し、もし正常な認識が行えなかった場合に
は、当該配線基板は不良と判断して次の配線基板への位
置補正動作に移るという動作を行なうことにより、効率
的なワイヤボンディング処理が行えるのであります． 〔課題を解決するための手段〕 本発明の第１の発明の配線基板は、同一シート基板上に
、複数個編集形成された位置補正用認識マークとは同一
層ではあるが、該位置補正用認識マークとは別の認識マ
ークを有している。
の位置補正用マークをパターン認識装置で読み取り、当
該配線基板の位置補正を行なった後、同じパターン認識
装置により、不良認識用マークを読みとる。この時に、
正常に認識が行えた場合には、通常のワイヤボンディン
グ処理を継続し、もし正常な認識が行えなかった場合に
は、当該配線基板は不良と判断して次の配線基板への位
置補正動作に移るという動作を行なうことにより、効率
的なワイヤボンディング処理が行えるのであります． 〔課題を解決するための手段〕 本発明の第１の発明の配線基板は、同一シート基板上に
、複数個編集形成された位置補正用認識マークとは同一
層ではあるが、該位置補正用認識マークとは別の認識マ
ークを有している。
ここで、認識マークを位置補正用認識マークと同一層に
形成するのは、認識マークの存在位置に正確に工業用テ
レビカメラを位置づけるためである． また、本発明の第２の発明の配線基板へのワイヤボンデ
ィング方法は、位置補正用マークにより位置補正を行な
った後に、上記配線基板上の認識マークのバタ・−ン認
識を行なう動作と、認識結果によりボンディング動作を
継続するが否がを判断する動作とを有している。
形成するのは、認識マークの存在位置に正確に工業用テ
レビカメラを位置づけるためである． また、本発明の第２の発明の配線基板へのワイヤボンデ
ィング方法は、位置補正用マークにより位置補正を行な
った後に、上記配線基板上の認識マークのバタ・−ン認
識を行なう動作と、認識結果によりボンディング動作を
継続するが否がを判断する動作とを有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の配線基板の平面図であり、
第２図は本発明の実施例に用いられる不良認識用マーク
の例を示している。また、第３図は本実施例におけるワ
イヤボンデイング方法のフローチャートを示している。
第２図は本発明の実施例に用いられる不良認識用マーク
の例を示している。また、第３図は本実施例におけるワ
イヤボンデイング方法のフローチャートを示している。
ここで、第１図に示した配線基板は、セラミック等を用
いたシート基板１上にスクリーン印刷法により形成され
た導体層２と、導体層２と同じスクリーンにより形成さ
れた位置補正用マーク３及び不良認識マーク４とにより
構成されており、また同一シート基板上に編集形成され
た４個の配線基板１１〜配線基板１４のうち、配線基板
１２については、不良基板なので不良認識マーク４を白
色塗料５により完全に塗りつぶして消去している。
いたシート基板１上にスクリーン印刷法により形成され
た導体層２と、導体層２と同じスクリーンにより形成さ
れた位置補正用マーク３及び不良認識マーク４とにより
構成されており、また同一シート基板上に編集形成され
た４個の配線基板１１〜配線基板１４のうち、配線基板
１２については、不良基板なので不良認識マーク４を白
色塗料５により完全に塗りつぶして消去している。
また、第２図に示した不良認識マーク４については、位
置補正と同一のパターン認識装置を用いるため、外形の
大きさとしては、２００〜３００μｍ程度で、他のパタ
ーンとの誤認識を避けるために単独でかつ明確なパター
ンとし、可能ならば周囲５００μｍ程度以内には他のパ
ターンが存在しない事が望ましい。
置補正と同一のパターン認識装置を用いるため、外形の
大きさとしては、２００〜３００μｍ程度で、他のパタ
ーンとの誤認識を避けるために単独でかつ明確なパター
ンとし、可能ならば周囲５００μｍ程度以内には他のパ
ターンが存在しない事が望ましい。
以上のような配線基板に半導体ＩＣチップ６を搭載し、
行なわれるワイヤボンディング方法について第３図に従
って説明すると、まず配線基板１１について位置補正マ
ーク３をパターン認識装置により認識して位置補正を行
なった後、不良認識マークを読む。この時配線基板１１
は良品基板なので正常に認識されるため、続いて配線基
板１１のボンディング動作か行なわれる。
行なわれるワイヤボンディング方法について第３図に従
って説明すると、まず配線基板１１について位置補正マ
ーク３をパターン認識装置により認識して位置補正を行
なった後、不良認識マークを読む。この時配線基板１１
は良品基板なので正常に認識されるため、続いて配線基
板１１のボンディング動作か行なわれる。
配線基板１１のボンディング動作が終了したら、次に配
線基板１２の位置補正が行なわれ、その後不良認識マー
クが読まれる。ところが配線基板１２は、不良基板なの
で認識不良が検出される事になり、従って、配線基板１
２に対するボンディング動作は行なわれずに、配線基板
１３の位置補正に自動的に進む事になる。
線基板１２の位置補正が行なわれ、その後不良認識マー
クが読まれる。ところが配線基板１２は、不良基板なの
で認識不良が検出される事になり、従って、配線基板１
２に対するボンディング動作は行なわれずに、配線基板
１３の位置補正に自動的に進む事になる。
以下配線基板１３及び配線基板１４については、良品基
板なので、配線基板１１と同様にボンディング動作が行
なわれる。
板なので、配線基板１１と同様にボンディング動作が行
なわれる。
第４図は本発明の他の実施例の配線基板の平面図であり
、第５図は本第２の実施例におけるワイヤボンディング
方法のフローチャートを示してる。
、第５図は本第２の実施例におけるワイヤボンディング
方法のフローチャートを示してる。
ここで、第４図に示した配線基板では、シート基板１上
に形成された位置補正用マーク３は、１シート基板に対
して１組となっている。但し、不良認識マーク４は各配
線基板に形成されている。
に形成された位置補正用マーク３は、１シート基板に対
して１組となっている。但し、不良認識マーク４は各配
線基板に形成されている。
また、編集形成された４個の配線基板１１〜配線基板１
４のうち、配線基板２については、不良基板なので不良
認識マーク４を黒色等の有色塗料により大きく塗りつぶ
し、変形させている。
４のうち、配線基板２については、不良基板なので不良
認識マーク４を黒色等の有色塗料により大きく塗りつぶ
し、変形させている。
以上のような配線基板に半導体ＩＣチップ６を搭載し、
行なわれるワイヤボンディング方法について第５図に従
って説明すると、まず位置補正用マーク３をパターン認
識装置により認識してシート基板全体の位置補正を行な
った後、順次配線基板１１から配線基板１４までの不良
認識マークを読む。この場合、配線基板１２のみ認識不
良が検出されるため、当該配線基板のみ不良と判断し、
記憶する。
行なわれるワイヤボンディング方法について第５図に従
って説明すると、まず位置補正用マーク３をパターン認
識装置により認識してシート基板全体の位置補正を行な
った後、順次配線基板１１から配線基板１４までの不良
認識マークを読む。この場合、配線基板１２のみ認識不
良が検出されるため、当該配線基板のみ不良と判断し、
記憶する。
次に、続いてボンディング動作が実行されるが、先の不
良認識マーク検出において不良基板と判断され記憶され
た配線基板１２については、このとき飛び越してボンデ
ィング動作が実行されるため、効率的なボンディング作
業となる。
良認識マーク検出において不良基板と判断され記憶され
た配線基板１２については、このとき飛び越してボンデ
ィング動作が実行されるため、効率的なボンディング作
業となる。
〔発明の効果１
以上説明したように本発明は、配線基板の所定位置に位
置補正用認識マークと同一層に不良認，識マークを設け
、ボンディングＴ程前に発見された不良基板については
、当該不良基板の不良認識マークについて消去あるいは
変形する事によりパターン認識不良となるようにマーキ
ングを行なう。
置補正用認識マークと同一層に不良認，識マークを設け
、ボンディングＴ程前に発見された不良基板については
、当該不良基板の不良認識マークについて消去あるいは
変形する事によりパターン認識不良となるようにマーキ
ングを行なう。
また、ワイヤボンディング工程においては上記配線基板
上の不良認識マークを読み取り、パターン認識不良とな
った場合には当該配線基板へのボンディング動作を行な
わずに、次．の配線基板へ動作を移すというワイヤボン
ディング方法を行なうことにより、作業者の介入や不要
なボンディング動作等の無駄な時間を省略でき、効率的
な作業が行なえる事になる。
上の不良認識マークを読み取り、パターン認識不良とな
った場合には当該配線基板へのボンディング動作を行な
わずに、次．の配線基板へ動作を移すというワイヤボン
ディング方法を行なうことにより、作業者の介入や不要
なボンディング動作等の無駄な時間を省略でき、効率的
な作業が行なえる事になる。
また、本実施例では、特別に不良認識マークを設計して
いるが、位置補正用マークと同一層に存在する配線パタ
ーンの中で、特に周囲パターンと明確に異なるパターン
であれば、本ワイヤボンディング方法での同様の効果が
得られる。
いるが、位置補正用マークと同一層に存在する配線パタ
ーンの中で、特に周囲パターンと明確に異なるパターン
であれば、本ワイヤボンディング方法での同様の効果が
得られる。
また、例えば、混成集積回路のような場合には、本発明
の配線基板を使用することによりボンディング工程以降
の工程である、樹脂のブリコート工程、部品搭載工程等
にも同様に利用可能である。
の配線基板を使用することによりボンディング工程以降
の工程である、樹脂のブリコート工程、部品搭載工程等
にも同様に利用可能である。
従来のワイヤボンディング方法のフローチャートである
。
。
１・・・シート基板、２・・・導体層、３・・・位置補
正用マーク、４・・・不良認識マーク、５・・・白色塗
料、６・・・半導体ＩＣチップ、７・・・ボンディング
ワイヤ、８・・・有色塗料、１１，１２，１３．１４・
・・編集形成された配線基板。
正用マーク、４・・・不良認識マーク、５・・・白色塗
料、６・・・半導体ＩＣチップ、７・・・ボンディング
ワイヤ、８・・・有色塗料、１１，１２，１３．１４・
・・編集形成された配線基板。
Claims (3)
- （１）同一シート基板上に、複数個編集形成された位置
補正用マークを有する配線基板において、前記各配線基
板の所定位置に、位置補正用マークとは別に一定の認識
マークを付与した事を特徴とする配線基板。 - （２）少なくとも認識マークは位置補正用マークと同一
層に形成されている事を特徴とする特許請求の範囲第１
項記載の配線基板。 - （３）配線基板上の位置補正用マークをパターン認識装
置で読み取り、当該配線基板の位置補正を行なった後に
配線基板上の所定位置に搭載された部品間等をボンディ
ングワイヤにより接続するワイヤボンディング方法にお
いて、位置補正後に配線基板上の所定位置の認識マーク
のパターン認識を行なう動作と、前記認識結果により次
のボンディング動作の実行可否を判断する動作とを行な
う事を特徴とする配線基板のワイヤボンディング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1116319A JPH02295141A (ja) | 1989-05-09 | 1989-05-09 | 配線基板及びそのワイヤボンディング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1116319A JPH02295141A (ja) | 1989-05-09 | 1989-05-09 | 配線基板及びそのワイヤボンディング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02295141A true JPH02295141A (ja) | 1990-12-06 |
Family
ID=14684040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1116319A Pending JPH02295141A (ja) | 1989-05-09 | 1989-05-09 | 配線基板及びそのワイヤボンディング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02295141A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0499829U (ja) * | 1991-02-05 | 1992-08-28 | ||
| CN104798193A (zh) * | 2012-11-21 | 2015-07-22 | 三菱电机株式会社 | 半导体装置及其制造方法 |
-
1989
- 1989-05-09 JP JP1116319A patent/JPH02295141A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0499829U (ja) * | 1991-02-05 | 1992-08-28 | ||
| CN104798193A (zh) * | 2012-11-21 | 2015-07-22 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| US9257408B2 (en) | 2012-11-21 | 2016-02-09 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6421456B1 (en) | Semiconductor wafer on which recognition marks are formed and method for sawing the wafer using the recognition marks | |
| KR960043055A (ko) | 반도체 디바이스의 픽업 장치 및 픽업 방법 | |
| JP2000326495A (ja) | クリーム半田印刷の検査方法 | |
| JP3264395B2 (ja) | 表面部品実装装置及び表面部品実装方法 | |
| JPH02295141A (ja) | 配線基板及びそのワイヤボンディング方法 | |
| JPH0722787A (ja) | 電子部品実装設備 | |
| US20030133116A1 (en) | Apparatus and method for die placement using transparent plate with fiducials | |
| US20050089769A1 (en) | Photomask with photoresist test patterns and pattern inspection method | |
| JPH0645796A (ja) | 部品実装方法 | |
| JP2807019B2 (ja) | 接着剤塗布検査方法 | |
| JP3314174B2 (ja) | ワイヤーボンディング座標の補正方法 | |
| JP2001168594A (ja) | 表面実装部品搭載装置 | |
| JPS6120345A (ja) | ボンディング方法およびボンディング装置 | |
| JPH1027950A (ja) | プリント配線板 | |
| JPH04340799A (ja) | プリント基板及びその位置補正装置 | |
| JPH05107212A (ja) | 部品類が実装されたプリント板の外観検査法 | |
| KR100384332B1 (ko) | 와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법 | |
| JPH0334336A (ja) | ワイヤボンディング方法 | |
| JP4196529B2 (ja) | 電子部品実装装置及び方法 | |
| KR100274030B1 (ko) | 인쇄회로기판의제조방법 | |
| JPH0373547A (ja) | ワイヤボンディング装置 | |
| JP2940213B2 (ja) | 半田の外観検査のためのチェックエリアの設定方法 | |
| JPH09214079A (ja) | 配線基板 | |
| JP3780561B2 (ja) | 電子部品実装方法 | |
| JP5329030B2 (ja) | 半導体チップ実装機及び実装システム |