KR100384332B1 - 와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법 - Google Patents

와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법 Download PDF

Info

Publication number
KR100384332B1
KR100384332B1 KR10-2000-0060104A KR20000060104A KR100384332B1 KR 100384332 B1 KR100384332 B1 KR 100384332B1 KR 20000060104 A KR20000060104 A KR 20000060104A KR 100384332 B1 KR100384332 B1 KR 100384332B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
eye
wire bonding
coordinates
orientation
Prior art date
Application number
KR10-2000-0060104A
Other languages
English (en)
Other versions
KR20020029250A (ko
Inventor
김송학
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR10-2000-0060104A priority Critical patent/KR100384332B1/ko
Priority to JP2000350076A priority patent/JP2002009105A/ja
Priority to US09/758,332 priority patent/US6984879B2/en
Priority to US09/758,325 priority patent/US6990226B2/en
Publication of KR20020029250A publication Critical patent/KR20020029250A/ko
Application granted granted Critical
Publication of KR100384332B1 publication Critical patent/KR100384332B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

이 발명은 와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법에 관한 것으로, 대칭형 반도체칩의 오리엔테이션을 검출할 수 있음과 동시에, 파인피치(Fine Pitch)화에 따른 프로브 마크(Probe Mark) 및 글래스(Glass)에 의한 색변화 등에 전혀 영향받지 않고 반도체칩의 오리엔테이션을 검출할 수 있도록, 반도체칩의 본드패드 외측에 위치하는 어느 한 모서리 주변에 제1아이 박스 및 아이 포인트를 설정하는 단계와; 상기 모서리의 대각선상에 위치하는 다른 모서리 주변에 제2아이 박스 및 아이 포인트를 설정하는 단계를 포함하여 이루어진 와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법.

Description

와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법{Orientation detecting method of semiconductor chip for wire bonding}
본 발명은 와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법에 관한 것으로, 더욱 상세하게 설명하면 대칭형 반도체칩의 오리엔테이션을 검출할 수 있음과 동시에, 파인피치(Fine Pitch)화에 따른 프로브 마크(Probe Mark) 및 글래스(Glass)에 의한 색변화 등에 전혀 영향받지 않고 반도체칩의 오리엔테이션을 용이하게 검출할 수 있는 방법에 관한 것이다.
통상 반도체칩의 와이어 본딩은 반도체칩 표면에 형성된 본드패드와 섭스트레이트(인쇄회로기판, 써킷테이프, 써킷필름, 리드프레임 등등, 이하의 설명에서는 리드프레임을 예로 함)에 구비된 리드를 얇은 도전성와이어로 상호 연결시킴으로써, 반도체칩과 리드프레임이 상호 전기적으로 도통될 수 있도록 하는 공정이다.
이러한 와이어 본딩을 위한 와이어 본딩 장치의 구성은 도1의 블럭도에 도시된 바와 같이 화상을 독취하는 카메라와, 상기 카메라에서 독취된 화상을 디스플레이하는 모니터와, 최초 수동에 의해 리드프레임 및 반도체칩의 각종 좌표가 입력되면 이를 기억(저장)하는 메모리와, 데이터 처리 및 입출력 등의 전반적인 제어를 행하는 중앙처리장치와, 리드프레임을 이송하는 이송부 및 캐필러리와 상기 카메라가 장착된 본드헤드를 X,Y,Z축으로 이동시키며 제어하는 와이어 본드 제어부 등으로 구성되어 있으며, 이러한 구성은 이미 주지의 사항이다.
상기한 와이어 본딩 장치에 의한 와이어 본딩 공정을 주로 리드프레임(NLF) 및 반도체칩(30)의 오리엔테이션 검출 방법을 중심으로 설명하면 다음과 같다.
1. 리드프레임 오리엔테이션 단계로서, 이송부에 의해 히터블럭(Heater Block)상에 로딩된 리드프레임(NLF)의 홀(1)(Hole)을 센서(Sensor)로 감지함으로써, 리드프레임(NLF)이 정확한 방향으로 로딩되었는지 판단한다. 여기서, 리드프레임이 역방향 등으로 로딩되었을 경우에는 홀(1)의 위치 또는 갯수가 틀려짐으로써, 리드프레임이 로딩 상태가 잘못되었음을 감지할 수 있다.
2. 리드프레임 제1인덱스(Lead Frame First Index) 단계로서, 카메라 및 PRS(Pattern Recognition System, 카메라로 독취된 화상을 전기적 신호(데이터)로 변환하는 시스템)를 이용하여 리드프레임(NLF)의 어느 한 타이바(2)(예를 들면, 좌측 상단의 타이바) 위치를 독취하고, 이 화상 데이터가 메모리에 미리 기억된 화상 데이터(최초로 로딩된 리드프레임의 상기 타이바 영역은 작업자에 의해 메모리에 기억되어 있음)와 허용된 범위내에서 일치하면, 다음 단계를 진행하고 그렇치 않으면 더 이상의 진행을 중지한다.
3. 리드프레임 제2인덱스 단계로서, 히터블럭 클램프(HC)로 상기 리드프레임(NLF)을 히터블럭상에 클램핑한 상태에서, 카메라 및 PRS를 이용하여 리드프레임(NLF)의 두 타이바(최초로 로딩된 리드프레임의 상기 두 타이바 영역은 수동으로 메모리에 기억되어 있음) 위치를 독취하고, 이 화상 데이터가 미리 기억된화상 데이터와 허용된 범위내에서 일치하면 다음 단계를 진행하고, 그렇치 않으면 더 이상의 진행을 중지한다.
4. VLL(Video Lead Locator) 단계로서, 상기 리드프레임(NLF)의 개별적인 리드(3) 위치를 카메라로 모두 새롭게 읽어 이를 메모리에 기억시킨다.
5. 반도체칩 오리엔테이션 검출 단계로서, 반도체칩(30)의 화상 데이터가 메모리에 미리 기억된 화상 데이터(최초로 로딩된 반도체칩(30)에 대한 화상 데이터는 수동으로 메모리에 기억되어 있음)와 소정 범위내에서 일치하는지를 비교한다. 상기 비교 결과, 허용 범위내에 카메라로 독취된 화상 데이터가 존재하면 다음 단계를 진행하고 그렇치 않으면 진행을 중지한다.
상기와 같이 화상 데이터를 기억한 후에는 상기 화상 데이터(좌표)를 이용하여 1번 본드패드(P1)의 좌표를 계산하고, 또한 상기 1번 본드패드(P1)의 좌표로부터 나머지 모든 본드패드의 상대적 또는 절대적 좌표를 계산하여 와이어 본딩 장치의 메모리에 기억시킨다.
6. 와이어 본딩 단계로서, 상기 반도체칩(30) 및 리드프레임(NLF)의 좌표를 이용하여 본드헤드의 캐필러리를 이용하여 각 반도체칩(30)의 본드패드와 리드프레임(NLF)의 리드를 도전성와이어로 본딩한다. 본딩 순서는 통상 반도체칩(30)의 1번 본드패드(P1)와 리드프레임(NLF)의 1번 리드부터 진행된다.
여기서, 상기 반도체칩(30)의 오리엔테이션 검출 단계를 도2a 내지 도2c를 참조하여 좀더 자세히 설명하면 다음과 같다.
먼저, 도2a는 종래 리드프레임(NLF) 상에 반도체칩(30)이 안착된 상태를 도시한 평면도이고, 도2b는 와이어 본딩을 위해 리드프레임(NLF)이 클램프(HC)로 클램핑된 상태 및 반도체칩(30)의 오리엔테이션 검출을 위한 아이 박스(EB) 및 아이 포인트(EP)의 설정 상태를 도시한 상태도이다.
중앙처리장치는 카메라 및 소정 프로그램인 PRS를 이용하여 반도체칩(30)의 어느 한 모서리(도2b에서 A'로 표시)에 제1아이 박스(EB) 및 아이 포인트(EP)를 설정한다.
여기서, 상기 카메라에 의해 독취된 제1아이 박스(EB) 내측의 화상은 소정의 전기적 신호 즉, 컴퓨터가 처리할 수 있는 데이터로 변환된다. 예를 들면, 흑색(프로브 마크(31), 글래스(33) 등등)은 전기적 신호 1로, 백색(본드패드(P1,...) 등등)은 전기적 신호 0으로 변환하여 일정한 화상 데이터를 얻는다.
이를 좀더 자세히 설명하면, 중앙처리장치는 반도체칩(30)의 모서리(도2b에서 A'로 표시) 및 그 주변에 형성된 2~3개의 본드패드를 제1아이 박스(EB)로 설정하여 독취하며(상기 본드패드의 갯수는 더 많거나 작을 수 있음), 이 화상은 전기적 신호(데이터) 즉, 소정 화상 데이터로 변환하고 이를 메모리에 미리 기억된 화상 데이터(이것은 최초 반도체칩의 로딩시 수동으로 메모리에 저장되어 있음)와 비교한다. 상기 비교결과 카메라로 독취된 화상 데이터가 최초 메모리에 미리 기억된 화상 데이터와 허용 범위내에서 일치하면 다음 단계를 진행하고, 일치하지 않으면 더 이상의 진행을 중지하고 작업자의 입력(작업자가 수동으로 오퍼레이트 포인트를 찾아 입력하는 작업)을 대기한다.
이어서, 상기 중앙처리장치는 카메라를 이용하여 반도체칩(30)의 다른 모서리(도2b에서 B'로 표시) 주변에 상기와 같은 방법으로 제2아이 박스(EB) 및 아이 포인트(EP)를 설정하고, 마찬가지로 상기와 같은 작업을 수행하여 카메라로 독취된 화상 데이터가 최초 메모리에 미리 기억된 화상 데이터와 허용 범위내에서 일치하면 다음 단계를 진행하고, 일치하지 않으면 더 이상의 진행을 중지하고, 작업자의 입력을 대기한다.
계속해서, 상기 중앙처리장치는 상기 두개의 설정된 아이 포인트(EP) 사이에 가상의 직선(35)을 긋고, 그것의 중심점과 메모리에 미리 기억된 중심점(상기 중심점도 최초로 반도체칩이 로딩되었을 때 작업자에 의해 메모리에 기억되어 있음)을 비교하여, 허용치 이내에서 일치하면 다음 단계를 진행하고, 그렇치 않으면 더 이상의 진행을 중지하고, 작업자의 입력을 대기한다.
이어서, 상기 기준점을 중심으로, 반도체칩(30)의 모든 본드패드에 대한 좌표를 계산한다.
즉, 도2c에 도시된 바와 같이 기준점에서부터 제1본드패드(P1)의 좌표를 계산하면, 나머지 본드패드(P2,P3,...,Pn)의 좌표도 모두 계산할 수 있게 된다. 좀더 자세히 설명하면, 상기 모든 본드패드의 상대적 또는 절대적 좌표는 이미 최초에 메모리에 기억되어 있음으로 상기 제1본드패드(P1)의 좌표만 정확히 찾아내면, 나머지 본드패드의 좌표는 자동으로 구해질 수 있는 것이다. 상기와 같은 방법에 의해 실제 본딩할 모든 본드패드의 좌표를 계산할 수 있게 된다.
따라서, 리드프레임(NLF) 또는 반도체칩(30)이 틸트되거나 또는 위치에 오차가 있는 경우라도 그것이 허용된 범위 이내에 있으면, 반도체칩(30)의 본드패드와리드프레임(NLF)의 리드는 모두 와이어 본딩된다.
그러나, 상기와 같은 종래의 반도체칩 오리엔테이션 검출 방법은 다음과 같은 문제점이 있다.
첫째, 반도체칩(30)이 리드프레임(NLF)상에서 90°, 180°, 270°회전된 상태로 접착된 경우, 이러한 반도체칩(30)의 위치 불량 상태를 전혀 검출하지 못하고, 그대로 와이어 본딩을 진행하게 되는 문제가 있다.
즉, 최근의 반도체칩(30)은 본드패드가 좌,우,상,하를 통해 상호 대칭된 형태를 많이 하는데, 반도체칩(30) 부착 공정에서 상기 반도체칩(30)이 일정 각도(예를 들면, 90°, 180°, 270°)를 가지며 회전된 상태로 부착되는 경우가 있다. 이러한 경우, 당연히 반도체칩(30)의 1번 본드패드(P1)의 위치가 변하게 되는데, 상기와 같은 반도체칩(30)의 오리엔테이션 검출 방법에서는 이를 검출하지 못하는 단점이 있다. 따라서, 중앙처리장치는 반도체칩(30)이 정확한 위치로 접착된 것으로 판단하고, 미리 기억된 좌표를 따라서 와이어 본딩을 수행하게 된다. 하지만, 실제로 1번 본드패드(P1)는 다른 영역에 위치되어 있음으로써, 모든 본드패드와 리드의 와이어 본딩은 잘못되고, 따라서 반도체패키지 제조 완료후 수행되는 전기적 테스트에서 페일(Fail)되는 불량을 야기하며, 생산 수율을 대폭 저하시키게 된다.
둘째, 본드패드가 파인피치화됨에 따라 아이 박스(EB) 및 아이 포인트(EP) 설정시 PRS에 의한 화상 인식률이 낮아지는 단점이 있다. 즉, 본드패드 상호간의 거리가 가까워짐에 따라 통상 그 면적이 작아지게 되는데 반도체칩(30)의 전기적 테스트시에 형성되는 프로브 마크의 크기는 감소하지 않고 그대로이다. 따라서 상기 아이 박스(EB) 내의 화상을 전기적 신호로 바꾸면 상기 프로브 마크의 흑색이 본드패드의 백색보다 차지하는 면적이 많음으로써 확률적으로 상기 본드패드 전체가 흑색에 해당하는 전기적 신호로 변환될 수 있어 화상 인식률이 낮아지게 된다. 따라서, 작업자가 일일이 반도체칩(30)의 오리엔테이션을 수동으로 검출해야 하는 번거로운 문제가 발생한다. 여기서, 상기 프로브 마크는 반도체칩의 전기적 성능 및 불량 테스트시에 프로브의 접촉에 의해 형성된 흑색 마크이다.
셋째, 통상 반도체칩(30)의 표면에는 본드패드가 형성된 열(列)의 내측으로 글래스(33)가 덮혀지게 되는데, 이로 인해 그 표면의 색채가 다양하게 또는 무지개색으로 보이는 현상이 있다. 이러한 현상은 특히 웨이퍼의 소잉 공정이나 각종 제조 공정중 제공되는 열(熱)에 의해 더욱 심화되며, 이러한 색채 변화에 의해 아이 박스(EB) 내의 화상을 카메라가 정확하게 인식하지 못하고 결국 화상 인식률이 낮아진다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 본 발명의 첫번째 목적은 반도체칩이 일정 각도(90°, 180°, 270°) 회전된 상태로 리드프레임상에 안착되어도, 이를 정확히 검출할 수 있는 반도체칩의 오리엔테이션 검출 방법을 제공하는데 있다.
본 발명의 두번째 목적은 본드패드의 파인피치화에 따라 그 본드패드의 면적이 작아지게 되더라도, 이것에 영향받지 않고 반도체칩의 오리엔테이션을 정확히 검출할 수 있는 방법을 제공하는데 있다.
본 발명의 세번째 목적은 반도체칩의 본드패드 열(列) 내측에 형성된 글래스에 의한 색차 변화에 전혀 영향받지 않고, 반도체칩의 오리엔테이션을 검출할 수 있는 방법을 제공하는데 있다.
도1은 통상적인 와이어 본딩 장치의 구성을 도시한 블럭도이다.
도2a는 종래 리드프레임 상에 반도체칩이 접착된 상태를 도시한 평면도이고, 도2b는 와이어 본딩을 위해 리드프레임이 클램프로 클램핑된 상태 및 반도체칩의 오리엔테이션 검출을 위한 아이 박스 및 아이 포인트 설정 상태를 도시한 상태도이며, 도2c는 반도체칩의 1번 본드패드에 대한 좌표 및 나머지 모든 본드패드의 좌표계산 예를 도시한 상태도이다.
도3a 및 도3b는 본 발명에 의한 와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법을 도시한 상태도이다.
도4는 반도체칩이 일정각도 회전되어 있을 경우 이를 검출하는 방법의 예를 도시한 상태도이다.
- 도면중 주요 부호에 대한 설명 -
NLF; 리드프레임 1; 홀
2; 타이바 3; 리드
4; 칩탑재판 30; 반도체칩
P1,P2....Pn-1,Pn;1번본드패드,2번본드패드....n-1번본드패드, n번본드패드
31; 프로브마크 32; 특정 패턴
33; 글래스 EB; 아이 박스
EP; 아이 포인트 HC; 히터블럭 클램프
상기한 목적을 달성하기 위해 본 발명에 의한 와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법은 반도체칩의 본드패드 외측에 위치하는 어느 한 모서리 주변에 제1아이 박스 및 아이 포인트를 설정하는 단계와; 상기 모서리의 대각선상에 위치하는 다른 모서리 주변에 제2아이 박스 및 아이 포인트를 설정하는 단계를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 제2아이 박스 및 아이 포인트 설정 단계후 상기 제1아이 포인트와 제2아이 포인트 사이에 가상의 직선을 긋고, 상기 직선의 중심점을 기준으로 상기 반도체칩의 제1본드패드 좌표를 계산하며, 상기 제1본드패드 좌표로부터 나머지 모든 본드패드의 좌표를 계산하는 단계가 더 포함된다.
상기 제1,2아이 박스 및 아이 포인트로 설정되는 영역은 반도체칩의 본드패드 외측에 위치하는 모서리 주변에 형성된 특정 패턴이 되도록 함이 바람직하다.
상기 특정 패턴은 그림, 도형, 문자 또는 숫자 중 어느 하나일 수 있다.
상기 제1,2아이 박스 내측에 특정 패턴이 위치되지 않을 경우, 더 이상의 작업을 진행하지 않음이 바람직하다.
상기와 같이 하여 본 발명의 와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법에 의하면, 첫째 반도체칩이 리드프레임상에서 일정 각도 즉, 90°, 180°, 270°회전된 상태로 접착된 경우에도, 이를 즉각적으로 검출할 수 있게 되어 더 이상의 작업을 진행하지 않게 된다. 따라서 전체적인 반도체패키지의 생산 수율이 향상됨은 물론, 반도체칩이 정확한 위치에 부착되지 않은 리드프레임에 제반 공정을 더 이상 수행하지 않을 수 있어 생산비도 절감된다.
둘째, 본드패드가 아무리 파인피치화되어도, 상기한 바와 같이 아이 박스 및 아이 포인트가 본드패드를 기준으로 하지 않고 그 외측에 형성된 특정 형상을 기준 화상으로 채택함으로써, 정확한 화상 정보와 더불어 PRS에 의한 화상 인식률이 향상되고, 따라서 반도체칩의 오리엔테이션을 정확하게 검출할 수 있게 된다.
셋째, 상기한 바와 같이 아이 박스 및 아이 포인트가, 글래스가 형성되지 않은, 본드패드 외주연에 설정됨으로써, 색채 변화로 인한 잘못된 화상 정보가 제공될 우려가 없게 되어 PRS에 의한 화상 인식률이 더욱 향상되며 따라서, 반도체칩의 오리엔테이션을 더욱 정확하게 검출할 수 있게 된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도3a 및 도3b는 본 발명의 와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법을 도시한 상태도이다.
종래와 마찬가지로, 반도체칩(30)의 오리엔테이션 검출은 리드프레임(NLF)의 VLL 단계후 수행된다. 또한, 상기 반도체칩(30)의 오리엔테이션 검출은 반도체칩(30)이 리드프레임(NLF)에 접착되고, 와이어 본딩을 위해 히터블럭상에 클램프(HC)로 클램핑된 후 수행된다.
먼저, 중앙처리장치는 와이어 본딩 장치의 한 구성요소인 카메라 및 소정 프로그램인 PRS를 이용하여 반도체칩(30)의 어느 한 모서리(도3a에서 A로 표시)에 제1아이 박스(EB) 및 아이 포인트(EP)를 설정한다.
여기서, 상기 제1아이 박스(EB)의 넓이(반도체칩(30)의 모서리 주변에 아이 박스(EB)로 설정되는 넓이)는 종래와 다르게 1×1mil ~ 6×6mil 이내의 넓이를 갖도록 좁게 설정함이 바람직하다. 즉, 종래에는 30×30mil ~ 40×40mil의 광범위한 영역을 아이 박스(EB)로 설정하고 상기 아이 박스(EB) 내의 화상을 데이터화했으나, 본 발명은 그것보다 대략 1/30 ~ 6/40배 작게 설정하고, 그것의 화상을 데이터화한 것이다.
이어서, 상기 카메라에 의해 독취된 제1아이 박스(EB) 내측의 화상을 소정의 전기적 신호 즉, 컴퓨터가 처리할 수 있는 데이터로 변환한다. 상기와 같이 변환된 화상 데이터는 메모리에 미리 기억된 화상 데이터와 비교하며, 허용된 범위내에서 일치하면 다음 단계를 진행하고 그렇치 않으면 더 이상의 진행을 중지하고 작업자의 입력을 대기한다.
계속해서, 와이어 본딩 장치의 카메라를 이용하여 반도체칩(30)의 다른 모서리(도3a에서 B로 표시) 주변에 상기와 같은 방법으로 제2아이 박스(EB) 및 아이 포인트(EP)를 설정하고, 마찬가지로 상기와 같은 작업을 수행하여 화상 데이터화한다. 상기와 같이 변환된 화상 데이터는 메모리에 미리 기억된 화상 데이터와 비교하며, 허용된 범위내에서 일치하면 다음 단계를 진행하고 그??치 않으면 더 이상의진행을 중지하고 작업자의 입력을 대기한다.
이때, 상기 제1,2아이 박스(EB) 및 아이 포인트(EP)는 종래와 다르게 반도체칩(30)의 본드패드(P1,...,Pn) 외측에 위치하는 모서리 주변에 형성된 특정 패턴(32)에 설정한다. 즉, 반도체칩(30)의 모서리 주변에는 통상 고유한 색채를 갖는 그림, 도형, 문자 또는 숫자 등의 특정 패턴(32)이 형성되어 있으며, 이는 각 모서리마다 독특한 형상을 하고 있다. 다른 말로 하면, 반도체칩(30)을 중심으로 각 모서리에 형성된 패턴은 모두 다르게 형성되어 있다. 따라서, 본드패드(P1,...,Pn)가 대칭형으로 되어 있는 반도체칩(30)이 일정 각도 즉, 90°,180°,270°로 회전된 채 부착된 경우, 최초의 메모리에 기억된 화상 데이터와 카메라로 새롭게 로딩된 화상 데이터는 확연히 틀려 반도체칩(30)이 잘못 위치되었음을 바로 확인할 수 있게 된다.
또한, 상기 제1,2아이 박스(EB) 및 아이 포인트(EP)는 본드 패드가 이루는 열(列)의 외측에 설정되도록 함이 바람직하다. 따라서, 종래와 같이 본드 패드(P1,...,Pn)에 형성된 프로브마크(31)에 의해 PRS의 화상 인식률이 저하되지 않게 된다. 즉, 본드패드가 아무리 파인피치화하고, 그 본드패드에 형성되는 프로브마크(31)의 면적이 본드패드 면적에 거의 비슷해지더라도, 본 발명에서는 제1아이 박스(EB) 및 아이 포인트(EP)가 본드 패드를 기본 화상 데이터로 하지 않고, 그 외측에 형성된 특정 패턴(32)을 기본 화상 데이터로 함으로써, PRS의 화상 인식률의 저하되지 않게 된다.
물론, 상기 제1,2아이 박스(EB) 및 아이 포인트(EP)는 본드 패드가 이루는열의 내측에 형성된 글래스(33)와 중첩되지 않토록 함이 바람직하다. 따라서, 종래와 같이 글래스(33)의 색채 변화에 의한 PRS 화상 인식률이 저하되지 않게 된다.
계속해서, 상기 두개의 아이 포인트(EP) 사이에 가상의 직선(35)을 긋고, 그것의 중심점을 기준점으로 하여, 이것을 메모리에 미리 기억된 기준점과 비교한다. 비교결과 허용범위 이내에서 일치하면 다음 단계를 진행하고 그렇치 않으면 더 이상의 진행을 중지하고 작업자의 입력을 대기한다.
이어서, 상기 기준점을 중심으로 1번 본드패드(P1)의 좌표를 계산한다. 즉, 도4에 도시된 바와 같이 두개의 아이 포인트(EP)에서부터 제1본드패드(P1)의 좌표를 계산하고, 나머지 본드패드(P2,...,Pn)의 좌표도 모두 계산한다. 좀더 자세히 설명하면, 상기 모든 본드패드의 상대적 또는 절대적 좌표는 이미 메모리에 기억되어 있음으로 상기 제1본드패드의 좌표만 정확히 찾아내면, 나머지 본드패드의 좌표는 자동으로 구해질 수 있는 것이다. 상기와 같은 방법에 의해 실제 본딩할 모든 본드패드의 좌표를 계산할 수 있게 된다.
도4는 반도체칩(30)이 일정각도 회전된채 칩탑재판(4)에 접착됨으로써, 제1아이 박스(EB) 및 아이 포인트(EP)와 제2아이 박스(EB) 및 아이 포인트(EP)에 전혀 다른(허용된 범위를 초과함) 화상이 독취된 상태를 도시한 한 예이다. 즉, 도3a에서의 제1아이 박스(EB)에 설정된 화상 데이터와 도4에서의 제1아이 박스(EB)에 설정된 화상 데이터는 전혀 다름을 알 수 있고, 이러한 상태를 그 화상 데이터가 전혀 다름으로서 중앙처리장치가 쉽게 확인할 수 있다. 또한 도3a에서의 제2아이 박스(EB)와 도4에서의 제2아이 박스(EB)에 대한 화상 데이터도 전혀 다름을 알 수 있고, 따라서 리드프레임(NLF)에 대칭형 반도체칩(30)이 일정 각도 즉, 90°,180°,270°중 어느 한 각도로 회전된 채 부착됨을 알 수 있고, 즉시 작업을 중지할 수 있게 된다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명의 와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법에 의하면, 첫째 반도체칩이 리드프레임상에서 일정 각도 즉, 90°, 180°, 270°회전된 상태로 접착된 경우에도, 이를 즉각적으로 검출할 수 있게 되어 더 이상의 작업을 진행하지 않게 되고, 따라서 전체적인 반도체패키지의 생산 수율이 향상됨은 물론, 반도체칩이 정확한 위치에 부착되지 않은 리드프레임에 제반 공정을 더 이상 수행하지 않을 수 있어 생산비도 절감되는 효과가 있다.
둘째, 본드패드가 아무리 파인피치화되어도, 상기한 바와 같이 아이 박스 및 아이 포인트가 본드패드를 기준으로 하지 않고 그 외측에 형성된 특정 형상을 기준 화상으로 채택함으로써, 정확한 화상 정보와 더불어 PRS에 의한 화상 인식률이 향상되고, 따라서 반도체칩의 오리엔테이션을 정확하게 검출할 수 있는 효과가 있다.
셋째, 상기한 바와 같이 아이 박스 및 아이 포인트가, 글래스가 형성되지 않은, 본드패드 외주연에 설정됨으로써, 색채 변화로 인한 잘못된 화상 정보가 제공될 우려가 없게 되어 PRS에 의한 화상 인식률이 더욱 향상되며 따라서, 반도체칩의오리엔테이션을 더욱 정확하게 검출할 수 있는 효과가 있다.

Claims (5)

  1. (삭제)
  2. (삭제)
  3. (정정) 반도체칩(30)의 본드패드(P1,P2,...,Pn) 외측으로서, 어느 한 모서리에 형성된 그림, 도형, 문자 또는 숫자와 같은 패턴(32)에 제1아이 박스(EB) 및 아이 포인트(EP)를 설정하는 단계와;
    상기 모서리의 대각선상인 동시에 본드패드(P1,P2,...,Pn) 외측으로서, 다른 모서리에 형성된 그림, 도형, 문자 또는 숫자와 같은 패턴(32)에 제2아이 박스(EB) 및 아이 포인트(EP)를 설정하는 단계와;
    상기 제1,2아이 포인트(EP) 사이에 가상의 직선(35)을 긋고, 상기 직선(35)의 중심점을 기준으로 상기 반도체칩(30)의 제1본드패드(P1) 좌표를 계산하며, 상기 제1본드패드(P1) 좌표로부터 미리 기억된 좌표를 참조하여 나머지 모든 본드패드(P2,P3,...,Pn)의 좌표를 계산하는 단계와;
    상기 제1,2아이 박스(EB) 내측에 감지된 패턴(32)이 미리 기억된 패턴과 일치하면 반도체칩(30)의 정확한 오리엔테이션으로 판단하여 와이어 본딩을 진행하고, 일치하지 않으면 반도체칩(30)의 부정확한 오리엔테이션으로 판단하여 더 이상의 진행을 중지하는 단계로 이루어진 와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법.
  4. (삭제)
  5. (삭제)
KR10-2000-0060104A 2000-06-10 2000-10-12 와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법 KR100384332B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2000-0060104A KR100384332B1 (ko) 2000-10-12 2000-10-12 와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법
JP2000350076A JP2002009105A (ja) 2000-06-10 2000-11-16 パターンの認識方法及びこのためのクランプ
US09/758,332 US6984879B2 (en) 2000-06-10 2001-01-10 Clamp for pattern recognition
US09/758,325 US6990226B2 (en) 2000-06-10 2001-01-10 Pattern recognition method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0060104A KR100384332B1 (ko) 2000-10-12 2000-10-12 와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법

Publications (2)

Publication Number Publication Date
KR20020029250A KR20020029250A (ko) 2002-04-18
KR100384332B1 true KR100384332B1 (ko) 2003-05-16

Family

ID=19693196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0060104A KR100384332B1 (ko) 2000-06-10 2000-10-12 와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법

Country Status (1)

Country Link
KR (1) KR100384332B1 (ko)

Also Published As

Publication number Publication date
KR20020029250A (ko) 2002-04-18

Similar Documents

Publication Publication Date Title
JP2802561B2 (ja) 半導体チップのアライメント方法およびレーザ修理用ターゲット
JP4514322B2 (ja) 部品実装方法、及び部品実装装置
KR19990082828A (ko) 반도체장치와그의얼라인먼트장치및얼라인먼트방법
JP3235008B2 (ja) ワイヤボンデイング部のボール検出方法及び検出装置
US6990226B2 (en) Pattern recognition method
KR100384332B1 (ko) 와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법
JP2570585B2 (ja) プローブ装置
JPH067561B2 (ja) 半導体ウエハチツプの位置合わせ方法
JP2000013097A (ja) 部品搭載装置
JP2595962B2 (ja) 半導体装置
JPH05347326A (ja) ワイヤボンディング装置におけるキャピラリのセッティング方法
JPS6120345A (ja) ボンディング方法およびボンディング装置
JP2533375B2 (ja) テ―プボンディングにおけるリ―ドとバンプの位置検出方法
JP2009170586A (ja) 電子部品認識方法及び装置
JP2553786B2 (ja) 回路基板認識マ−クの配置方法
JPH02295141A (ja) 配線基板及びそのワイヤボンディング方法
JPH1187278A (ja) 半導体基板のダイシング方法
JPH11274219A (ja) ボンディング座標の補正方法及び補正装置
JP3528366B2 (ja) 集積回路装置
JPS6412091B2 (ko)
JP2556383Y2 (ja) コネクタ
JPH0334336A (ja) ワイヤボンディング方法
WO2020012621A1 (ja) テンプレート作成装置および部品装着機
JP2003004660A (ja) ボンディング状態の検査方法
JP2769008B2 (ja) ワイヤボンディング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060503

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee