JPH0334336A - ワイヤボンディング方法 - Google Patents
ワイヤボンディング方法Info
- Publication number
- JPH0334336A JPH0334336A JP1169509A JP16950989A JPH0334336A JP H0334336 A JPH0334336 A JP H0334336A JP 1169509 A JP1169509 A JP 1169509A JP 16950989 A JP16950989 A JP 16950989A JP H0334336 A JPH0334336 A JP H0334336A
- Authority
- JP
- Japan
- Prior art keywords
- chip component
- chip
- pattern
- position correction
- recognition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 238000003909 pattern recognition Methods 0.000 claims abstract description 19
- 239000004020 conductor Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はワイヤボンディング方法に関し、特に配線基板
上に複数個の半導体ＩＣ等のチップ部品が搭載されてい
る場合において、ワイヤボンディングを行なう前にチッ
プ部品の搭載ミスを検知してワイヤボンディングを行な
う方法に関する。
上に複数個の半導体ＩＣ等のチップ部品が搭載されてい
る場合において、ワイヤボンディングを行なう前にチッ
プ部品の搭載ミスを検知してワイヤボンディングを行な
う方法に関する。
従来、例えば、混成集積回路（ハイブリッドＩＣ〉にお
いては、薄膜法あるいは厚膜法により同一シート基板上
に複数個形成された導体層上に、半導体ＩＣ等のチップ
部品を所定位置に搭載するとともに、配線基板上の接続
ランドとチップ部品上の接続ランド間とをワイヤボンデ
ィング法等によって電気的接続を行なっている。
いては、薄膜法あるいは厚膜法により同一シート基板上
に複数個形成された導体層上に、半導体ＩＣ等のチップ
部品を所定位置に搭載するとともに、配線基板上の接続
ランドとチップ部品上の接続ランド間とをワイヤボンデ
ィング法等によって電気的接続を行なっている。
通常、ワイヤボンディングに際しての位置決めは、薄膜
あるいは厚膜配線中に形成された位置補正用パターンと
個々のチップ部品上の位置補正用パターンとによって行
なわれ、この位置補正後に各々の所定のポンディングパ
ッドに対してワイヤボンディング処理が実行される。
あるいは厚膜配線中に形成された位置補正用パターンと
個々のチップ部品上の位置補正用パターンとによって行
なわれ、この位置補正後に各々の所定のポンディングパ
ッドに対してワイヤボンディング処理が実行される。
又、上記位置決め及びワイヤボンディング処理について
は、ワイヤボンディング装置に付与されている工業用テ
レビカメラ及びパターン認識装置により、予め基準座標
データと共に記憶されている基準認識パターンに基づい
て、全自動で行なわれるのが一般的である。
は、ワイヤボンディング装置に付与されている工業用テ
レビカメラ及びパターン認識装置により、予め基準座標
データと共に記憶されている基準認識パターンに基づい
て、全自動で行なわれるのが一般的である。
上述した従来のワイヤボンディング方法においては、チ
ップ部品上の位置補正用パターンとして、パターン認識
成功率の高さ及び認識精度誤差の最小化の目的から、チ
ップ部品外形の対角線位置近くに存在する接続ランドパ
ターンが一般的に利用されている。
ップ部品上の位置補正用パターンとして、パターン認識
成功率の高さ及び認識精度誤差の最小化の目的から、チ
ップ部品外形の対角線位置近くに存在する接続ランドパ
ターンが一般的に利用されている。
ところが、最近のゲートアレイＩＣに代表されるＡＳＩ
Ｃ部品等の場合には、予め接続ランド位置が標準的に決
められており、且つ位置関係についても左右上下対称の
位置に配置されているものがほとんどとなっている。
Ｃ部品等の場合には、予め接続ランド位置が標準的に決
められており、且つ位置関係についても左右上下対称の
位置に配置されているものがほとんどとなっている。
このため、従来では、位置補正用パターンでのパターン
認識が部品誤搭載のチエツクも兼用する状況にあったが
、現在では、部品搭載角度のミスがあっても搭載ミスを
検知できずにボンディング処理が実行され、後の検査工
程で大量の不良製品が発見されるという問題が生じてい
る。
認識が部品誤搭載のチエツクも兼用する状況にあったが
、現在では、部品搭載角度のミスがあっても搭載ミスを
検知できずにボンディング処理が実行され、後の検査工
程で大量の不良製品が発見されるという問題が生じてい
る。
本発明のワイヤボンディング方法は、配線基板上の接続
ランドと配線基板上の所定位置に搭載されたチップ部品
上の接続ランド間とを接続する場合に、所定の位置補正
用パターンによりパターン認識装置を用いて位置補正を
行なった後、該チップ部品上の位置補正用パターンとは
別の所定位置の認識パターンをパターン認識する動作と
、該認識結果により次のボンディング動作の実行可否を
判断する動作とを有している。
ランドと配線基板上の所定位置に搭載されたチップ部品
上の接続ランド間とを接続する場合に、所定の位置補正
用パターンによりパターン認識装置を用いて位置補正を
行なった後、該チップ部品上の位置補正用パターンとは
別の所定位置の認識パターンをパターン認識する動作と
、該認識結果により次のボンディング動作の実行可否を
判断する動作とを有している。
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例のフローチャートであり
、第２図（ａ）、（ｂ）は本発明の詳細な説明するため
の配線基板の平面図であり、図（ｂ）は図（ａ）のＡ部
拡大図である。
、第２図（ａ）、（ｂ）は本発明の詳細な説明するため
の配線基板の平面図であり、図（ｂ）は図（ａ）のＡ部
拡大図である。
ここで、第２図（ａ）に示した配線基板１は、セラミッ
ク等を用いたシート基板上にスクリーン印刷法により形
成された導体層３と、導体層３と同じスクリーンにより
形成された位置補正用マーク５とにより構成されており
、また配線基板１上には、半導体ＩＣチップ８〜１１が
搭載されている。
ク等を用いたシート基板上にスクリーン印刷法により形
成された導体層３と、導体層３と同じスクリーンにより
形成された位置補正用マーク５とにより構成されており
、また配線基板１上には、半導体ＩＣチップ８〜１１が
搭載されている。
又、図示しないボンディング装置には、予め当該配線基
板に関するボンディング位置座標、位置補正用基準パタ
ーン及び搭載ミス検知用認識パターンが格納されている
。
板に関するボンディング位置座標、位置補正用基準パタ
ーン及び搭載ミス検知用認識パターンが格納されている
。
ここで、搭載ミス検知用認識パターンについては、第２
図（ｂ）に半導体ＩＣチップ１１を拡大して示すように
、位置補正と同一のパターン認識装置を用いるため、パ
ターン認識範囲６が２００〜３００μ醜程度で、他の周
囲パターンとの誤認識を避けるために単独で且つ明瞭な
パターンが望ましい。
図（ｂ）に半導体ＩＣチップ１１を拡大して示すように
、位置補正と同一のパターン認識装置を用いるため、パ
ターン認識範囲６が２００〜３００μ醜程度で、他の周
囲パターンとの誤認識を避けるために単独で且つ明瞭な
パターンが望ましい。
そこで本実施例では、半導体ＩＣチップ上の製品名表示
パターンの一部を使用している。
パターンの一部を使用している。
以上のような配線基板に対して行なわれるワイヤボンデ
ィング方法について、第１図に従って説明すると、まず
、配線基板１について位置補正用マーク５をパターン認
識装置により３２．識して位置補正動作を行なう。
ィング方法について、第１図に従って説明すると、まず
、配線基板１について位置補正用マーク５をパターン認
識装置により３２．識して位置補正動作を行なう。
次に、半導体ＩＣチップ８から順番に下記の動作を行な
う、最初に、半導体ＩＣチップ８について、チップ部品
上の対角線に近い接続ランド４を位置補正用マークとし
てパターン認識し位置補正を行なう。
う、最初に、半導体ＩＣチップ８について、チップ部品
上の対角線に近い接続ランド４を位置補正用マークとし
てパターン認識し位置補正を行なう。
次に、所定の位置、本実施例では製品名表示パターンの
一部をパターン認識範囲６として認識する。この時に正
常に認識が行なわれれば、本半導体ＩＣチップは正常な
搭゛載が行なわれていると判断して当該チップ上の接続
ランド４と配線基板上の接続ランド２との間をボンディ
ングワイヤ７で接続するボンディング動作を実行し、終
了すれば前記と同一の処理を半導体ＩＣチップ１１まで
連続して実行して配線基板のボンディング処理を終了す
る。
一部をパターン認識範囲６として認識する。この時に正
常に認識が行なわれれば、本半導体ＩＣチップは正常な
搭゛載が行なわれていると判断して当該チップ上の接続
ランド４と配線基板上の接続ランド２との間をボンディ
ングワイヤ７で接続するボンディング動作を実行し、終
了すれば前記と同一の処理を半導体ＩＣチップ１１まで
連続して実行して配線基板のボンディング処理を終了す
る。
もし、いずれかの半導体ＩＣチップでパターン認識が正
常に行なわれなかった場合には、その段階でボンディン
グ処理を中止し、アラーム出力を行なった後、終了する
ことになる。
常に行なわれなかった場合には、その段階でボンディン
グ処理を中止し、アラーム出力を行なった後、終了する
ことになる。
ここで、位置補正後に認識パターンの検知を行なうのは
、認識パターン位置に正確に工業用テレビカメラを位置
づけるためである。
、認識パターン位置に正確に工業用テレビカメラを位置
づけるためである。
第３図は本発明の第２の実施例のワイヤボンディング方
法のフローチャートを示している。
法のフローチャートを示している。
第２図に示した配線基板に対して行なわれるワイヤボン
ディング方法について、第３図に従って説明すると、ま
ず、配線基板１について位置補正用マーク５をパターン
認識装置により認識して位置補正動作を行なう。
ディング方法について、第３図に従って説明すると、ま
ず、配線基板１について位置補正用マーク５をパターン
認識装置により認識して位置補正動作を行なう。
次に、半導体ＩＣチップ８から順番に下記の動作を行な
う、最初に、半導体ＩＣチップ８について、チップ部品
上の対角線に近い接続ランド４を位置補正用マークとし
てパターン認識して位置補正を行なう。
う、最初に、半導体ＩＣチップ８について、チップ部品
上の対角線に近い接続ランド４を位置補正用マークとし
てパターン認識して位置補正を行なう。
次に、所定の位置、本実施例では製品名表示パターンの
一部を、パターン認識範囲６として認識する。この時に
、正常に認識が行なわれれば、本半導体ＩＣチップは正
常な搭載が行なわれていると判断して、前記と同一の処
理を半導体ＩＣチップ１１まで連続して実行し、全ての
半導体ＩＣチップが正常に搭載されていれば、順次半導
体ＩＣチップ８〜１１まで連続してボンディング動作を
実行して配線基板のボンディング処理を終了する。
一部を、パターン認識範囲６として認識する。この時に
、正常に認識が行なわれれば、本半導体ＩＣチップは正
常な搭載が行なわれていると判断して、前記と同一の処
理を半導体ＩＣチップ１１まで連続して実行し、全ての
半導体ＩＣチップが正常に搭載されていれば、順次半導
体ＩＣチップ８〜１１まで連続してボンディング動作を
実行して配線基板のボンディング処理を終了する。
もし、いずれかの半導体ＩＣチップにおいてパターン認
識が正常に行なわれなかった場合には、Ｗｉ載ミスと判
断してその段階で処理を中止し、アラーム出力を行なっ
た後、当該配線基板への処理は終了することになる。
識が正常に行なわれなかった場合には、Ｗｉ載ミスと判
断してその段階で処理を中止し、アラーム出力を行なっ
た後、当該配線基板への処理は終了することになる。
以上説明したように本発明は、配線基板上のチップ部品
の位置補正後で、当該チップ部品へのボンディング動作
前に、チップ部品上の特殊パターン部分を利用してパタ
ーン認識を行ない、所定位置に存在する場合には正常に
搭載されていると判断してボンディング動作を実行し、
存在しない場合には搭載ミスと判断して当該配線基板へ
のボンディング処理を終了することにより、後工程に搭
載ミスによる不良製品を流出させないことが可能となり
、また効率的なワイヤボンディング処理を実現できると
いう効果がある。
の位置補正後で、当該チップ部品へのボンディング動作
前に、チップ部品上の特殊パターン部分を利用してパタ
ーン認識を行ない、所定位置に存在する場合には正常に
搭載されていると判断してボンディング動作を実行し、
存在しない場合には搭載ミスと判断して当該配線基板へ
のボンディング処理を終了することにより、後工程に搭
載ミスによる不良製品を流出させないことが可能となり
、また効率的なワイヤボンディング処理を実現できると
いう効果がある。
又、搭載ミスのチップ部品に対して、ボンディング処理
を行なう前に検知できるため、接続ランドに対してのダ
メージがなく、部品交換により当該配線基板を救済でき
るという効果もある。
を行なう前に検知できるため、接続ランドに対してのダ
メージがなく、部品交換により当該配線基板を救済でき
るという効果もある。
又、実施例においては記載しなかったが、上記搭載ミス
検知の処理は、位置補正用パターンの配置位置がユニー
クで他のパターン配置位置と混同しない場合は無駄な動
作となるので、本発明では各チップ部品毎に上記処理の
実行可否を選択指定できるものとしている。
検知の処理は、位置補正用パターンの配置位置がユニー
クで他のパターン配置位置と混同しない場合は無駄な動
作となるので、本発明では各チップ部品毎に上記処理の
実行可否を選択指定できるものとしている。
第１図は本発明の第１の実施例のワイヤボンディング方
法のフローチャート、第２図（ａ）、（ｂ）は本発明の
実施例に用いられる配線基板の平面図であり、図（ｂ）
は図＜ａ）のＡ部拡大図、第３図は本発明の第２の実施
例のワイヤボンディング方法のフローチャートを示して
いる。 １・・・配線基板、２．４・・・接続ランド、３・・・
導体層、５・・・位置補正用マーク、６・・・パターン
認識範囲、７・・・ボンディングワイヤ、８〜１１・・
・半導体ＩＣチップ。
法のフローチャート、第２図（ａ）、（ｂ）は本発明の
実施例に用いられる配線基板の平面図であり、図（ｂ）
は図＜ａ）のＡ部拡大図、第３図は本発明の第２の実施
例のワイヤボンディング方法のフローチャートを示して
いる。 １・・・配線基板、２．４・・・接続ランド、３・・・
導体層、５・・・位置補正用マーク、６・・・パターン
認識範囲、７・・・ボンディングワイヤ、８〜１１・・
・半導体ＩＣチップ。
Claims (1)
- 【特許請求の範囲】 １、配線基板上の接続ランドと配線基板上の所定位置に
搭載された半導体ＩＣ等のチップ部品上の接続ランド間
とをボンディングワイヤにより接続するワイヤボンディ
ング方法において、所定の位置補正用パターンによりパ
ターン認識装置を用いて位置補正を行なった後、上記チ
ップ部品上の位置補正用パターンとは別の所定位置の認
識パターンをパターン認識する動作と、該認識結果によ
り次のボンディング動作の実行可否を判断する動作を行
なうことを特徴とするワイヤボンディング方法。 ２、チップ部品上の所定の認識パターンをパターン認識
する動作と、該認識結果により次のボンディング動作の
実行可否を判断する動作について各チップ部品毎に実行
の選択指定を行なうことを特徴とする請求項１記載のワ
イヤボンディング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1169509A JPH0334336A (ja) | 1989-06-29 | 1989-06-29 | ワイヤボンディング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1169509A JPH0334336A (ja) | 1989-06-29 | 1989-06-29 | ワイヤボンディング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0334336A true JPH0334336A (ja) | 1991-02-14 |
Family
ID=15887832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1169509A Pending JPH0334336A (ja) | 1989-06-29 | 1989-06-29 | ワイヤボンディング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0334336A (ja) |
-
1989
- 1989-06-29 JP JP1169509A patent/JPH0334336A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0478116A1 (en) | Method of centering bond positions | |
| US6421456B1 (en) | Semiconductor wafer on which recognition marks are formed and method for sawing the wafer using the recognition marks | |
| US7931186B2 (en) | Method of teaching eyepoints for wire bonding and related semiconductor processing operations | |
| JP2000326495A (ja) | クリーム半田印刷の検査方法 | |
| JP2002009105A (ja) | パターンの認識方法及びこのためのクランプ | |
| JPH0334336A (ja) | ワイヤボンディング方法 | |
| JP2692620B2 (ja) | マルチチップモジュールの実装構造 | |
| JP2871696B2 (ja) | 集積回路装置 | |
| JPH08222611A (ja) | ウェーハの位置合わせ方法 | |
| JP3158351B2 (ja) | 微小ワーク片の位置検出方法 | |
| KR100295415B1 (ko) | 반도체패키지의와이어본딩상태확인방법 | |
| JPH02295141A (ja) | 配線基板及びそのワイヤボンディング方法 | |
| JPH03104252A (ja) | テープキャリアの製造方法 | |
| JP2553786B2 (ja) | 回路基板認識マ−クの配置方法 | |
| JP2533375B2 (ja) | テ―プボンディングにおけるリ―ドとバンプの位置検出方法 | |
| KR100384332B1 (ko) | 와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법 | |
| JPS6120345A (ja) | ボンディング方法およびボンディング装置 | |
| JPH0373547A (ja) | ワイヤボンディング装置 | |
| JPS6412091B2 (ja) | ||
| JPS62291126A (ja) | パタ−ン認識マ−ク | |
| JPH0219976B2 (ja) | ||
| JP3528366B2 (ja) | 集積回路装置 | |
| JPH065729A (ja) | プリント配線板および半導体素子の位置合わせ方法 | |
| JPH1140999A (ja) | 多面取り基板に対する電子部品実装方法 | |
| JPH02234005A (ja) | 対象物の特徴部の位置の検出方法 |