KR100295415B1 - 반도체패키지의와이어본딩상태확인방법 - Google Patents

반도체패키지의와이어본딩상태확인방법 Download PDF

Info

Publication number
KR100295415B1
KR100295415B1 KR1019980038052A KR19980038052A KR100295415B1 KR 100295415 B1 KR100295415 B1 KR 100295415B1 KR 1019980038052 A KR1019980038052 A KR 1019980038052A KR 19980038052 A KR19980038052 A KR 19980038052A KR 100295415 B1 KR100295415 B1 KR 100295415B1
Authority
KR
South Korea
Prior art keywords
wire bonding
memory disk
wire
coordinate system
semiconductor package
Prior art date
Application number
KR1019980038052A
Other languages
English (en)
Other versions
KR20000019782A (ko
Inventor
서찬석
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019980038052A priority Critical patent/KR100295415B1/ko
Publication of KR20000019782A publication Critical patent/KR20000019782A/ko
Application granted granted Critical
Publication of KR100295415B1 publication Critical patent/KR100295415B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 패키지의 와이어 본딩 작업을 확인하는 방법에 관한 것으로서, 기존에 정확성이 떨어지고 비효율적인 작업자에 의한 와이어 본딩 상태의 육안식별 방법을 완전히 배제하여, 와이어 본딩의 정확성을 기하고, 와이어 본딩이 잘못되더라도 그 불량을 100% 검출할 수 있도록 한 것이다.
이에, 와이어 본딩 장치내에 미리 설계된 대로의 와이어 본딩 메모리 디스크가 분리 가능하게 내장된 연산 장치를 설치하여, 와이어 본딩 작업과 동시에 작업중인 와이어 본딩 메모리가 연산 장치내에 입력되어, 상기 골든 메모리 디스크와 비교 확인되어짐으로써, 잘못된 와이어 본딩 상태를 작업도중에 검출할 수 있도록 한 반도체 패키지의 와이어 본딩 작업을 확인하는 방법을 제공하고자 한 것이다.

Description

반도체 패키지의 와이어 본딩 상태 확인 방법
본 발명은 반도체 패키지의 와이어 본딩 상태 확인 방법에 관한 것으로서, 더욱 상세하게는 반도체 패키지의 와이어 본딩 공정시에 불량으로 이루어진 와이어 본딩 상태를 와이어 본딩 장치내에 내장되는 소프트웨어 연산장치에 의하여 검출하여 불량을 방지할 수 있도록 한 반도체 패키지의 와이어 본딩 상태 확인 방법에 관한 것이다.
통상적으로 반도체 패키지의 제조에 있어서, 반도체 칩상의 본딩 패드와 리드 프레임의 인너리이드를 전기적으로 접속하는 와이어 본딩 공정은 매우 중요하다. 그 이유는 칩의 인/아웃과 리드프레임 또는 인쇄회로기판간의 연결이 설계된 대로 정확하게 본딩되지 않으면 반도체로서의 기능을 상실하게 되기 때문이다.
이에, 상기 본딩패드와 리드프레임의 인너리이드가 설계된 도면대로 와이어 본딩이 되지 않는 경우가 발생하게 되는데, 그 이유는 와이어 본딩 공정전에 이루어지는 반도체 칩 부착이 잘못되었거나, 리드 프레임의 불량등에서 그 이유를 찾을 수 있으며, 또한 와이어 본딩 장치를 계속해서 반복 사용하다보면 좌표계 값대로 움직이는 와이어 본더가 아주 미세한 오차를 일으키게 되어 와이어 본딩의 불량을 초래하게 된다.
특히, 미숙련된 작업자에 의한 잘못된 위치수정이나 자료입력에 의한 불량도 많이 발생하였다.
따라서, 상기 와이어 본딩이 완료되면 작업자가 완료된 자재를 확대경을 통하여 육안으로 설계된 도면(Bonding dirgram)과 비교하면서 와이어 본딩된 상태를 직접 확인하게 된다.
그러나, 고밀도, 고집적화되는 상기 반도체의 와이어 본딩된 제품을 작업자의 육안식별로 확인하는 작업은 반복 작업이기 때문에 효율성을 저하시키고, 많은 작업시간이 소모되며, 정확성이 떨어지게 된다.
더욱이는, 상기와 같은 작업자의 육안식별에 의한 확인 작업은 작업자가 오래동안 같은 작업을 하기 때문에 실수를 범하는 경우가 발생할 수 있어 와이어 본딩이 제대로 되지 않은 반도체 제품을 그대로 통과시키는 문제점이 있다.
또한, 와이어/핀 수가 많은 패키지(BGA, QFP등 200 pin 이상)는 그 특성상 보이지 않는 부분까지 확인해야 하기 때문에 해당부분에 대한 부분샘플을 준비해야 하고, 이로인한 원자재의 소모가 많아 비효율적인 면이 있다.
본 발명은 상기와 같은 문제점을 감안하여 기존에 작업자에 의한 와이어 본딩 상태의 육안식별 방법을 완전히 배제한 것으로서, 와이어 본딩 장치내에 미리 설계된 대로의 와이어 본딩 메모리 디스크(이하, 골든 메모리 디스크라 함)가 분리 가능하게 내장된 연산 장치를 설치하여, 좌표계값대로 와이어 본딩하며 동작하는 와이어 본더의 와이어 본딩 메모리(이하, 본딩 메모리 디스크라 함)가 연산 장치내에 입력되어, 상기 골든 메모리 디스크와 비교 확인되어짐으로써, 잘못된 와이어 본딩 상태를 작업도중에 검출할 수 있도록 한 반도체 패키지의 와이어 본딩 작업을 확인하는 방법을 제공하는데 그 목적이 있다.
도 1은 본 발명에 따른 반도체 패키지의 와이어 본딩 상태 확인 방법을 설명하기 위한 도면.
도 2는 와이어 본더가 본딩하게 되는 반도체 칩의 본딩 패드와 리드프레임에 대한 좌표계를 나타내는 개략도.
＜도면의 주요 부분에 대한 부호의 설명＞
10:와이어 본딩 장치 12:본딩 메모리 디스크
14:골든 메모리 디스크 16:연산 장치
18:본딩패드 20:인너리이드
이하, 첨부도면을 참조하여 본 발명을 상세하게 설명하면 다음과 같다.
본 발명의 반도체 패키지의 와이어 본딩 작업을 확인하는 방법은 와이어 본딩 장치(10)내에 연산장치(16)를 설치하는 단계와, 이곳에 설계된대로의 와이어 본딩 좌표계값이 메모리된 골든 메모리 디스크(14)를 분리 가능하게 내장시키는 단계와, 상기 와이어 본딩 장치(10)에 반도체 패키지가 올려지면 와이어 본더에 의하여 상기 골든 메모리 디스크(14)에 해당하는 와이어 본딩 작업이 시작되는 단계와, 이 와이어 본딩 작업중 상기 연산 장치(16)내로 작업중인 와이어 본더의 좌표계 값이 본딩 메모리 디스크(12)화 되어 입력되는 단계와, 상기 골든 메모리 디스크(14)의 좌표계값의 기준점을 중심으로 본딩 메모리 디스크(12)의 좌표계값을 상기 연산장치(16)에서 오버랩하여 비교 확인하는 단계로 이루어지는 것을 특징으로 한다.
또한, 상기 연산장치(16)는 상기 골든 메모리 디스크(14)와 본딩 메모리 디스크(12)의 좌표계값이 어긋나게 되면 와이어 본딩 장치(10)의 가동을 자동으로 멈추게 하는 단계를 진행시키게 된다.
본 발명을 좀 더 상세하게 설명하면 다음과 같다.
첨부한 도 1은 본 발명에 따른 반도체 패키지의 와이어 본딩 상태을 확인하는 방법을 설명하기 위한 도면으로서, 참조하여 와이어 본딩 상태를 확인하는 방법을 순서대로 설명하면 다음과 같다.
우선, 상기 방법을 실행시키기 위하여 와이어 본딩 공정을 진행시키게 되는 와이어 본딩 장치(10)내에 마이크로프로세서와 같은 소프트웨어 연산 장치(16)를 설치하게 된다.
다음으로 상기 연산장치(16)내에 골든 메모리 디스크(14)를 분리 가능하게 내장시키게 된다.
한편, 상기 골든 메모리 디스크(14)는 미리 설계된 와이어 본딩 도면과 일치하는 좌표계값이 저장된 것으로서, 해당 반도체 패키지의 와이어 본딩시 동작하게 되는 와이어 본더의 좌표값 기준이 된다.
이때, 상기 골든메모리 디스크(14)를 만드는 방법을 몇가지로 설명하면 다음과 같다.
첫 번째 방법은, 와이어 본딩된 도면을 보고, 작업자가 그 위치를 일일이 찍은 좌표값을 입력시키게 된다.
두 번째 방법은, 와이어 본딩된 도면을 그대로 스캔수단으로 스캐닝(Scanning)하여 입력시키게 된다.
세 번째 방법은, 고객이 와이어 본딩된 도면 자체를 파일로 만들어 주면, 이 파일의 값을 입력시키게 된다.
네 번째 방법은, 도면을 보고 미리 실제 와이어 본딩한 표준자료를 디지틀 카메라로 찍고, 이 찍힌 와이어 본딩의 좌표값을 입력시키게 된다.
이어서, 상기 골든 메모리 디스크(14)를 내장시킨 후, 상기 와이어 본딩 장치(10)를 가동시켜 와이어 본더에 의한 와이어 본딩 공정을 진행시키게 된다.
한편, 상기 와이어 본딩은 반도체 칩상의 본딩 패드와 리드 프레임의 인너리이드를 전기적으로 접속하는 작업 공정으로서, 상기 와이어 본딩 장치의 와이어 본더는 X/Y 좌표계을 갖고 있고, 이 좌표계에는 제로 포인트(Zero point)가 있다.
또한, 첨부한 도 2에 도시한 바와 같이 와이어 본더는 상기 반도체 칩의 본딩 패드에 대한 기준점(A)이 두 개가 있고, 리드프레임에 대한 기준점(B)이 두 개가 있다.
따라서 상기 와이어 본더는 상기 제로 포인트와 기준점(A,B)을 중심으로 와이어 본딩 동작을 하게 되는 것이다.
이때, 상기 와이어 본딩 장치(10)에서 반도체 패키지의 와이어 본딩 공정이 진행중일 때, 와이어 본딩을 하는 상기 와이어 본딩 장치(10)의 와이어 본더의 본딩 동작중인 좌표계값들이 상기 연산장치(16)내로 곧바로 입력된다.
더욱 상세하게는 상기 연산장치(16)내로 입력되는 좌표계값은 와이어 본딩시 동작하게 되는 와이어 본더의 좌표값으로서, 와이어 본더의 본딩패드(18)와 인너리이드(20)간의 와이어 본딩 작업완료후의 좌표계값 또는 본딩중인 개개의 본딩패드(18)와 인너리이드(20) 좌표계값이 연산장치(16)에 본딩 메모리 디스크(12)화 되어 저장된다.
다음으로, 상기 연산장치(16)에서는 내장되어 있는 골든 메모리 디스크(14)의 좌표계값과 상기 와이어 본더의 본딩 좌표계값이 입력 저장된 본딩 메모리 디스크(12)의 좌표계값을 오버랩(Overlap)시켜, 와이어 본딩 상태를 비교 확인하게 된다.
여기서, 상기 비교시에, 상기 골든 메모리 디스크(14)와 본딩 메모리 디스크(12)의 좌표계들이 서로 일치하여야 비교를 할 수 있는 바, 골든 메모리 디스크(14)와 본딩 메모리 디스크(12)의 각 기준이 되는 X,Y 좌표값(도 2에서 제로 포인트)이 일치되어야 한다.
만일, 골든 메모리 디스크(14)와 본딩 메모리 디스크(12)의 각 기준이 되는 X,Y 좌표값이 서로 일치하지 않는 경우에, 이를 일치시키는 보정을 상기 연산장치(16)에서 우선적으로 실행시킨 후, 골든 메모리 디스크(14)의 좌표계값과 본딩 메모리 디스크(12)의 좌표계값을 오버랩(Overlap)시켜, 와이어 본딩 상태를 비교 확인하게 된다.
이때, 상기 연산장치(16)는 오버랩후에 설계된 대로의 골든 메모리 디스크(14)의 좌표계값에 대하여 상기 본딩 메모리 디스크(12)의 좌표계값이 허용오차를 벗어나 불일치하게 되면 와이어 본딩 상태가 불량으로 판단하여, 상기 와이어 본딩 장치(10)를 정지시키는 신호를 발생하게 된다.
이에, 와이어 본딩 상태의 불량을 해결하기 위하여 상기 와이어 본딩 장치의 와이어 본더의 좌표계값을 설계된대로의 좌표계값으로 다시 보정 입력해줌으로써, 계속해서 용이하게 와이어 본딩 공정을 진행할 수 있게 된다.
상술한 바와 같이 본 발명에 따른 소프트웨어를 이용하여 반도체 패키지의 와이어 본딩 상태을 확인하는 방법에 의하면, 종래에 작업자의 육안식별에 의한 와이어 본딩 상태 확인 작업을 완전히 배제할 수 있어 인력을 줄일 수 있고, 와이어 본딩 상태가 용이하게 확인되며 정확하게 이루어져 불량율이 거의 없게 되며, 와이어 본딩이 불량으로 되더라도 100% 검출할 수 있는 장점이 있다.

Claims (7)

  1. 반도체 패키지의 와이어 본딩 작업을 확인하는 방법은 와이어 본딩 장치(10)내에 연산장치(16)를 설치하는 단계와; 상기 연산장치에 미리 설계된 와이어 본딩 도면과 일치하는 좌표계값이 입력된 골든 메모리 디스크(14)를 분리 가능하게 내장시키는 단계와; 상기 와이어 본딩 장치(10)에 반도체 패키지가 올려지면 와이어 본더에 의하여 상기 골든 메모리 디스크(14)에 해당하는 와이어 본딩 작업이 시작되는 단계와; 이 와이어 본딩 작업중 상기 연산장치(16)내로 작업중인 와이어 본더의 좌표계 값이 본딩 메모리 디스크(12)화 되어 입력되는 단계와; 상기 골든 메모리 디스크(14)의 좌표계값의 기준점을 중심으로 본딩 메모리 디스크(12)의 좌표계값을 상기 연산장치(16)에서 오버랩하여 비교 확인하는 단계로 이루어지는 것을 특징으로 하는 반도체 패키지의 와이어 본딩 상태 확인 방법.
  2. 제1항에 있어서, 상기 연산장치(16)는 상기 골든 메모리 디스크(14)와 본딩 메모리 디스크(12)의 좌표계값이 어긋나게 되면 와이어 본딩 장치(10)의 가동을 자동으로 멈추게 하는 단계를 진행시키게 되는 것을 특징으로 하는 반도체 패키지의 와이어 본딩 상태 확인 방법.
  3. 제1항에 있어서, 상기 미리 설계된 와이어 본딩 도면과 일치하는 좌표계값을 골든 메모리 디스크(14)에 입력시키는 방법은 와이어 본딩 도면을 보고, 작업자가 그 위치를 일일이 찍은 좌표값을 입력시키는 것을 특징으로 하는 반도체 패키지의 와이어 본딩 상태 확인 방법.
  4. 제1항에 있어서, 상기 미리 설계된 와이어 본딩 도면과 일치하는 좌표계값을 골든 메모리 디스크(14)에 입력시키는 방법은 와이어 본딩 도면을 스캔수단으로 스캐닝(Scanning)하여 얻은 좌표값을 입력시키는 것을 특징으로 하는 반도체 패키지의 와이어 본딩 상태 확인 방법.
  5. 제1항에 있어서, 상기 미리 설계된 와이어 본딩 도면과 일치하는 좌표계값을 골든 메모리 디스크(14)에 입력시키는 방법은 고객이 와이어 본딩 도면 자체를 파일로 만들어 주면, 이 파일의 값을 입력시키게 되는 것을 특징으로 하는 반도체 패키지의 와이어 본딩 상태 확인 방법.
  6. 제1항에 있어서, 상기 미리 설계된 와이어 본딩 도면과 일치하는 좌표계값을 골든 메모리 디스크(14)에 입력시키는 방법은 와이어 본딩 설계도면을 보고 미리 실제 와이어 본딩한 표준자료를 디지틀 카메라로 찍고, 이 찍힌 와이어 본딩의 좌표값을 입력시키게 되는 것을 특징으로 하는 반도체 패키지의 와이어 본딩 상태 확인 방법.
  7. 제1항에 있어서, 상기 골든 메모리 디스크(14)와 본딩 메모리 디스크(12)와 비교확인시, 각 기준이 되는 X,Y 좌표값이 서로 일치하지 않는 경우에, 연산장치(16)에 의하여 일치시키는 보정이 우선적으로 실행된 후, 골든 메모리디스크(14)와 본딩 메모리 디스크(12)의 비교 확인이 이루어지는 것을 특징으로 하는 반도체 패키지의 와이어 본딩 상태 확인 방법.
KR1019980038052A 1998-09-15 1998-09-15 반도체패키지의와이어본딩상태확인방법 KR100295415B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980038052A KR100295415B1 (ko) 1998-09-15 1998-09-15 반도체패키지의와이어본딩상태확인방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980038052A KR100295415B1 (ko) 1998-09-15 1998-09-15 반도체패키지의와이어본딩상태확인방법

Publications (2)

Publication Number Publication Date
KR20000019782A KR20000019782A (ko) 2000-04-15
KR100295415B1 true KR100295415B1 (ko) 2001-10-26

Family

ID=19550671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980038052A KR100295415B1 (ko) 1998-09-15 1998-09-15 반도체패키지의와이어본딩상태확인방법

Country Status (1)

Country Link
KR (1) KR100295415B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230101372A (ko) 2021-12-29 2023-07-06 주식회사 에스에프에이 반도체 와이어본딩 공정 모니터링 장치 및 그 장치의 구동방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101121443B1 (ko) * 2010-04-26 2012-03-16 주식회사 미라콤아이앤씨 와이어본딩 프로세스에서의 오류 자동 검출 방법, 시스템, 및 저장 매체
KR102127892B1 (ko) 2013-06-03 2020-06-29 삼성전자주식회사 와이어 본딩 기계의 동작 조건 오류 검출 방법 및 이를 수행하기 위한 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230101372A (ko) 2021-12-29 2023-07-06 주식회사 에스에프에이 반도체 와이어본딩 공정 모니터링 장치 및 그 장치의 구동방법

Also Published As

Publication number Publication date
KR20000019782A (ko) 2000-04-15

Similar Documents

Publication Publication Date Title
US5532739A (en) Automated optical inspection apparatus
JP5968705B2 (ja) 半導体装置の製造方法
US5640199A (en) Automated optical inspection apparatus
EP0413817B1 (en) Substrate examining apparatus
US5119436A (en) Method of centering bond positions
US6240633B1 (en) Automatic defect detection and generation of control code for subsequent defect repair on an assembly line
KR100295415B1 (ko) 반도체패키지의와이어본딩상태확인방법
JP2570585B2 (ja) プローブ装置
JP2587998B2 (ja) 外観検査装置
US5097406A (en) Lead frame lead located for wire bonder
JP3314174B2 (ja) ワイヤーボンディング座標の補正方法
JP2712038B2 (ja) 電子部品挿入装置
KR940005440Y1 (ko) 와이어 본딩상태 검사장치
JP4024139B2 (ja) ワイヤボンディング配線検証システム
JPH0373547A (ja) ワイヤボンディング装置
JPH0334336A (ja) ワイヤボンディング方法
KR100585601B1 (ko) 와이어본딩위치 보정방법
KR100231835B1 (ko) 와이어본딩장치
KR20090088638A (ko) 와이어 본딩 공정의 리젝트 데이터 관리방법
JP2653093B2 (ja) チッププレーサーの部品高さ情報入力方法
JPH02295141A (ja) 配線基板及びそのワイヤボンディング方法
KR200286752Y1 (ko) 반도체 패키지 제조 장비
JPH11195572A (ja) 生産制御システムおよびその制御方法
JPH036842A (ja) テープボンディングにおけるリードとバンプの位置検出方法
JPH0474448A (ja) ワイヤボンディング方法及びワイヤボンダ

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130405

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140403

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160404

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180409

Year of fee payment: 18