JPH0373547A - ワイヤボンディング装置 - Google Patents

ワイヤボンディング装置

Info

Publication number
JPH0373547A
JPH0373547A JP1210311A JP21031189A JPH0373547A JP H0373547 A JPH0373547 A JP H0373547A JP 1210311 A JP1210311 A JP 1210311A JP 21031189 A JP21031189 A JP 21031189A JP H0373547 A JPH0373547 A JP H0373547A
Authority
JP
Japan
Prior art keywords
position correction
pattern
bonding
image
recognition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1210311A
Other languages
English (en)
Inventor
Takao Ishibashi
石橋　隆雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1210311A priority Critical patent/JPH0373547A/ja
Publication of JPH0373547A publication Critical patent/JPH0373547A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ワイヤボンディング装置に関し、特に、配線
基板上に複数個の半導体ＩＣ等のチップ部品が搭載され
ている場合において、ワイヤボンディングを行なう前に
チップ部品の搭載ミスを検知する手段を有するワイヤボ
ンディング装置に関する。
〔従来の技術〕
従来、例えば、混成集積回路装置（ハイブリッドＩＣ）
を製造する場合には、第３図の概略平面図に示すように
半導体ＩＣ等のチップ部品１を複数個搭載した配線基板
２をステージ３上に位置決めした後、ワイヤ４を保持す
るツール（図示しない）を配線基板２及びチップ部品ｌ
に対して相対的に変位させることにより、ワイヤ４を配
線基板２上に設けた接続ランド５とチップ部品ｌの接続
パッド６とにそれぞれ導いてポンディングすることによ
り電気的接続を行っている。
一般にワイヤポンディングのためにステージ上に位置決
めされた配線基板及びチップ部品間の実際のポンディン
グ点は、予め記憶された基準のポンディング点よりずれ
ているのが普通である。
このため、ポンディング時には、例えば４点補正方法等
によりポンディング点の位置補正が行われる。この補正
方法は、配線基板上及びチップ部品上のそれぞれに２定
点を予め定めておき、この２定点の実際の位置ずれを検
出することにより、接続ランドあるいは接続パッドの各
点の実際のポンディング位置を算出するものである。
また、上記位置補正処理については、ワイヤポンディン
グ装置に付与されているテレビカメラ等を構成要素とし
たパターン認識装置により、予め定点位置を位置補正用
パターン情報として記憶しておき、該情報に基づいて予
めワイヤポンディング装置内に記憶された基準ポンディ
ング座標データを補正しながら全自動で行゛なわれるの
が一般的である。
〔発明が解決しようとする課題〕
また、上述した従来のワイヤポンディング装置を使用し
たポンディングにおいては、第４図のチップ部品１の拡
大概略平面図に示すように、チップ部品上の位置補正用
パターンとして、パターン認識成功率の高さ及び認識精
度誤差の最小化の目的から、チップ部品外形の対角線位
置近くに存在する接続パッドパターンが一般的に利用さ
れている、 ところが、最近のゲートアレーＩＣに代表されるＡＳＩ
Ｃ部品等の場合には、予め接続バッド位置が標準的に決
められており、かつ位置関係についても左右上下対象の
位置に配置されているものがほとんどとなっている。こ
のため、従来のワイヤポンディング装置では、位置補正
用パターンでのパターン認識がすなわち部品誤搭載のチ
エツクも兼用する状況にあったが、現在では部品搭載角
度のミスがあっても搭載ミスを検知できずにポンディン
グ処理が実行され、後の検査工程で大量の不良製品が発
見されるという問題が生じている。
上述した従来のワイヤポンディング装置に対し、本発明
では、チップ部品上の位置補正用パターンについては従
来通りの処理を行うが、加えて、位置補正処理後でポン
ディング処理前にチップ部品上の１定点の特殊パターン
部分についてパターン認識を行い、予め記憶されている
位置確認用認識パターンに一致する場合すなわち所定位
置に特殊パターンが存在する場合には、正常に搭載され
ていると判断してポンディング処理を実行し、一致しな
い場合には、搭載ミスとして当該配線基板に対するポン
ディング処理を終了し、次の配線基板に処理を移すとい
う動作を行う事により、効率的なポンディング処理を行
なえるという相違点を有する。
また、上記搭載ミス検知の処理は、位置補正用パターン
の配置位置がユニークで他のパターンは配置位置と混同
しない場合は無駄な動作となるので、本発明では各チッ
プ部品毎に上記処理の実行可否を選択指定できるものと
している。
〔課題を解決するための手段〕
本発明のワイヤポンディング装置は、少なくともステー
ジ上に位置決めされた配線基板上の対象部位を撮影する
テレビカメラと、テレビカメラによる撮影画像を２値化
処理画像に変換する画像処理回路と、画像を映し出すモ
ニターテレビと、画像情報として予め位置補正用パター
ン情報を記憶する第１のメモリと、画像情報として予め
位置確認用パターン情報を記憶する第２のメモリと、前
記画像処理回路からの画像情報と前記第１あるいは第２
のメモリ情報に対応して出力を行なう制御回路とを有す
るパターン認識装置を備え、前記第１のメモリの情報に
より位置補正動作を行なう手段と、第２のメモリの情報
により所定位置の認識動作を行なう手段と、該認識結果
によりボンディング動作の実行可否を判断する動作を行
なう手段とを有している。
ここで、位置補正動作後に位置確認用パターンの検知を
行なうのは、認識パターン位置に正確にテレビカメラを
位置づけるためである。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例に用いるノ（ターン認識
装置部分を示すブロック構成図であり、第２図は本発明
の第１の実施例のボンディング動作めされた配線基板の
ポンディング動作を示す概略平面図、第４図は第３図の
中のチップ部品部分を拡大した概略平面図である。
第１図において、テレビカメラ１１は配線基板２及び配
線基板上に搭載されたチップ部品１を撮影する。このテ
レビカメラ１１の出力は画像処理回路１２に供給され、
この画像処理回路１２で２値化処理が行なわれる。例え
ば、被写体の明の部分、すなわち接続ランドあるいは接
続パッドの部分は「１」に、暗の部分、すなわち周りの
部分は「０」のようにデジタル化される。２値化された
画像信号は、モニターテレビ１３に映し出される。
また、モニターテレビ１３では、２値化されない原画像
も制御回路１４の指示により映し出すことも可能である
。
また、位置補正用基準パターン記憶メモリ１５には、予
めボンデバング処理前にテレビカメラ１１及び画像処理
回路１２を通して制御回路１４により配線基板上及び各
チップ部品上の位置補正基準定点位置のパターン情報が
２値化されて格納されているものとする。また同様に、
位置確認用認識パターン記憶メモリ１６においても予め
所定位置のパターン情報が２値化されて格納されている
ものとする。但し、ここで搭載ミス検知のための位置確
認用認識パターンについては、第４図に示したように、
位置補正と同一のテレビカメラ１１及び画像処理回路１
２を用いるため、位置確認用認識範囲１０が２００〜３
００μｍ程度で他の周囲パターンにの誤認識を避けるた
めの単独でかつ明瞭なパターンを利用する必要がある。
そこで本実施例では、千ツブ部品１上の製品名表示パタ
ーンの一部を使用する。
第３図に示した配線基板２は、セラミ、り等を用いたシ
ート基板上にスクリーン印刷法により形成された導体層
８と、導体層８と同じスクリーンにより形成された位置
補正用マーク７とにより構成されており、また配線基板
２上に′は、本実施例で半導体ＩＣチップがチップ部品
１と１．て２個搭載されている。
１′、Ｌ上のような配線基板２に対して行われるワイヤ
ボンディング動作について第１図及び第２図に従−）で
説明すると以下のとうになる。
まず配線基板２についてポンデイソゲ制御機構１７はス
テージ３を制御して、予め記憶された位置補正用マーク
７の位置にそれぞれ移動し、制御ＩＭ回路１４に対して
位置補正データの出力を要求する、制御回路１４は、テ
レビカメラ１１により図示しない位置補正用認識範囲を
撮影して画像処理回路１２において２値化画像を作成し
、位置補正用基準パターン記憶メモリ１５に予め記憶さ
れた２値化画像と比較して水平方向（Ｘ）、垂直方向（
Ｙ）、回転方向（θ）に分解した基準パターンとのズレ
量＝位置補正データをポンディング制御機構１７に出力
し、ボンディング制御機構１７は当該出力データにより
位置補正動作を行なう。
次に、２個のチップ部品１の各々について順番に下記の
動作を行なう。
最初にポンディング制御機構１７はステージ３を制御し
て、予め当該チップ部品１用として記憶された位置補正
用マーク７の位置にそれぞれ移動し、制御回路１４に対
して位置補正データの出力を要求する。制御回路１４は
、テレビカメラ１１により位置補正用認識範囲９を撮影
して画像処理回路１２において２値化画像を作威し、当
該チップ部品ｌ用として位置補正用基準パターン記憶メ
モリ１５に予め記憶された２値化画像と比較して水平方
向（Ｘ）、垂直方向（Ｙ）、回転方向くθ）に分解した
基準パターンとのズレ量＝位置補正データをポンディン
グ制御機構１７に出力し、ポンディング制御機構１７は
当該出力データにより当該チップ部品１について位置補
正動作を行う。
次に同様の動作によりポンディング制御機構１７は予め
記憶された位置確認用位置にステージを移動させ、制御
回路１４に対して位置確認データの出力を要求する。制
御回路１４は、テレビカメラ１１により位置確認用認識
範囲１０を撮影して画像処理回路１２において２値化画
像を作成し、当該チップ部品１用として位置確認用認識
パターン記憶メモリ１６に予め記憶された２値化画像と
比較し、正常に認識が行なわれていれば正常な搭載が行
なわれていると判断しポンディング制御機構１７に対し
て確認正常の出力を行ない、もし正常な認識結果が得ら
れなかった場合には誤搭載と判断してポンディング制御
機構１７に対して確認異常の出力を行なう、ポンディン
グ制御機構１７は当該出力の結果により、確認正常であ
れば続けて当該チップ部品についてのポンディング動作
な実行し、その後次のチップ部品のポンディング処理に
移る。もし、確認異常であればその段階でポンディング
処理を中止し、アラーム出力等を行たった後終了するこ
とになる。
第５図は本発明の第２の実施例のポンディング動作のフ
ローチャートで、１番目のチップ部品のポンディング動
作を示している。
−第３図及び第４図に示した配線基板２に対して行なわ
れるワイヤポンディング動作について第５図に従って説
明すると以下のようになる。
まず配線基板１について第１の実施例と同様の動作で、
ポンディング制御機構１７は制御回路１４からの出力デ
ータにより位置補正動作を行なう。
次に、チップ部品１の各々について順番に下記の動作を
行なう。
最初に第１の実施例と同様の動作で、ポンディング制御
機構１７は制御回路１４からの出力データにより当該チ
ップ部品１について位置補正動作を行なう。次に同様の
動作によりポンディング制御機構１７は予め記憶された
位置確認用位置にステージ３を移動させ、制御回路１４
に対して位置撮影して画像処理回路１２において２値化
画像を作成し、当該チップ部品１月として位置確認用認
識パターン記憶メモリ１６に予め記憶された２値化画像
と比較し、正常に認識が行われていれば正常な搭載が行
なわれていると判断しポンディング制御機構１７に対し
て確認正常の出力を行ない、もし正常な認識結果が得ら
れなった場合には誤搭載と判断してポンディング制御機
構１７に対して確認異常の出力を行なう。ポンディング
制御機構１７は当該出力の結果により、確認正常の場合
は続けて前記と同一の処理をチップ部品１すべてについ
て連続して実行する。すべてのチップ部品１が正常に搭
載されていれば、ポンディング制御機構ｌγは順次チッ
プ部品１に対してポンディング動作を実行して配線基板
２のポンディング処理を終了する。
もし、いづれかのチップ部品において、制御回路１４よ
り確認異常の出力が行なわれた場合には、その段階でポ
ンディング処理を中止し、アラーム出力等を行なった後
当該配線基板２への処理は終了することになる。
〔発明の効果〕
以上説明したように本発明は、配線基板上のチップ部品
の位置補正後で、当該チップ部品へのポンディング動作
前にチップ部品上の１定点の特殊パターン部分を利用し
てパターン認識を行い、予め記憶されている位置確認用
認識パターンに一致する場合すなわち所定位置に特殊パ
ターンが存在する場合には正常に搭載されていると判断
してポンディング動作を実行し、一致しない場合には、
搭載ミスと判断して当該配線基板へのポンディング処理
を終了することにより、後工程に搭載ミスによる不良製
品を流出させない事が可能となり、また効率的なワイヤ
ポンディング処理を実現できるという効果がある。また
、搭載ミスのチップ部品に対して、ポンディング処理を
行なう前に検知できるため、接続ランドに対してのダメ
ージがなく、部品交換により当該配線基板を救済できる
という効果もある。
また、実施例においては説明簡略化のため記載しなかっ
たが、上記搭載ミス検知の処理は、位置補正用パターン
の配置位置がユニークで他のパターン配置位置と混同し
ない場合は無駄ｔＬ動作となるので５本発明では各チッ
プ部品毎に上記処理の実行可否を選択して指定すること
も可能である。
テージ、４・・・・・・ワイヤ、５・山・・接続ランド
、６・・・・・・接続パッド、７・・・・・・位置補正
用マーク、８・・・・・・導体層、９・・・・・・位置
補正用認識範囲、１ｏ・・・・・・位置確認用認識範囲
。

Claims (1)

    【特許請求の範囲】
  1. 半導体ＩＣ等のチップ部品を搭載した配線基板をステー
    ジ上に配置し、ワイヤを保持するツールを前記チップ部
    品及び配線基板上の接続ランドに対して相対的に変位さ
    せることにより前記ワイヤを該接続ランドにそれぞれ導
    いてボンディングを実行するワイヤボンディング装置に
    おいて、少なくとも前記ステージ上に配置されて対象部
    位を撮影するテレビカメラと、テレビカメラによる撮影
    画像を２値化処理画像に変換する画像処理回路と、前記
    画像を映し出すモニターテレビと、画像情報として予め
    位置補正用基準パターン情報を記憶する第１のメモリと
    、画像情報として予め位置確認用認識パターン情報を記
    憶する第２のメモリと、前記画像処理回路からの画像情
    報と前記第１あるいは第２のメモリ情報に対応して出力
    を行なう制御回路とを有するパターン認識装置を備え、
    前記第１のメモリの情報により位置補正動作を行なう手
    段と、第２のメモリの情報により所定位置の認識動作を
    行なう手段と、該認識結果によりボンディング動作の実
    行可否を判断する動作を行なう手段を有する事を特徴と
    するワイヤボンディング装置。
JP1210311A 1989-08-14 1989-08-14 ワイヤボンディング装置 Pending JPH0373547A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1210311A JPH0373547A (ja) 1989-08-14 1989-08-14 ワイヤボンディング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1210311A JPH0373547A (ja) 1989-08-14 1989-08-14 ワイヤボンディング装置

Publications (1)

Publication Number Publication Date
JPH0373547A true JPH0373547A (ja) 1991-03-28

Family

ID=16587311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1210311A Pending JPH0373547A (ja) 1989-08-14 1989-08-14 ワイヤボンディング装置

Country Status (1)

Country Link
JP (1) JPH0373547A (ja)

Similar Documents

Publication Publication Date Title
US6640002B1 (en) Image processing apparatus
KR100915128B1 (ko) 부품장착 관리방법, 장착검사장치 및 장착시스템
JP2000326495A (ja) クリーム半田印刷の検査方法
JPH067561B2 (ja) 半導体ウエハチツプの位置合わせ方法
JPH06140799A (ja) 部品実装方法
JP2633147B2 (ja) 部品実装方法
JP4308736B2 (ja) 電子部品供給方法、同装置および表面実装機
JPH0373547A (ja) ワイヤボンディング装置
JP3314174B2 (ja) ワイヤーボンディング座標の補正方法
KR100295415B1 (ko) 반도체패키지의와이어본딩상태확인방법
JP2533375B2 (ja) テ―プボンディングにおけるリ―ドとバンプの位置検出方法
JP3189308B2 (ja) はんだ付検査結果の表示方法およびその装置，はんだ付不良の修正方法，ならびにはんだ付検査装置
JP3175917B2 (ja) 誤配線検査装置および方法
JPH02295141A (ja) 配線基板及びそのワイヤボンディング方法
JP2694462B2 (ja) 半導体ウェーハチップの位置合わせ方法
JPS6412091B2 (ja)
JPH0334336A (ja) ワイヤボンディング方法
JP3480643B2 (ja) パターンの検査方法
JP3441299B2 (ja) パターン検査装置
JPH09330954A (ja) パッケージ搭載位置確認装置
CN116313891A (zh) 安装装置、照明系统的调整方法及半导体器件的制造方法
JP5329030B2 (ja) 半導体チップ実装機及び実装システム
JP3152139B2 (ja) バンプ付き部品の実装精度確認方法
JPH03245543A (ja) パターン認識装置
JPH05226897A (ja) 部品実装装置