JPH03245543A - パターン認識装置 - Google Patents

パターン認識装置

Info

Publication number
JPH03245543A
JPH03245543A JP2041240A JP4124090A JPH03245543A JP H03245543 A JPH03245543 A JP H03245543A JP 2041240 A JP2041240 A JP 2041240A JP 4124090 A JP4124090 A JP 4124090A JP H03245543 A JPH03245543 A JP H03245543A
Authority
JP
Japan
Prior art keywords
range
pattern
bonding
binary
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2041240A
Other languages
English (en)
Inventor
Kenji Hashimoto
賢二 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP2041240A priority Critical patent/JPH03245543A/ja
Publication of JPH03245543A publication Critical patent/JPH03245543A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Image Processing (AREA)
  • Wire Bonding (AREA)
  • Image Analysis (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、自動位置決め方式(Auto Positi
oning System : A P S )に用い
られるパターン認識装置に関するものであり、とくに、
半導体製造装置のワイヤボンディング等に使用されるも
のである。
(従来の技術) 半導体装置の製造において、ワイヤボンディングはその
組立技術における主要な工程の一つである。ワイヤボン
ディングは、半導体素子(以下、チップという)上に形
成された電極(以下、パッドという)とリードフレーム
上のインナーリードとをアルミニウム線、金線などの金
属細線からなるボンディングワイヤに接続する技術をい
う。ボンディングワイヤの接続は、第3図に示すように
、超音波振動と熱圧着法を併用して行う。超音波ホーン
4の先端に取り付けられたキャピラリ6に金線5を通し
、トーチ機構(図示せず)で、トーチと金線5間に高圧
電流を流し、その熱エネルギーにより金線5を溶かし、
金線5の先端を球形にする。あらかじめ、登録されてい
るボンディング位置データを基に、チップ1とリードフ
レームのインナーリード11の位置を、たとえば検出カ
メラ10で検出して補正を加えて正確な位置を求める。
位置補正を行った後検呂カメラ10と同−X−Yテーブ
ル(図示せず)に設置され、かつ、Z方向の上下機構を
備えた超音波ホーン4によりワイヤボンディングを行う
このチップとインナーリードの位置補正の手順を詳述す
ると、まず、マウント工程を終了後、リードフレーム搬
送装置によってチップを搭載したリードフレームをワイ
ヤボンディング装置のボンディング位置に運ぶ。このボ
ンディング位置上のリードフレームとリードフレーム上
のチップの相対位置や傾きをAPSパターン認識装置に
よって認識しボンディング位置を補正してチップ上の微
細なパッドとリードフレームのインナーリードとを金線
で結線していくものである。この工程の中で、チップの
位置、リードフレームの位置をどれだけ高精度に認識で
きるかは、最も重要な事項である。
このAPSにおけるパターン認識を実行するには、まず
、認識させるパターンを登録する。この登録されたパタ
ーンは、パターン認識装置において二値化画像に変換し
て記憶される。これと新たに認識したパターンの二値化
情報とを比較するものである。ワイヤボンディングに適
用するには、この比較によってチップの位置ずれや傾き
を知り。
そしてその結果に基づいて適正な位置に補正する。
位置ずれや傾きは、インナーリードとパッドそれぞれ2
個所づつ計ることによって検知する。
この二値化画像は、登録するにしてもあるいは新たに認
識するにしても検出には問題がある。二値化画像を用い
たパターンの検出は、白黒比が50対50に近い程正確
に行われるが、この比の数値が離れる程検呂に誤りが発
生する。たとえば、白黒比が80対20となると検出し
にくくなり誤検出や検出不能となる。この検出エラーや
誤検出を極力少なくする境界は、現状では、白黒比がお
よそ40対60〜60対40の範囲である。第2図は、
検出カメラ10でとらえたワイヤボンディング装置上の
チップ1の表面を二値化画像としてスクリーンに表示し
たものである。そのチップ1上のパッド3部分を認識範
囲2としてとらえる(通常は、その範囲はスクリーンの
中央に据えるようにする。)と、このときの白黒比は2
0対80であるので認識できないことになる。
なお、ボンディングすべき位置にリードフレーム及びチ
ップを正確に配置することは、前工程におけるマウント
ズレ誤差、搬送中の誤差など多くの誤差が重なって生ず
るので、不可能に近い。
(発明が解決しようとする課題) パターン検出作業は、まず、作業者が検出カメラがとら
えた映像が映っているスクリーン上の特徴あるパターン
を選び出し、その位置に作業者が検出範囲を移動させて
そのパターンを検出し、その後このパターンを登録する
。しかし、この方法では、作業者毎に登録位置が異なっ
てしまうことが多い。その結果、作業者によっては、そ
の検出範囲が二値化画像の白黒比の50対5oは大きく
離れてしまうこともあり、そのようなときは、その作業
者はパターンの認識が出来なくなってしまう。
また、現在チップサイズやチップ上のパターンが複雑か
つ多様化しており、たとえば、とじたパターンのように
、特徴あるパターンの無いものがあり、これも認識を困
難にしている1以上の理由で登録には多大な時間を費や
してしまう。また認識エラーが発生しその度にパターン
認識装置が停止するようになり、このエラー解除のため
に作業者の手合せでボンディングしなければならない等
といったことから装置の稼動率の低下、生産数の低下、
作業負荷の増大等を招いている。
本発明は、前述した事情に鑑みなされたもので。
対象物を迅速かつ適確に認識することができるパターン
認識装置を提供することを目的としている。
〔発明の構成〕
(課題を解決するための手段) 本発明は、自動位置決めシステム(APS)に用いられ
るパターン認識装置に関するものであり、登録または認
識すべき範囲を複数のブロックに分割する手段、前記ブ
ロックの選択基準を決定する手段および前記選択基準に
基づいて必要なブロックを自動的に選択する手段を具備
してなることを特徴としている。
(作用) 登録範囲の形状を変えることによって登録すべきパター
ンの二値化画像の白黒化が認識エラーのない値になるよ
うにして誤検出をなくす。
(実施例) 以下、本発明の一実施例を図を参照して説明する。
第1図(a)、 (b)は、複数のパッド3が形成され
たチップ1の平面図である。マウント工程が終了して、
チップ1がリードフレームのアイランド9に搭載される
。リードフレームは、リードフレーム搬送装置によって
、第3図に示されるように超音波ワイヤボンディング装
置の試料台8に載置される。リードフレームは、保持具
7で試料台8に固定されている。つぎに、検出カメラ1
0でとらえたチップ1上のパッド3を含むボンディング
部をデイスプレィに表示する。登録範囲4aを登録した
いボンディング部のパッドパターン付近にもっていく。
登録範囲を9個のブロックに分割する。分割数は、4個
でも、16個などでも良いが、ブロック数が多くなると
、各ブロック毎に二値化信号を計算しなければならない
ので、時間がかかりすぎ、ブロック化する効果がなくな
る。そして、各ブロックを登録範囲に含めるか否かの基
準を設定する。
その基準は、二値化画像が誤りなく検出できる白黒比を
その基準とする。具体的には、白黒比はおよそ40対6
0〜60対40の範囲にある。さらに、認識装置は、登
録範囲の9ブロツク全ての二値化信号を計算して、二値
化の白黒の比率を求め、上記基準に基づいて各ブロック
が基準以内がどうが判断する。そして、基準にあったブ
ロックを認識範囲の内に入れ、基準外のものは、認識範
囲から取り除くことによって新しい形の登録範囲4bを
形成する。そして、これらのブロックの二値化信号を記
憶し、これを標準パターンとする。第3図に示すように
、キャピラリ6に取り付けたボンディングワイヤ(金線
)5を、超音波ボーン4の振動と熱によってパッド3と
リードフレームのインナリード11に接続する。そして
、次のパターン認識から、先の登録された認識範囲で、
標準パターンを基準にして、リードフレームとチップの
相対位置を検出する。その方法は、認識範囲内において
、4ケ所で標準パターンとのズレを計測してその位置を
検呂する。
この検出の結果、インナーリード11とチップ1上のパ
ッド3の位置が所定の場所から外れていた場合は、その
位置を補正し、ついで、チップ1上のパット3とリード
フレームのインナーリード11とを金線5によって結合
する。このように、二値化パターンの登録後は、「認識
→位置補正リボンディング」のサイクルを繰返してワイ
ヤボンディング工程を実行する。
この実施例の第1図(a)に示されている認識範囲全体
では、白黒比が20対80であり、当然識別不能になる
。これを、ブロック化及びその後のブロック選択によっ
て認識範囲を第2図(b)のように、L字状4bにした
ので、その白黒化は42対58になり、識別可能になる
。したがって、このL字状認識範囲を登録することにな
る。登録される認識範囲の形状は、載置であり、とくに
L字状に限るものではない。
また、本発明のパターン認識装置のワイヤボンディング
への適用は、その1例にすぎない。ICのマスク、プリ
ント基板の配線、その他の回路図作成といった微細な技
術が必要なAPSが利用される分野への本発明の適用は
当然なされるべきである。
〔発明の効果〕
本発明によれば、登録すべきパターンの二値化画像の白
黒比を理想的な値にできるので、短時間に確実な二値化
パターンを登録することができ、作業者毎のバラツキも
防ぎ、二値化設定ミスによるエラーの発生を激減するこ
とができる事がら、作業負荷を軽減できるとともに、装
置の稼動率の向上、生産性の向上をはかることができる
【図面の簡単な説明】
第1図(a)、 (b)は、本発明の一実施例の認識範
囲を示した図、第2図は、従来例の認識範囲を示した図
および第3図は、本発明および従来例に適用されるパタ
ーン認識装置(図示せず)を用いたワイヤボンディング
装置の斜視図である。 1・・・ペレット、      2・・・従来の認識範
囲、3・・・ペレット上のパッド、4・・・超音波ホー
ン、4a・・・本発明の認識範囲、 4b・・・本発明の登録後の認識範囲。 5・・・金線、        6・・・キャピラリ、
7・・・リードフレーム押え、8・・・試料台、9・・
・リードフレームのアイランド、10・・・検出カメラ
、 11・・・リードフレームのインナーリード。 (8733)代理人 弁理士 猪 股 祥 晃(ほか1
名) (b) 第 図 白:算、 = 20 :80 第 図 第 図

Claims (1)

    【特許請求の範囲】
  1. 登録または認識すべき範囲を複数のブロックに分割する
    手段、前記ブロックの選択基準を決定する手段および前
    記選択基準に基づいて必要なブロックを自動的に選択す
    る手段を具備してなることを特徴とする自動位置決め方
    式に用いられるパターン認識装置。
JP2041240A 1990-02-23 1990-02-23 パターン認識装置 Pending JPH03245543A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2041240A JPH03245543A (ja) 1990-02-23 1990-02-23 パターン認識装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2041240A JPH03245543A (ja) 1990-02-23 1990-02-23 パターン認識装置

Publications (1)

Publication Number Publication Date
JPH03245543A true JPH03245543A (ja) 1991-11-01

Family

ID=12602910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2041240A Pending JPH03245543A (ja) 1990-02-23 1990-02-23 パターン認識装置

Country Status (1)

Country Link
JP (1) JPH03245543A (ja)

Similar Documents

Publication Publication Date Title
US5119436A (en) Method of centering bond positions
KR0155181B1 (ko) 와이어 본딩 장치
US6421456B1 (en) Semiconductor wafer on which recognition marks are formed and method for sawing the wafer using the recognition marks
JPH10242219A (ja) バンプ検査方法
JP2000326495A (ja) クリーム半田印刷の検査方法
JP2000315896A (ja) 表面実装部品装着機
JPH03245543A (ja) パターン認識装置
JPH0770551B2 (ja) 半導体チツプのダイボンデイング位置確認方法
JPH1070143A (ja) 半導体ダイ位置合わせ方法及び装置
JPH05347326A (ja) ワイヤボンディング装置におけるキャピラリのセッティング方法
JP2533375B2 (ja) テ―プボンディングにおけるリ―ドとバンプの位置検出方法
JPH05152794A (ja) Icチツプ実装装置
JPH07263488A (ja) 半導体チップ、tabテープ及びインナーリードボンダ ー並びに半導体装置の製造方法
JPH0582739B2 (ja)
KR100295415B1 (ko) 반도체패키지의와이어본딩상태확인방법
JPH0735390Y2 (ja) ボンディング装置
JP3285087B2 (ja) テープ検査装置および方法
GB1592368A (en) Automated manipulative operation system
JPH08335603A (ja) 半導体装置の製造方法
JPH0373547A (ja) ワイヤボンディング装置
JPH0685016A (ja) 半導体チップ検査装置
JPS6386528A (ja) ダイボンデイング装置
JPH0864629A (ja) ワイヤボンディング方法
KR20020088269A (ko) 리젝트 유니트를 스킵하는 볼 그리드 어레이 패키지용와이어 본딩 방법
JPH08316259A (ja) 半導体製品のワイヤボンディング方法および装置